CN204498488U - 元器件内置基板 - Google Patents

元器件内置基板 Download PDF

Info

Publication number
CN204498488U
CN204498488U CN201390000574.8U CN201390000574U CN204498488U CN 204498488 U CN204498488 U CN 204498488U CN 201390000574 U CN201390000574 U CN 201390000574U CN 204498488 U CN204498488 U CN 204498488U
Authority
CN
China
Prior art keywords
components
built
auxiliary part
resin bed
wiring conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201390000574.8U
Other languages
English (en)
Inventor
乡地直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN204498488U publication Critical patent/CN204498488U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/04—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the partial melting of at least one layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/142—Laminating of sheets, panels or inserts, e.g. stiffeners, by wrapping in at least one outer layer, or inserting into a preformed pocket
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2305/00—Condition, form or state of the layers or laminate
    • B32B2305/34—Inserts
    • B32B2305/342—Chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/1006—Non-printed filter
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Abstract

本实用新型涉及元器件内置基板。为了抑制产生内置元器件相对于树脂层的层叠方向向一侧倾斜的问题，元器件内置基板包括：在规定方向上层叠由热可塑性材料构成的多个树脂层而得到的层叠体(2)；内置于层叠体(2)、且具有至少一部分形成在与规定方向相对的相对面上的多个端子电极(8c～8f)的元器件(8)；形成在层叠体(2)内、且与多个端子电极(8c～8f)相接合的多个接合导体(7)；形成在层叠体(2)内、且与多个接合导体(7)电连接的多个布线导体(5)；以及从规定方向俯视时包含于元器件(8)的外边缘内、且形成于层叠体(2)的至少一个辅助构件(6)。辅助构件(6)与多个布线导体(5)均电绝缘，在制造过程中对层叠体(2)施加压力的情况下，该辅助构件(6)使得传递到多个端子电极(8c～8f)上的压力平衡。

Description

元器件内置基板
技术领域
本实用新型涉及在多层基板内埋入了电子元器件的元器件内置基板。
背景技术
以往的元器件内置基板的一个例子例如记载在下述专利文献1中。如图7所示，该元器件内置基板包括绝缘基材601、至少一个电子元器件602、多个外部电极603、多个布线导体604、以及多个层间连接体605。
绝缘基材601通过在规定方向Z上对多个树脂层606(例如五个树脂层606a～606e)进行层叠，然后进行粘接来构成。各树脂层606a～606e由热可塑性树脂构成。更具体而言，最下层的树脂层606a所具有一个主面与树脂层606b相粘接，树脂层606b的一个主面与树脂层606c相粘接。同样，树脂层606c、606d的一个主面与树脂层606d、606e相粘接。
电子元器件602埋入到形成于上述那样的绝缘基材601内部的空腔中。为了对电子元器件602和外部电极603进行电连接，在需要的树脂层606的主面上形成布线导体604。此外，为了对在层叠方向上相邻的树脂层606上所形成的两个布线导体604进行电连接，在存在于这些布线导体604之间的树脂层606上形成层间连接体605。
上述元器件内置基板大致通过下述工序来制造。
首先，在由热可塑性树脂构成的树脂层606a～606e的一个主面上贴附 金属箔(例如铜箔)。之后对该金属箔进行光刻、刻蚀，由此如图8A所示形成外部电极603、布线导体604。
接着，在树脂层606c上形成构成空腔的贯通孔607。
接着，在树脂层606a～606e的规定位置形成被各布线导体604封闭的过孔608。在该过孔608内填充要成为层间连接体605的导电糊料。
在上述工序后，如图8A所示，对树脂层606a～606e进行层叠。该过程中，在树脂层606b的规定位置配置电子元器件602，并将其插入到树脂层606c的贯通孔607中。在该树脂层606c上层叠树脂层606d(层叠工序)。
之后，如图8B所示，将树脂层606a～606e的层叠体置于一对热压板609a、609b之间。从该层叠体的两面对热压板609a、609b进行加压和加热。由此，树脂层606a～606e软化，相邻的树脂层606彼此得以粘接。由此形成了绝缘基材601(加热、加压工序)。
此外，在加压及加热的过程中，软化的树脂层606a～606e产生流动，其结果使得电子元器件602被封闭在绝缘基材601中。同时，电子元器件602的电极610与形成在树脂层606b上的布线导体604或层间连接体605相接合。并且，对导电糊料进行烧结和合金化，形成将布线导体604彼此电连接的层间连接体605。
现有技术文献
专利文献
专利文献1：日本专利特开2008－141007号公报
实用新型内容
实用新型所要解决的技术问题
如上所述，在加热、加压工序中，通过加热使树脂流动，并对流动的树脂施加压力。此时，即使对树脂层606a～606e的层叠体的两面施加大致均等的压力，也有可能导致不均匀的压力施加到电子元器件602的电极608与层间连接体605之间的接合部分。其结果，存在如下问题：产生电子元器件602相对于树脂层的层叠方向向一侧倾斜的问题、在作为内部布线的各布线导体604与层间连接体605之间等产生接合不良的问题。
因此，本实用新型的目的在于提供一种元器件内置基板及其制造方法，在该元器件内置基板中不容易产生内置的电子元器件相对于树脂层的层叠方向向一侧倾斜、或产生接合不良等问题。
解决技术问题所采用的技术方案
为实现上述目的，元器件内置基板包括：层叠体，该层叠体通过在规定方向上层叠由热可塑性材料构成的多个树脂层而成；元器件，该元器件内置于层叠体，并具有至少一部分形成在与规定方向相对的相对面上的多个端子电极；多个接合导体，该多个接合导体形成在层叠体内，并与多个端子电极接合；多个布线导体，该多个布线导体形成在层叠体内，并与多个接合导体电连接；以及至少一个辅助构件，从规定方向俯视时，该辅助构件包含于元器件的外边缘内，并形成在层叠体内。辅助构件与多个布线导体均电绝缘，在制造过程中对层叠体施加压力的情况下，该辅助构件使得传递到多个端子电极的压力平衡。
此外，为实现上述目的，在以下元器件内置基板的制造方法中，该元器件内置基板内置有元器件，该元器件具有至少一部分形成在与规定方向相对的相对面上的多个端子电极，该元器件内置基板的制造方法包括：在由热可塑性材料构成的多个树脂层上形成要与多个端子电极相接合的多个接合导体、要与该多个接合导体电连接的多个布线导体、以及从规定方向俯视时形成在元器件的配置区域内的至少一个辅助构件的工序；在规定方 向上对多个树脂层进行层叠、并在该层叠过程中内置元器件来形成层叠体的工序；以及对层叠体进行加热和加压的工序，辅助构件与多个布线导体均电绝缘，在对层叠体进行加热和加压的工序中，该辅助构件使得传递到多个端子电极的压力平衡。
实用新型效果
根据上述元器件内置基板及其制造方法，不容易产生内置电子元器件的倾斜、接合不良等问题。
附图说明
图1是实施方式所涉及的元器件内置基板的纵向剖视图。
图2A是设置在图1的元器件内置基板的上方附近的树脂层的俯视图。
图2B是设置在图1的元器件内置基板的下方附近的树脂层的俯视图。
图3A是表示图1的元器件内置基板的制造方法中最初的工序的示意图。
图3B是表示图3A的下一工序的示意图。
图3C是表示图3B的下一工序的示意图。
图3D是表示图3C的下一工序的示意图。
图4是详细示出以往的元器件内置基板的技术问题的示意图。
图5是表示辅助构件与布线导体电连接时的问题点的示意图。
图6A是设置在变形例的元器件内置基板的上方附近的树脂层的俯视图。
图6B是设置在变形例的元器件内置基板的下方附近的树脂层的俯视图。
图7是表示以往的元器件内置基板的纵向剖面的示意图。
图8A是表示以往的元器件内置基板的制造工序中的层叠工序的示意图。
图8B是表示以往的元器件内置基板的制造工序中的加热、加压工序的示意图。
具体实施方式
下面，参照附图，对本实用新型的一个实施方式所涉及的元器件内置基板及其制造方法进行详细说明。
(引言)
首先，对图中的X轴、Y轴以及Z轴进行说明。X轴、Y轴及Z轴彼此正交。Z轴、X轴以及Y轴分别表示树脂层的层叠方向、树脂层的左右方向、以及树脂层的前后方向。为便于说明，将Z轴、X轴、以及Y轴的正方向侧设为上侧、右侧、以及深度方向。
(实施方式)
图1是本元器件内置基板的纵向剖视图。图2A、图2B是构成图1的元器件内置基板的各树脂层的俯视图。另外，图1是从Y轴的负方向向正方向观察用通过图2的各树脂层的Y轴方向中心且与ZX平面平行的A-A'面将元器件内置基板切断时的纵截面而得到的图。此外，为了使图示简洁，图1中仅示出了主要部分。下面参照各图对元器件内置基板进行详细说明。
元器件内置基板1包括：层叠体2、多个外部电极3(图中为三个外部电极3a～3c)、多个层间连接体4、多个布线导体5、至少一个辅助构件6、多个接合导体7、内置于层叠体2的至少一个元器件8、多个连接盘电极9、以及至少一个表面安装型的电子元器件10。
层叠体2通过将多个(图中为七个)树脂层21～27沿Z轴方向层叠并粘接而成。这里，图1中用单点划线来假想地表示Z轴方向上相邻的树脂层彼此之间的边界。各树脂层21～27由具有电绝缘性的可挠性材料(例如聚酰亚胺、液晶聚合物等热可塑性树脂)构成。液晶聚合物在高频特性方面较为优异，且吸水性较低，因此，是特别优选作为各树脂层21～27的材料。 各树脂层21～27在从上方俯视时具有彼此相同的矩形形状。此外，各树脂层21～27的沿Z轴方向的厚度为10～100[μm]左右。
最下方的树脂层21具有在Z轴方向上彼此相对的两个主面(具体而言为上表面和下表面)21a、21b。主面21b上形成有在将该元器件内置基板1安装到其它印刷布线板(未图示)等外部电路要素时所使用的多个外部电极3。这些外部电极3由铜等导电性材料构成，其沿Z轴方向的厚度为5～50[μm]左右。作为外部电极3的一个例子，图2B中示出了形成于主面21b的三个角上的外部电极3a～3c。
树脂层21上形成有多个层间连接体(过孔导体)4。各层间连接体4由锡及银的合金等导电性材料构成。树脂层21的各层间连接体4以沿Z轴方向贯穿树脂层21的方式形成在对应的外部电极3的正上方。图2B中，与外部电极3a～3c相对应地示出了层间连接体4a～4c作为树脂层21的层间连接体4。
另外，为便于说明，在图2A和图2B的树脂层21的主面21a上用单点划线假想地示出了从层叠方向Z俯视时的元器件8的外边缘。树脂层22、23、25和26上也同样用单点划线示出了外边缘。以下，对各树脂层21～23、25和26上示出的元器件8的外边缘标注参照标号“α”。
树脂层22与树脂层21同样，具有两个主面22a、22b。树脂层22以主面22b与主面21a正对的方式层叠在树脂层21上。主面22a上形成有多个布线导体5。这些布线导体5与外部电极3同样，由铜等导电性材料构成。此外，其厚度为5～50[μm]左右。
这里，作为树脂层22的布线导体5，图2B中示出了布线导体5a～5e。布线导体5a形成在外边缘α的外侧，从上方覆盖层间连接体4d。从层叠方向Z俯视时，布线导体5b～5d形成在与后述的元器件8所具备的端子电极8d～8f大致相同的位置。布线导体5b以及5c形成为从上方覆盖层间连接体4e以及 4f。布线导体5e对布线导体5b、5d进行电连接。
主面22a上还如图2B所示形成有辅助构件6a作为辅助构件6的第一例。从层叠方向Z俯视时，该辅助构件6a形成在与后述的元器件8所具备的端子电极8c大致相同的位置。从元器件内置基板1的制造成本等观点出发，辅助构件6优选由与布线导体5等相同的材料构成。该情况下，辅助构件6的厚度与布线导体5同样，为5～50[μm]左右。另外，辅助构件6的材料等细节将在后文阐述。
树脂层22上也形成有多个层间连接体4。树脂层22的各层间连接体4以沿Z轴方向贯穿树脂层22的方式形成在对应的布线导体5的正下方。图2B中，与布线导体5a～5c相对应地示出了层间连接体4d～4f作为树脂层22的层间连接体4。层间连接体4d对布线导体5a和层间连接体4a进行电连接，层间连接体4e对布线导体5b和层间连接体4b进行电连接，层间连接体4f对布线导体5c和层间连接体4c进行电连接。
树脂层23具有在层叠方向Z上彼此相对的主面23a、23b，并层叠在树脂层22上。如图2B所示，主面23a上形成有布线导体5f～5h作为多个布线导体5的示例。布线导体5f、5g形成在外边缘α的外侧。布线导体5f从上方覆盖层间连接体4g，并形成在主面23a的左上角。布线导体5g形成在主面23a的右手边的角部。布线导体5h的大部分形成在外边缘α的外侧，对布线导体5g和接合导体7a(后述)进行电连接。
此外，主面23a上形成有多个接合导体7。各接合导体7由与布线导体5等相同的材料构成，具有5～50[μm]左右的厚度。各接合导体7与元器件8的端子电极相接合。作为多个接合导体7，图2B中示出了接合导体7a～7d。从层叠方向Z俯视时，接合导体7a～7d形成在与端子电极8c～8f(后述)大致相同的位置。此外，布线导体7b～7d形成为从上方覆盖层间连接体4h～4j。
由上述记载明确可知，树脂层23上形成有层间连接体4g～4j。层间连接体4g对布线导体5f、5a进行电连接。此外，层间连接体4h对接合导体7b和布线导体5b进行电连接，层间连接体4i对接合导体7c和布线导体5c进行电连接，层间连接体4j对接合导体7d和布线导体5d进行电连接。
树脂层24具有在层叠方向Z上彼此相对的两个主面24a、24b，并层叠在树脂层23上。在其中央部分形成有沿层叠方向Z贯穿树脂层24的贯通孔。该贯通孔构成用于将元器件8内置于层叠体2中的空腔C，从层叠方向Z俯视时具有比元器件8的外边缘稍大的开口，并沿层叠方向Z贯穿树脂层24。
这里，对元器件8进行说明。元器件8通常为有源元器件、无源元器件、MEMS(MicroElecroMechanical Systems：微机电系统)元器件。该元器件8具有两个主面(上表面、下表面)8a、8b。各主面8a、8b在层叠方向Z上彼此相对，且从层叠方向Z俯视时具有矩形形状。这些主面8a、8b中的至少一方形成有多个端子电极，该多个端子电极形成为矩阵状。作为一个例子，在本实施方式中，在主面8b的各个角上设置有四个端子电极8c～8f。端子电极8c为信号输入端子，端子电极8e为信号输出端子，端子电极8d、8f为接地端子。
树脂层24的主面24a上形成有布线导体5i、5j(参照图2B)。布线导体5i、5j从上方覆盖层间连接体4k、4l，并经由层间连接体4k、4l与布线导体5f、5g电连接。
树脂层25具有在层叠方向Z上相对的主面25a、25b，并层叠在树脂层24上。主面25a上形成有布线导体5k～5n作为布线导体5。布线导体5k、5l形成在外边缘α的外侧，并通过层间连接体4m、4n与布线导体5i、5j电连接。布线导体5m形成在外边缘α的内部，更具体而言形成在外边缘α的左手边一侧的角部。布线导体5n例如是蜿蜒形状的线圈。该布线导体5n形成在布线导 体5l、5m之间。
如图2A所示，主面25a上示出了辅助构件6b作为辅助构件6的第二例。辅助构件6b形成在外边缘α内侧的右上角。
树脂层26具有在层叠方向上相对的主面26a、26b，并层叠在树脂层25上。主面26a上形成有布线导体5o、5p作为布线导体5。布线导体5o形成在外边缘α的外侧，且形成在主面26a的左上角，并通过层间连接体4o与布线导体5k相连。此外，布线导体5p形成在外边缘α的内侧，且形成在其左手边的角部，并通过层间连接体4q与布线导体5m电连接。
主面26a上示出了辅助构件6c作为辅助构件6的第三例。辅助构件6c在外边缘α的内部从右手边到右上方以与Y轴平行的方式形成为带状。这里，辅助构件6c经由层间连接体4p与辅助构件6b电连接。
树脂层27是层叠体2的最上层，层叠在树脂层26上。树脂层27具有在层叠方向Z上彼此相对的主面27a、27b。如图2A所示，主面27a上形成有连接盘电极9a、9b。连接盘电极9a、9b经由层间连接体4r、4s与布线导体5o、5p电连接。表面安装用电子元器件10通过设置在其下表面的外部电极10a、10b以及焊料等安装在该连接盘电极9a、9b上。
利用如上结构，在元器件内置基板1上构成了以外部电极3为输入输出端的电子电路。该电子电路除了辅助构件6以外，由层间连接体4、布线导体5、接合导体7、元器件8、连接盘电极9、以及电子元器件10构成。
(元器件内置基板的制造方法)
接着，参照附图对上述元器件内置基板1的制造方法进行详细说明。下面对一个元器件内置基板1的制造过程进行说明，但实际上，通过对大型的树脂片材进行层叠和切割，能同时制造大量的元器件内置基板1。
首先，准备所需数量的在一个面的大致整个区域形成有铜箔的大型树脂片材。该大型树脂片材在元器件内置基板1完成后成为树脂层21～27中的某一个。因此，如图3A所示，与树脂层21～27相对应地准备树脂片材101～107。树脂片材101～107如上所述，优选为液晶聚合物。另外，优选为在铜箔的表面利用锌等来进行电镀以用于防锈，使其平坦化。
接下来，利用光刻工序，如图3A所示，在树脂片材101的一个表面(即，在完成后会成为主面21b的表面)上形成多个外部电极3。更具体地进行说明，首先，在该树脂片材101的铜箔上印刷与外部电极3相同形状的抗蚀剂。然后，对铜箔实施蚀刻处理，从而除去未被抗蚀剂覆盖的露出部分的铜箔。之后，除去抗蚀剂。由此，形成外部电极3。
此外，利用与上述相同的光刻工序，如图3A所述，在树脂片材102的一个表面(即，在完成后会成为主面22a的表面)上形成布线导体5和辅助构件6。同样，在树脂片材103～107的一个表面(即，在完成后会成为主面23a～27a的表面)上分别形成布线导体5、辅助构件6、接合导体7、以及连接盘电极9中所需的构件。
接着，如图3B所示，从没有铜箔的表面一侧对树脂片材101上层间连接体4的形成位置照射激光束。由此，形成过孔导体。之后，将完成后会成为层间连接体4的导电性糊料填充到各过孔中。同样，在树脂片材102～107上也形成过孔，并分别填充导电型糊料。
接着，如图3C所示，在树脂片材103的接合导体7a～7d上对元器件8的端子电极8c～8f进行定位。并且，进一步对各树脂片材104的规定位置进行模具的冲孔加工，形成空腔C用的贯通孔。
接着，如图3D所示，从下到上依次层叠树脂片材101～107。这里，树 脂片材101以外部电极3的形成面朝向下方的状态来进行层叠，其它树脂片材102～107以布线导体5、辅助构件6、接合导体7、以及连接盘电极9的形成面一侧朝向上方的状态来进行层叠。
之后，利用热压板111a、111b沿着层叠方向Z从上下两个方向对层叠后的树脂片材101～107施加热和压力。通过该加热、加压，使树脂片材101～107软化、压接而成为一体，并且使各过孔内的导电性糊料固化。由此，形成了各层间连接体4。最后，在将电子元器件10安装到连接盘电极9A、9B上之后，将一体化后的树脂片材101～107切割成规定尺寸。由此完成了元器件内置基板1。
(辅助构件的结构及作用、效果)
本元器件内置基板1可解决内置的电子元器件向层叠方向Z的一侧倾斜、以及产生接合不良的技术问题。参照图4对该技术问题进行更详细地说明。图4是表示以往的元器件内置基板501的纵向剖视图。如图4所示，在元器件内置基板501的层叠体502的内部，多个布线导体503有时会配置成相对于内置元器件504的纵中心面Fv互为非对称。
对于具有这种布线导体503的元器件内置基板501的情况，在制造过程的加热、加压时，容易产生内置元器件504相对于层叠方向向一侧倾斜、作为内部布线的各布线导体503与层间连接体507之间等出现接合不良等问题。更具体而言，在加热、加压时，对层叠体502的上表面和下表面施加实质上均等的压力。然而，由于设置成非对称的布线导体503等的影响，会导致没有对内置元器件504施加均等的压力，从而施加了不均匀的压力。例如端子电极505a与层叠体502的上表面及下表面之间所存在布线导体503、层间连接体507相对较少。因此，相对较大的压力P1传递到端子电极505a。与此相反，对于端子电极505b，由于存在较多的布线导体503等，因此施加了相对较小的压力P2。这种压力的不均匀容易导致内置元器件504相对于层叠方向Z倾斜、或着布线导体503与层间连接体507的连接、层间连接体507彼 此之间的连接脱离。即，容易在元器件内置基板501的内部产生接合不良等问题。
为了解决上述技术问题，本元器件内置基板1如图1、图2A和图2B所示具备辅助构件6。首先，从元器件内置基板1的层叠方向Z俯视时，该辅助构件6设置在包含于元器件8的外边缘α内的位置。更优选为，从层叠方向Z俯视时，辅助构件6设置在至少一部分与端子电极8c重合的位置。对于端子电极8d～8f，也同样以至少一部分重合的方式设置辅助构件6。通过将辅助构件6设置在从层叠方向Z俯视时至少一部分与端子电极8c～8f重合的位置，从而能容易地使施加在元器件8的端子电极8c～8f上的压力平衡。即，在对刚性较高的元器件8和在加热、加压工序中刚性会变低的层叠体2进行冲压时，利用辅助构件6来达到以端子电极8c～8f为起点的层叠体2内的结构上的平衡，从而能使施加在端子电极8c～8f上的压力平衡。这里，特别从使压力平衡达到最佳的观点来看，最优选在端子电极8c～8f以及与之相接的接合导体7a～7d双方均以从层叠方向Z俯视时重合的方式设置辅助构件6。
此外，辅助构件6使得在不具备该辅助构件6的元器件内置基板的加热、加压工序中、分别施加在多个端子电极上的压力的差变小。由此，在加热、加压工序中，使得传递到各端子电极的压力相互平衡。另外，本实施方式中“使。。。平衡”除了包含使传递到各端子电极的压力的差为零、接近零的意思以外，还包含减小该差的意思。
本实施方式中，例示了三个辅助构件6a～6c。首先，如图2B所示，辅助构件6a形成在主面22a上。该主面22a的外边缘α的三个角上设置有布线导体5，但剩余的一个角上未设置布线导体5。如果在没有辅助构件6a的状态下实施加热、加压，则施加在端子电极8c与接合导体7a的接合部分的压力与其它接合部分相比会明显不均匀，其结果可能导致产生接合不良。为了消除该不均匀，将辅助构件6a设置在主面22a上的、端子电极8a的大致正下方的位置。
此外，辅助构件6b、6c形成在主面25a、26a上。由图1和图2A可知，在端子电极8f的上方密集地设置有布线导体5，它们通过层间连接体4相连。与此相对，在位于端子电极8f的对角上的端子电极8d的上方未设置布线导体5，较为稀少。为了抑制由此引起的接合不良的产生，在端子电极8d上方的多个树脂层25、26上设有辅助构件6b、6c。此外，辅助构件6b、6c通过层间连接体4p相连。由此，为了使各接合部分的压力平衡，除了辅助构件6b、6c，还可以使用层间连接体4p作为辅助构件。
如上所述，根据本实施方式，从层叠方向Z俯视时，辅助构件6设置在元器件8的外边缘内的、层叠体2上的布线导体5较稀少的部分。利用该辅助构件6，使得加热、加压工序中、施加在多个接合部分上的压力差降低，从而能抑制加热、加压工序中接合不良的产生。
接着，对辅助构件6的材料进行说明。如后文所述，辅助构件6除了由导电性材料构成，还可以由绝缘材料构成。然而，要求辅助构件6的材料具有比树脂层21～27的材料的熔点高、且比加热、加压时所施加的温度要高的熔点。
此外，辅助构件6如上所述，与所有的布线导体5电绝缘。本实施方式中，辅助构件6由与布线导体5相同的材料构成。因此，各树脂层21～27由绝缘材料构成，辅助构件6与布线导体5物理隔离，而且辅助构件6不通过导体与布线导体5相连。由此，辅助构件6与所有的布线导体5绝缘。如上述那样进行绝缘是因为，若如图5所示，形成在某一树脂层121a上的某一辅助构件122与布线导体123a电连接，则辅助构件122与设置在其它树脂层121b上的布线导体123b之间可能会产生不需要的电容Cp，或者产生短路。
另外，本实施方式中，出于制造成本的观点，辅助构件6由与布线导体5相同的材料构成。但并不限于此，辅助构件6也可以由其它材料构成。只 要辅助构件6由绝缘性材料构成，则无需考虑不必要电容的产生，因此辅助构件6的形成位置的自由度得以提高。
此外，辅助构件6也可以不与元器件8的所有端子电极8c～8f对应设置。
此外，出于元器件8的插入容易性的观点，树脂层24上形成有比元器件8的主面8a稍大的贯通孔。因此，在加热、加压前，在元器件8与树脂层24之间产生稍许的间隙。该间隙会被加热、加压工序中流动的树脂所填埋，由此使得元器件8与层叠体2密接并被密封。从该观点来看，辅助构件6优选为从层叠方向Z俯视时不与元器件8的外边缘α相接，即形成在包含于外边缘α内的位置(例如参照图3D)。其理由在于，若辅助构件6与外边缘α相接，则可能会妨碍流动的树脂流入到间隙中。
(变形例)
在上述实施方式中，作为辅助构件6的优选形成位置，从层叠方向Z俯视时，辅助构件6设置在与端子电极8c～8f与接合导体7之间的接合部分重合的位置。但并不限于此，辅助构件6也可以如图6A、图6B所示的辅助构件6d～6f那样，从层叠方向Z俯视时，设置在外边缘α内、不与端子电极8c～8f与接合导体7之间的接合部分重合的位置。即使这样，辅助构件6也能在制造元器件内置基板时，减小加压、加热时施加在多个接合部分上的压力差。然而，为了尽可能缩小压力差，辅助构件6d～6f优选为从层叠方向Z俯视时，设置在至少一部分与端子电极8c～8f重合的位置。
另外，在端子电极8c～8f与接合导体7a～7d经由焊料层、凸点相连的情况下，压力会集中在各焊料层、各凸点上，因此若没有辅助构件6，则压力差会变得显著。其结果导致更容易引起元器件8相对于层叠方向Z向一侧倾斜、或在作为内部布线的各布线导体5与层间连接体4之间、层间连接体4彼此之间产生接合不良。即，更容易在元器件内置基板1内产生问题。因此，本实施方式在端子电极8c～8f与接合导体7a～7d经由凸点等相连的情况下 能获得更显著的效果。
另外，本实施方式中的多个布线导体5除了构成为线圈导体以外，均可以构成为具有电容器导体或接地导体等功能的布线导体。
此外，本实施方式中的多个接合导体7不一定要是平面状的导体。即，也可以将层间连接体4(过孔导体)用作接合导体。该情况下，各层间连接体4与各端子电极8c～8f直接接合。
此外，本实施方式中，例示了在元器件8的下表面形成端子电极8c～8f的情况。但并不限于此，也可以使用在其上表面形成有端子电极8c～8f的元器件8。除此以外，还可以使用在两端部设置有端子电极的元器件8。该情况下，元器件8的端子电极的大部分覆盖两侧面，端子电极的其余部分形成在元器件8的上下表面的两端部。
(基于参照的引用)
另外，本申请主张基于2012年10月3日提交的日本专利申请2012-221664号的优先权，通过参照该专利申请2012-221664号所记载的所有内容来将其引入。
工业上的实用性
本实用新型的元器件内置基板及其制造方法能抑制接合不良的产生，适用于移动电话、智能手机等通信终端装置等。
标号说明
1 元器件内置基板
2 层叠体
21～27 树脂层
3 外部电极
4 层间连接体
5 布线导体
6 辅助构件
7 接合导体
8 元器件
8b 相对面
8c～8f 端子电极
9 连接盘电极
10 表面安装型元器件

Claims (8)

1.一种元器件内置基板，其特征在于，包括：
层叠体，该层叠体通过在规定方向上层叠由热可塑性材料构成的多个树脂层而得到；
元器件，该元器件内置于所述层叠体，并具有至少一部分形成在与所述规定方向相对的相对面上的多个端子电极；
多个接合导体，该多个接合导体形成在所述层叠体内，并与所述多个端子电极接合；
多个布线导体，该多个布线导体形成在所述层叠体内，并与所述多个接合导体电连接；以及
至少一个辅助构件，从所述规定方向俯视时，该辅助构件包含于所述元器件的外边缘内，并形成在所述层叠体内，
所述辅助构件与所述多个布线导体均电绝缘，在制造过程中对所述层叠体施加压力的情况下，所述辅助构件使得传递到所述多个端子电极的压力平衡。
2.如权利要求1所述的元器件内置基板，其特征在于，
所述辅助构件形成为从所述规定方向俯视时与所述多个端子电极中的至少一个相接。
3.如权利要求1所述的元器件内置基板，其特征在于，
从所述规定方向俯视时，所述多个布线导体均形成在所述元器件的外边缘内，且形成于所述多个树脂层中的某一树脂层，
从所述规定方向俯视时，所述辅助构件形成于与形成在所述元器件的外边缘内的布线导体相同的树脂层。
4.如权利要求2所述的元器件内置基板，其特征在于，
从所述规定方向俯视时，所述多个布线导体均形成在所述元器件的外边缘内，且形成于所述多个树脂层中的某一树脂层，
从所述规定方向俯视时，所述辅助构件形成于与形成在所述元器件的外边缘内的布线导体相同的树脂层。
5.如权利要求1至4的任一项所述的元器件内置基板，其特征在于，
所述辅助构件由与所述多个布线导体相同的材料形成。
6.如权利要求1至4的任一项所述的元器件内置基板，其特征在于，
具备多个所述辅助构件，
多个所述辅助构件形成在所述层叠体内不同的部位。
7.如权利要求1至4的任一项所述的元器件内置基板，其特征在于，
具备多个所述辅助构件，
多个所述辅助构件形成在互不相同的多个树脂层上，并通过层间连接体相连。
8.如权利要求1至4的任一项所述的元器件内置基板，其特征在于，
所述多个树脂层分别由液晶聚合物构成。
CN201390000574.8U 2012-10-03 2013-09-10 元器件内置基板 Expired - Lifetime CN204498488U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012-221664 2012-10-03
JP2012221664 2012-10-03
PCT/JP2013/074300 WO2014054387A1 (ja) 2012-10-03 2013-09-10 部品内蔵基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN204498488U true CN204498488U (zh) 2015-07-22

Family

ID=50434718

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201390000574.8U Expired - Lifetime CN204498488U (zh) 2012-10-03 2013-09-10 元器件内置基板

Country Status (4)

Country Link
US (1) US9585256B2 (zh)
JP (1) JP5867614B2 (zh)
CN (1) CN204498488U (zh)
WO (1) WO2014054387A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6304376B2 (ja) * 2014-06-18 2018-04-04 株式会社村田製作所 部品内蔵多層基板
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
US10080290B2 (en) * 2015-11-17 2018-09-18 Intel Corporation Stretchable embedded electronic package
JP7004004B2 (ja) * 2017-10-26 2022-01-21 株式会社村田製作所 多層基板、インターポーザおよび電子機器

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008141007A (ja) 2006-12-01 2008-06-19 Denso Corp 多層基板の製造方法
JP2008227429A (ja) * 2007-03-16 2008-09-25 Alps Electric Co Ltd 電子回路モジュールおよび多層配線板
JP4518114B2 (ja) * 2007-07-25 2010-08-04 Ｔｄｋ株式会社 電子部品内蔵基板及びその製造方法
JP4973761B2 (ja) * 2009-05-25 2012-07-11 株式会社デンソー 半導体装置
JP2012074497A (ja) * 2010-09-28 2012-04-12 Denso Corp 回路基板
WO2012042668A1 (ja) * 2010-10-01 2012-04-05 株式会社メイコー 部品内蔵基板及び部品内蔵基板の製造方法

Also Published As

Publication number Publication date
US20150092369A1 (en) 2015-04-02
JPWO2014054387A1 (ja) 2016-08-25
US9585256B2 (en) 2017-02-28
WO2014054387A1 (ja) 2014-04-10
JP5867614B2 (ja) 2016-02-24

Similar Documents

Publication Publication Date Title
US11657989B2 (en) Method for making a three-dimensional liquid crystal polymer multilayer circuit board including membrane switch including air
EP2081245B1 (en) Three-dimensional liquid crystal polymer multilayer circuit board including membrane switch and related manufacturing method
CN205093042U (zh) 柔性电路基板
CN204498488U (zh) 元器件内置基板
EP2081418B1 (en) Method for making three-dimensional liquid crystal polymer multilayer circuit boards
CN213280231U (zh) 埋入式电路板、移动设备以及传感组件
CN104081885A (zh) 元器件内置基板
CN102231382B (zh) 图像传感器的陶瓷封装及其封装方法
CN104113981A (zh) 多层布线基板以及具备该多层布线基板的模块
CN205093051U (zh) 部件内置基板以及通信模块
WO2014125852A1 (ja) 回路基板およびその製造方法
JP5708903B2 (ja) 回路基板およびその製造方法
CN101141849B (zh) 内埋电容元件结构及其制造方法
JP6268776B2 (ja) 多層基板の製造方法
CN206759827U (zh) 部件内置基板
KR20210053066A (ko) 분할접합 구조를 갖는 연성인쇄회로기판 및 그 제조방법
JP2011258735A (ja) 複合多層基板

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20150722

CX01 Expiry of patent term