CN104113981A - 多层布线基板以及具备该多层布线基板的模块 - Google Patents
多层布线基板以及具备该多层布线基板的模块 Download PDFInfo
- Publication number
- CN104113981A CN104113981A CN201410150509.4A CN201410150509A CN104113981A CN 104113981 A CN104113981 A CN 104113981A CN 201410150509 A CN201410150509 A CN 201410150509A CN 104113981 A CN104113981 A CN 104113981A
- Authority
- CN
- China
- Prior art keywords
- components
- electronic devices
- duplexer
- splicing ear
- backplate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15172—Fan-out arrangement of the internal vias
- H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0352—Differences between the conductors of different layers of a multilayer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09009—Substrate related
- H05K2201/09045—Locally raised area or protrusion of insulating substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09672—Superposed layout, i.e. in different planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Wire Bonding (AREA)
Abstract
本发明的目的在于力图提高通过冲压及烧成而形成的多层布线基板的电子元器件的安装性。多层布线基板(2)包括:层叠体(5),该层叠体(5)由多个绝缘层层叠而成,并安装有电子元器件(3a);多个连接端子(4),该多个连接端子(4)用于与设置在层叠体(5)的一个主面(5a)上的电子元器件(3a)进行连接;以及多个背面电极(6a~6c),该多个背面电极(6a~6c)设置在层叠体(5)的另一个主面(5b)上,将各连接端子(4)分别配置为在俯视时与各背面电极(6a~6c)中的任一个相重合。
Description
技术领域
本发明涉及多个绝缘层经过冲压、烧成后形成的多层布线基板以及具备该多层布线基板的模块。
背景技术
以往,如图5所示,已知有在多层基板101的一个主面上以倒装芯片的方式安装有高频开关102的高频开关模块100(参照专利文献1)。在这种情况下,多层基板101是介电陶瓷与布线电极103交替层叠而成的陶瓷多层基板,在其一个主面(上表面)上,形成有与高频开关102的各种端子相连接的多个安装电极104,并且,在另一个主面(下表面)上,形成有与外部电路基板的电极相连接的多个外部电极105。此外,在多层基板101的内部还设置有多个过孔导体106,用于进行安装电极104与布线电极103之间的连接、布线电极103与外部电极之间的连接。
现有技术文献
专利文献
专利文献1:国际公开2010-143471号(参照第0030~0032段,图4等)
发明内容
发明所要解决的技术问题
另外,在通常的情况下,陶瓷多层基板按以下所说明的那样地进行制造。首先,准备多片陶瓷生片,该陶瓷生片是通过对将氧化铝及玻璃等的混合粉末与有机粘合剂及溶剂等一起混和后的浆料进行片材化后得到的,接着分别在各陶瓷生片的规定位置上通过激光加工等形成过孔,向该过孔中填充包含Ag、Cu等的导体糊料,从而形成层间连接用的过孔导体,并且通过利用导体糊料来进行印刷,从而形成各种电极图案。然后,对各陶瓷生片进行层叠,接着通过在规定压力及规定温度下对该层叠体进行冲压、烧成来制造陶瓷多层基板。
在利用这种方法形成现有的高频开关模块100的多层基板101的情况下,当俯视时,在多层基板101的一个主面上的与外部电极105重合的部分会根据外部电极105的厚度而发生隆起,由此,在另一个主面形成有外部电极的部分与没有形成外部电极的部分之间,在一个主面上会产生层叠方向上的高低差(阶差)。
在这种情况下,若在一个主面的包括上述具有高低差的部分的区域以倒装芯片的方式安装高频芯片102,则由于在该区域形成的各内部电极104之间的高低差,在一部分内部电极104和与其相对应的高频开关102的端子之间有可能会发生焊锡的浸润不良,或高频开关102倾斜而导致位置发生偏差等安装不良。
本发明是鉴于上述问题而完成的,其目的在于力图提高通过冲压、烧成制造而成的多层布线基板的电子元器件的安装性。
解决技术问题所采用的技术方案
为达到上述目的,本发明的多层布线基板的特征在于,包括:层叠体,该层叠体由多个绝缘层层叠而成,并安装有电子元器件;多个连接端子,该多个连接端子用于与设置在所述层叠体的一个主面上的所述电子元器件进行连接;以及多个背面电极,该多个背面电极设置在所述层叠体的另一个主面上,将各所述连接端子分别配置为在俯视时与各所述背面电极中的任一个相重合。
由此,由于将用于连接电子元器件的各连接端子分别配置为在俯视时与各背面电极中的任一个相重合,因此即使在对层叠体进行冲压时在一个主面内产生高低差(阶差)的情况下,各连接端子也均配置在一个主面的因各背面电极而隆起的区域。即,各连接端子未被分开配置在层叠体的一个主面的阶差处的高部区域和低部区域,由于其各自的高度是相同的,因此能够力图降低因将各连接端子分开配置在层叠体的一个主面的阶差处的高部区域和低部区域而引起的电子元器件的安装不良。
此外,也可以在所述层叠体的内部进一步具备设置在各所述绝缘层中的至少一个绝缘层上的面内导体,将各所述背面电极各自的厚度形成为比所述面内导体的厚度要厚。
在将各背面电极用作与外部连接的电极的情况下,考虑到若减少其厚度则与外部之间的连接强度会下降,但由于将各背面电极各自的厚度形成得比面内导体的厚度要厚,因此与各背面电极的厚度比面内导体要薄的情况相比,提高了多层布线基板与外部之间的连接强度。此外,若增加各背面电极的厚度,则层叠体的一个主面的在俯视时与各背面电极相重合区域的隆起量(层叠方向的厚度)也会相应地变大,从而上述电子元器件的安装不良的风险提高,但由于将各连接端子分别配置为在俯视时与各背面电极中的任一个相重合,因此在提高与外部之间的连接强度的同时,还能够力图降低电子元器件的安装不良。
此外,在俯视时,也可以将所述面内导体配置为与各所述连接端子的全部相重合。由此,能够抑制在对层叠体进行冲压时所产生的一个主面的在俯视时与各背面电极相重合区域的隆起量的偏差,从而进一步提高了电子元器件的安装性。此外,若将面内导体作为接地电极进行设置,并将电子元器件安装在多层布线基板上,则由于在电子元器件的正下方配置有接地电极,因此能够缩短连接电子元器件与接地电极的布线电极的长度。因此,在能够减少寄生电感从而力图加强接地的同时,还能够力图提高杂散特性。并且,由于该接地电极还能够力图提高电子元器件的绝缘特性。
此外,还可以将多个所述面内导体设置在几个所述绝缘层上,各所述面内导体中的几个具有在俯视时与各所述连接端子的至少一个相重合的部分,各所述面内导体的与所述连接端子相重合的各区域的在层叠方向上的布线密度大致相同。
在面内导体与绝缘层(层叠体)的热收缩率不同的情况下,在层叠方向上的面内导体的布线密度的偏差表现为层叠体内的厚度的偏差,由此导致层叠体的一个主面的平坦性下降。因此,通过使面内导体的与连接端子相重合的各区域在层叠方向上的布线密度大致相同,来使得层叠体的配置有各连接端子的各部分的厚度大致相等,进而,能够可靠地使各连接导体的高度一致,从而进一步提高电子元器件的安装性。
此外,在俯视时配置在与各所述连接端子相重合的位置上的所述背面电极可以是接地电极,或者是不与其他任意电极相连接的虚拟电极。由此,例如,能够将接地电极用作配置在与各连接端子相重合的位置上的背面电极。此外,在配置虚拟电极的情况下,由于无需将其他背面电极(例如,用于信号输入输出的背面电极)配置在俯视时与各连接端子相重合的位置上,因此提高了多层布线基板中的布线结构的设计自由度。
此外,也可以将各所述连接端子全部配置在俯视时与各所述背面电极中的一个相重合的位置。由此,通过将各连接端子配置为在俯视时与例如像接地电极那样的俯视面积较大的背面电极相重合,从而无需对各连接端子分别单独配置背面电极,因而较为实用。此外,通过在电子元器件的正下方配置接地电极,能够缩短连接电子元器件的接地端子与该接地电极的布线电极的长度,从而能够力图降低寄生电感及提高杂散特性。此外,电子元器件的绝缘特性也得以提高。
此外,也可以设置各所述连接端子以使得将多个所述电子元器件安装在所述一个主面上。由此,即使在多层布线基板上安装多个电子元器件的情况下,各电子元器件的安装性也得以提高。
此外,本发明的模块是具备上述多层布线基板的模块,其特征在于,根据所述电子元器件的多个外部端子来设置所述多层布线基板的所述层叠体的各所述连接端子中的任一个,所述电子元器件的各所述外部端子分别与相对应的所述连接端子直接进行连接。通过例如在具有像芯片倒装安装那样将电子元器件的各外部端子与多层布线基板的各连接端子直接连接的结构的模块中使用上述多层布线基板,能够提供电子元器件的安装性较为优异的模块。
此外,还可以进一步具备其他电子元器件,该其他电子元器件安装在所述层叠体的所述一个主面的在俯视时不与各所述背面电极中的任一个相重合的区域,且比所述电子元器件在层叠方向上的高度要高。如上所述,层叠体的一个主面的在俯视时不与各背面电极的任一个相重合的区域在层叠方向上的高度要比重合区域的高度低。因此,通过将层叠方向的高度比与各连接端子连接的电子元器件要高的其他电子元器件安装在层叠体的一个主面的较低的区域,能够力图实现模块的低高度化。
发明效果
根据本发明,多层布线基板包括:层叠体,该层叠体由多个绝缘层层叠而成,并安装有电子元器件;多个连接端子,该多个连接端子用于与设置在层叠体的一个主面上的电子元器件进行连接;以及多个背面电极,该多个背面电极设置在层叠体的另一个主面上,将各连接端子分别配置为在俯视时与各背面电极中的任一个相重合。由此,各连接端子未被分开配置在层叠体的一个主面的阶差处的高部区域和低部区域,由于各连接端子各自的高度是一致的,因此能够力图降低电子元器件的安装不良。
附图说明
图1是本发明的实施方式1所涉及的模块的剖视图。
图2是本发明的实施方式2所涉及的模块的剖视图。
图3是本发明的实施方式3所涉及的模块的剖视图。
图4是本发明的实施方式4所涉及的模块的剖视图。
图5是现有的高频开关模块的剖视图。
具体实施方式
<实施方式1>
参照图1对本发明的实施方式1所涉及的模块1进行说明。另外,图1是实施方式1所涉及的模块1的剖视图。
如图1所示,本实施方式所涉及的模块1具备多层布线基板2和电子元器件3a,且与外部的电路基板相连接。
电子元器件3a例如是由Si、GaAs等形成的半导体元件,在其电路形成面上设有分别对应于层叠体5的各连接端子中的任一个的多个外部端子3a1,通过倒装芯片的安装方式使这些各外部端子3a1分别与相对应的多层布线基板2的连接端子4直接连接。另外,电子元器件3a也可以是贴片电容、贴片电感等贴片元器件。
多层布线基板2包括层叠体5,该层叠体5是对分别由陶瓷等绝缘材料形成的多个绝缘层进行层叠而得到;多个连接端子4,该多个连接端子4分别用于与设置在该层叠体5的一个主面5a上的电子元器件3a进行连接;多个背面电极6a~6c,该多个背面电极6a~6c分别设置在层叠体5的另一个主面5b上;以及多个面内导体7a~7c,该多个面内导体7a~7c分别设置在层叠体5的内部。此外,在层叠体5的内部形成有过孔导体(未图示),该过孔导体用于在层间连接各连接端子4、各背面电极6a~6c、各面内导体7a~7c中彼此相对应的部分。
背面电极6a是形成为面状的接地电极,且以俯视时与层叠体5的一个主面5a的各连接端子4全部相重合的大小(俯视时的面积)来形成。此外,背面电极6b及背面电极6c分别是例如用于进行多层布线基板2与外部的电路基板之间信号的输入输出的电极。另外,为了提高与外部电路基板之间的连接强度,将各背面电极6a~6c形成得比各面内导体7a~7c的厚度要厚。此外,在层叠体5的另一个主面5b上利用陶瓷糊料或阻焊剂等来施加框架8,用于防止各背面电极6a~6c从层叠体5剥离,或者用于在多层布线基板2与外部电路基板连接时,对各背面电极6a~6c的面积进行调整,以得到与相对应的电路基板的电极面积相匹配的适当的连接面积。
此外,在各绝缘层上分别形成由Cu、Al等金属材料形成的多个面内导体,例如,如图1所示,将各面内导体中的两个面内导体7b、7c一起形成在同一个绝缘层上,与此不同的其他的面内导体7a形成在与上述两个面内导体7b、7c不同的绝缘层上。
此时,在俯视时,各面内导体7a~7c分别具有与各连接端子4的至少一个相重合的部分,在各面内导体7a~7c的与各连接端子4相重合的各个区域中配置并形成相同的沿层叠方向的布线密度。具体而言,在俯视时,附图纸面左侧的连接电极4与面内导体7a及面内导体7b重合,纸面右侧的连接电极4与面内导体7a及面内导体7c重合,纸面正中央的连接电极4与面内导体7a及面内导体7c重合,由此在各连接端子4各自的正下方的层叠方向上布线密度是相同的。另外,本实施方式的面内导体7a是在俯视时与各连接端子4的全部相重合的面状接地电极,并经由层叠体5的过孔导体等与电子元器件3a的接地端子相连接。另外,背面电极6a并非必须是接地电极,例如,也可以是不与设置在层叠体5内的其他任意电极相连接的虚拟电极。
由此构成的多层布线基板2例如可以按以下方法进行制造。首先,准备多片陶瓷生片(绝缘层),该陶瓷生片是对将氧化铝及玻璃等的混合粉末与有机粘合剂及溶剂等一起混和后的浆料进行片材化后得到的,接着分别在各陶瓷生片的规定位置上通过激光加工等形成过孔,向该过孔中填充包含Ag、Cu等的导体糊料,从而形成层间连接用的过孔导体,并且通过利用导体糊料来进行印刷,从而形成各种面内导体7a~7c。然后,对各陶瓷生片进行层叠,接着通过在规定压力及规定温度下对该层叠体5进行冲压、烧成来制造多层布线基板2。
在由此通过冲压及烧成而制造形成的多层布线基板2中,如图1所示,层叠体5的一个主面5a的在俯视时与各背面电极6a~6c相重合的区域会根据各背面电极6a~6c的厚度而发生隆起,因此在俯视时与各背面电极6a~6c重合的区域和没有与各背面电极6a~6c重合的区域之间,在层叠体5的一个主面5a上会产生高低差(阶差)。这里,在本实施方式中,由于在俯视时用于与电子元器件3a相连接的各连接端子4全部配置在与背面电极6a重合的区域,因此将各连接端子4构成为未被分开配置在层叠体5的一个主面5a的阶差处的高部区域和低部区域。另外,在图1中,对层叠体5的一个主面5a的隆起了的部分,作了稍许夸张的描绘来进行显示。
因此,根据上述实施方式,在俯视时,将用于与电子元器件3a相连接的各连接端子4分别配置为与背面电极6a相重合,由此在对层叠体5进行冲压时,即使在一个主面5a内产生高低差(阶差)的情况下,各连接端子4全部配置在一个主面5a的因背面电极6a而隆起的区域上。即,各连接端子4未被分开配置在层叠体5的一个主面5a的阶差处的高部区域和低部区域,由于各连接端子4各自的高度是相同的,因此能够力图降低电子元器件3a的安装不良。
此外,由于在电子元器件3a的正下方配置有面内导体7a的接地电极及背面电极6a的接地电极,因而能够缩短电子元器件3a的接地端子(外部端子3a1)与面内导体7a的接地电极之间的连接布线的长度,电子元器件3a的接地端子与背面电极6a的接地电极之间的连接布线的长度等,以及电子元器件3a的接地端子与设置在层叠体5内的接地电极之间的连接布线的长度。因此,在能够力图降低接地电极的寄生电感的同时,还能够力图提高杂散特性。此外,利用两个接地电极,还能够提高电子元器件3a的绝缘特性。
此外,当各面内导体7a~7c与绝缘层(层叠体5)的热收缩率不同时,在层叠体5内的层叠方向上面内导体7a~7c的布线密度的偏差表现为层叠体5内的厚度的偏差,因此,层叠体5的一个主面的平坦性降低。这里,在本实施方式中,由于在层叠体5的在俯视时分别与各连接导体4相重合的各区域,沿层叠方向的面内导体7a~7c的布线密度大致相同,因此构成为使得层叠体5的配置有各连接端子4的各部分的厚度大致相等。因此,能够可靠地使各连接导体4的高度一致,从而进一步提高了电子元器件3a的安装性。
此外,考虑到若减小各背面电极6a~6c的厚度,则与外部的电路基板之间的连接强度会下降,但在本实施方式中,由于将各背面电极6a~6c各自的厚度形成得比各面内导体7a~7c的厚度要厚,因此与各背面电极6a~6c的厚度比各面内导体7a~7c的厚度要薄的情况相比,提高了多层布线基板2与外部的电路基板之间的连接强度。此外,若增加各背面电极6a~6c的厚度,则层叠体5的一个主面5a的俯视时与各背面电极6a~6c相重合的区域的隆起量(层叠方向的高度)也会相应地变大,因此提高了电子元器件3a的安装不良的风险,但是,由于在俯视时各连接端子4分别被配置为与背面电极6a相重合,因此在提高与外部的电路基板之间连接强度的同时,还能够力图降低电子元器件3a的安装不良。
此外,在俯视时,通过配置为使各面内导体7a~7c与各连接端子4全部相重合,从而抑制在对层叠体5进行冲压时在一个主面5a俯视时与各背面电极6a~6c相重合的区域的隆起量的偏差,从而进一步提高电子元器件3a的安装性。
此外,通过使用这种安装性较高的多层布线基板2,能够提供一种电子元器件3a的安装不良较少的模块1。
<实施方式2>
参照图2对本发明的实施方式2所涉及的模块1a进行说明。另外,图2是模块1a的剖视图。此外,在图2中,省略了设置在层叠体5的内部的面内导体7a~7c的图示。
本实施方式所涉及的模块1a与参照图1说明的实施方式1的模块1的不同之处在于,如图2所示,在俯视时与各连接端子4重合的背面电极由多个背面电极6a、6b构成。其它结构与实施方式1相同,因此,通过标注相同的标号来省略说明。
在这种情况下,在各连接端子4中,附图纸面左侧的连接端子4配置为在俯视时与背面电极6b相重合,剩余的两个连接端子4配置为与一个背面电极6a相重合。接着,通过倒装芯片的安装方式,使电子元器件3a的各外部端子3a1分别与相对应的层叠体5的连接端子4直接连接。
若采用这种结构,则各连接端子4横跨层叠体5的一个主面5a的在层叠方向上具有高低差的部分来进行配置,但由于在俯视时各连接端子4全部配置在与背面电极6a、6b相重合的位置,因此在各连接端子4之间不会在层叠方向上产生高低差,从而能够使各连接端子4各自的高度一致。因此,即使将各连接端子4配置成横跨层叠体5的一个主面5a的在层叠方向上具有高低差的部分,也能够力图降低电子元器件3a的安装不良。此外,由于不需要将各连接端子4全部配置在俯视时与面状的一个背面电极6a相重合的位置,因此提高了各连接端子4的配置自由度。
此外,若将各连接端子4配置成横跨层叠体5的一个主面5a的在层叠方向上具有高低差的部分,则能够使电子元器件3a的电路形成面和层叠体5的一个主面5a之间产生间隙较大的部分(层叠体5的一个主面5a的阶差处的低部区域)。在这种情况下,例如,在向电子元器件3a与层叠体5之间的连接部填充树脂时,由于树脂容易流入该间隙较大的部分,因此提高了树脂的填充性。此外,由于提高了树脂的填充性,因此在能够力图提高电子元器件3a与多层基板2(层叠体5)之间的连接可靠性的同时,还能够在连接电子元器件3a的各外部端子3a1和层叠体5的各连接端子4的焊锡发生再次熔融时,防止发生因该熔融的焊锡而使相邻的连接端子4之间短路这样的焊锡飞溅。
<第三实施方式>
参照图3对本发明的实施方式3所涉及的模块1b进行说明。另外,图3是模块1b的剖视图。在图3中,省略设置在层叠体5的内部的面内导体7a~7c的图示。
本实施方式所涉及的模块1b与参照图1说明的实施方式1的模块1的不同之处在于,如图3所示,在多层布线基板2上安装有多个电子元器件3b、3c(本实施方式中为两个)。其它结构与实施方式1相同,因此,通过标注相同的标号来省略说明。
在这种情况下,将分别与两个电子元器件3b、3c相对应的各连接端子4全部配置为在俯视时与一个背面电极6a相重合,两个电子元器件3b、3c以倒装芯片的方式安装在层叠体5的一个主面5a上。
由此,即使安装在层叠体5上的电子元器件3b、3c存在有多个,也能够力图对所有的电子元器件3b、3c降低安装不良。另外,并非必须将各连接端子4全部配置为在俯视时与一个背面电极6a相重合,例如,也可以与实施方式2一样,由多个背面电极6a、6b来构成在俯视时与各连接端子4相重合的背面电极。
<第四实施方式>
参照图4对本发明的实施方式4所涉及的模块1c进行说明。另外,图4是模块1c的剖视图。此外,在图4中,省略设置在层叠体5的内部的面内导体7a~7c的图示。
本实施方式所涉及的模块1c与参照图1说明的实施方式1的模块1的不同之处在于,如图4所示,还具备其他的电子元器件3d,该电子元器件3d安装在层叠体5的一个主面5a的在俯视时不与各背面电极6a~6c的任一个重合的区域上,且该电子元器件3d的高度要大于电子元器件3a在层叠方向上的高度h(高度H>h)。其它结构与实施方式1相同,因此,通过标注相同的标号来省略说明。
在这种情况下,将与电子元器件3a相比高度较高的其他电子元器件3d安装在层叠体5的一个主面5a的在俯视时不与各背面电极6a~6c的任一个重合的区域,即安装在层叠体5的一个主面5a的阶差处的低部区域,而将电子元器件3a安装在一个主面5a的阶差处的高部区域。另外,作为其他的电子元器件3d,可以使用半导体元件等有源元器件以及贴片电容等无源元器件的任意一种。
如上所述,若进行冲压来形成多层布线基板2,则在层叠体5的一个主面5a上会产生阶差,但是,像本实施方式那样,利用该阶差处的低部区域,并在该区域安装在层叠方向上的高度大于电子元器件3a的其他电子元器件3d,从而能够力图实现模块1c整体的低高度化。
另外,本发明并不限于上述的各实施方式,只要不脱离其技术思想,即可在上述实施方式以外进行各种变更。
例如,在上述各实施方式中,对利用陶瓷来形成层叠体5的各绝缘层的示例进行了说明,但也可以利用例如环氧玻璃树脂等树脂来形成各绝缘层。
此外,在各实施方式中,各模块1、1a~1c分别可以构成为包括填充到各电子元器件3a~3d与层叠体5的一个主面5a之间间隙的底部填充树脂、覆盖各电子元器件3a~3d的模塑树脂。
此外,本发明能够通用于对多个绝缘层进行层叠而成的各种多层布线基板以及具备该多层布线基板的各种模块。
标号说明
1、1a、1b、1c 模块
2 多层布线基板
3a~3d 电子元器件
3a1 外部端子
4 连接端子
5 层叠体
11a 一个主面
5b 另一个主面
6a~6c 背面电极
7a~7c 面内导体
Claims (9)
1.一种多层布线基板,其特征在于,包括:
层叠体,该层叠体由多个绝缘层层叠而成,并安装有电子元器件;
多个连接端子,该多个连接端子用于与设置在所述层叠体的一个主面上的所述电子元器件进行连接;以及
多个背面电极,该多个背面电极设置在所述层叠体的另一个主面上,
各所述连接端子分别配置为在俯视时与各所述背面电极中的任一个相重合。
2.如权利要求1所述的多层布线基板,其特征在于,
在所述层叠体的内部进一步具备设置在各所述绝缘层中的至少一个绝缘层上的面内导体,
将各所述背面电极各自的厚度形成为比所述面内导体的厚度要厚。
3.如权利要求2所述的多层布线基板,其特征在于,
将所述面内导体配置为俯视时与各所述连接端子的全部相重合。
4.如权利要求2或3所述的多层布线基板,其特征在于,
将多个所述面内导体设置在几个所述绝缘层上,
各所述面内导体中的几个具有在俯视时与各所述连接端子的至少一个相重合的部分,
各所述面内导体的与所述连接端子相重合的各区域在层叠方向上的布线密度大致相同。
5.如权利要求1至4的任一项所述的多层布线基板,其特征在于,
在俯视时配置在与各所述连接端子相重合的位置上的所述背面电极是接地电极,或者是未与其他任意电极相连接的虚拟电极。
6.如权利要求1至5的任一项所述的多层布线基板,其特征在于,
各所述连接端子全部配置在俯视时与各所述背面电极中的一个相重合的位置。
7.如权利要求1至6的任一项所述的多层布线基板,其特征在于,
设置各所述连接端子,以使得将多个所述电子元器件安装在所述一个主面上。
8.一种具备权利要求1至7的任一项所述的多层布线基板的模块,其特征在于,
与所述电子元器件的多个外部端子相对应地设置所述多层布线基板的所述层叠体的各所述连接端子中的任一个,
所述电子元器件的各所述外部端子分别与相对应的所述连接端子直接进行连接。
9.如权利要求8所述的模块,其特征在于,
还具备其它电子元器件,该其它电子元器件安装在所述层叠体的所述一个主面的在俯视时未与各所述背面电极中的任一个相重合的区域,且比所述电子元器件在层叠方向上的高度要高。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013-084566 | 2013-04-15 | ||
JP2013084566A JP5842859B2 (ja) | 2013-04-15 | 2013-04-15 | 多層配線基板およびこれを備えるモジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104113981A true CN104113981A (zh) | 2014-10-22 |
CN104113981B CN104113981B (zh) | 2018-02-13 |
Family
ID=51686002
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410150509.4A Active CN104113981B (zh) | 2013-04-15 | 2014-04-15 | 多层布线基板以及具备该多层布线基板的模块 |
Country Status (3)
Country | Link |
---|---|
US (1) | US9538644B2 (zh) |
JP (1) | JP5842859B2 (zh) |
CN (1) | CN104113981B (zh) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2017051809A1 (ja) * | 2015-09-25 | 2017-03-30 | 大日本印刷株式会社 | 実装部品、配線基板、電子装置、およびその製造方法 |
US11282717B2 (en) * | 2018-03-30 | 2022-03-22 | Intel Corporation | Micro-electronic package with substrate protrusion to facilitate dispense of underfill between a narrow die-to-die gap |
KR102455842B1 (ko) * | 2018-09-28 | 2022-10-19 | 가부시키가이샤 무라타 세이사쿠쇼 | 회로 모듈 및 통신 장치 |
JP2022185903A (ja) * | 2021-06-03 | 2022-12-15 | 株式会社村田製作所 | 高周波モジュール及び通信装置 |
WO2023238562A1 (ja) * | 2022-06-09 | 2023-12-14 | 株式会社村田製作所 | 多層基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185851A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 多層基板の製法 |
US20020052062A1 (en) * | 2000-10-02 | 2002-05-02 | Noriaki Sakamoto | Method of manufacturing circuit device |
US20040007376A1 (en) * | 2002-07-09 | 2004-01-15 | Eric Urdahl | Integrated thermal vias |
CN101156237A (zh) * | 2005-04-05 | 2008-04-02 | 日本电气株式会社 | 具有配线基板的电子设备、其制造方法以及用于这种电子设备的配线基板 |
CN102598887A (zh) * | 2009-11-10 | 2012-07-18 | 株式会社村田制作所 | 多层基板及其制造方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3511982B2 (ja) * | 2000-06-14 | 2004-03-29 | 株式会社村田製作所 | 多層配線基板の製造方法 |
JP2002110717A (ja) * | 2000-10-02 | 2002-04-12 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
JP2002171036A (ja) * | 2000-12-04 | 2002-06-14 | Olympus Optical Co Ltd | 多層基板 |
US6744135B2 (en) * | 2001-05-22 | 2004-06-01 | Hitachi, Ltd. | Electronic apparatus |
JP2003078251A (ja) * | 2001-06-18 | 2003-03-14 | Tdk Corp | セラミックチップ内蔵基板とその製造方法 |
KR100416000B1 (ko) * | 2001-07-11 | 2004-01-24 | 삼성전자주식회사 | 다수의 핀을 갖는 부품이 실장되는 인쇄회로기판 |
JP3860000B2 (ja) * | 2001-09-07 | 2006-12-20 | Necエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
US6566610B1 (en) * | 2001-11-01 | 2003-05-20 | Virtium Technology, Inc. | Stacking multiple devices using direct soldering |
JP2004253579A (ja) * | 2003-02-20 | 2004-09-09 | Matsushita Electric Ind Co Ltd | 半導体装置 |
TWI224837B (en) * | 2003-07-10 | 2004-12-01 | Advanced Semiconductor Eng | Ball grid array package substrate and method for manufacturing the same |
JP2005079385A (ja) * | 2003-09-01 | 2005-03-24 | Toshiba Corp | 光半導体装置および光信号入出力装置 |
JP3886513B2 (ja) * | 2004-02-02 | 2007-02-28 | 松下電器産業株式会社 | フィルム基板およびその製造方法 |
TWI259748B (en) * | 2004-09-22 | 2006-08-01 | Murata Manufacturing Co | Wiring board and wiring board module |
JP4565383B2 (ja) * | 2004-10-07 | 2010-10-20 | 日立金属株式会社 | キャビティを備えた多層セラミック基板およびその製造方法 |
JP2007128939A (ja) * | 2005-11-01 | 2007-05-24 | Taiyo Yuden Co Ltd | 高周波モジュール |
WO2007142033A1 (ja) * | 2006-06-02 | 2007-12-13 | Murata Manufacturing Co., Ltd. | 多層セラミック電子部品およびその製造方法 |
TWI331388B (en) * | 2007-01-25 | 2010-10-01 | Advanced Semiconductor Eng | Package substrate, method of fabricating the same and chip package |
JP4343236B2 (ja) * | 2007-03-30 | 2009-10-14 | シャープ株式会社 | 回路基板、および回路基板の形成方法 |
JP5350604B2 (ja) * | 2007-05-16 | 2013-11-27 | スパンション エルエルシー | 半導体装置及びその製造方法 |
WO2010143471A1 (ja) | 2009-06-11 | 2010-12-16 | 株式会社村田製作所 | 高周波スイッチモジュール |
JP5700241B2 (ja) * | 2009-11-09 | 2015-04-15 | 日立化成株式会社 | 多層配線基板及びその製造方法 |
-
2013
- 2013-04-15 JP JP2013084566A patent/JP5842859B2/ja active Active
-
2014
- 2014-04-07 US US14/246,266 patent/US9538644B2/en active Active
- 2014-04-15 CN CN201410150509.4A patent/CN104113981B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001185851A (ja) * | 1999-12-24 | 2001-07-06 | Kyocera Corp | 多層基板の製法 |
US20020052062A1 (en) * | 2000-10-02 | 2002-05-02 | Noriaki Sakamoto | Method of manufacturing circuit device |
CN1348205A (zh) * | 2000-10-02 | 2002-05-08 | 三洋电机株式会社 | 电路装置的制造方法 |
US20040007376A1 (en) * | 2002-07-09 | 2004-01-15 | Eric Urdahl | Integrated thermal vias |
CN101156237A (zh) * | 2005-04-05 | 2008-04-02 | 日本电气株式会社 | 具有配线基板的电子设备、其制造方法以及用于这种电子设备的配线基板 |
CN102598887A (zh) * | 2009-11-10 | 2012-07-18 | 株式会社村田制作所 | 多层基板及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5842859B2 (ja) | 2016-01-13 |
US20140305686A1 (en) | 2014-10-16 |
CN104113981B (zh) | 2018-02-13 |
US9538644B2 (en) | 2017-01-03 |
JP2014207346A (ja) | 2014-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103141164B (zh) | 元器件内置基板及其制造方法 | |
US7649252B2 (en) | Ceramic multilayer substrate | |
CN104051408A (zh) | 模块及其制造方法 | |
CN102986313A (zh) | 部件内置布线基板 | |
CN104113981A (zh) | 多层布线基板以及具备该多层布线基板的模块 | |
CN104364897A (zh) | 元件收纳用封装件以及安装结构体 | |
KR101434039B1 (ko) | 전력 반도체 모듈 및 전력 반도체 제조 방법 | |
US9629249B2 (en) | Component-embedded substrate and communication module | |
KR101555403B1 (ko) | 배선기판 | |
US9370092B2 (en) | Multilayer wiring board | |
CN104701280A (zh) | 元器件内置模块 | |
JP4160923B2 (ja) | 電子部品 | |
CN104812170A (zh) | 高频模块 | |
JP5627391B2 (ja) | 多数個取り配線基板 | |
CN103887272B (zh) | 电子模块以及其制造方法 | |
JP2008251850A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4558004B2 (ja) | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 | |
CN104701267A (zh) | 元器件内置模块 | |
JP2005317594A (ja) | 配線基板 | |
JP4480418B2 (ja) | 配線基板 | |
JP4558058B2 (ja) | 電子部品 | |
JP2016174085A (ja) | 電子部品収納用パッケージおよびその製造方法 | |
JP4511573B2 (ja) | 電子部品およびこれを備えた電子機器 | |
JP2005136235A (ja) | 配線基板 | |
JP4276284B2 (ja) | 電子部品の製造方法および電子部品用母基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |