CN206759827U - 部件内置基板 - Google Patents

部件内置基板 Download PDF

Info

Publication number
CN206759827U
CN206759827U CN201590001015.8U CN201590001015U CN206759827U CN 206759827 U CN206759827 U CN 206759827U CN 201590001015 U CN201590001015 U CN 201590001015U CN 206759827 U CN206759827 U CN 206759827U
Authority
CN
China
Prior art keywords
region
built
chip capacitor
base plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201590001015.8U
Other languages
English (en)
Inventor
多胡茂
品川博史
若林祐贵
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN206759827U publication Critical patent/CN206759827U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

在部件内置基板(10)中，在由热塑性树脂形成的基材层所层叠而成的多层基板(11)中内置芯片电容器(12)。芯片电容器(12)在被配置于多层基板(11)内的状态下，在层叠方向的一侧具有由凹部以及凸部构成的凹凸部(121A)。在多层基板之中的芯片电容器(12)的一侧，相比于从层叠方向来观察的情况下与芯片电容器(12)的凸部重合的区域(R2A)，在与芯片电容器(12)的凹部重合的区域(R1A)，具有比基材层开始流动的温度高的熔点的低流动部件的密度变高。

Description

部件内置基板
技术领域
本实用新型涉及一种在由热塑性树脂形成的基材层所层叠而成的多层基板中内置部件的部件内置基板。
背景技术
作为现有的部件内置基板，例如存在专利文献1中所述的部件内置多层印刷布线板。在该部件内置多层印刷布线板中，在被第1单面贴有金属的层叠板和第2单面贴有金属的层叠板夹着的半固化片设置有开口，并且在该开口保存有内置部件。此外，该部件内置多层印刷布线板被如下述那样制造。首先，在第1单面贴有金属的层叠板的绝缘基材安装内置部件。接下来，在将第1单面贴有金属的层叠板、半同化片以及第2单面贴有金属的层叠板重叠以使得内置部件被收容于半固化片的开口后，对这些进行层叠冲压(加热以及加压)。
在先技术文献
专利文献
专利文献1：日本特开2013-165166号公报
实用新型内容
-实用新型要解决的课题-
在专利文献1的部件内置多层印刷布线板中，在使用热塑性树脂作为绝缘基材或半固化片的材料的情况下，在层叠冲压工序中，由于热塑性树脂流动，因此容易产生内置部件的位置偏移。
本实用新型的目的在于，提供一种即便使用热塑性树脂作为基材层的材料，也能够提高内置部件的位置精度的部件内置基板。
-解决课题的手段-
本实用新型的部件内置基板在由热塑性树脂形成的基材层所层叠而成的多层基板中内置部件。部件在被配置于多层基板内的状态下，在层叠方向的至少一侧具有由凹部以及凸部构成的凹凸部。在多层基板之中的至少部件的一侧，相比于从层叠方向来观察的情况下与部件的凸部重合的第 2区域，在与部件的凹部重合的第1区域，具有比基材层开始流动的温度高的熔点的低流动部件的密度变高。
在该构成中，在多层基板之中的至少部件的一侧，第1区域中的低流动部件的密度比第2区域中的低流动部件的密度高。由此，在部件内置基板的制造工序中，在对被层叠的基材层进行加热冲压时，流动化的热塑性树脂的压力在第1区域比第2区域高。也就是说，由于流动化的热塑性树脂的压力较高的部分嵌入到部件的凹部，因此难以产生部件的位置偏移。因此，能够提高部件的位置精度。
在本实用新型的部件内置基板中，优选在多层基板之中的至少部件的一侧，位于第1区域的低流动部件的至少一部分被配置为到部件为止的距离比到多层基板的主面为止的距离近。在该构成中，低流动部件与部件的凹部的距离变近。因此，在加热冲压时，由于流动化的热塑性树脂的压力较高的部分容易嵌入到部件的凹部，因此能够进一步难以产生部件的位置偏移。
在本实用新型的部件内置基板中，优选低流动部件包含相对于部件隔着基材层而被配置的导体图案。在该构成中，能够通过与多层基板的电路布线导体相同的方法来容易地形成低流动部件。此外，由于在由导体图案构成的低流动部件与部件之间填充热塑性树脂，因此由导体图案构成的低流动部件与部件的电极部不会直接接触。由此，能够抑制与由导体图案构成的低流动部件的碰撞所导致的部件的破损或基于导通的电特性的变化。
在本实用新型的部件内置基板中，导体图案也可以包含接地导体。在该构成中，即便由接地导体构成的低流动部件的位置或形状稍微变化，设置于部件内置基板的电路的特性也难以变化。此外，能够将由接地导体构成的低流动部件用作为屏蔽材料。
在本实用新型的部件内置基板中，导体图案也可以包括浮置导体。在该构成中，与上述同样地，即便由浮置导体构成的低流动部件的位置或形状稍微变化，设置于部件内置基板的电路的特性也难以变化。
在本实用新型的部件内置基板中，也可以导体图案在第1区域和第2 区域的周围一体地形成，以使得从层叠方向来观察的情况下包围第2区域。在该构成中，在部件内置基板的制造工序中，即便在基材层未设置用于保存部件的腔室，也能够通过导体图案的厚度，确保对部件进行保存的空间。此外，在将该导体图案用作为屏蔽材料的情况下，由于从层叠方向来观察的情况下，部件的周围也能够由屏蔽材料覆盖，因此能够提高针对部件的屏蔽效果。
优选本实用新型的部件内置基板如下述那样构成。部件在被配置于多层基板内的状态下，在层叠方向的另一侧也具有凹凸部。在多层基板之中的部件的一侧以及另一侧的每一侧，相比于第2区域，在第1区域，低流动部件的密度变高。在该构成中，在加热冲压时，由于在部件的层叠方向的两侧，流动化的热塑性树脂的压力较高的部分嵌入到部件的凹部，因此能够进一步难以产生部件的位置偏移。
本实用新型的部件内置基板也可以如下述那样构成。第1区域以及第 2区域中的低流动部件是导体图案。在多层基板之中的部件的一侧，在第 1区域与第2区域，基材层的层叠数相等。在多层基板之中的部件的一侧，第1区域中的低流动部件的层叠方向的厚度的合计值相对于第2区域中的低流动部件的层叠方向的厚度的合计值的差为部件的凹凸部的阶梯差以下。在该构成中，由于能够通过低流动部件来补偿部件的凹凸部的阶梯差，因此能够提高多层基板的主面之中从层叠方向来观察的情况下与部件重合的部分的平坦性。
在本实用新型的部件内置基板中，也可以在部件的一侧的多层基板的主面，在从层叠方向来观察的情况下与部件重合的位置形成外部电极。在该构成中，通过在外部电极安装表面安装基板，能够将表面安装基板配置于平坦性较高的面上，因此能够抑制外部电极与表面安装基板的连接不良。
-实用新型效果-
根据本实用新型，即便将热塑性树脂用作为部件内置基板的基材层的材料，也能够提高内置部件的位置精度。
附图说明
图1是第1实施方式所涉及的部件内置基板的示意性的剖视图。
图2(A)是芯片电容器12的示意性的外观立体图。图2(B)是芯片电容器12的示意的侧视图。
图3(A)是表示芯片电容器12与接地导体15的位置关系的示意性的A-A剖视图。图3(B)是表示芯片电容器12与浮置导体16A的位置关系的示意性的B-B剖视图。图3(C)是表示芯片电容器12与浮置导体16B的位置关系的示意性的C-C剖视图。
图4(A)以及图4(B)是表示第1实施方式所涉及的部件内置基板的制造方法的示意性的剖视图。
图5是表示基材层21C～21G的芯片电容器12附近的示意性的俯视图。
图6是表示第1实施方式所涉及的部件内置基板的安装形态的示意性的剖视图。
图7是表示第2实施方式所涉及的部件内置基板的制造方法的示意性的剖视图。
图8是表示第3实施方式所涉及的部件内置基板的一部分的示意性的剖视图。
图9(A)是表示芯片电容器12与浮置导体46的位置关系的示意性的D-D剖视图。图9(B)是表示芯片电容器12与电路布线导体44的位置关系的示意性的E-E剖视图。
图10是表示第3实施方式所涉及的部件内置基板的制造方法的示意性的剖视图。
图11是表示基材层51A～51E的一部分的示意性的俯视图。
图12是表示第4实施方式所涉及的部件内置基板的制造方法的示意性的剖视图。
具体实施方式
各实施方式是示例，当然能够进行不同的实施方式中所示的构成的局部置换或者组合。第2实施方式以后，省略针对与第1实施方式共同的事项的记述，仅对不同点进行说明。特别地，针对基于相同的构成的相同的作用效果，不在每个实施方式中依次提及。
《第1实施方式》
对本实用新型的第1实施方式所涉及的部件内置基板10进行说明。图1是部件内置基板10的示意性的剖视图。在部件内置基板10中，在多层基板11中内置芯片电容器12以及RFIC(Radio Frequency Integrated Circuit，射频集成电路)13。多层基板11是由热塑性树脂形成的基材层层叠而成的。芯片电容器12在被配置于多层基板11内的状态下，在多层基板11的层叠方向的一侧(上侧)具有由凹部122A以及凸部123A(参照图2(B))构成的凹凸部121A。芯片电容器12在被配置于多层基板11 内的状态下，在多层基板11的层叠方向的另一侧(下侧)具有由凹部122B 以及凸部123B(参照图2(B))构成的凹凸部121B。芯片电容器12是本实用新型的“部件”的一个例子。另外，在图1中，多层基板11的各基材层的边界未被图示。
在多层基板11的各基材层的主面，形成导体图案。导体图案中包含：电路布线导体14、接地导体15、浮置导体16A、16B以及外部电极17A、 17B。在多层基板11的各基材层内形成层间连接导体18。层间连接导体 18将芯片电容器12与导体图案连接，或将形成于多层基板11的不同的基材层的导体图案相互连接。导体图案以及层间连接导体18是低流动部件的一个例子。低流动部件是具有比多层基板的基材层开始流动的温度高的熔点的部件。
图2(A)是芯片电容器12的示意性的外观立体图。图2(B)是芯片电容器12的示意的侧视图。芯片电容器12为大致长方体状。在芯片电容器12的长边方向的两端部，通过层叠铜镀膜或镍镀膜来形成侧面电极。芯片电容器12的长边方向的中央部处的厚度L1比芯片电容器12的长边方向的两端部处的厚度L2薄。芯片电容器12在其一个主面具有凹凸部 121A，并且在其另一个主面具有凹凸部121B。
芯片电容器12的凹凸部121A由位于芯片电容器12的长边方向的中央部的凹部122A和位于芯片电容器12的长边方向的两端部的凸部123A 构成。芯片电容器12的凹凸部121B由位于芯片电容器12的长边方向的中央部的凹部122B和位于芯片电容器12的长边方向的两端部的凸部 123B构成。
如图1所示，在多层基板11之的芯片电容器12的上表面一侧，将从层叠方向来观察的情况下与芯片电容器12的凹部122A(参照图2(B)) 重合的区域设为区域R1A，将从层叠方向来观察的情况下与芯片电容器 12的凸部123A重合的区域设为区域R2A。区域R1A是本实用新型的“第 1区域”的一个例子。区域R2A是本实用新型的“第2区域”的一个例子。相比于区域R2A，在区域R1A，低流动部件的密度变高。这里，某个区域中的低流动部件的密度是该区域内的低流动部件的体积相对于该区域的体积的比例。
接地导体15相对于芯片电容器12隔着多层基板11的基材层而被配置。形成多层基板11的基材层的热塑性树脂将接地导体15与芯片电容器 12的凹凸部121A之间填充。在接地导体15与芯片电容器12之间配置1 层多层基板11的基材层。接地导体15形成为比多层基板11的上表面更接近于芯片电容器12的凹凸部121A。接地导体15在层叠方向上，形成于比多层基板11的上表面与芯片电容器12的凹凸部121A的中间点更靠芯片电容器12的凹凸部121A的一侧。在多层基板11之中的芯片电容器 12的上表面一侧，位于区域R1A的接地导体15的至少一部分被配置为到芯片电容器12为止的距离比到多层基板11的主面为止的距离近。
在多层基板11之中的芯片电容器12的下表面一侧，将从层叠方向来观察的情况下与芯片电容器12的凹部122B(参照图2(B))重合的区域设为区域R1B，将从层叠方向来观察的情况下与芯片电容器12的凸部 123B重合的区域设为区域R2B。区域R1B是本实用新型的“第1区域”的一个例子。区域R2B是本实用新型的“第2区域”的一个例子。相比于区域R2B，在区域R1B，低流动部件的密度变高。
浮置导体16A、16B相对于芯片电容器12，隔着多层基板11的基材层而被配置。在浮置导体16A与芯片电容器12之间配置1层多层基板11 的基材层。浮置导体16A形成为比多层基板11的下表面更接近于芯片电容器12的凹凸部121B。浮置导体16A与浮置导体16B经由层间连接导体 18来连接。
区域R1A、R2A处的低流动部件是导体图案。在区域R1A与区域R2A，多层基板11的基材层的层叠数相等(参照图4(B))。区域R1A处的低流动部件的层叠方向的厚度的合计值相对于区域R2A处的低流动部件的层叠方向的厚度的合计值的差为芯片电容器12的凹凸部121A的阶梯差。例如，如图1所示，在区域R1A，导体图案形成为2层，在区域R2A，未形成导体图案。并且，若芯片电容器12的凹凸部121A的阶梯差为12μm，则导体图案的厚度为6μm。另外，所述差也可以为芯片电容器12的凹凸部121A的阶梯差以下。
图3(A)是表示芯片电容器12与接地导体15的位置关系的示意性的A-A剖视图。图3(B)是表示芯片电容器12与浮置导体16A的位置关系的示意性的B-B剖视图。图3(C)是表示芯片电容器12与浮置导体16B的位置关系的示意性的C-C剖视图。
接地导体15是俯视下(从层叠方向来观察的情况下)重合于芯片电容器12的凹部122A的第1导体部151和平板状的第2导体部152连结构成的。如图3(A)所示，虽然第1导体部151在俯视下与芯片电容器12 的凹部122A(参照图2(B))重合，但在俯视下不与芯片电容器12的凸部123A重合。第1导体部151为大致矩形平板状，第1导体部151的短边方向被配置为沿着芯片电容器12的长边方向。第1导体部151在芯片电容器12的长边方向上，比芯片电容器12的凹部122A稍短。第1导体部151在芯片电容器12的短边方向上，比芯片电容器12的凹部122A 长。接地导体15具有矩形形状的开口部153。俯视下，在接地导体15的开口部153内，配置芯片电容器12的凸部123A的一方。
如图3(B)所示，虽然浮置导体16A在俯视下与芯片电容器12的凹部122B重合，但在俯视下不与芯片电容器12的凸部123B重合。浮置导体16A为大致矩形平板状，浮置导体16A的短边方向被配置为沿着芯片电容器12的长边方向。浮置导体16A在芯片电容器12的长边方向上，比芯片电容器12的凹部122B稍短。浮置导体16A在芯片电容器12的短边方向上，比芯片电容器12的凹部122B长。浮置导体16B形成为在俯视下与浮置导体16A几乎一致。
图4(A)以及图4(B)是表示部件内置基板10的制造方法的示意性的剖视图。图5是表示基材层21C～21G的芯片电容器12附近的示意性的俯视图。首先，准备在单面整面贴付有导体箔的基材层21A～21H。接下来，通过利用蚀刻等来将基材层21A～21H的导体箔图案化从而形成导体图案。基材层21A～21H将液晶聚合物(LCP)等所构成的热塑性树脂设为材料。基材层21A～21H的导体箔是铜箔等。
这里，如图4(B)所示，将在芯片电容器12的上表面一侧层叠的基材层21A～21C设为层叠体24A。将层叠体24A之中从层叠方向来观察的情况下与芯片电容器12的凹部122A(参照图2(B))重合的区域设为区域R1C。将层叠体24A之中从层叠方向来观察的情况下与芯片电容器 12的凸部123A重合的区域设为区域R2C。相比于区域R2C，低流动部件的密度在区域R1C变高。区域R1C是本实用新型的“第3区域”的一个例子。区域R2C是本实用新型的“第4区域”的一个例子。
同样地，将在芯片电容器12的下表面一侧层叠的基材层21F～21H设为层叠体24B。将层叠体24B之中从层叠方向来观察的情况下与芯片电容器12的凹部122B重合的区域设为区域R1D。将层叠体24B之中从层叠方向来观察的情况下与芯片电容器12的凸部123B重合的区域设为区域 R2D。相比于区域R2D，低流动部件的密度在区域R1D变高。区域R1D 是本实用新型的“第3区域”的一个例子。区域R2D是本实用新型的“第 4区域”的一个例子。
此外，虽然在形成层间连接导体18(参照图1)的位置，将基材层21A～ 21H贯通，但形成未将导体图案贯通的通孔。并且，向这些通孔填充导电糊膏22。导电糊膏22由以铜或锡为主成分的导电材料构成。此外，通过起模切断等来在基材层21D、21E形成俯视下为矩形形状的贯通孔23A、 23B。这样，如图4(A)所示，在基材层21A～21H形成导体图案等。
接下来，如图4(B)以及图5所示，在将芯片电容器12以及RFIC13 配置于基材层21F的上表面之后，从上方起依次层叠基材层21A～21H。也就是说，在基材层21C与基材层21F之间配置芯片电容器12以及RFIC13 并将基材层21A～21H层叠。此时，将芯片电容器12配置为芯片电容器 12的凹凸部121A位于上侧。此外，将基材层21A～21C的主面之中形成有导体图案的一侧朝上，将基材层21F～21H的主面之中形成有导体图案的一侧朝下。芯片电容器12以及RFIC13被保存于贯通孔23A与贯通孔 23B连接而成的腔室。芯片电容器12在被配置于基材层21C与基材层21F 之间的状态下，在层叠方向上具有凹凸部121A、121B。
接下来，通过对层叠的基材层21A～21H进行加热并且同时进行加压 (加热冲压)，来使基材层21A～21H加热压接。此外，在加热冲压时，通过导电糊膏22固化，从而形成接合于芯片电容器12或导体图案的层间连接导体18。此外，芯片电容器12的周围的缝隙被填充流动的热塑性树脂。通过以上的工序，如图1所示，在多层基板11中内置有芯片电容器 12以及RFIC13的部件内置基板10完成。
图6是表示部件内置基板10的安装形态的示意性的剖视图。部件内置基板10通过外部电极17B而被安装于母基板25的安装电极。在部件内置基板10的外部电极17A安装表面安装基板26。安装有表面安装基板26 的部件内置基板10例如作为通信模块而发挥作用。外部电极17A在多层基板11的上表面，形成于从层叠方向来观察的情况下与芯片电容器12重合的位置。外部电极17B形成于多层基板11的下表面。
在第1实施方式中，区域R1A处的低流动部件的密度比区域R2A处的低流动部件的密度高。由此，在进行加热冲压时，流动化的热塑性树脂的压力在区域R1C比区域R2C高，并且在区域R1D比区域R2D高。也就是说，由于流动化的热塑性树脂的压力较高的部分嵌入到芯片电容器12 的凹部122A、122B，因此难以产生部件的位置偏移。因此，能够提高部件的位置精度。
此外，接地导体15的第1导体部151被配置于芯片电容器12的凹部 122A的附近。浮置导体16A被配置于芯片电容器12的凹部122B的附近。因此，在进行加热冲压时，由于流动化的热塑性树脂的压力较高的部分容易嵌入到芯片电容器12的凹部122A、122B，因此能够更难以产生部件的位置偏移。
此外，在区域R1A与区域R2A，多层基板11的基材层的层叠数相等。进一步地，区域R1A处的导体图案的厚度的合计值相对于区域R2A处的导体图案的厚度的合计值的差与芯片电容器12的凹凸部121A的阶梯差几乎相等。也就是说，在部件内置基板10的制造工序中，层叠体24A在区域R1C，比区域R2C厚芯片电容器12的凹凸部121A的阶梯差。因此，由于通过导体图案能够补偿芯片电容器12的凹凸部121A的阶梯差，因此能够提高多层基板11的上表面之中俯视下与芯片电容器12重合的部分的平坦性。
此外，在多层基板11的上表面之中俯视下与芯片电容器12重合的部分形成外部电极17A。因此，通过在外部电极17A安装表面安装基板26，能够将表面安装基板26配置于平坦性较高的面上，因此能够抑制外部电极17A与表面安装基板26的连接不良。
《第2实施方式》
对本实用新型的第2实施方式所涉及的部件内置基板进行说明。在第 2实施方式的部件内置基板中，区域R1A处的导体图案的厚度的合计值相对于区域R2A处的导体图案的厚度的合计值的差比芯片电容器12的凹凸部121A的阶梯差小(参照图1)。例如，导体图案如图1所示那样形成，芯片电容器12的凹凸部121A的阶梯差为12μm，导体图案的厚度为4μm。第2实施方式的部件内置基板的其他构成与部件内置基板10的构成相同。
图7是表示第2实施方式所涉及的部件内置基板的制造方法的示意性的剖视图。在第2实施方式中，在基材层21D、21E形成贯通孔23A、23B 时，在基材层21C之中俯视下与芯片电容器12的凸部123A(参照图2(B)) 重合的部分也形成贯通孔33。也就是说，在将基材层21A～21H层叠的工序之前，在层叠于芯片电容器12的上表面一侧的基材层21C，从层叠方向来观察的情况下与芯片电容器的凸部123A重合的部分被切除。在加热冲压时，基材层21C的贯通孔33被流动的热塑性树脂填充。
在第2实施方式中，如上所述，在基材层21C形成贯通孔33。因此，在加热冲压时，基材层21C之中俯视下与芯片电容器12的凹部122A重合的部分、即流动化的热塑性树脂的压力较高的部分容易嵌入到部件的凹部。因此，能够更难以产生芯片电容器12的位置偏移。
此外，如上所述，区域R1A处的导体图案的厚度的合计值相对于区域R2A处的导体图案的厚度的合计值的差比芯片电容器12的凹凸部121A 的阶梯差小。在该情况下，由于在基材层21C中通过贯通孔33来调整多层基板11的厚度，因此也能够提高多层基板11的上表面之中俯视下与芯片电容器12重合的部分的平坦性。
《第3实施方式》
对本实用新型的第3实施方式所涉及的部件内置基板进行说明。在第 3实施方式的部件内置基板中，俯视下，不仅在与芯片电容器的凹部重合的区域，还在芯片电容器的周边也形成导体图案。此外，在制造工序中，用于保存芯片电容器的腔室未形成于基材层。
图8是表示第3实施方式所涉及的部件内置基板40的一部分的示意性的剖视图。图9(A)是表示芯片电容器12与浮置导体46的位置关系的示意性的D-D剖视图。图9(B)是表示芯片电容器12与电路布线导体44的位置关系的示意性的E-E剖视图。另外，在图9(B)中，省略芯片电容器12的图示，通过虚线来仅仅图示芯片电容器12的位置。在芯片电容器12的凹凸部121A一侧，形成浮置导体46。浮置导体46由俯视下与芯片电容器12的凹部122A(参照图2(B))重合的部分和俯视下在其周边包围芯片电容器12的部分构成。浮置导体46在区域R1A和区域R2A的周围一体地形成，以使得从层叠方向来观察的情况下包围区域 R2A。浮置导体46俯视下为大致矩形形状。浮置导体46被配置为俯视下包括芯片电容器12。在浮置导体46，在俯视下与芯片电容器12的凸部123A 重合的部分形成矩形形状的开口部461。电路布线导体44形成于俯视下芯片电容器12的周边。
图10是表示部件内置基板40的制造方法的示意性的剖视图。图11 是表示基材层51A～51E的一部分的示意性的俯视图。在第3实施方式中，通过对配置有芯片电容器12的基材层51D进行加热并且同时进行加压，来使基材层51D与芯片电容器12加热压接。接下来，从上方起依次层叠基材层51A～51E。在基材层51B、51C，未形成用于保存芯片电容器12 的腔室。接下来，通过对基材层51A～51E进行加热并且同时进行加压，来使基材层51A～51E加热压接。通过以上的工序，如图8所示，内置有芯片电容器12的部件内置基板40完成。
在第3实施方式中，在俯视下芯片电容器12的周围形成浮置导体46 以及电路布线导体44。因此，即便未设置用于保存芯片电容器12的腔室，也能够确保浮置导体46以及电路布线导体44的厚度的用于保存芯片电容器12的空间。其结果，对被层叠的基材层51A～基材层51E进行加热冲压以使得多层基板11的两主面平坦变得容易。因此，能够在不进行形成腔室的工序的情况下，形成两主面的平坦性较高的部件内置基板40。
《第4实施方式》
对本实用新型的第4实施方式所涉及的部件内置基板进行说明。在第 4实施方式的部件内置基板中，芯片电容器比第3实施方式的芯片电容器 12(参照图8)厚。第4实施方式的部件内置基板的其他构成与部件内置基板40的构成相同。
图12是表示第4实施方式所涉及的部件内置基板的制造方法的示意性的剖视图。在第4实施方式中，在基材层61C形成有底孔部63。基材层61C的有底孔部63形成于将基材层61A～61E层叠时俯视下与芯片电容器62重合的部分。接下来，通过对配置有芯片电容器62的基材层61D 进行加热并且同时进行加压，使基材层61D与芯片电容器62加热压接。接下来，从上方起依次层叠基材层61A～61E，以使得芯片电容器62嵌入到基材层61C的有底孔部63。接下来，通过对基材层61A～61E进行加热并且同时进行加压，使基材层61A～61E加热压接。通过以上的工序，内置有芯片电容器62的部件内置基板完成。
若芯片电容器较厚，则可能不能充分地配置用于确保保存芯片电容器的空间的导体图案。在第4实施方式中，不仅形成浮置导体46以及电路布线导体44，在基材层61C还形成有底孔部63。因此，即便芯片电容器 62较厚，也能够确保保存芯片电容器12的空间。其结果，对被层叠的基材层61A～61E进行加热冲压以使得部件内置基板的两主面平坦变得容易。
另外，本实用新型的“部件”并不限定于上述的实施方式所涉及的芯片电容器，例如也可以是芯片电感器、芯片电池等芯片部件。此外，本实用新型的“低流动部件”不仅指上述的实施方式中示例的部件，也可以包含陶瓷、树脂等熔点较高的部件。
-符号说明-
R1A、R1B...区域(第1区域)
R2A、R2B...区域(第2区域)
R1C、R1D...区域(第3区域)
R2C、R2D...区域(第4区域)
10、40...部件内置基板
11...多层基板
12、62...芯片电容器(部件)
13...RFIC
14、44...电路布线导体
15...接地导体
16A、16B、46...浮置导体
17A、17B...外部电极
18...层间连接导体
21A～21H、51A～51E、61A～61E...基材层
22...导电糊膏
23A、23B、33...贯通孔
24A、24B...层叠体
25...母基板
26...表面安装基板
63...有底孔部
121A、121B...凹凸部
122A、122B...凹部
123A、123B...凸部
151...第1导体部
152...第2导体部
153、461...开口部

Claims (9)

1.一种部件内置基板，在由热塑性树脂形成的基材层所层叠而成的多层基板中内置有部件，
所述部件在被配置于所述多层基板内的状态下，在层叠方向的至少一侧具有由凹部以及凸部构成的凹凸部，
在所述多层基板之中的至少所述部件的一侧，相比于从层叠方向来观察的情况下与所述部件的凸部重合的第2区域，在与所述部件的凹部重合的第1区域，具有比所述基材层开始流动的温度高的熔点的低流动部件的密度变高。
2.根据权利要求1所述的部件内置基板，其中，
在所述多层基板之中的至少所述部件的一侧，位于所述第1区域的所述低流动部件的至少一部分被配置为到所述部件为止的距离比到所述多层基板的主面为止的距离近。
3.根据权利要求1或者2所述的部件内置基板，其中，
所述低流动部件包括相对于所述部件隔着所述基材层而被配置的导体图案。
4.根据权利要求3所述的部件内置基板，其中，
所述导体图案包括接地导体。
5.根据权利要求3所述的部件内置基板，其中，
所述导体图案包括浮置导体。
6.根据权利要求3所述的部件内置基板，其中，
所述导体图案在所述第1区域和所述第2区域的周围一体地形成，以使得从层叠方向来观察的情况下包围所述第2区域。
7.根据权利要求1或者2所述的部件内置基板，其中，
所述部件在被配置于所述多层基板内的状态下，在层叠方向的另一侧也具有所述凹凸部，
在所述多层基板之中的所述部件的一侧以及另一侧的每一侧，相比于所述第2区域，在所述第1区域，所述低流动部件的密度变高。
8.根据权利要求1或者2所述的部件内置基板，其中，
所述第1区域以及所述第2区域中的所述低流动部件是导体图案，
在所述多层基板之中的所述部件的一侧，在所述第1区域与所述第2区域，所述基材层的层叠数相等，
在所述多层基板之中的所述部件的一侧，所述第2区域中的所述低流动部件的层叠方向的厚度的合计值相对于所述第1区域中的所述低流动部件的层叠方向的厚度的合计值的差为所述部件的凹凸部的阶梯差以下。
9.根据权利要求8所述的部件内置基板，其中，
在所述部件的一侧的所述多层基板的主面，在从层叠方向来观察的情况下与所述部件重合的位置形成外部电极。
CN201590001015.8U 2014-11-17 2015-10-22 部件内置基板 Active CN206759827U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014232890 2014-11-17
JP2014-232890 2014-11-17
PCT/JP2015/079773 WO2016080141A1 (ja) 2014-11-17 2015-10-22 部品内蔵基板および部品内蔵基板の製造方法

Publications (1)

Publication Number Publication Date
CN206759827U true CN206759827U (zh) 2017-12-15

Family

ID=56013698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201590001015.8U Active CN206759827U (zh) 2014-11-17 2015-10-22 部件内置基板

Country Status (4)

Country Link
US (1) US10231342B2 (zh)
JP (1) JP6256629B2 (zh)
CN (1) CN206759827U (zh)
WO (1) WO2016080141A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170731A (zh) * 2017-05-05 2017-09-15 华为技术有限公司 嵌入式基板及其制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3867593B2 (ja) * 2001-06-13 2007-01-10 株式会社デンソー プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP4181897B2 (ja) * 2003-02-26 2008-11-19 三菱樹脂株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4840132B2 (ja) 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
CN103460822B (zh) * 2011-04-04 2016-08-10 株式会社村田制作所 芯片元器件内置树脂多层基板及其制造方法
JP5533914B2 (ja) * 2011-08-31 2014-06-25 株式会社デンソー 多層基板
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5931483B2 (ja) 2012-02-10 2016-06-08 日本メクトロン株式会社 部品内蔵多層プリント配線板の製造方法、および部品内蔵多層プリント配線板
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
JP5708903B2 (ja) * 2013-02-14 2015-04-30 株式会社村田製作所 回路基板およびその製造方法

Also Published As

Publication number Publication date
WO2016080141A1 (ja) 2016-05-26
JP6256629B2 (ja) 2018-01-10
US10231342B2 (en) 2019-03-12
US20170223837A1 (en) 2017-08-03
JPWO2016080141A1 (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
CN205093042U (zh) 柔性电路基板
US9699895B2 (en) Flexible board and electronic device
US9484397B2 (en) Component-embedded substrate
KR101343296B1 (ko) 전자부품 내장기판 제조방법 및 전자부품 내장기판
WO2014162478A1 (ja) 部品内蔵基板及びその製造方法
US9560766B2 (en) Circuit board and method for producing same
US9980383B2 (en) Laminated circuit substrate
CN205093051U (zh) 部件内置基板以及通信模块
CN206759827U (zh) 部件内置基板
US9585256B2 (en) Component-embedded substrate and manufacturing method thereof
CN206602721U (zh) 元器件内置多层基板
US9832889B2 (en) Circuit board and method for producing same
CN107731495A (zh) 线圈模块
US9699908B2 (en) Component-embedded board and communication terminal device
CN204425772U (zh) 多层基板
JP2012089568A (ja) 有機多層基板及びその製造方法
WO2013129154A1 (ja) 部品内蔵基板の製造方法
JP2016127068A (ja) 配線基板とその製造方法
JP6268776B2 (ja) 多層基板の製造方法
US20200258828A1 (en) Interposer and electronic device
KR20180093780A (ko) 시트타입 전도성 폴리머의 홀가공 기술을 이용한 무선안테나용 회로기판의 제조방법 및 그에 의해 제조된 무선안테나용 회로기판, 무선안테나모듈 및 전기전자기기
CN113692143B (zh) 具有内埋元件的线路板的制作方法
JP2009158641A (ja) 部品内蔵モジュールの製造方法
KR101797576B1 (ko) 시트타입 전도성 폴리머의 홀가공 기술을 이용한 무선안테나용 회로기판의 제조방법 및 그에 의해 제조된 무선안테나용 회로기판, 무선안테나모듈 및 전기전자기기
WO2012124673A1 (ja) 部品内蔵基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant