JPWO2016080141A1 - 部品内蔵基板および部品内蔵基板の製造方法 - Google Patents

部品内蔵基板および部品内蔵基板の製造方法 Download PDF

Info

Publication number
JPWO2016080141A1
JPWO2016080141A1 JP2016560121A JP2016560121A JPWO2016080141A1 JP WO2016080141 A1 JPWO2016080141 A1 JP WO2016080141A1 JP 2016560121 A JP2016560121 A JP 2016560121A JP 2016560121 A JP2016560121 A JP 2016560121A JP WO2016080141 A1 JPWO2016080141 A1 JP WO2016080141A1
Authority
JP
Japan
Prior art keywords
component
region
base material
substrate
chip capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016560121A
Other languages
English (en)
Other versions
JP6256629B2 (ja
Inventor
茂 多胡
茂 多胡
博史 品川
博史 品川
祐貴 若林
祐貴 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2016080141A1 publication Critical patent/JPWO2016080141A1/ja
Application granted granted Critical
Publication of JP6256629B2 publication Critical patent/JP6256629B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0129—Thermoplastic polymer, e.g. auto-adhesive layer; Shaping of thermoplastic polymer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10015—Non-printed capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10098—Components for radio transmission, e.g. radio frequency identification [RFID] tag, printed or non-printed antennas
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

部品内蔵基板（１０）では、熱可塑性樹脂から形成される基材層が積層されてなる多層基板（１１）にチップコンデンサ（１２）が内蔵されている。チップコンデンサ（１２）は、多層基板（１１）内に配置された状態で、積層方向の一方側に凹部および凸部からなる凹凸部（１２１Ａ）を有する。多層基板のうちチップコンデンサ（１２）の一方側において、積層方向から見てチップコンデンサ（１２）の凸部に重なる領域（Ｒ２Ａ）よりチップコンデンサ（１２）の凹部に重なる領域（Ｒ１Ａ）で、基材層が流動し始める温度より高い融点を有する低流動部材の密度が高くなっている。

Description

本発明は、熱可塑性樹脂から形成される基材層が積層されてなる多層基板に部品が内蔵されている部品内蔵基板およびその製造方法に関する。
従来の部品内蔵基板として、例えば、特許文献１に記載の部品内蔵多層プリント配線板がある。この部品内蔵多層プリント配線板では、第１の片面金属張積層板と第２の片面金属張積層板とに挟まれたプリプレグシートに開口が設けられるとともに、その開口に内蔵部品が格納されている。また、この部品内蔵多層プリント配線板は次のように製造される。まず、第１の片面金属張積層板の絶縁ベース材に内蔵部品を搭載する。次に、第１の片面金属張積層板、プリプレグシートおよび第２の片面金属張積層板を、内蔵部品がプリプレグシートの開口に収容されるように重ねた後、それらを積層プレスする（加熱および加圧する）。
特開２０１３−１６５１６６号公報
特許文献１の部品内蔵多層プリント配線板では、絶縁ベース材やプリプレグシートの材料として熱可塑性樹脂を用いた場合、積層プレス工程において、熱可塑性樹脂が流動するので、内蔵部品の位置ズレが起こりやすくなる。
本発明の目的は、基材層の材料として熱可塑性樹脂を用いても、内蔵部品の位置精度を高くすることが可能な部品内蔵基板およびその製造方法を提供することにある。
本発明の部品内蔵基板は、熱可塑性樹脂から形成される基材層が積層されてなる多層基板に部品が内蔵されているものである。部品は、多層基板内に配置された状態で、積層方向の少なくとも一方側に凹部および凸部からなる凹凸部を有する。多層基板のうち少なくとも部品の一方側において、積層方向から見て部品の凸部に重なる第２領域より部品の凹部に重なる第１領域で、基材層が流動し始める温度より高い融点を有する低流動部材の密度が高くなっている。
この構成では、多層基板のうち少なくとも部品の一方側において、第１領域における低流動部材の密度が第２領域における低流動部材の密度より高くなっている。これにより、部品内蔵基板の製造工程において、積層された基材層を加熱プレスする際、流動化した熱可塑性樹脂の圧力が第１領域で第２領域よりも高くなる。すなわち、流動化した熱可塑性樹脂の圧力の高い部分が部品の凹部に嵌り込むので、部品の位置ズレが起きにくくなる。このため、部品の位置精度を高くすることができる。
本発明の部品内蔵基板では、多層基板のうち少なくとも部品の一方側において、第１領域に位置する低流動部材の少なくとも一部は、多層基板の主面までの距離より部品までの距離の方が近くなるように配置されていることが好ましい。この構成では、低流動部材と部品の凹部との距離が近くなる。このため、加熱プレスの際、流動化した熱可塑性樹脂の圧力の高い部分が部品の凹部に嵌り込みやすくなるので、部品の位置ズレをさらに起こりにくくすることができる。
本発明の部品内蔵基板では、低流動部材は、部品に対して基材層を介して配置された導体パターンを含むことが好ましい。この構成では、多層基板の回路配線導体と同様の方法で容易に低流動部材を形成することができる。また、導体パターンからなる低流動部材と部品との間を熱可塑性樹脂が埋めているので、導体パターンからなる低流動部材と部品の電極部が直接接触することがない。これにより、導体パターンからなる低流動部材との衝突に起因する部品の破損や導通による電気特性の変化を抑制することができる。
本発明の部品内蔵基板では、導体パターンはグランド導体を含んでもよい。この構成では、グランド導体からなる低流動部材の位置や形状が多少変化しても、部品内蔵基板に設けられた回路の特性が変化しにくい。また、グランド導体からなる低流動部材をシールド材として使用することができる。
本発明の部品内蔵基板では、導体パターンは浮き導体を含んでもよい。この構成では、上述と同様に、浮き導体からなる低流動部材の位置や形状が多少変化しても、部品内蔵基板に設けられた回路の特性が変化しにくい。
本発明の部品内蔵基板では、導体パターンは、積層方向から見て第２領域を囲むように、第１領域と第２領域の周囲とに一体的に形成されてもよい。この構成では、部品内蔵基板の製造工程において、部品を格納するためのキャビティを基材層に設けなくても、導体パターンの厚みにより、部品を格納する空間を確保することができる。また、この導体パターンをシールド材として用いる場合、積層方向から見て部品の周囲もシールド材により覆うことができるので、部品に対するシールド効果を高めることができる。
本発明の部品内蔵基板は次のように構成されることが好ましい。部品は、多層基板内に配置された状態で、積層方向の他方側にも凹凸部を有する。多層基板のうち部品の一方側および他方側のそれぞれにおいて、第２領域より第１領域で低流動部材の密度が高くなっている。この構成では、加熱プレスの際、部品の積層方向の両側で、流動化した熱可塑性樹脂の圧力の高い部分が部品の凹部に嵌り込むので、部品の位置ズレをさらに起きにくくすることができる。
本発明の部品内蔵基板は次のように構成されてもよい。第１領域および第２領域における低流動部材は導体パターンである。多層基板のうち部品の一方側において、第１領域と第２領域とでは、基材層の積層数が等しい。多層基板のうち部品の一方側において、第２領域における低流動部材の積層方向の厚みの合計値に対する、第１領域における低流動部材の積層方向の厚みの合計値の差分は、部品の凹凸部の段差分以下である。この構成では、低流動部材により部品の凹凸部の段差を補うことができるので、多層基板の主面のうち積層方向から見て部品に重なる部分の平坦性を高めることができる。
本発明の部品内蔵基板では、部品の一方側の多層基板の主面において、積層方向から見て部品と重なる位置に外部電極が形成されてもよい。この構成では、外部電極に表面実装基板を実装することにより、表面実装基板を平坦性の高い面上に配置することができるので、外部電極と表面実装基板との接続不良を抑制することができる。
本発明の部品内蔵基板の製造方法は、熱可塑性樹脂から形成される複数の基材層を用意する工程と、複数の基材層の間に部品を配置して複数の基材層を積層する工程と、積層された複数の基材層を加熱圧着する工程と、を備える。複数の基材層を積層する工程において、複数の基材層の積層方向の少なくとも一方側に部品の凹部および凸部からなる凹凸部が位置するように部品を配置し、少なくとも部品の一方側に積層された複数の基材層おいて、積層方向から見て部品の凸部に重なる第４領域より部品の凹部に重なる第３領域で、基材層が流動し始める温度より高い融点を有する低流動部材の密度が高くなるように低流動部材を設ける。この構成では、上述のように、部品の位置精度が高い部品内蔵基板を製造することができる。
本発明の部品内蔵基板の製造方法では、複数の基材層を積層する工程の前に、部品の一方側に積層される複数の基材層の少なくとも１つにおいて、積層方向から見て部品の凸部に重なる部分がくり抜かれてもよい。この構成では、加熱プレスの際、流動化した熱可塑性樹脂の圧力の高い部分が部品の凹部に嵌り込みやすくなるので、部品の位置ズレをさらに起こりにくくすることができる。
本発明によれば、部品内蔵基板の基材層の材料として熱可塑性樹脂を用いても、内蔵部品の位置精度を高くすることができる。
第１の実施形態に係る部品内蔵基板の模式的断面図である。 図２（Ａ）はチップコンデンサ１２の模式的外観斜視図である。図２（Ｂ）はチップコンデンサ１２の模式的側面図である。 図３（Ａ）は、チップコンデンサ１２とグランド導体１５との位置関係を示す模式的Ａ−Ａ断面図である。図３（Ｂ）は、チップコンデンサ１２と浮き導体１６Ａとの位置関係を示す模式的Ｂ−Ｂ断面図である。図３（Ｃ）は、チップコンデンサ１２と浮き導体１６Ｂとの位置関係を示す模式的Ｃ−Ｃ断面図である。 第１の実施形態に係る部品内蔵基板の製造方法を示す模式的断面図である。 基材層２１Ｃ〜２１Ｇのチップコンデンサ１２付近を示す模式的平面図である。 第１の実施形態に係る部品内蔵基板の実装態様を示す模式的断面図である。 第２の実施形態に係る部品内蔵基板の製造方法を示す模式的断面図である。 第３の実施形態に係る部品内蔵基板の一部を示す模式的断面図である。 図９（Ａ）は、チップコンデンサ１２と浮き導体４６との位置関係を示す模式的Ｄ−Ｄ断面図である。図９（Ｂ）は、チップコンデンサ１２と回路配線導体４４との位置関係を示す模式的Ｅ−Ｅ断面図である。 第３の実施形態に係る部品内蔵基板の製造方法を示す模式的断面図である。 基材層５１Ａ〜５１Ｅの一部を示す模式的平面図である。 第４の実施形態に係る部品内蔵基板の製造方法を示す模式的断面図である。
各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
《第１の実施形態》
本発明の第１の実施形態に係る部品内蔵基板１０について説明する。図１は部品内蔵基板１０の模式的断面図である。部品内蔵基板１０では、多層基板１１にチップコンデンサ１２およびＲＦＩＣ（Radio Frequency Integrated Circuit）１３が内蔵されている。多層基板１１は、熱可塑性樹脂から形成される基材層が積層されてなる。チップコンデンサ１２は、多層基板１１内に配置された状態で、多層基板１１の積層方向の一方側（上側）に凹部１２２Ａおよび凸部１２３Ａ（図２参照）からなる凹凸部１２１Ａを有する。チップコンデンサ１２は、多層基板１１内に配置された状態で、多層基板１１の積層方向の他方側（下側）に凹部１２２Ｂおよび凸部１２３Ｂ（図２参照）からなる凹凸部１２１Ｂを有する。チップコンデンサ１２は本発明の「部品」の一例である。なお、図１では、多層基板１１の各基材層の境界が図示されていない。
多層基板１１の各基材層の主面には、導体パターンが形成されている。導体パターンには、回路配線導体１４、グランド導体１５、浮き導体１６Ａ，１６Ｂおよび外部電極１７Ａ，１７Ｂが含まれる。多層基板１１の各基材層内には、層間接続導体１８が形成されている。層間接続導体１８は、チップコンデンサ１２と導体パターンとを接続したり、多層基板１１の異なる基材層に形成された導体パターンを互いに接続したりする。導体パターンおよび層間接続導体１８は低流動部材に含まれる。低流動部材は、多層基板の基材層が流動し始める温度より高い融点を有する部材である。
図２（Ａ）はチップコンデンサ１２の模式的外観斜視図である。図２（Ｂ）はチップコンデンサ１２の模式的側面図である。チップコンデンサ１２は略直方体状である。チップコンデンサ１２の長手方向の両端部には、銅めっき膜やニッケルめっき膜が積層されることにより側面電極が形成されている。チップコンデンサ１２の長手方向の中央部における厚みＬ１は、チップコンデンサ１２の長手方向の両端部における厚みＬ２より薄くなっている。チップコンデンサ１２は、その一方の主面に凹凸部１２１Ａを有するとともに、その他方の主面に凹凸部１２１Ｂを有する。
チップコンデンサ１２の凹凸部１２１Ａは、チップコンデンサ１２の長手方向の中央部に位置する凹部１２２Ａと、チップコンデンサ１２の長手方向の両端部に位置する凸部１２３Ａとからなる。チップコンデンサ１２の凹凸部１２１Ｂは、チップコンデンサ１２の長手方向の中央部に位置する凹部１２２Ｂと、チップコンデンサ１２の長手方向の両端部に位置する凸部１２３Ｂとからなる。
図１に示すように、多層基板１１のうちチップコンデンサ１２の上面側において、積層方向から見てチップコンデンサ１２の凹部１２２Ａ（図２参照）に重なる領域を領域Ｒ１Ａとし、積層方向から見てチップコンデンサ１２の凸部１２３Ａに重なる領域を領域Ｒ２Ａとする。領域Ｒ１Ａは本発明の「第１領域」の一例である。領域Ｒ２Ａは本発明の「第２領域」の一例である。領域Ｒ２Ａより領域Ｒ１Ａで、低流動部材の密度は高くなっている。ここで、ある領域における低流動部材の密度は、その領域の体積に対するその領域内の低流動部材の体積の割合である。
グランド導体１５は、チップコンデンサ１２に対して多層基板１１の基材層を介して配置されている。多層基板１１の基材層を形成する熱可塑性樹脂は、グランド導体１５とチップコンデンサ１２の凹凸部１２１Ａとの間を埋めている。グランド導体１５とチップコンデンサ１２との間には多層基板１１の基材層が１層配置されている。グランド導体１５は、多層基板１１の上面よりチップコンデンサ１２の凹凸部１２１Ａに近接するように形成されている。グランド導体１５は、積層方向において、多層基板１１の上面とチップコンデンサ１２の凹凸部１２１Ａとの中間点よりチップコンデンサ１２の凹凸部１２１Ａ側に形成されている。多層基板１１のうちチップコンデンサ１２の上面側において、領域Ｒ１Ａに位置するグランド導体１５の少なくとも一部は、多層基板１１の主面までの距離よりチップコンデンサ１２までの距離の方が近くなるように配置されている。
多層基板１１のうちチップコンデンサ１２の下面側において、積層方向から見てチップコンデンサ１２の凹部１２２Ｂ（図２参照）に重なる領域を領域Ｒ１Ｂとし、積層方向から見てチップコンデンサ１２の凸部１２３Ｂに重なる領域を領域Ｒ２Ｂとする。領域Ｒ１Ｂは本発明の「第１領域」の一例である。領域Ｒ２Ｂは本発明の「第２領域」の一例である。領域Ｒ２Ｂより領域Ｒ１Ｂで、低流動部材の密度は高くなっている。
浮き導体１６Ａ，１６Ｂは、チップコンデンサ１２に対して多層基板１１の基材層を介して配置されている。浮き導体１６Ａとチップコンデンサ１２との間には多層基板１１の基材層が１層配置されている。浮き導体１６Ａは、多層基板１１の下面よりチップコンデンサ１２の凹凸部１２１Ｂに近接するように形成されている。浮き導体１６Ａと浮き導体１６Ｂとは層間接続導体１８を介して接続されている。
領域Ｒ１Ａ，Ｒ２Ａにおける低流動部材は導体パターンである。領域Ｒ１Ａと領域Ｒ２Ａとでは、多層基板１１の基材層の積層数が等しくなっている（図４参照）。領域Ｒ２Ａにおける低流動部材の積層方向の厚みの合計値に対する、領域Ｒ１Ａにおける低流動部材の積層方向の厚みの合計値の差分は、チップコンデンサ１２の凹凸部１２１Ａの段差分になっている。例えば、図１に示す通りに、領域Ｒ１Ａでは２層に導体パターンが形成され、領域Ｒ２Ａには導体パターンが形成されていないとする。そして、チップコンデンサ１２の凹凸部１２１Ａの段差が１２μｍならば、導体パターンの厚みは６μｍになっている。なお、前記差分はチップコンデンサ１２の凹凸部１２１Ａの段差分以下でもよい。
図３（Ａ）は、チップコンデンサ１２とグランド導体１５との位置関係を示す模式的Ａ−Ａ断面図である。図３（Ｂ）は、チップコンデンサ１２と浮き導体１６Ａとの位置関係を示す模式的Ｂ−Ｂ断面図である。図３（Ｃ）は、チップコンデンサ１２と浮き導体１６Ｂとの位置関係を示す模式的Ｃ−Ｃ断面図である。
グランド導体１５は、平面視で（積層方向から見て）チップコンデンサ１２の凹部１２２Ａに重なる第１導体部１５１と平板状の第２導体部１５２とが連結して構成されている。第１導体部１５１は、図３（Ａ）に示すように、平面視でチップコンデンサ１２の凹部１２２Ａ（図２参照）と重なっているが、平面視でチップコンデンサ１２の凸部１２３Ａと重なっていない。第１導体部１５１は、略矩形平板状であり、第１導体部１５１の短手方向がチップコンデンサ１２の長手方向に沿うように配置されている。第１導体部１５１は、チップコンデンサ１２の長手方向において、チップコンデンサ１２の凹部１２２Ａより僅かに短くなっている。第１導体部１５１は、チップコンデンサ１２の短手方向において、チップコンデンサ１２の凹部１２２Ａより長くなっている。グランド導体１５は矩形状の開口部１５３を有する。グランド導体１５の開口部１５３は、平面視でチップコンデンサ１２の凸部１２３Ａの一方を含んでいる。
浮き導体１６Ａは、図３（Ｂ）に示すように、平面視でチップコンデンサ１２の凹部１２２Ｂと重なっているが、平面視でチップコンデンサ１２の凸部１２３Ｂと重なっていない。浮き導体１６Ａは、略矩形平板状であり、浮き導体１６Ａの短手方向がチップコンデンサ１２の長手方向に沿うように配置されている。浮き導体１６Ａは、チップコンデンサ１２の長手方向において、チップコンデンサ１２の凹部１２２Ｂより僅かに短くなっている。浮き導体１６Ａは、チップコンデンサ１２の短手方向において、チップコンデンサ１２の凹部１２２Ｂより長くなっている。浮き導体１６Ｂは、平面視で浮き導体１６Ａとほぼ一致するように形成されている。
図４は、部品内蔵基板１０の製造方法を示す模式的断面図である。図５は、基材層２１Ｃ〜２１Ｇのチップコンデンサ１２付近を示す模式的平面図である。まず、片面全面に導体箔が貼られた基材層２１Ａ〜２１Ｈを用意する。次に、エッチング等により基材層２１Ａ〜２１Ｈの導体箔をパターニングすることで導体パターンを形成する。基材層２１Ａ〜２１Ｈは、液晶ポリマー（LCP）等からなる熱可塑性樹脂を材料とする。基材層２１Ａ〜２１Ｈの導体箔は銅箔等である。
ここで、図４（Ｂ）に示すように、チップコンデンサ１２の上面側に積層された基材層２１Ａ〜２１Ｃを積層体２４Ａとする。積層体２４Ａのうち積層方向から見てチップコンデンサ１２の凹部１２２Ａ（図２参照）に重なる領域を領域Ｒ１Ｃとする。積層体２４Ａのうち積層方向から見てチップコンデンサ１２の凸部１２３Ａに重なる領域を領域Ｒ２Ｃとする。低流動部材の密度は領域Ｒ２Ｃより領域Ｒ１Ｃで高くなっている。領域Ｒ１Ｃは本発明の「第３領域」の一例である。領域Ｒ２Ｃは本発明の「第４領域」の一例である。
同様に、チップコンデンサ１２の下面側に積層された基材層２１Ｆ〜２１Ｈを積層体２４Ｂとする。積層体２４Ｂのうち積層方向から見てチップコンデンサ１２の凹部１２２Ｂに重なる領域を領域Ｒ１Ｄとする。積層体２４Ｂのうち積層方向から見てチップコンデンサ１２の凸部１２３Ｂに重なる領域を領域Ｒ２Ｄとする。低流動部材の密度は領域Ｒ２Ｄより領域Ｒ１Ｄで高くなっている。領域Ｒ１Ｄは本発明の「第３領域」の一例である。領域Ｒ２Ｄは本発明の「第４領域」の一例である。
また、層間接続導体１８（図１参照）を形成する位置に、基材層２１Ａ〜２１Ｈを貫通するが、導体パターンを貫通しないビアホールを形成する。そして、これらのビアホールに導電ペースト２２を充填する。導電ペースト２２は、銅やスズを主成分とした導電材料からなる。また、型抜き切断等により基材層２１Ｄ，２１Ｅに平面視で矩形状の貫通孔２３Ａ，２３Ｂを形成する。このようにして、図４（Ａ）に示すように、基材層２１Ａ〜２１Ｈに導体パターン等が形成される。
次に、図４（Ｂ）および図５に示すように、基材層２１Ｆの上面にチップコンデンサ１２およびＲＦＩＣ１３を配置した後、基材層２１Ａ〜２１Ｈを上からこの順に積層する。すなわち、基材層２１Ｃと基材層２１Ｆの間にチップコンデンサ１２およびＲＦＩＣ１３を配置して基材層２１Ａ〜２１Ｈを積層する。この際、チップコンデンサ１２の凹凸部１２１Ａが上側に位置するようにチップコンデンサ１２を配置する。また、基材層２１Ａ〜２１Ｃの主面のうち導体パターンが形成された側を上に向け、基材層２１Ｆ〜２１Ｈの主面のうち導体パターンが形成された側を下に向ける。チップコンデンサ１２およびＲＦＩＣ１３は、貫通孔２３Ａと貫通孔２３Ｂとが連接してなるキャビティに格納される。チップコンデンサ１２は、基材層２１Ｃと基材層２１Ｆの間に配置された状態で、積層方向に凹凸部１２１Ａ，１２１Ｂを有する。
次に、積層された基材層２１Ａ〜２１Ｈを加熱しながら同時に加圧する（加熱プレス）ことにより、基材層２１Ａ〜２１Ｈを加熱圧着させる。また、加熱プレスの際、導電ペースト２２が硬化することにより、チップコンデンサ１２や導体パターンに接合された層間接続導体１８が形成される。また、チップコンデンサ１２の周囲の隙間は、流動した熱可塑性樹脂で埋められる。以上の工程により、図１に示すように、多層基板１１にチップコンデンサ１２およびＲＦＩＣ１３が内蔵された部品内蔵基板１０が完成する。
図６は、部品内蔵基板１０の実装態様を示す模式的断面図である。部品内蔵基板１０は外部電極１７Ｂによりマザー基板２５の実装電極に実装されている。部品内蔵基板１０の外部電極１７Ａには、表面実装基板２６が実装されている。表面実装基板２６が実装された部品内蔵基板１０は、例えば、通信モジュールとして機能する。外部電極１７Ａは、多層基板１１の上面において、積層方向から見てチップコンデンサ１２と重なる位置に形成されている。外部電極１７Ｂは多層基板１１の下面に形成されている。
第１の実施形態では、領域Ｒ１Ａにおける低流動部材の密度が領域Ｒ２Ａにおける低流動部材の密度より高くなっている。これにより、加熱プレスの際、流動化した熱可塑性樹脂の圧力は、領域Ｒ１Ｃで領域Ｒ２Ｃよりも高くなるとともに、領域Ｒ１Ｄで領域Ｒ２Ｄよりも高くなる。すなわち、流動化した熱可塑性樹脂の圧力の高い部分がチップコンデンサ１２の凹部１２２Ａ，１２２Ｂに嵌り込むので、部品の位置ズレが起きにくくなる。このため、部品の位置精度を高くすることができる。
また、グランド導体１５の第１導体部１５１は、チップコンデンサ１２の凹部１２２Ａの近傍に配置されている。浮き導体１６Ａは、チップコンデンサ１２の凹部１２２Ｂの近傍に配置されている。このため、加熱プレスの際、流動化した熱可塑性樹脂の圧力の高い部分がチップコンデンサ１２の凹部１２２Ａ，１２２Ｂに嵌り込みやすくなるので、部品の位置ズレをさらに起こりにくくすることができる。
また、領域Ｒ１Ａと領域Ｒ２Ａとで、多層基板１１の基材層の積層数が等しい。さらに、領域Ｒ２Ａにおける導体パターンの厚みの合計値に対する領域Ｒ１Ａにおける導体パターンの厚みの合計値の差分は、チップコンデンサ１２の凹凸部１２１Ａの段差にほぼ等しい。すなわち、部品内蔵基板１０の製造工程において、積層体２４Ａは、領域Ｒ２Ｃより領域Ｒ１Ｃでチップコンデンサ１２の凹凸部１２１Ａの段差分だけ厚くなっている。このため、導体パターンによりチップコンデンサ１２の凹凸部１２１Ａの段差を補うことができるので、多層基板１１の上面のうち平面視でチップコンデンサ１２に重なる部分の平坦性を高めることができる。
また、多層基板１１の上面のうち平面視でチップコンデンサ１２に重なる部分に外部電極１７Ａが形成されている。このため、外部電極１７Ａに表面実装基板２６を実装することにより、表面実装基板２６を平坦性の高い面上に配置することができるので、外部電極１７Ａと表面実装基板２６との接続不良を抑制することができる。
《第２の実施形態》
本発明の第２の実施形態に係る部品内蔵基板について説明する。第２の実施形態の部品内蔵基板では、領域Ｒ２Ａにおける導体パターンの厚みの合計値に対する領域Ｒ１Ａにおける導体パターンの厚みの合計値の差分が、チップコンデンサ１２の凹凸部１２１Ａの段差分より小さい（図１参照）。例えば、導体パターンは図１に示す通りに形成され、チップコンデンサ１２の凹凸部１２１Ａの段差は１２μｍであり、導体パターンの厚みは４μｍである。第２の実施形態の部品内蔵基板の他の構成は部品内蔵基板１０の構成と同様である。
図７は、第２の実施形態に係る部品内蔵基板の製造方法を示す模式的断面図である。第２の実施形態では、基材層２１Ｄ，２１Ｅに貫通孔２３Ａ，２３Ｂを形成する際、基材層２１Ｃのうち平面視でチップコンデンサ１２の凸部１２３Ａ（図２参照）に重なる部分にも貫通孔３３を形成する。すなわち、基材層２１Ａ〜２１Ｈを積層する工程の前に、チップコンデンサ１２の上面側に積層される基材層２１Ｃにおいて、積層方向から見てチップコンデンサの凸部１２３Ａに重なる部分がくり抜かれる。加熱プレスの際、基材層２１Ｃの貫通孔３３は、流動した熱可塑性樹脂で埋められる。
第２の実施形態では、上述のように、基材層２１Ｃに貫通孔３３が形成される。このため、加熱プレスの際、基材層２１Ｃのうち平面視でチップコンデンサ１２の凹部１２２Ａに重なる部分、すなわち、流動化した熱可塑性樹脂の圧力の高い部分が部品の凹部に嵌り込みやすくなる。このため、チップコンデンサ１２の位置ズレをさらに起こりにくくことができる。
また、上述のように、領域Ｒ２Ａにおける導体パターンの厚みの合計値に対する領域Ｒ１Ａにおける導体パターンの厚みの合計値の差分が、チップコンデンサ１２の凹凸部１２１Ａの段差分より小さい。この場合でも、基材層２１Ｃに貫通孔３３により多層基板１１の厚さが調整されるので、多層基板１１の上面のうち平面視でチップコンデンサ１２に重なる部分の平坦性を高めることができる。
《第３の実施形態》
本発明の第３の実施形態に係る部品内蔵基板について説明する。第３の実施形態の部品内蔵基板では、平面視で、チップコンデンサの凹部に重なる領域だけでなく、チップコンデンサの周辺にも導体パターンが形成されている。また、製造工程において、チップコンデンサを格納するためのキャビティが基材層に形成されない。
図８は、第３の実施形態に係る部品内蔵基板４０の一部を示す模式的断面図である。図９（Ａ）は、チップコンデンサ１２と浮き導体４６との位置関係を示す模式的Ｄ−Ｄ断面図である。図９（Ｂ）は、チップコンデンサ１２と回路配線導体４４との位置関係を示す模式的Ｅ−Ｅ断面図である。なお、図９（Ｂ）では、チップコンデンサ１２の図示を省略し、チップコンデンサ１２の位置のみを点線で図示している。チップコンデンサ１２の凹凸部１２１Ａ側には、浮き導体４６が形成されている。浮き導体４６は、平面視でチップコンデンサ１２の凹部１２２Ａ（図２参照）に重なる部分と、平面視でチップコンデンサ１２をその周辺で囲む部分とからなる。浮き導体４６は、積層方向から見て領域Ｒ２Ａを囲むように、領域Ｒ１Ａと領域Ｒ２Ａの周囲とに一体的に形成されている。浮き導体４６は平面視で略矩形状である。浮き導体４６は、平面視でチップコンデンサ１２を含むように配置されている。浮き導体４６には、平面視でチップコンデンサ１２の凸部１２３Ａに重なる部分に矩形状の開口部４６１が形成されている。回路配線導体４４は平面視でチップコンデンサ１２の周辺に形成されている。
図１０は、部品内蔵基板４０の製造方法を示す模式的断面図である。図１１は、基材層５１Ａ〜５１Ｅの一部を示す模式的平面図である。第３の実施形態では、チップコンデンサ１２が配置された基材層５１Ｄを加熱しながら同時に加圧することにより、基材層５１Ｄにチップコンデンサ１２を加熱圧着させる。次に、基材層５１Ａ〜５１Ｅを上からこの順に積層する。基材層５１Ｂ，５１Ｃには、チップコンデンサ１２を格納するためのキャビティを形成していない。次に、基材層５１Ａ〜５１Ｅを加熱しながら同時に加圧することにより基材層５１Ａ〜５１Ｅを加熱圧着させる。以上の工程により、図８に示すように、チップコンデンサ１２を内蔵する部品内蔵基板４０が完成する。
第３の実施形態では、平面視でチップコンデンサ１２の周囲に浮き導体４６および回路配線導体４４が形成されている。このため、チップコンデンサ１２を格納するためのキャビティを設けなくても、チップコンデンサ１２を格納する空間を浮き導体４６および回路配線導体４４の厚み分だけ確保することができる。この結果、多層基板１１の両主面が平坦になるように、積層された基材層５１Ａ〜基材層５１Ｅを加熱プレスすることが容易となる。従って、キャビティを形成する工程を行うことなく、両主面の平坦性が高い部品内蔵基板４０を形成することができる。
《第４の実施形態》
本発明の第４の実施形態に係る部品内蔵基板について説明する。第４の実施形態の部品内蔵基板では、チップコンデンサが第３の実施形態のチップコンデンサ１２（図８参照）より厚い。第４の実施形態の部品内蔵基板の他の構成は、部品内蔵基板４０の構成と同様である。
図１２は、第４の実施形態に係る部品内蔵基板の製造方法を示す模式的断面図である。第４の実施形態では、基材層６１Ｃに有底孔部６３を形成する。基材層６１Ｃの有底孔部６３は、基材層６１Ａ〜６１Ｅを積層した際に平面視でチップコンデンサ６２に重なる部分に形成されている。次に、チップコンデンサ６２が配置された基材層６１Ｄを加熱しながら同時に加圧することにより、基材層６１Ｄにチップコンデンサ６２を加熱圧着させる。次に、基材層６１Ｃの有底孔部６３にチップコンデンサ６２が嵌り込むように、基材層６１Ａ〜６１Ｅを上からこの順に積層する。次に、基材層６１Ａ〜６１Ｅを加熱しながら同時に加圧することにより基材層６１Ａ〜６１Ｅを加熱圧着させる。以上の工程により、チップコンデンサ６２を内蔵する部品内蔵基板が完成する。
チップコンデンサが厚いと、チップコンデンサを格納する空間を確保するための導体パターンを十分に配置できないことがある。第４の実施形態では、浮き導体４６および回路配線導体４４が形成されるだけでなく、基材層６１Ｃに有底孔部６３も形成される。このため、チップコンデンサ６２が厚くても、チップコンデンサ１２を格納する空間を確保することができる。この結果、部品内蔵基板の両主面が平坦になるように、積層された基材層６１Ａ〜６１Ｅを加熱プレスすることが容易となる。
なお、本発明の「部品」は、上述の実施形態に係るチップコンデンサに限定されず、例えば、チップインダクタ、チップ電池等のチップ部品でもよい。また、本発明の「低流動部材」は、上述の実施形態で例示したものだけでなく、セラミック、樹脂などの融点の高いものも含む。
Ｒ１Ａ，Ｒ１Ｂ…領域（第１領域）
Ｒ２Ａ，Ｒ２Ｂ…領域（第２領域）
Ｒ１Ｃ，Ｒ１Ｄ…領域（第３領域）
Ｒ２Ｃ，Ｒ２Ｄ…領域（第４領域）
１０，４０…部品内蔵基板
１１…多層基板
１２，６２…チップコンデンサ（部品）
１３…ＲＦＩＣ
１４，４４…回路配線導体
１５…グランド導体
１６Ａ，１６Ｂ，４６…浮き導体
１７Ａ，１７Ｂ…外部電極
１８…層間接続導体
２１Ａ〜２１Ｈ，５１Ａ〜５１Ｅ，６１Ａ〜６１Ｅ…基材層
２２…導電ペースト
２３Ａ，２３Ｂ，３３…貫通孔
２４Ａ，２４Ｂ…積層体
２５…マザー基板
２６…表面実装基板
６３…有底孔部
１２１Ａ，１２１Ｂ…凹凸部
１２２Ａ，１２２Ｂ…凹部
１２３Ａ，１２３Ｂ…凸部
１５１…第１導体部
１５２…第２導体部
１５３，４６１…開口部

Claims (11)

  1. 熱可塑性樹脂から形成される基材層が積層されてなる多層基板に部品が内蔵されている部品内蔵基板であって、
    前記部品は、前記多層基板内に配置された状態で、積層方向の少なくとも一方側に凹部および凸部からなる凹凸部を有し、
    前記多層基板のうち少なくとも前記部品の一方側において、積層方向から見て前記部品の凸部に重なる第２領域より前記部品の凹部に重なる第１領域で、前記基材層が流動し始める温度より高い融点を有する低流動部材の密度が高くなっている、部品内蔵基板。
  2. 前記多層基板のうち少なくとも前記部品の一方側において、前記第１領域に位置する前記低流動部材の少なくとも一部は、前記多層基板の主面までの距離より前記部品までの距離の方が近くなるように配置されている、請求項１に記載の部品内蔵基板。
  3. 前記低流動部材は、前記部品に対して前記基材層を介して配置された導体パターンを含む、請求項１または２に記載の部品内蔵基板。
  4. 前記導体パターンはグランド導体を含む、請求項３に記載の部品内蔵基板。
  5. 前記導体パターンは浮き導体を含む、請求項３に記載の部品内蔵基板。
  6. 前記導体パターンは、積層方向から見て前記第２領域を囲むように、前記第１領域と前記第２領域の周囲とに一体的に形成されている、請求項３から５のいずれかに記載の部品内蔵基板。
  7. 前記部品は、前記多層基板内に配置された状態で、積層方向の他方側にも前記凹凸部を有し、
    前記多層基板のうち前記部品の一方側および他方側のそれぞれにおいて、前記第２領域より前記第１領域で前記低流動部材の密度が高くなっている、請求項１から６のいずれかに記載の部品内蔵基板。
  8. 前記第１領域および前記第２領域における前記低流動部材は導体パターンであり、
    前記多層基板のうち前記部品の一方側において、前記第１領域と前記第２領域とでは、前記基材層の積層数が等しく、
    前記多層基板のうち前記部品の一方側において、前記第１領域における前記低流動部材の積層方向の厚みの合計値に対する、前記第２領域における前記低流動部材の積層方向の厚みの合計値の差分は、前記部品の凹凸部の段差分以下である、請求項１から７のいずれかに記載の部品内蔵基板。
  9. 前記部品の一方側の前記多層基板の主面において、積層方向から見て前記部品と重なる位置に外部電極が形成されている、請求項８に記載の部品内蔵基板。
  10. 熱可塑性樹脂から形成される複数の基材層を用意する工程と、
    前記複数の基材層の間に部品を配置して前記複数の基材層を積層する工程と、
    積層された前記複数の基材層を加熱圧着する工程と、を備える部品内蔵基板の製造方法であって、
    前記複数の基材層を積層する工程において、
    前記複数の基材層の積層方向の少なくとも一方側に前記部品の凹部および凸部からなる凹凸部が位置するように前記部品を配置し、
    少なくとも前記部品の一方側に積層された前記複数の基材層おいて、積層方向から見て前記部品の凸部に重なる第４領域より前記部品の凹部に重なる第３領域で、前記基材層が流動し始める温度より高い融点を有する低流動部材の密度が高くなるように前記低流動部材を設ける、部品内蔵基板の製造方法。
  11. 前記複数の基材層を積層する工程の前に、前記部品の一方側に積層される前記複数の基材層の少なくとも１つにおいて、積層方向から見て前記部品の凸部に重なる部分がくり抜かれる、請求項１０に記載の部品内蔵基板の製造方法。
JP2016560121A 2014-11-17 2015-10-22 部品内蔵基板および部品内蔵基板の製造方法 Active JP6256629B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014232890 2014-11-17
JP2014232890 2014-11-17
PCT/JP2015/079773 WO2016080141A1 (ja) 2014-11-17 2015-10-22 部品内蔵基板および部品内蔵基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2016080141A1 true JPWO2016080141A1 (ja) 2017-04-27
JP6256629B2 JP6256629B2 (ja) 2018-01-10

Family

ID=56013698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016560121A Active JP6256629B2 (ja) 2014-11-17 2015-10-22 部品内蔵基板および部品内蔵基板の製造方法

Country Status (4)

Country Link
US (1) US10231342B2 (ja)
JP (1) JP6256629B2 (ja)
CN (1) CN206759827U (ja)
WO (1) WO2016080141A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170731A (zh) * 2017-05-05 2017-09-15 华为技术有限公司 嵌入式基板及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004259984A (ja) * 2003-02-26 2004-09-16 Mitsubishi Plastics Ind Ltd 半導体装置内蔵多層配線基板及びその製造方法
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
JP2013065810A (ja) * 2011-08-31 2013-04-11 Denso Corp 多層基板
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
WO2014125851A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005067359A1 (ja) * 2003-12-26 2005-07-21 Murata Manufacturing Co., Ltd. セラミック多層基板
JP4840132B2 (ja) 2006-12-26 2011-12-21 株式会社デンソー 多層基板の製造方法
US9439289B2 (en) * 2012-01-12 2016-09-06 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP5931483B2 (ja) 2012-02-10 2016-06-08 日本メクトロン株式会社 部品内蔵多層プリント配線板の製造方法、および部品内蔵多層プリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003086949A (ja) * 2001-06-13 2003-03-20 Denso Corp プリント基板の製造方法およびその製造方法によって形成されるプリント基板
JP2004259984A (ja) * 2003-02-26 2004-09-16 Mitsubishi Plastics Ind Ltd 半導体装置内蔵多層配線基板及びその製造方法
JP2004273853A (ja) * 2003-03-10 2004-09-30 Matsushita Electric Ind Co Ltd 樹脂層付チップ部品とそれを用いた部品内蔵モジュール及びそれらの製造方法
WO2012137548A1 (ja) * 2011-04-04 2012-10-11 株式会社村田製作所 チップ部品内蔵樹脂多層基板およびその製造方法
JP2013065810A (ja) * 2011-08-31 2013-04-11 Denso Corp 多層基板
JP2013211431A (ja) * 2012-03-30 2013-10-10 Nec Toppan Circuit Solutions Inc 印刷配線板内蔵用電子部品および部品内蔵印刷配線板の製造方法
WO2014125851A1 (ja) * 2013-02-14 2014-08-21 株式会社村田製作所 回路基板およびその製造方法

Also Published As

Publication number Publication date
WO2016080141A1 (ja) 2016-05-26
JP6256629B2 (ja) 2018-01-10
US10231342B2 (en) 2019-03-12
US20170223837A1 (en) 2017-08-03
CN206759827U (zh) 2017-12-15

Similar Documents

Publication Publication Date Title
JP5900664B2 (ja) 多層基板および多層基板の製造方法
JP2019016743A (ja) 多層基板
JP2006324568A (ja) 多層モジュールとその製造方法
EP2965596B1 (en) The invention relates to a method for producing a printed circuit board with multilayer sub-areas in sections
JP6263167B2 (ja) 多層基板および多層基板の製造方法
JP5462450B2 (ja) 部品内蔵プリント配線板及び部品内蔵プリント配線板の製造方法
JP5867614B2 (ja) 部品内蔵基板およびその製造方法
KR101905879B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP6562076B2 (ja) 樹脂基板、部品搭載樹脂基板およびその製造方法
JP6004078B2 (ja) 積層回路基板、積層回路基板の製造方法
JP6256629B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
JP5708903B2 (ja) 回路基板およびその製造方法
CN210075747U (zh) 多层基板
JP4285364B2 (ja) 立体回路モジュールとこれを用いた携帯端末機器および立体回路モジュールの製造方法
WO2013129154A1 (ja) 部品内蔵基板の製造方法
JP6268776B2 (ja) 多層基板の製造方法
WO2011043382A1 (ja) 回路基板及びその製造方法
WO2010095210A1 (ja) 部品内蔵モジュールの製造方法
JP5481947B2 (ja) 部品内蔵基板の製造方法
JP2009158641A (ja) 部品内蔵モジュールの製造方法
JP2013214765A (ja) 部品内蔵基板
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP4239423B2 (ja) プリント基板の製造方法
KR20160105092A (ko) 루프 안테나 및 그 제조방법
JP2007115952A (ja) インターポーザ基板及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171120

R150 Certificate of patent or registration of utility model

Ref document number: 6256629

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150