CN210075747U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN210075747U
CN210075747U CN201790001317.4U CN201790001317U CN210075747U CN 210075747 U CN210075747 U CN 210075747U CN 201790001317 U CN201790001317 U CN 201790001317U CN 210075747 U CN210075747 U CN 210075747U
Authority
CN
China
Prior art keywords
conductor pattern
base material
multilayer substrate
conductor
view
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001317.4U
Other languages
English (en)
Inventor
饭田汗人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN210075747U publication Critical patent/CN210075747U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/32—Insulating of coils, windings, or parts thereof
    • H01F27/323—Insulation between winding turns, between winding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041—Printed circuit coils
    • H01F41/042—Printed circuit coils by thin film techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/12—Insulating of windings
    • H01F41/122—Insulating between turns or between winding layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/2804—Printed windings
    • H01F2027/2809—Printed windings on stacked layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

多层基板(1)具备：由热塑性树脂构成的第1基材(11)、形成于第1基材(11)的第1导体图案(21)、由热塑性树脂构成的第2基材(12)、和形成于第2基材(12)的第2导体图案(22)。在第1基材(11)和第2基材(12)之间，部分地配置有包覆第1导体图案(21)的绝缘覆膜(31)。绝缘覆膜(31)由在给定的压制温度下的流动性比第1基材(11)以及第2基材(12)低的材料构成，包含第1基材(11)以及第2基材(12)的多个基材被层叠，并在压制温度下被热压接。

Description

多层基板
技术领域
本实用新型涉及层叠由热塑性树脂构成的基材而形成的多层基板。
背景技术
层叠形成有给定的导体图案的多个树脂基材而构成的多层基板，例如作为线圈器件、电感器来使用。在专利文献1示出了形成于这样的多层基板的平面电感器。在专利文献1中，在聚酰亚胺薄膜上贴附铜箔，对该铜箔进行蚀刻等而形成导体图案，将这些基材进行层叠并进行热压接，由此构成多层基板。
在先技术文献
专利文献
专利文献1：JP特开平4-368105号公报
实用新型内容
实用新型要解决的课题
作为树脂多层基板的制造方法，使用了热塑性树脂基材的一并层叠方式在制造工艺上是简易的。
在上述工艺中，在加热成型时热塑性树脂基材流动，形成于该热塑性树脂基材的导体图案也一起流动。因此，导体图案发生倾斜或位移，从而接近的导体图案彼此有可能短路。
另一方面，若为了避免导体图案间的短路而将接近的导体图案的间隔预先扩大，则元件尺寸会变大。
因此，本实用新型的目的在于，提供一种在将导体图案高密度化从而避免元件的大型化的同时防止了导体图案间的短路的多层基板。
用于解决课题的手段
(1)本实用新型的多层基板的特征在于，具备：
第1基材，由热塑性树脂构成；
第1导体图案，形成于所述第1基材的上表面；
第2基材，由热塑性树脂构成；
第2导体图案，形成于所述第2基材的上表面；和
绝缘覆膜，由在给定的压制温度下的流动性比所述第1基材以及所述第2基材低的材料构成，部分地配置在所述第1基材与所述第2基材之间并包覆所述第1导体图案，
所述第2基材与所述第1基材的上表面相接，所述第1导体图案和所述第2导体图案是在层叠方向上最接近的导体，
包含所述第1基材以及所述第2基材的多个基材被层叠并在所述压制温度下被热压接。
通过上述结构，即使在压制温度下第1基材以及第2基材软化并流动，绝缘覆膜也不易软化且不易流动，因此可维持稳定的绝缘性。此外，由于绝缘覆膜部分地配置在第1基材与第2基材之间，因此不会较大地阻碍第1基材与第2基材的密接性。此外，由于绝缘覆膜包覆第1导体图案，即，由于容易流动的树脂不介于绝缘覆膜与第1导体图案之间，因此第1导体图案被绝缘覆膜有效地保护。
(2)所述第1导体图案和所述第2导体图案也可以在俯视下处于相互错开的位置。在该构造中，虽然伴随树脂流动容易发生第1导体图案以及第2导体图案的倾斜、位移，但即使在该情况下也可维持上述绝缘性。
(3)所述第1导体图案和所述第2导体图案也可以在俯视下部分地重叠。由此，能够将第1导体图案以及第2导体图案高密度地配置在层叠体内，可谋求多层基板的小型化。此外，在该构造中，由于伴随树脂流动的第1导体图案以及第2导体图案的倾斜、位移，第1导体图案和第2导体图案成为容易接近的状况，但即使在该情况下也可维持上述绝缘性。
(4)优选的是，所述第1导体图案以及所述第2导体图案是铜箔的图案。根据该构造，导体图案的导体损耗少，导体图案以及绝缘覆膜的形成变得容易。
(5)优选的是，所述绝缘覆膜是在所述铜箔的表面形成的氧化膜。通过该构造，不需要在导体图案上重新包覆形成与导体图案不同材料的膜，绝缘覆膜的形成变得容易。此外，容易形成薄的绝缘覆膜。
(6)还优选的是，所述绝缘覆膜是在比所述压制温度低的温度下热固化的热固化性树脂的膜。在该结构中，特别是，能够通过将热固化性树脂的薄膜贴附于第1基材或第2基材从而形成绝缘覆膜，因此绝缘覆膜的形成变得容易。此外，通过沿着基材由热固化性树脂连续地覆盖相邻的导体图案，从而经由该热固化性薄膜容易保持第1导体图案和第2导体图案的相对位置关系。
(7)所述第1导体图案以及所述第2导体图案例如是在所述层叠的方向上具有卷绕轴的线圈图案。通过该结构，在谋求小型化的同时得到匝数多的线圈器件的情况、得到每单位体积的电感大的电感器的情况下，成为即使高密度地形成第1导体图案以及第2导体图案也不易短路的构造。
实用新型效果
根据本实用新型，可得到在将导体图案高密度化从而避免元件的大型化的同时防止了导体图案间的短路的多层基板。
附图说明
图1是第1实施方式涉及的多层基板1的立体图。
图2(A)、图2(B)是表示多层基板1的内部的结构的部分剖视图。
图3(A)、图3(B)是第2实施方式涉及的多层基板2的部分剖视图。
图4(A)、图4(B)是第3实施方式涉及的多层基板3的部分剖视图。
图5(A)、图5(B)是第4实施方式涉及的多层基板4的部分剖视图。
图6是第5实施方式涉及的多层基板5的分解立体图。
图7是表示第6实施方式的多层基板的制造过程的流程图。
图8(A)是第6实施方式涉及的多层基板6的多个基材的层叠压制前的阶段中的剖视图。图8(B)是层叠压制后的剖视图。
图9(A)是第7实施方式涉及的多层基板7的多个基材的层叠压制前的阶段中的剖视图。图9(B)是层叠压制后的剖视图。
图10(A)是第8实施方式涉及的多层基板8的多个基材的层叠压制前的阶段中的剖视图。图10(B)是层叠压制后的剖视图。
图11(A)是第9实施方式涉及的多层基板9的多个基材的层叠压制前的阶段中的剖视图。图11(B)是层叠压制前的中途阶段的剖视图。图 11(C)是层叠压制后的剖视图。
具体实施方式
以后，参照图列举几个具体的例子来示出用于实施本实用新型的多个方式。在各图中对同一部位标注同一符号。考虑到要点的说明或理解的容易性，为便宜起见，将实施方式分开来示出，但能够进行在不同的实施方式中示出的结构的部分置换或组合。在第2实施方式以后，省略关于与第 1实施方式共同的事项的记述，仅针对不同点进行说明。特别是，关于同样的结构所产生的同样的作用效果将不在每个实施方式中逐次提及。
《第1实施方式》
图1是第1实施方式涉及的多层基板1的立体图。图2(A)、图2 (B)是表示多层基板1的内部的结构的部分剖视图。图2(A)是多个基材的层叠压制前的阶段中的剖视图。图2(B)是层叠压制后的剖视图，是图1中的A-A部分的剖视图。
多层基板1具有长方体状的外观。多层基板1将第1基材11作为最下层，依次层叠第2基材12、第3基材13而成。第1基材11、第2基材 12以及第3基材13由热塑性树脂构成。另外，在本实施方式中，考虑到附图的清楚性以及说明的容易性，减少基材的层叠数来表示。
在图2(A)所示的方向上，在第1基材11的上表面形成有第1导体图案21，在第2基材12的上表面形成有第2导体图案22。此外，在第1 导体图案21的表面形成有绝缘覆膜31。同样地，在第2导体图案22的表面形成有绝缘覆膜32。
像这样，本实施方式的多层基板1具备：第1导体图案21；第1基材 11，形成有该第1导体图案，由热塑性树脂构成；第2导体图案22；第2 基材12，形成有该第2导体图案，由热塑性树脂构成；和绝缘覆膜31，部分地配置在第1基材11与第2基材12之间，包覆第1导体图案21。
各基材11、12、13是液晶聚合物(LCP)等热塑性树脂。各导体图案 21、22是将铜箔图案化而成的，绝缘覆膜31、32在本实施方式中是形成在铜箔表面的电绝缘性的铜氧化膜。
如图2(A)所示，第1导体图案21和第2导体图案22在层叠方向的俯视下处于相互错开的位置关系。特别是，在本实施方式中，第1导体图案21和第2导体图案22配置为错开半间距，在一方的导体图案的线间重叠另一方的导体图案。即，第1导体图案21和第2导体图案22在X方向上接近。
从图2(A)所示的状态起层叠各基材11、12、13并进行加热压制，由此如图2(B)所示构成在热塑性树脂中埋设有第1导体图案21以及第 2导体图案22的层叠体10。在该加热压制时，各基材11、12、13的树脂流动，从而各导体图案21、22也流动，发生倾斜或者位移。其结果是，有时第1导体图案21和第2导体图案22更加接近。但是，在上述加热压制时的压制温度下，上述铜氧化膜不会流动。因而，即使第1导体图案21 流动，也由于在其表面包覆了绝缘覆膜31，因此即使第1导体图案21和第2导体图案22接触也不会短路。
若如本实施方式这样第1导体图案21和第2导体图案22在俯视下处于相互错开的位置，则伴随树脂流动容易产生第1导体图案21以及第2 导体图案22的倾斜、位移，但即使在该情况下如上所述也可防止短路。
另外，由于在第2导体图案22的上层没有其他的导体图案，因此在第2导体图案22也可以没有绝缘覆膜32。
《第2实施方式》
图3(A)、图3(B)是第2实施方式涉及的多层基板2的部分剖视图。图3(A)是多个基材的层叠压制前的阶段中的剖视图。图3(B)是层叠压制后的剖视图。这些图是与第1实施方式中示出的图2(A)、图2 (B)分别对应的位置处的剖视图。
多层基板2将第1基材11作为最下层，依次层叠第2基材12、第3 基材13而成。第1基材11、第2基材12、以及第3基材13由热塑性树脂构成。
在图3(A)所示的方向上，在第1基材11的上表面形成有第1导体图案21，在第2基材12的上表面形成有第2导体图案22。此外，在第1 导体图案21的表面形成有绝缘覆膜31。同样地，在第2导体图案22的表面形成有绝缘覆膜32。第1导体图案以及第2导体图案的位置关系与图2 (A)、图2(B)所示的例子不同。其他的基本结构如第1实施方式中示出的那样。
如图3(A)所示，第1导体图案21和第2导体图案22在层叠方向的俯视下处于相互错开的位置关系。在本实施方式中，第1导体图案21 和第2导体图案22的导体图案的线宽方向的单方在俯视下部分重叠。图3 (A)中的距离L表示该重叠的量。
若如本实施方式这样第1导体图案21和第2导体图案22在俯视下部分重叠，则能够将第1导体图案21以及第2导体图案22高密度地配置在层叠体内，可谋求多层基板的小型化。此外，在该构造中，由于伴随树脂流动的第1导体图案21以及第2导体图案22的倾斜、位移，成为第1导体图案21和第2导体图案22容易接近的状况，但即使在该情况下也可维持上述绝缘性。
《第3实施方式》
图4(A)、图4(B)是第3实施方式涉及的多层基板3的部分剖视图。图4(A)是多个基材的层叠压制前的阶段中的剖视图。图4(B)是层叠压制后的剖视图。这些图是与第1实施方式中示出的图2(A)、图2 (B)分别对应的位置处的剖视图。
第1导体图案21以及第2导体图案22的位置关系与图2(A)、图2 (B)所示的例子不同。此外，第1导体图案21和第2导体图案22的大小的关系不同。其他的基本结构如第1实施方式中示出的那样。
如图4(A)所示，第1导体图案21和第2导体图案22在层叠方向的俯视下处于相互重叠的位置关系。在本实施方式中，第2导体图案22 的整体相对于第1导体图案21在俯视下重叠。若第1导体图案21和第2 导体图案22在俯视下整体重叠，则伴随加热压制时的树脂流动的导体图案的倾斜、位移少。但是，在一方的导体图案(在本例中为第2导体图案 22)的剖面形状为正方形(纵横比大体为1∶1)，另一方的导体图案(在本例中为第1导体图案21)的剖面形状为长方形(例如纵横比为1∶2程度)时，剖面形状为正方形的导体图案伴随树脂流动容易倾斜。但是，根据本实施方式，即使在这样的构造中，也可维持第1导体图案21和第2 导体图案22的绝缘性。
《第4实施方式》
图5(A)、图5(B)是第4实施方式涉及的多层基板4的部分剖视图。图5(A)是多个基材的层叠压制前的阶段中的剖视图。图5(B)是层叠压制后的剖视图。这些图是与第1实施方式中示出的图2(A)、图2 (B)分别对应的位置处的剖视图。在本实施方式中，示出具有三层以上 (在图5(A)、图5(B)的例子中为三层)的导体图案的多层基板的例子。
多层基板4具有长方体状的外观形状。多层基板4将第1基材11作为最下层，依次层叠第2基材12、第3基材13、第4基材14而成。各基材11、12、13、14由热塑性树脂构成。
在图5(A)所示的方向上，在第1基材11的上表面形成有第1导体图案21，在第2基材12的上表面形成有第2导体图案22，在第3基材13 的上表面形成有第3导体图案23。此外，在第1导体图案21的表面形成有绝缘覆膜31，在第2导体图案22的表面形成有绝缘覆膜32，在第3导体图案23的表面形成有绝缘覆膜33。
第1导体图案21、第2导体图案22以及第3导体图案23在俯视下大体重叠，但由于层叠错开精度的关系，这些导体图案有时在线宽方向(X 方向)上会出现某种程度的偏差。其他的基本结构如第1实施方式中示出的那样。
若如本实施方式这样在层叠方向上俯视各层的导体图案时它们整体重叠，则在加热压制时施加于各导体图案的压力容易变得均等。但是，若由于基材的层叠错开精度的关系，各导体图案在线宽方向上稍微错开，则树脂流动的平衡变得不均衡/不均匀，各导体图案容易在线宽方向上发生倾斜。但是，根据本实施方式，即使在这样的构造中，也可维持第1导体图案21和第2导体图案22的绝缘性。
另外，在如本实施方式这样导体图案的层有三层以上的情况下，这些导体图案中的在层叠方向上相邻的两个导体图案的一方是本实用新型中的“第1导体图案”，另一方是本实用新型中的“第2导体图案”。例如，在图5(A)中，也能够将导体图案22视为“第1导体图案”，将导体图案23视为“第2导体图案”。
《第5实施方式》
在第5实施方式中，示出作为线圈器件、电感器元件来使用的多层基板的例子。
图6是多层基板5的分解立体图。多层基板5将第4基材14作为最下层，依次层叠第1基材11、第2基材12、第3基材13而成。各基材11、 12、13、14由热塑性树脂构成。
在图6所示的方向上，在第1基材11的上表面形成有第1导体图案 21，在第2基材12的上表面形成有第2导体图案22。第1导体图案21、第2导体图案22均为矩形螺旋状的导体图案。在第1导体图案21的表面形成有绝缘覆膜(符号未图示)。同样地，在第2导体图案22的表面形成有绝缘覆膜(符号未图示)。
在第4基材14的下表面形成有端子电极51、52。端子电极51和第1 导体图案21的外终端经由过孔导体41、42而连接，第1导体图案21的内终端和第2导体图案22的内终端经由过孔导体43而连接。此外，第2 导体图案22的外终端和端子电极52经由过孔导体44、45、46而连接。
各基材11、12、13、14是液晶聚合物(LCP)等热塑性树脂。各导体图案21、22是将铜箔图案化而成的，上述绝缘覆膜在本实施方式中是形成在铜箔表面的电绝缘性的铜氧化膜。各过孔导体41、42、43、44、45、 46是在形成于基材的孔内印刷涂敷例如Sn系导电性膏并利用加热压制时的热进行熔融然后固化而成的。
第1导体图案21和第2导体图案22在俯视下重叠。其重叠程度根据两导体图案21、22的位置而不同，成为如图2(A)、图2(B)、图3 (A)、图3(B)、图4(A)、图4(B)所示那样的关系。因此，即使在这样的构造中，也可维持第1导体图案21和第2导体图案22的绝缘性。
《第6实施方式》
在第6实施方式中示出多层基板的制造方法的例子。图7是表示本实施方式的多层基板的制造过程的流程图。此外，图8(A)是本实施方式涉及的多层基板6的多个基材的层叠压制前的阶段中的剖视图。图8(B) 是层叠压制后的剖视图。
首先，在图7所示的图案形成工序S1中，如图8(A)所示，在由热塑性树脂构成的第1基材11形成第1导体图案21，在第2基材12形成第 2导体图案22，在第4基材14形成端子电极51、52。例如，在LCP片贴附铜箔，通过光刻对该铜箔进行图案形成。此外，在第2基材12形成孔，在该孔内印刷涂敷含有还原剂的例如Sn系导电性膏，并使其临时固化，由此形成固化前的过孔导体43。还原剂例如是醇系、醛系等的还原剂。
在绝缘覆膜形成工序S2中，例如通过氧等离子体处理，在第1导体图案21的表面形成基于氧化膜的绝缘覆膜31。
在层叠体形成工序S3中，将各基材11、12、13、14层叠并进行加热压制。第1导体图案21的绝缘覆膜31中的上述过孔导体43相接的部位，通过导电性膏中包含的还原剂，氧化膜被还原或者被除去，第2导体图案经由过孔导体43而与第1导体图案21的基底电导通。
通过以上所示的工序，可得到如图8(B)所示那样的多层基板6。
《第7实施方式》
在第7实施方式中，示出具备氧化膜以外的绝缘覆膜的多层基板及其制造方法。
图9(A)是本实施方式涉及的多层基板7的多个基材的层叠压制前的阶段中的剖视图。图9(B)是层叠压制后的剖视图。这些图是与第6 实施方式中示出的图8(A)、图8(B)分别对应的位置处的剖视图。
第1导体图案21以及第2导体图案22的位置关系与图8(A)、图8 (B)所示的例子不同。此外，第1导体图案21和第2导体图案22的大小的关系不同。其他的基本结构如第1实施方式中示出的那样。
首先，如图9(A)所示，在由热塑性树脂构成的第1基材11形成第 1导体图案21，在第2基材12形成第2导体图案22，在第4基材14形成端子电极51、52。例如，在LCP片贴附铜箔，通过光刻对该铜箔进行图案形成。此外，在第2基材12形成孔，在该孔内印刷涂敷例如Sn系导电性膏并使其临时固化，由此形成固化前的过孔导体43。
此外，在第2基材12的下表面(与第2导体图案22的形成面相反侧的面)形成热固化性树脂膜35。例如印刷形成环氧树脂的膜。这些热固化性树脂膜35与第1导体图案21对置地形成在对第1导体图案21的表面进行绝缘包覆的位置。该热固化性树脂膜35是以在比层叠体形成时的压制温度低的温度下热固化的热固化性树脂为主要成分的膜。例如是环氧粘接剂。该热固化性树脂膜35的热固化开始温度例如为120℃以上。若热固化性树脂膜35热固化，则与各基材11、12、13、14(热塑性树脂)相比高温下的流动性低。
然后，将各基材11、12、13、14进行层叠，例如在180℃以上且320℃以下的范围内的给定的温度(例如300℃)下进行加热压制。由此，得到如图9(B)所示那样的多层基板7。
根据本实施方式，即使第1基材11以及第2基材12在压制温度下软化，热固化性树脂膜35也不易软化。因此，可维持第1导体图案21和第 2导体图案22的绝缘性。
另外，在本实施方式中，通过上述热固化性树脂膜35的形成以及加热压制在第1导体图案21的表面包覆热固化性树脂膜35的工序对应于本实用新型涉及的“绝缘覆膜形成工序”。
《第8实施方式》
在第8实施方式中，示出具备氧化膜以外的绝缘覆膜的多层基板及其制造方法。
图10(A)是本实施方式涉及的多层基板8的多个基材的层叠压制前的阶段中的剖视图。图10(B)是层叠压制后的剖视图。
首先，如图10(A)所示，在由热塑性树脂构成的第1基材11形成第1导体图案21，在第2基材12形成第2导体图案22。例如，在LCP 片贴附铜箔，通过光刻对该铜箔进行图案形成。
接着，在第1基材11的上表面，在覆盖第1导体图案21的位置，印刷涂敷膏状的热固化性树脂，由此形成绝缘覆膜31。此外，在第2基材 12的上表面，在覆盖第2导体图案22的位置，印刷涂敷膏状的热固化性树脂，由此形成绝缘覆膜32。基于该热固化性树脂的绝缘覆膜31、32是以在比层叠体形成时的压制温度低的温度下热固化的热固化性树脂为主要成分的膜。例如是环氧粘接剂。
接下来，在各基材11、12的状态(在层叠前为单体的状态)下，使基于热固化性树脂的绝缘覆膜31、32在比层叠体形成时的压制温度低的温度下热固化。在该热固化性树脂的热固化开始温度例如为120℃以上的情况下，在120℃以上且小于加热压制温度的温度下进行加热，由此使绝缘覆膜31、32热固化。若该热固化性树脂热固化，则与各基材11、12、 13(热塑性树脂)相比高温下的流动性低。
然后，将各基材11、12、13进行层叠，例如在180℃以上且320℃以下的范围内的给定的温度(例如300℃)下进行加热压制。由此，得到如图10(B)所示那样的多层基板7。
根据本实施方式，即使在压制温度下第1基材11以及第2基材12软化，绝缘覆膜31、32也不易软化。因此，可维持第1导体图案21和第2 导体图案22的绝缘性。
此外，在层叠前的第1基材11的状态下，相邻的第1导体图案21成为经由绝缘覆膜31而相连的状态，同样地，在层叠前的第2基材12的状态下，相邻的第2导体图案22成为经由绝缘覆膜32而相连的状态。因此，可抑制伴随加热压制时的树脂流动的、各导体图案21、22的相邻的导体图案彼此的位置错开。
另外，除了印刷涂敷膏状的热固化性树脂以外，也可以通过将热固化性树脂薄膜贴附到基材11、12的给定位置，然后，使该热固化性树脂薄膜热固化，从而设为图10(A)所示的状态。根据该方法，与印刷涂敷膏状的热固化性树脂的情况相比，容易将绝缘覆膜的厚度形成得较薄，此外能够简单地形成覆膜。
《第9实施方式》
在第9实施方式中，示出通过印刷涂敷以外的方法来形成基于热固化性树脂的绝缘覆膜的多层基板的制造方法。
图11(A)是本实施方式涉及的多层基板9的多个基材的层叠压制前的阶段中的剖视图。图11(B)是层叠压制前的中途阶段的剖视图。图11 (C)是层叠压制后的剖视图。这些图是与第6实施方式中示出的图8(A)、图8(B)对应的位置处的剖视图。本实施方式的多层基板9如下这样来制造。
如图11(A)所示，在由热塑性树脂构成的第1基材11形成第1导体图案21，在第2基材12形成第2导体图案22，在第4基材14形成端子电极51、52。此外，在第2基材12形成固化前的过孔导体43。
如图11(B)所示，在第1基材11的表面贴附热固化性树脂膜35使得覆盖第1导体图案21。在热固化性树脂膜35中，在与过孔导体43对应的位置预先形成孔H。
热固化性树脂膜35是以热固化开始温度比压制温度低的热固化性树脂为主要成分的预浸料片。热固化性树脂例如是环氧树脂。该热固化性树脂膜35也可以使用在压制温度以上的温度下预先固化的热固化性树脂膜。
然后，通过加热压制，得到如图11(C)所示那样的多层基板9。
《其他实施方式》
在以上所示的各实施方式中，示出了与针对第2基材的第2导体图案的形成面相反的面(背面)和针对第1基材的第1导体图案的形成面(表面)对置的例子，但也可以层叠为与针对第2基材的第2导体图案的形成面相反的面(背面)和与针对第1基材的第1导体图案的形成面相反的面 (背面)对置。
在以上所示的各实施方式中，示出了第1基材和第2基材相接的例子，但也可以在第1基材和第2基材之间夹着未形成与第1导体图案接近的导体图案的其他基材。例如，针对第1基材的第1导体图案的形成面和针对第2基材的第2导体图案的形成面也可以夹着未形成上述导体图案的基材而层叠。
在以上所示的各实施方式中，示出了有意地减少了基材的层叠数的多层基板，但对于依次反复层叠了基材、绝缘覆膜、基材的构造当然也能够应用。例如，也可以将基材的总层叠数设为20层程度。
作为用于本实用新型的多层基板的热固化性树脂，除了上述环氧树脂以外也能够使用聚酰亚胺树脂。
在以上的各实施方式中，对一个单位的部件进行了图示，但是当然也可以在包含多个元件形成部的集合基板状态下进行各工序的处理(通过大尺寸工艺来制造)，最后分离为单片。
在图6所示的例子中，例示了线圈器件、电感器，但本实用新型的多层基板能够应用于天线、致动器、传感器等各种电子部件。此外，本实用新型的多层基板不限于芯片部件形状，包含作为其他的任意形状的部件而构成的部件。像这样，本实用新型能够在不脱离其主旨的范围内适当变更。
最后，上述的实施方式的说明在所有方面均为例示，而不是限制性的。对于本领域技术人员而言能够适当进行变形以及变更。例如，能够进行在不同的实施方式中示出的结构的部分置换或组合。本实用新型的范围不是由上述的实施方式示出，而是由权利要求书来示出。进而，在本实用新型的范围内，旨在包含与权利要求书均等的含义以及范围内的所有的变更。
符号说明
H…孔；
1～9…多层基板；
10…层叠体；
11…第1基材；
12…第2基材；
13…第3基材；
14…第4基材；
21…第1导体图案；
22…第2导体图案；
23…第3导体图案；
31、32、33…绝缘覆膜；
35…热固化性树脂膜；
41～46…过孔导体；
51、52…端子电极。

Claims (7)

1.一种多层基板，其特征在于，具备：
第1基材，由热塑性树脂构成；
第1导体图案，形成于所述第1基材的上表面；
第2基材，由热塑性树脂构成；
第2导体图案，形成于所述第2基材的上表面；和
绝缘覆膜，由在给定的压制温度下的流动性比所述第1基材以及所述第2基材低的材料构成，部分地配置在所述第1基材与所述第2基材之间并包覆所述第1导体图案，
所述第2基材与所述第1基材的上表面相接，所述第1导体图案和所述第2导体图案是在层叠方向上最接近的导体，
包含所述第1基材以及所述第2基材的多个基材被层叠并在所述压制温度下被热压接。
2.根据权利要求1所述的多层基板，其特征在于，
所述第1导体图案和所述第2导体图案在俯视下处于相互错开的位置。
3.根据权利要求1或2所述的多层基板，其特征在于，
所述第1导体图案和所述第2导体图案在俯视下部分地重叠。
4.根据权利要求1或2所述的多层基板，其特征在于，
所述第1导体图案以及所述第2导体图案是铜箔的图案。
5.根据权利要求4所述的多层基板，其特征在于，
所述绝缘覆膜是在所述铜箔的表面形成的氧化膜。
6.根据权利要求1或2所述的多层基板，其特征在于，
所述绝缘覆膜是在比所述压制温度低的温度下热固化的热固化性树脂的膜。
7.根据权利要求1或2所述的多层基板，其特征在于，
所述第1导体图案以及所述第2导体图案是在所述层叠的方向上具有卷绕轴的线圈图案。
CN201790001317.4U 2016-10-18 2017-09-22 多层基板 Active CN210075747U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016204674 2016-10-18
JP2016-204674 2016-10-18
PCT/JP2017/034271 WO2018074139A1 (ja) 2016-10-18 2017-09-22 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN210075747U true CN210075747U (zh) 2020-02-14

Family

ID=62019131

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001317.4U Active CN210075747U (zh) 2016-10-18 2017-09-22 多层基板

Country Status (4)

Country Link
US (1) US11456108B2 (zh)
JP (1) JP6562160B2 (zh)
CN (1) CN210075747U (zh)
WO (1) WO2018074139A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021025025A1 (ja) * 2019-08-08 2021-02-11 株式会社村田製作所 樹脂多層基板および樹脂多層基板の製造方法
JP7197018B2 (ja) * 2019-08-08 2022-12-27 株式会社村田製作所 多層基板及び多層基板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3141893B2 (ja) 1991-06-17 2001-03-07 株式会社東芝 平面インダクタ
US7038143B2 (en) * 2002-05-16 2006-05-02 Mitsubishi Denki Kabushiki Kaisha Wiring board, fabrication method of wiring board, and semiconductor device
JP3755657B2 (ja) * 2002-05-16 2006-03-15 三菱電機株式会社 配線基板及びその製造方法
JP2006310716A (ja) * 2005-03-31 2006-11-09 Tdk Corp 平面コイル素子
JP4877598B2 (ja) * 2006-12-27 2012-02-15 Ｔｄｋ株式会社 導体パターンの形成方法および電子部品
EP2214181B1 (en) * 2007-12-26 2016-04-13 Murata Manufacturing Co. Ltd. Laminated electronic component and electronic component module provided with the same
WO2013146568A1 (ja) * 2012-03-27 2013-10-03 株式会社村田製作所 電子部品
JP6000314B2 (ja) * 2013-10-22 2016-09-28 サムソン エレクトロ−メカニックス カンパニーリミテッド． チップ電子部品及びその製造方法
JP5757376B1 (ja) * 2013-11-28 2015-07-29 株式会社村田製作所 多層基板の製造方法、多層基板および電磁石
CN105510690B (zh) * 2014-09-22 2018-04-27 登丰微电子股份有限公司 过零电压检测电路及方法

Also Published As

Publication number Publication date
JP6562160B2 (ja) 2019-08-21
WO2018074139A1 (ja) 2018-04-26
US20190228900A1 (en) 2019-07-25
JPWO2018074139A1 (ja) 2019-06-24
US11456108B2 (en) 2022-09-27

Similar Documents

Publication Publication Date Title
JP6424453B2 (ja) 多層基板の製造方法および多層基板
TWI466146B (zh) 共模濾波器及其製造方法
CN210575405U (zh) 电子部件、振动板以及电子设备
JP2019016743A (ja) 多層基板
US20160165720A1 (en) Multilayer substrate manufacturing method and multilayer substrate
JP6705567B2 (ja) 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
JP6380716B1 (ja) 多層基板、多層基板の回路基板への実装構造、および多層基板の製造方法
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
CN210075747U (zh) 多层基板
US9980383B2 (en) Laminated circuit substrate
JP6648832B2 (ja) 多層基板およびその製造方法
JP6263167B2 (ja) 多層基板および多層基板の製造方法
WO2016117122A1 (ja) 配線板の製造方法、および配線板
US20170042033A1 (en) Component built-in multilayer board
JP4010919B2 (ja) インダクティブ素子の製造方法
CN210899888U (zh) 多层基板以及电子设备
WO2021025025A1 (ja) 樹脂多層基板および樹脂多層基板の製造方法
CN210157483U (zh) 多层基板
WO2021025024A1 (ja) 多層基板及び多層基板の製造方法
US20170223837A1 (en) Component built-in substrate and method for manufacturing component built-in substrate
JP5585035B2 (ja) 回路基板の製造方法
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
JP2004103756A (ja) コイル部品およびその製造方法
JP2016146370A (ja) 部品内蔵基板およびその製造方法
JP2007012667A (ja) 電気回路基板

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant