JP6263167B2 - 多層基板および多層基板の製造方法 - Google Patents

多層基板および多層基板の製造方法 Download PDF

Info

Publication number
JP6263167B2
JP6263167B2 JP2015509224A JP2015509224A JP6263167B2 JP 6263167 B2 JP6263167 B2 JP 6263167B2 JP 2015509224 A JP2015509224 A JP 2015509224A JP 2015509224 A JP2015509224 A JP 2015509224A JP 6263167 B2 JP6263167 B2 JP 6263167B2
Authority
JP
Japan
Prior art keywords
substrate
resin base
resin
base material
wiring pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015509224A
Other languages
English (en)
Other versions
JPWO2015033705A1 (ja
Inventor
邦明 用水
邦明 用水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015033705A1 publication Critical patent/JPWO2015033705A1/ja
Application granted granted Critical
Publication of JP6263167B2 publication Critical patent/JP6263167B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/03—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers with respect to the orientation of features
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/06—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • B32B27/08—Layered products comprising a layer of synthetic resin as the main or only constituent of a layer, which is next to another layer of the same or of a different material of synthetic resin
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/281—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyimides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/285—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polyethers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B27/00—Layered products comprising a layer of synthetic resin
    • B32B27/28—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42
    • B32B27/286—Layered products comprising a layer of synthetic resin comprising synthetic resins not wholly covered by any one of the sub-groups B32B27/30 - B32B27/42 comprising polysulphones; polysulfides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/02—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by a sequence of laminating steps, e.g. by adding new layers at consecutive laminating stations
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/06—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the heating method
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/10—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the pressing technique, e.g. using action of vacuum or fluid pressure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/14—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers
    • B32B37/16—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating
    • B32B37/18—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only
    • B32B37/182—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by the properties of the layers with all layers existing as coherent layers before laminating involving the assembly of discrete sheets or panels only one or more of the layers being plastic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1216—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by screen printing or stencil printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • H05K3/4694—Partitioned multilayer circuits having adjacent regions with different properties, e.g. by adding or inserting locally circuit layers having a higher circuit density
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2250/00—Layers arrangement
    • B32B2250/24—All layers being polymeric
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/10—Coating on the layer surface on synthetic resin layer or on natural or synthetic rubber layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2255/00—Coating on the layer surface
    • B32B2255/20—Inorganic coating
    • B32B2255/205—Metallic coating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • B32B2457/08—PCBs, i.e. printed circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0141—Liquid crystal polymer [LCP]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/0154—Polyimide
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Fluid Mechanics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、熱可塑性樹脂からなる複数の樹脂基材が積層された構造の多層基板とその製造方法とに関する。
従来、熱可塑性樹脂からなる複数の樹脂基材を積層し、加熱および加圧することで接合させた多層基板が知られている（例えば特許文献１参照）。
上記特許文献１の多層基板は、各樹脂基材に個別に配線パターンを形成してから積層し、接合させることで高周波回路を構成している。
特開２００４−３１１６２７号公報
特許文献１の多層基板は、平面視して全面にわたって樹脂基材が配置されている。すなわち、各層の樹脂基材は、平面視で多層基板の全域にわたって設けられており、多層基板の全域にわたって積層数および層間位置が揃っている。
また、従来、多層基板において、一部だけ他の部分よりも配線パターンを積層方向に密に設けたり、積層方向における配線パターンの位置を一部だけ異ならせたりしたいといった要望があった。
しかしながら、上記特許文献１に記載の従来の多層基板では、部分的に積層数や層間位置を異ならせることができず、積層数が最も多くなる部分に合わせて他の部分の樹脂基材の積層数や層間位置が必然的に決定されるので、設計の自由度が低いという問題点がある。具体的には、例えば、一部では配線パターンの対向間隔を小さくしてコンデンサの容量値を増大させ、他の部分では配線パターンの対向間隔を大きくして浮遊容量の発生を抑制したい場合に、積層数や層間位置を部分的に異ならせることができないので、それぞれの部分に対して最適な積層数や層間位置にすることができない。また、積層数が最も多く必要になる部分に合わせて他の部分の樹脂基材の積層数が決定されるので、他の部分では配線パターンの配置位置に対して必要以上に積層数が多くなってしまう場合がある。この際、異なる層に設けられる配線パターン同士を接続（層間接続）する必要がある場合には、ビア導体による接続箇所が必要以上に増え、層間接続の導通性が低下し易い。
そこで、本発明の目的は、設計の自由度が高い多層基板とその製造方法とを提供することにある。
本発明の多層基板は、同種の熱可塑性樹脂からなる複数の樹脂基材が積層された多層基板であって、前記複数の樹脂基材のうちの複数の第１樹脂基材により構成される第１基板と、前記複数の樹脂基材のうちの複数の第２樹脂基材により構成される第２基板と、を備え、前記第１基板および前記第２基板は、前記複数の樹脂基材の積層方向において互いに重なる位置で隣接して配置され、前記第１基板を構成する前記複数の第１樹脂基材の層間位置と、前記第２基板を構成する前記複数の第２樹脂基材の層間位置とは、前記積層方向において異なる位置に配置されていることを特徴とする。
このように、本発明の多層基板は、第１基板の層間位置と第２基板の層間位置とを積層方向において異なる位置に配置することによって、部分的に積層数や層間位置を異ならせることができるので、設計の自由度が高まる。これにより、例えば、一部の部分では配線パターンの対向間隔を小さくしてコンデンサの容量値を増大させ、他の部分では配線パターンの対向間隔を大きくして浮遊容量の発生を抑制したい場合でも、それぞれの部分を最適な積層数および層間位置にすることができる。また、一部だけ他の部分よりも配線パターンが積層方向に密に設けられる場合でも、他の部分において必要以上に積層数が多くなるのを抑制することができるので、異なる層に設けられる配線パターン同士を接続する必要がある場合に、ビア導体による接続箇所が必要以上に増えるのを抑制でき、その結果、層間接続の導通性が低下し易くなるのを抑制できる。
また、同種の熱可塑性樹脂からなる第１基板と第２基板とを隣接させて配置することによって、多層基板のうちの一部（第１基板）を他の部分（第２基板）とは別個に用意（例えば、購入や製造）して上記他の部分と容易に一体化させることが可能になる。これにより、例えば、多層基板の一部にだけ高い精度の基材（厚みや誘電率のばらつきが小さい高品質の基材）や、高い精度で配線パターン等を形成できるプロセス（例えばフォトリソグラフィ）が要求される場合であっても、その一部だけ高い要求精度を満たす基材やプロセスに変えることができ、その一部に合わせて他の部分で高い要求精度を満たす基材やプロセスを用いる必要がない。すなわち、高い精度が要求されない他の部分では、高精度が要求される一部に比べて低品質の基材や簡易なプロセスを用いることができるので、その分、製造コストの削減を図ることができる。例えば、個体毎に層間の距離が異なったり配線パターンの精度が異なったりすると、個体毎に配線パターン間の距離や対向面積等が変化して電気的特性がばらつくところ、本発明の構成によれば、電気的特性のばらつきを特に抑えたい部分にだけ、厚みのばらつきが少ない高品質の樹脂基材を用いたり、高精度のプロセスを用いて配線パターンを形成したりして、その一部で高い要求精度を満たしながら、基板全体の製造コストが増大するのを抑制できる。また、各樹脂基材は、同種の熱可塑性樹脂からなるので、加熱プレスを用いた簡単なプロセスで一体化でき、熱膨張係数差に起因する剥離や配線の断線が起こりにくく、材料物性が殆ど一様であるために設計が容易である。
また、本発明の多層基板は、第１基板を構成する複数の第１樹脂基材の積層数と、第２基板を構成する複数の第２樹脂基材のうち第１基板に隣接する第２樹脂基材の積層数と、が異なる態様とすることも可能である。
このように積層数を異ならせる場合、第１基板および第２基板のそれぞれで配線パターンに対して必要最小限の積層数にすることができるので、層間接続の箇所数を減らすことができる。また、例えば、積層数の多い部分でインダクタを形成すれば、インダクタの巻き数を容易に増やすことができる。
なお、第１基板を第２基板に内包させることで、第１基板をより強固に固定することもできる。また、多層基板の主面を凹凸のない平板状とすることができ、表面実装を容易に行うことができる。
また、本発明の多層基板は、第１基板および第２基板がビア導体を介して導通接合される態様も可能である。この場合、第２基板を構成するための複数の第２樹脂基材と第１基板とを熱プレスで接合すれば、第２樹脂基材内のビア導体（導電性ペースト）が金属化することにより、第１基板側の配線パターンと第２基板のビア導体との界面が強固に接合されるため、剥離が生じるのを抑制することができる。
さらに、本発明の多層基板のうち第１基板は、高周波フィルタ回路の少なくとも一部を構成してもよい。高周波回路を構成する箇所は、高い精度が求められることが多いところ、高周波フィルタ回路の少なくとも一部を構成する第１基板だけを、高い要求精度が満たされるように製造することができるので、多層基板全体として製造コストが増大することを防止しながら、高精度の高周波フィルタ回路を得ることができる。
なお、本発明の多層基板は、以下の（１）〜（４）に示す工程のように、まず第１樹脂基材を積層して熱プレスにより第１基板を製造し、その後第１基板と第２樹脂基材を隣接させて積層し、熱プレスすることにより製造される。
（１）複数の樹脂基材のうちの複数の第１樹脂基材を積層する第１積層工程
（２）複数の第１樹脂基材を積層させた状態で加熱および加圧して接合させることで第１基板を製造する第１加熱圧着工程
（３）複数の樹脂基材のうちの複数の第２樹脂基材の少なくとも１層を、複数の樹脂基材の積層方向において互いに重なる位置で第１基板に隣接させて積層する第２積層工程
（４）第１基板および複数の第２樹脂基材を隣接させて積層した状態で加熱および加圧して接合させることで第２基板を製造するとともに第１基板と第２基板とを接合する第２加熱圧着工程
なお、上述のように第１基板が高周波フィルタ回路の少なくとも一部を構成する場合は、第１基板の配線パターンを形成する第１配線パターン形成工程において相対的に精度の高いプロセス（例えばフォトリソグラフィ）を用いて、第２基板の配線パターンを形成する第２配線パターン形成工程において相対的に精度の低いプロセス（例えばスクリーン印刷）を用いることが好ましい。
この発明によれば、多層基板の設計の自由度を高めることができる。
多層基板の斜視図および側面断面図である。 第１基板の製造方法を示す図である。 第２樹脂基材を用意する工程を示す図である。 第１基板と第２樹脂基材を積層する工程を示す図である。 変形例１に係る多層基板の側面断面図である。 変形例２に係る多層基板の側面断面図である。 変形例３に係る多層基板の側面断面図である。 第１基板が高周波回路を構成する場合の多層基板の分解斜視図、側面断面図、および等価回路図である。 変形例４に係る多層基板の側面断面図である。
以下、本発明の実施形態に係る多層基板について説明する。図１（Ａ）は、多層基板１０の斜視図である。図１（Ｂ）は、図１（Ａ）中にＡ−Ａ’で示す位置での多層基板１０の側面断面図である。
多層基板１０は、第１基板１１、第２基板１２および端子部１５を備えている。実装用の端子部１５は、第２基板１２の下面（下側の主面）に配置されている。第２基板の主面は、第１基板の主面よりも広い面積を有し、平面視して一方向に長い直方体形状である。
第１基板１１は、樹脂基材１１１、樹脂基材１１２および樹脂基材１１３が積層されてなる。これら樹脂基材１１１、樹脂基材１１２および樹脂基材１１３が本発明の第１樹脂基材の一例である。第２基板１２は、樹脂基材１２１、樹脂基材１２２および樹脂基材１２３が積層されてなる。これら樹脂基材１２１、樹脂基材１２２および樹脂基材１２３が本発明の第２樹脂基材の一例である。
樹脂基材１１１、樹脂基材１１２および樹脂基材１１３は、同種の熱可塑性樹脂からなる。熱可塑性樹脂は、例えば液晶ポリマ樹脂とする。なお、液晶ポリマ樹脂以外の熱可塑性樹脂の種類としては、例えばＰＥＥＫ（ポリエーテルエーテルケトン）、ＰＥＩ（ポリエーテルイミド）、ＰＰＳ（ポニフェニレンスルファイド）、ＰＩ（ポリイミド）等があり、液晶ポリマ樹脂に代えてこれらを用いてもよい。
樹脂基材１２１、樹脂基材１２２および樹脂基材１２３も、同種の熱可塑性樹脂からなる。熱可塑性樹脂は、例えば液晶ポリマ樹脂とする。したがって、第１基板１１および第２基板１２は、同種の熱可塑性樹脂からなり、多層基板１０は、同種の熱可塑性樹脂からなる複数の樹脂基材が積層されてなる。
第１基板１１および第２基板１２は、樹脂基材の積層方向において互いに重なる位置で隣接して配置されている。この例では、第１基板１１のうち樹脂基材１１２および樹脂基材１１３と、第２基板１２のうち樹脂基材１２１とが隣接して配置されている。すなわち、第１基板１１は、第２基板１２の上面（上側の主面）を構成する樹脂基材１２１に形成された切り欠き部分（キャビティ部）にはめ込まれて樹脂基材１２２の上面に積まれ、第２基板１２に固定されている。
第１基板１１の樹脂基材１１１は、上面に配線パターン１１５が形成されている。樹脂基材１１２は、上面に配線パターン１１６が形成されている。樹脂基材１１３は、下面に配線パターン１１７が形成されている。
第２基板の樹脂基材１２１は、下面に配線パターン１２５が形成されている。樹脂基材１２２は、下面に配線パターン１２６が形成されている。樹脂基材１２３は、下面に配線パターン１２７が形成されている。配線パターン１２７は、端子部１５を接続するための電極である。
配線パターン１１７は、樹脂基材１２２に形成されているビア導体１３１を介して配線パターン１２６に接続されている。これにより第１基板１１と第２基板１２は、ビア導体１３１を介して導通接合される。
このような多層基板１０は、まず第１基板１１の各樹脂基材を積層して熱プレスにより製造し、その後第１基板１１と第２基板１２の各樹脂基材を隣接させて積層し、再度熱プレスすることにより製造される。
図２は、第１基板１１の製造方法を示す図である。第１基板１１の製造方法は、まず図２（Ａ）に示すように、樹脂基材を用意する工程からなる。樹脂基材は、片面全面に予め導体箔（例えば銅）が貼り付けられた状態の樹脂シートから、必要とする面積を切り出すことで用意される。この例では片面に銅箔１１７Ａが貼り付けられた樹脂基材１１３を用意する例を示す。
次に、銅箔１１７Ａをパターニングすることで、配線パターン１１７を形成する。この例では、配線パターンを形成するためのプロセスとして、フォトリソグラフィを用いる。すなわち、図２（Ｂ）に示すように、樹脂基材１１３の銅箔１１７Ａが貼り付けられた面全体にレジスト５１を塗布し、その後、配線パターンに対応するマスクを用いて露光を行い、図２（Ｃ）に示すように、現像により配線パターンに対応する部分以外のレジスト５１を除去する。そして、図２（Ｄ）に示すように、エッチングを行って配線パターンに対応する部分以外の銅箔１１７Ａを除去する。最後に、レジスト５１を除去し、配線パターン１１７を形成する。
同様の工程は、樹脂基材１１１および樹脂基材１１２においても行われ、それぞれ配線パターン１１５および配線パターン１１６が形成される。そして、図２（Ｆ）に示すように、樹脂基材１１１、樹脂基材１１２および樹脂基材１１３を積層する（本発明の第１積層工程の一例である）。なお、図２（Ａ）〜図２（Ｅ）では、説明のために配線パターン１１７が上面側に配置されている図を示したが、積層時には図２（Ｆ）に示すように配線パターン１１７が下面側に配置される。
最後に、図２（Ｇ）に示すように、加熱プレス機により加熱および加圧する（本発明の第１加熱圧着工程の一例である）。このようにして、各樹脂基材が仮圧着（仮接合）され、第１基板１１が製造される。なお、図示はしていないが、各樹脂基材の配線パターンは、ビア導体により導通されている。ビア導体は、図２（Ｇ）の加熱プレス時において、各樹脂基材の貫通孔（炭酸ガスレーザ等で樹脂基材のみを貫通したもの）に埋められた導電性ペーストが仮接合される。
そして、第１基板１１と第２基板１２の各樹脂基材を、樹脂基材の積層方向において互いに重なる位置で隣接させて積層し、熱プレスすることにより多層基板１０が製造される。
まず、図３を参照して、第２基板１２の樹脂基材を用意する工程について説明する。図３においては、樹脂基材１２２を用意する工程を示す。
図３（Ａ）に示すように、片面全面に予め導体箔（例えば銅）１２６Ａが貼り付けられた状態の樹脂シートから、必要とする面積を切り出した樹脂基材１２２を用意する。
次に、銅箔１２６Ａに所定の配線パターンを形成する。この例では、配線パターンを形成するためのプロセスとして、スクリーン印刷を用いる。すなわち、図３（Ｂ）に示すように、樹脂基材１２２のうち銅箔１２６Ａが貼り付けられた面において、配線パターンに対応する部分にレジスト５１を印刷する。
その後、図３（Ｃ）に示すように、エッチング等で配線パターンに対応する部分以外の銅箔１２６Ａを除去する。最後に、図３（Ｄ）に示すように、レジスト５１を除去し、配線パターン１２６を形成する。
同様の工程は、樹脂基材１２１および樹脂基材１２３においても行われ、それぞれ配線パターン１２５および配線パターン１２７が形成される。
なお、樹脂基材１２２は、図３（Ｅ）に示すように、炭酸ガスレーザ等で樹脂基材１２２の一部に貫通孔５３を形成し、その後、図３（Ｆ）に示すように、当該貫通孔５３に導電性ペースト１３１Ａを埋める。
そして、図４（Ａ）に示すように、樹脂基材１２１、樹脂基材１２２および樹脂基材１２３を積層する（本発明の第２積層工程の一例である）。ここで、第１基板１１は、樹脂基材１２１に形成された切り欠き部分（キャビティ部）にはめ込まれ、樹脂基材１２２の上面に積まれる。すなわち、第１基板１１は、樹脂基材１２１に隣接して配置されて積層される。第１基板１１は、キャビティ部にはめ込まれることにより、側面および底面で第２基板１２と接合されるため、接合強度が高くなる。また、キャビティ部の側面がガイドになるため、第１基板１１を配置する位置の精度が高くなる。
なお、図３（Ａ）〜図３（Ｆ）では、説明のために配線パターン１２６が上面側に配置されている図を示したが、積層時には図４（Ａ）に示すように配線パターン１２６が下面側に配置される。
第２基板１２を構成するための各樹脂基材および第１基板１１を積層した後、図４（Ｂ）に示すように、加熱プレス機により加熱および加圧する（本発明の第２加熱圧着工程の一例である）。このようにして、第２基板１２が製造されるとともに第１基板１１と第２基板１２とが強固に接合される。なお、樹脂基材１２３の下面に露出した配線パターン１２７には、はんだ等により端子部１５が実装される。
第１基板１１および第２基板１２は、同種の熱可塑性樹脂からなる樹脂基材同士を溶着させてなるため、第１基板１１と第２基板１２との隙間は、各樹脂基材が加熱プレス時に流入することにより埋められ、境界面が強固に接合されて一体化する。したがって、積層間で線膨脹係数の差に起因する応力や変形の発生を防ぐことができるので、各樹脂基材の層間や、第１基板１１および第２基板１２の界面で剥離が生じるのを抑制することができる。
また、第２基板１２を構成するための各樹脂基材と第１基板１１とを熱プレスするとき、樹脂基材１２２内の導電性ペースト１３１Ａが金属化することにより、第１基板１１の配線パターン１１７とビア導体１３１との界面が強固に接合され、剥離が生じるのを抑制することもできる。
以上のようにして製造された多層基板１０は、第１基板１１を構成する複数の第１樹脂基材の層間位置と第２基板１２を構成する複数の第２樹脂基材の層間位置とは、複数の樹脂基材の積層方向において異なるように配置されている。例えば、図４（Ｂ）に示すように、第１基板１１の樹脂基材１１２および樹脂基材１１３の層間８０の位置は、第２基板１２の樹脂基材１２１の積層方向のほぼ中間位置に存在し、第２基板１２における各樹脂基材の層間の位置とは異なる。
このように、多層基板１０は、部分的に層間の位置が異なる箇所が存在することになるため、設計の自由度が高まる。例えば、積層方向において異なる位置に配線が必要な箇所が一部にあった場合であっても、配線が不要な箇所まで全面（平面視で多層基板の全域）にわたって同じ樹脂基材を配置する必要がなくなる。
また、同種の熱可塑性樹脂からなる第１基板１１と第２基板１２とを隣接させて配置することによって、多層基板１０のうちの一部（第１基板１１）を他の部分（第２基板１２）とは別個に用意（例えば、購入や製造）して上記他の部分と容易に一体化させることができる。
これにより、一部に高い精度の基材（例えば厚みや誘電率のばらつきの少ない高品質の樹脂基材）を用いる必要がある場合であっても、多層基板全体で高い精度の基材を用いる必要がなくなる。さらに、上述のように、第１基板１１と第２基板１２とで、異なるプロセスを用いて配線パターンを形成することが可能となり、多層基板１０の中で、一部に高い精度のプロセス（例えばフォトリソグラフィ）を用いる必要がある場合であっても、多層基板１０の全体で高い精度のプロセスを用いる必要がなくなる。
すなわち、高い精度が要求されない他の部分では、高精度が要求される一部に比べて低品質の樹脂基材や簡易なプロセスを用いることができるので、その分、製造コストの削減を図ることができる。たとえば、個体毎に層間の距離が異なったり配線パターンの精度が異なったりすると、個体毎に配線パターン間の距離や対向面積等が変化して電気的特性がばらつくところ、多層基板１０では、電気的特性のばらつきを特に抑えたい第１基板１１にだけ、厚みのばらつきが少ない高品質の樹脂基材を用いたり、高精度のプロセスを用いて配線パターンを形成したりして、その一部で高い要求精度を満たしながら、多層基板１０全体の製造コストが増大するのを抑制できる。
また、例えば図４（Ｂ）において、配線パターン１１７と配線パターン１２５の厚みを変更することも可能であり、層間の位置が同じであっても、一部の配線の厚みを変更することができ、多様な配線構造を有する多層基板の製造も容易になる。
次に、多層基板１０の変形例について説明する。
図５（Ａ）は、変形例１に係る多層基板１０Ｂを製造する際の第２積層工程を示す図（分解断面図）であり、図５（Ｂ）は、多層基板１０Ｂの構造を示す側面断面図である。なお、図５（Ａ）および図５（Ｂ）において、図４（Ａ）および図４（Ｂ）に示した多層基板１０と同じ構成については同じ符号を付し、説明を省略する。
多層基板１０Ｂは、第２基板１２Ｂを構成するための各樹脂基材のうち、樹脂基材１２２の上面に配置される樹脂基材１５２と、第１基板１１と、を隣接させて積層し、さらにその上面に樹脂基材１５１を全面にわたって積層する。これにより、第１基板１１が第２基板１２Ｂに内包されることになる。この場合、熱プレス時には、第１基板１１と第２基板１２Ｂとの隙間に樹脂基材１５１の一部が流入するため、より境界面が強固に接合されることになる。また、多層基板１０Ｂの上面を凹凸のない平板状とすることができ、表面実装を容易に行うことができる。
次に、図６は、変形例２に係る多層基板１０Ｃの構造を示す側面断面図である。なお、図６においても、図４（Ｂ）に示した多層基板１０と同じ構成については同じ符号を付し、説明を省略する。
変形例２に係る多層基板１０Ｃは、第１基板１１を構成する樹脂基材の積層数と、第２基板１２Ｃのうち第１基板１１に隣接する樹脂基材（下面側から順に樹脂基材１５３、樹脂基材１５４および樹脂基材１５５）の積層数と、が同一になっている。ただし、第１基板１１を構成する各樹脂基材の厚みと、第２基板１２Ｃのうち第１基板１１に隣接する樹脂基材の厚みが異なるため、多層基板１０Ｃにおいても、第１基板１１を構成する第１樹脂基材と第２基板１２Ｃを構成する第２樹脂基材の層間の位置が異なるように配置されている。
このように、本発明の多層基板は、隣接する樹脂基材の積層数が同一であってもよいし、異なっていてもよい。積層数を異ならせる場合には、第１基板および第２基板のそれぞれで配線パターンに対して必要最小限の積層数にすることができるので、層間接続の箇所数を減らすことができる。また、積層数の多い部分でインダクタを形成すれば、インダクタの巻き数を容易に増やすことができる。また、積層数が同一であっても、第１基板と第２基板とで樹脂基材の厚みを異ならせることによって、第１基板と第２基板とで配線パターンの対向間隔を変えることができる。これにより、例えば、配線パターンの対向間隔が小さい部分でコンデンサを形成すれば、配線パターンの対向間隔が小さい分、対向面積を小さくすることができるので、平面視でより小さいスペースにコンデンサを形成することができる。一方、浮遊容量の発生を抑えたい箇所では、厚みの大きい樹脂基材を用いることにより配線パターンの対向間隔を大きくして、容易に浮遊容量の発生を抑制することができる。
次に、図７は、変形例３に係る多層基板１０Ｄの構造を示す側面断面図である。なお、図７においても、図４（Ｂ）に示した多層基板１０と同じ構成については同じ符号を付し、説明を省略する。
変形例３に係る多層基板１０Ｄは、第１基板１１Ｂを構成する樹脂基材の積層数が、第２基板１２Ｃのうち第１基板１１Ｂに隣接する樹脂基材（下面側から順に樹脂基材１５３、樹脂基材１５４および樹脂基材１５５）の積層数よりも少なくなっている。
ただし、この多層基板１０Ｄにおいても、第１基板１１Ｂを構成する第１樹脂基材と第２基板１２Ｃを構成する第２樹脂基材の層間の位置が異なるように配置されている。
このように、本発明の多層基板は、第１基板側の樹脂基材の積層数が少ない態様とすることも可能である。
次に、図８（Ａ）は、第１基板が高周波回路を構成する場合の多層基板の分解斜視図である。図８（Ｂ）は、側面断面図であり、図８（Ｃ）は、等価回路図である。
この例における多層基板１０Ｅは、第１基板１１Ｃ、第２基板１２Ｄおよび端子部１５を備えている。
第１基板１１Ｃは、高周波フィルタ回路の一部を構成している。第１基板１１Ｃは、下面側から順に樹脂基材１８１、樹脂基材１８２およびレジスト層１９１が積層されてなる。最上面は、レジスト層１９１ではなく樹脂基材であってもよい。第２基板１２Ｄは、樹脂基材１７２の上面に樹脂基材１７１および樹脂基材１７３が積層されてなる。樹脂基材１７１および樹脂基材１７３は、樹脂基材１７２の上面のうち、長手方向の端部に積層されている。
第１基板１１Ｃは、樹脂基材１７２の上面のうち、長手方向の中央に積層されている。端子部１５は、第２基板１２Ｄの上面のうち長手方向の端部付近に配置されている。
この例においても、まず第１基板１１Ｃの樹脂基材１８１および樹脂基材１８２を積層して熱プレスにより製造し、その後第２基板１２Ｄの樹脂基材１７２の上面において、第１基板１１Ｃ、樹脂基材１７１および樹脂基材１７３を隣接させて積層し、熱プレスすることにより多層基板１０Ｅを製造する。レジスト層１９１は、第１基板の製造時に形成しておいてもよいし、最後に形成してもよい。
そして、第１基板１１Ｃの樹脂基材１８１の上面には、図８（Ｃ）の等価回路図に示すインダクタＬ１用の配線パターン１８３Ａが形成されているとともに、コンデンサＣ１用の配線パターン１８３Ｂが形成されている。また、樹脂基材１８２の上面には、図８（Ｃ）の等価回路図に示すインダクタＬ２用の配線パターン１８４Ａが形成されているとともに、コンデンサＣ１用の配線パターン１８４Ｂが形成されている。また、第２基板１２Ｄの樹脂基材１７２の上面には、配線パターン１８５が形成され、樹脂基材１７１および樹脂基材１７３の上面には、配線パターン１８６が形成されている。これらの配線パターンがビア導体で導通接合されることにより、図８（Ｃ）の等価回路図に示すような高周波フィルタ回路が構成される。
このように多層基板の一部にインダクタやコンデンサ等の高周波回路を構成する場合、部品毎に層間の距離が異なったり、各樹脂基材に形成する配線パターンの面積が異なったりすると、部品毎にフィルタ回路としての特性が変化する。層間の距離のばらつきを抑えるためには、例えば厚みのばらつきが少ない高精度（高品質）の樹脂基材を用意する。配線パターンの面積のばらつきを抑えるためには、高精度のプロセス（例えばフォトリソグラフィ）を用いる。
この例では、第１基板１１Ｃに、厚みのばらつきが少ない高精度（高品質）の樹脂基材を用意し、高精度のプロセス（例えばフォトリソグラフィ）を用いる。第２基板１２Ｄには、厚みのばらつきが相対的に多い低精度（低品質）の樹脂基材を用意し、相対的に低精度のプロセス（例えばスクリーン印刷）を用いる。したがって、多層基板全体に厚みや誘電率のばらつきが少ない高品質の樹脂基材を用意したり、高精度のプロセスを用いたりする必要がなく、製造コストが増大することを防止することができる。
なお、上記実施形態では、第１基板と第２基板とで、異なる精度の基材やプロセスを用いる例を示したが、本発明はこれに限られない。本発明では、第１基板と第２基板とで、同じ精度の基材やプロセスを用いてもよい。
なお、本発明の多層基板は、一部だけ他の部分よりも配線パターンが積層方向に密に設けられる場合でも、他の部分において必要以上に積層数が多くなるのを抑制することができる。この点について、図９（Ａ）および図９（Ｂ）に示す変形例４に係る多層基板１０Ｆを参照して説明する。
図９（Ａ）は、変形例４に係る多層基板１０Ｆの分解断面図であり、図９（Ｂ）は、多層基板１０Ｆの側面断面図である。なお、図５（Ａ）および図５（Ｂ）に示した多層基板１０Ｂと同じ構成については同じ符号を付し、説明を省略する。多層基板１０Ｆは、樹脂基材１５１の下面に存在する配線パターン１２８と、樹脂基材１５２の上面に存在する配線パターン１２６とを接続する。図９（Ａ）および図９（Ｂ）に示すように、第１基板１１の上面側と下面側とに配置される配線パターンを接続する必要がある場合でも、多層基板１０Ｆでは、第１基板１１に隣接する第２基板１２Ｂの樹脂基材１５２の１層だけにビア導体１３１Ｂを形成して、当該ビア導体１３１Ｂと配線パターン１２８とを接続すればよい。したがって、本発明の多層基板は、ビア導体による接続箇所が必要以上に増えるのを抑制でき、その結果、層間接続の導通性が低下し易くなるのを抑制できる。
１０，１０Ｂ，１０Ｃ，１０Ｄ，１０Ｅ，１０Ｆ…多層基板
１１，１１Ｂ，１１Ｃ…第１基板
１２，１２Ｂ，１２Ｃ，１２Ｄ…第２基板
１５…端子部
１１１，１１２，１１３…樹脂基材
１１５，１１６，１１７…配線パターン
１２１，１２２，１２３…樹脂基材
１２５，１２６，１２７…配線パターン
１３１…ビア導体

Claims (7)

  1. 同種の熱可塑性樹脂からなる複数の樹脂基材が積層された多層基板であって、
    前記複数の樹脂基材のうちの複数の第１樹脂基材により構成される第１基板と、
    前記複数の樹脂基材のうちの複数の第２樹脂基材により構成される第２基板と、を備え、
    前記第１基板を構成する前記複数の第１樹脂基材のうち少なくとも１層および前記第２基板を構成する前記複数の第２樹脂基材のうち少なくとも１層は、互いに側面が隣接して配置され、
    前記第１基板を構成する前記複数の第１樹脂基材の層間位置と、前記第２基板を構成する前記複数の第２樹脂基材の層間位置とは、積層方向において異なる位置に配置され、
    前記第１基板の前記第１樹脂基材の側面および底面が前記第２基板の前記第２樹脂基材と溶着していることを特徴とする多層基板。
  2. 前記第１基板を構成する前記複数の第１樹脂基材の積層数と、前記第２基板を構成する前記複数の第２樹脂基材のうち前記第１基板に隣接する第２樹脂基材の積層数と、が異なることを特徴とする請求項１に記載の多層基板。
  3. 前記第１基板は、前記第２基板に内包されていることを特徴とする請求項１または請求項２に記載の多層基板。
  4. 前記第１基板および前記第２基板は、ビア導体を介して導通接合されていることを特徴とする請求項１乃至請求項３のいずれかに記載の多層基板。
  5. 前記第１基板は、高周波フィルタ回路の少なくとも一部を構成することを特徴とする請求項１乃至請求項４のいずれかに記載の多層基板。
  6. 同種の熱可塑性樹脂からなる複数の樹脂基材が積層された多層基板の製造方法であって、
    前記複数の樹脂基材のうちの複数の第１樹脂基材を積層する第１積層工程と、
    前記複数の第１樹脂基材を積層させた状態で加熱および加圧して接合させることで第１基板を製造する第１加熱圧着工程と、
    前記複数の樹脂基材のうちの複数の第２樹脂基材の少なくとも１層の側面を、前記第１基板を構成する前記複数の第１樹脂基材のうち少なくとも１層の側面に隣接させて積層する第２積層工程と、
    前記第１基板を構成する前記複数の第１樹脂基材のうち少なくとも１層の側面および前記複数の第２樹脂基材のうち少なくとも１層の側面を隣接させて積層した状態で加熱および加圧して接合させることで第２基板を製造するとともに前記第１基板と前記第２基板とを接合させ、前記第１基板の前記第１樹脂基材の側面および底面を前記第２基板の前記第２樹脂基材と溶着させる第２加熱圧着工程と、
    を備えたことを特徴とする多層基板の製造方法。
  7. 前記第１基板の配線パターンを形成する第１配線パターン形成工程と、
    前記第２基板の配線パターンを形成する第２配線パターン形成工程と、
    を備え、
    前記第１配線パターン形成工程と前記第２配線パターン形成工程は、それぞれ異なるプロセスで形成されていることを特徴とする請求項６に記載の多層基板の製造方法。
JP2015509224A 2013-09-06 2014-07-30 多層基板および多層基板の製造方法 Active JP6263167B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013184664 2013-09-06
JP2013184664 2013-09-06
PCT/JP2014/070005 WO2015033705A1 (ja) 2013-09-06 2014-07-30 多層基板および多層基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2015033705A1 JPWO2015033705A1 (ja) 2017-03-02
JP6263167B2 true JP6263167B2 (ja) 2018-01-17

Family

ID=52628190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015509224A Active JP6263167B2 (ja) 2013-09-06 2014-07-30 多層基板および多層基板の製造方法

Country Status (4)

Country Link
US (1) US10285269B2 (ja)
JP (1) JP6263167B2 (ja)
CN (1) CN205213161U (ja)
WO (1) WO2015033705A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108281739B (zh) * 2018-03-27 2020-05-22 深圳市华扬通信技术有限公司 一种微带滤波器
KR102576638B1 (ko) 2018-07-02 2023-09-11 삼성전자주식회사 유전 손실이 다른 복수의 유전체들을 갖는 절연층을 포함하는 회로 기판, 및 이를 포함하는 전자 장치
CN109556547A (zh) * 2018-11-22 2019-04-02 中国航空工业集团公司北京航空精密机械研究所 一种用于测量机的复合导轨结构及其制备方法
KR102387562B1 (ko) * 2020-06-01 2022-04-15 동의대학교 산학협력단 디지털 콘덴서가 장착된 다중 웨이퍼의 결합구조 및 제조방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0435092A (ja) * 1990-05-31 1992-02-05 Toshiba Corp 多層配線基板およびその製造方法
JP4023285B2 (ja) 2002-10-24 2007-12-19 ソニー株式会社 光・電気配線混載ハイブリッド回路基板及びその製造方法並びに光・電気配線混載ハイブリッド回路モジュール及びその製造方法
US20060180344A1 (en) * 2003-01-20 2006-08-17 Shoji Ito Multilayer printed wiring board and process for producing the same
JP4029759B2 (ja) 2003-04-04 2008-01-09 株式会社デンソー 多層回路基板およびその製造方法
WO2009141928A1 (ja) * 2008-05-19 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
JP2009289805A (ja) * 2008-05-27 2009-12-10 Kyocera Corp 部品内蔵基板
AT13232U1 (de) * 2011-12-28 2013-08-15 Austria Tech & System Tech Verfahren zum herstellen einer aus wenigstens zwei leiterplattenbereichen bestehenden leiterplatte sowie leiterplatte
JP5618029B2 (ja) * 2012-05-09 2014-11-05 株式会社村田製作所 樹脂多層基板およびその製造方法

Also Published As

Publication number Publication date
US10285269B2 (en) 2019-05-07
JPWO2015033705A1 (ja) 2017-03-02
US20150382464A1 (en) 2015-12-31
WO2015033705A1 (ja) 2015-03-12
CN205213161U (zh) 2016-05-04

Similar Documents

Publication Publication Date Title
JP6424453B2 (ja) 多層基板の製造方法および多層基板
JP6614246B2 (ja) キャパシタ内蔵多層配線基板及びその製造方法
US10051730B2 (en) Multilayer substrate manufacturing method and multilayer substrate
US9666374B2 (en) Capacitor component
JP6263167B2 (ja) 多層基板および多層基板の製造方法
JP5842859B2 (ja) 多層配線基板およびこれを備えるモジュール
JP4051989B2 (ja) 多層配線基板の製造方法
JP6648832B2 (ja) 多層基板およびその製造方法
JP2019021863A (ja) 多層基板
US11456108B2 (en) Multilayer board and manufacturing method thereof
JP6304376B2 (ja) 部品内蔵多層基板
JP5874697B2 (ja) 多層プリント基板およびその製造方法
JP4616016B2 (ja) 回路配線基板の製造方法
WO2011043382A1 (ja) 回路基板及びその製造方法
JP6268776B2 (ja) 多層基板の製造方法
JP6256629B2 (ja) 部品内蔵基板および部品内蔵基板の製造方法
CN211702527U (zh) 多层基板
WO2017159437A1 (ja) 回路基板およびその製造方法
JP5633256B2 (ja) 部品内蔵基板の製造方法
JP5418419B2 (ja) 積層回路基板
JP2001244580A (ja) 回路基板

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171215

R150 Certificate of patent or registration of utility model

Ref document number: 6263167

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150