JP6648832B2 - 多層基板およびその製造方法 - Google Patents
多層基板およびその製造方法 Download PDFInfo
- Publication number
- JP6648832B2 JP6648832B2 JP2018534338A JP2018534338A JP6648832B2 JP 6648832 B2 JP6648832 B2 JP 6648832B2 JP 2018534338 A JP2018534338 A JP 2018534338A JP 2018534338 A JP2018534338 A JP 2018534338A JP 6648832 B2 JP6648832 B2 JP 6648832B2
- Authority
- JP
- Japan
- Prior art keywords
- prepreg
- layer
- prepreg layer
- outermost
- insulating base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 37
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 239000004020 conductor Substances 0.000 claims description 70
- 239000000463 material Substances 0.000 claims description 30
- 238000010438 heat treatment Methods 0.000 claims description 12
- 238000010030 laminating Methods 0.000 claims description 6
- 238000003825 pressing Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 94
- 238000003475 lamination Methods 0.000 description 13
- 238000000034 method Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000002411 adverse Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- RNFJDJUURJAICM-UHFFFAOYSA-N 2,2,4,4,6,6-hexaphenoxy-1,3,5-triaza-2$l^{5},4$l^{5},6$l^{5}-triphosphacyclohexa-1,3,5-triene Chemical compound N=1P(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP(OC=2C=CC=CC=2)(OC=2C=CC=CC=2)=NP=1(OC=1C=CC=CC=1)OC1=CC=CC=C1 RNFJDJUURJAICM-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000003063 flame retardant Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/04—Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B15/00—Layered products comprising a layer of metal
- B32B15/20—Layered products comprising a layer of metal comprising aluminium or copper
-
- C—CHEMISTRY; METALLURGY
- C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
- C08J—WORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
- C08J5/00—Manufacture of articles or shaped materials containing macromolecular substances
- C08J5/24—Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/032—Organic insulating material consisting of one material
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0313—Organic insulating material
- H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
- H05K1/0373—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
- H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F27/00—Details of transformers or inductances, in general
- H01F27/28—Coils; Windings; Conductive connections
- H01F27/2804—Printed windings
- H01F2027/2809—Printed windings on stacked layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Materials Engineering (AREA)
- Health & Medical Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Medicinal Chemistry (AREA)
- Polymers & Plastics (AREA)
- Organic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
本発明は、導体パターンが形成された絶縁基材が積層されて構成される多層基板およびその製造方法に関する。
プリプレグの硬化物で形成された絶縁層を介して複数種の回路基板が積層された多層プリント配線板が特許文献１に示されている。この特許文献１には、プリプレグから形成される層毎の絶縁層の厚みがほぼ一定な多層プリント配線板を得るために、同一基材で樹脂量の異なる二種類以上のプリプレグを用いること、また、隣接する回路基板の間に介在させるプリプレグに関して、そのプリプレグが接触する回路基板の回路を埋めるために必要な樹脂量を考慮することが示されている。
特許文献１に示されているように、回路基板がプリプレグ層を介して積層された多層基板においては、プリプレグ層は回路形成基板（基材）よりも加熱加圧時に変形しやすい。そのため、多層基板製造時の一括積層時のプリプレグ層の厚み変動は制御し難い。
本発明の発明者等は、上記多層基板製造時の一括積層時に、積層体の表面付近で応力が加わりやすく、積層体の最外層のプリプレグ層が薄くなって、対向する導体パターン間で短絡が発生するおそれがあることを見出した。その例については、発明を実施するための形態の中で比較例として示す。
本発明の目的は、プリプレグ層の不均一な厚み変動による、導体パターン同士の短絡等の悪影響を抑制した多層基板およびその製造方法を提供することにある。
（１）本発明の多層基板の製造方法は、
４層以上の絶縁基材に導体パターンを形成する工程と、
前記絶縁基材を、プリプレグ層を介して前記導体パターン同士が対向し、かつ前記プリプレグ層を挟んで対向する前記導体パターンが前記絶縁基材および前記プリプレグ層の積層方向から見て同一位置で重なる部分を有する状態で一括積層して積層体を形成する工程と、
前記積層体を加熱加圧する工程と、
を備え、
前記加熱加圧前の状態で、前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みを、それ以外のプリプレグ層の厚みより厚くしておくことを特徴とする。
４層以上の絶縁基材に導体パターンを形成する工程と、
前記絶縁基材を、プリプレグ層を介して前記導体パターン同士が対向し、かつ前記プリプレグ層を挟んで対向する前記導体パターンが前記絶縁基材および前記プリプレグ層の積層方向から見て同一位置で重なる部分を有する状態で一括積層して積層体を形成する工程と、
前記積層体を加熱加圧する工程と、
を備え、
前記加熱加圧前の状態で、前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みを、それ以外のプリプレグ層の厚みより厚くしておくことを特徴とする。
上記製造方法によれば、積層体の加熱加圧時に最外層のプリプレグ層の厚みが薄くなり過ぎることがなく、導体パターン同士の短絡等が防止される。
（２）本発明の多層基板は、
４層以上の絶縁基材と、前記絶縁基材に形成された導体パターンと、前記絶縁基材同士の接合層である複数のプリプレグ層と、を有し、
前記導体パターンは、前記複数のプリプレグ層のうち最外層のプリプレグ層の両面に接する、前記絶縁基材の面に形成されていて、
前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みは、前記最外層以外のプリプレグ層である内層のプリプレグ層の厚みより厚く、
前記最外層のプリプレグ層の両面に接する前記導体パターンは、前記最外層のプリプレグ層を挟んで対向し、
前記内層のプリプレグ層の両面に接する前記導体パターンは、前記内層のプリプレグ層を挟んで対向し、
前記最外層のプリプレグ層を挟んで対向する導体パターンと、前記内層のプリプレグ層を挟んで対向する導体パターンとは、前記絶縁基材および前記プリプレグ層の積層方向から見て同一位置で重なる部分を有する、ことを特徴とする。
４層以上の絶縁基材と、前記絶縁基材に形成された導体パターンと、前記絶縁基材同士の接合層である複数のプリプレグ層と、を有し、
前記導体パターンは、前記複数のプリプレグ層のうち最外層のプリプレグ層の両面に接する、前記絶縁基材の面に形成されていて、
前記複数のプリプレグ層のうち、最外層のプリプレグ層の厚みは、前記最外層以外のプリプレグ層である内層のプリプレグ層の厚みより厚く、
前記最外層のプリプレグ層の両面に接する前記導体パターンは、前記最外層のプリプレグ層を挟んで対向し、
前記内層のプリプレグ層の両面に接する前記導体パターンは、前記内層のプリプレグ層を挟んで対向し、
前記最外層のプリプレグ層を挟んで対向する導体パターンと、前記内層のプリプレグ層を挟んで対向する導体パターンとは、前記絶縁基材および前記プリプレグ層の積層方向から見て同一位置で重なる部分を有する、ことを特徴とする。
上記構成により、最外層のプリプレグ層の厚みが薄くなり過ぎることがなく、導体パターン同士の短絡等が防止される。
また、この構造の多層基板においては、プリプレグ層の薄層化にともない、導体パターン同士が近接しやすいが、最外層のプリプレグ層の薄層化が効果的に回避されて、導体パターン同士の短絡等が防止される。
（３）前記プリプレグ層に接する前記導体パターンは、例えば前記絶縁基材および前記プリプレグ層の積層方向にコイル軸を有するコイルを構成する。これにより、導体パターン間の積層間隔が狭くなりやすいヘリカル状のコイルでありながら、導体パターン同士の短絡等が防止される。
（４）前記プリプレグ層の比誘電率は前記絶縁基材の比誘電率よりも小さいことが好ましい。このことにより、プリプレグ層の厚み変動によって導体パターンの積層間距離が変動しても、その導体パターンの積層間距離変動に対する、導体パターン間に生じる容量の変化は小さい。そのため、電気的特性のばらつきの少ない部品（多層基板）が得られる。
本発明によれば、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
《第１の実施形態》
図１は第１の実施形態に係る多層基板の積層前の断面図である。図２は、各絶縁基材に形成された導体パターンの平面図である。図３は本実施形態に係る多層基板１０１の断面図である。
図１は第１の実施形態に係る多層基板の積層前の断面図である。図２は、各絶縁基材に形成された導体パターンの平面図である。図３は本実施形態に係る多層基板１０１の断面図である。
多層基板１０１は、絶縁基材１１，１２，１３，１４と、プリプレグ層３１，３２，３３を有する。絶縁基材１１の下面には導体パターン２１Ｕａ，２１Ｕｂ、上面には導体パターン２１Ｔがそれぞれ形成されている。絶縁基材１２の下面には導体パターン２２Ｕ、上面には導体パターン２２Ｔがそれぞれ形成されている。絶縁基材１３の下面には導体パターン２３Ｕ、上面には導体パターン２３Ｔがそれぞれ形成されている。また、絶縁基材１４の下面には導体パターン２４Ｕが形成されている。
図２に表れているように、絶縁基材１１には、下面の導体パターン２１Ｕｂと上面の導体パターン２１Ｔとを層間接続するビアホールＶ１が形成されている。また、絶縁基材１２には、下面の導体パターン２２Ｕと上面の導体パターン２２Ｔとを層間接続するビアホールＶ３が形成されていて、絶縁基材１３には、下面の導体パターン２３Ｕと上面の導体パターン２３Ｔとを層間接続するビアホールＶ５が形成されている。
図２にはプリプレグ層を図示していないが、プリプレグ層３１にはビアホールＶ２、プリプレグ層３２にはビアホールＶ４、プリプレグ層３３にはビアホールＶ６がそれぞれ形成されている。また、絶縁基材１３，１２，１１、プリプレグ層３３，３２，３１にはビアホールＶ７がそれぞれ形成されている。
図１に表れているように、複数のプリプレグ層３１，３２，３３のうち最外層のプリプレグ層の両面に導体パターンが接する。この例では、最外層のプリプレグ層３１に導体パターン２１Ｔ，２２Ｕが接し、もう一つの最外層のプリプレグ層３３に導体パターン２３Ｔ，２４Ｕが接する。そして、複数のプリプレグ層３１，３２，３３のうち、最外層のプリプレグ層３１，３３の厚みは、それ以外のプリプレグ層３２の厚みより厚い。
本実施形態の多層基板１０１の製造方法は次のとおりである。
［導体パターン形成工程］
例えばＦＲ−４（Flame Retardant Type 4）タイプの絶縁基材１１，１２，１３，１４に例えばＣｕ箔を貼付し、このＣｕ箔をフォトリソグラフィによりパターンニングすることで導体パターンをそれぞれ形成する。また、絶縁基材１１，１２，１３にビアホールＶ１，Ｖ３，Ｖ５，Ｖ７を形成する。さらに、プリプレグ層３１，３２，３３にビアホールＶ２，Ｖ４，Ｖ６，Ｖ７を形成する。
例えばＦＲ−４（Flame Retardant Type 4）タイプの絶縁基材１１，１２，１３，１４に例えばＣｕ箔を貼付し、このＣｕ箔をフォトリソグラフィによりパターンニングすることで導体パターンをそれぞれ形成する。また、絶縁基材１１，１２，１３にビアホールＶ１，Ｖ３，Ｖ５，Ｖ７を形成する。さらに、プリプレグ層３１，３２，３３にビアホールＶ２，Ｖ４，Ｖ６，Ｖ７を形成する。
なお、図１、図２、図３では、一単位のコイル部について図示したが、実際には、複数の素子形成部を含む集合基板状態で各工程の処理がなされ（大判プロセスによって製造され）、最後に個片に分離される。
［積層工程］
図１に示すように、絶縁基材１１，１２，１３，１４を、プリプレグ層３１，３２，３３を介して導体パターン同士が対向する状態で積層して積層体を形成する。プリプレグ層３１，３２，３３は例えばフッ素樹脂を含む熱硬化性接着剤である。絶縁基材１１，１２，１３，１４の比誘電率が３．０以上４．０以下であるのに対し、プリプレグ層３１，３２，３３の比誘電率は２．０以上２．５以下、と低い。
図１に示すように、絶縁基材１１，１２，１３，１４を、プリプレグ層３１，３２，３３を介して導体パターン同士が対向する状態で積層して積層体を形成する。プリプレグ層３１，３２，３３は例えばフッ素樹脂を含む熱硬化性接着剤である。絶縁基材１１，１２，１３，１４の比誘電率が３．０以上４．０以下であるのに対し、プリプレグ層３１，３２，３３の比誘電率は２．０以上２．５以下、と低い。
［加熱加圧工程］
上記積層体を、例えば１５０℃以上３００℃未満の温度範囲で加熱し、４ＭＰａ以上１０ＭＰａ未満の圧力で加圧する。
上記積層体を、例えば１５０℃以上３００℃未満の温度範囲で加熱し、４ＭＰａ以上１０ＭＰａ未満の圧力で加圧する。
上記加熱加圧工程前の状態で、複数のプリプレグ層３１，３２，３３のうち、最外層のプリプレグ層３１，３３の厚みを、プリプレグ層３２の厚みより厚くしておく。このことにより、上記加熱加圧工程の後、図３に示すように、最外層のプリプレグ層３１，３３の厚みは、内層のプリプレグ層３２の厚みより薄くなることがなく、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
仮に、全てのプリプレグ層を予め厚くしておくと、多層基板の厚み寸法が大きくなってしまう。また、積層体全体が厚くなり、加熱加圧時の流動性が不必要に大きくなって、積層体内における導体パターンの位置のばらつきが大きくなってしまう。
上記絶縁基材１１の下面に形成された導体パターン２１Ｕａ，２１Ｕｂは端子電極であり、導体パターン２１Ｕｂ→ビアホールＶ１→導体パターン２１Ｔ→ビアホールＶ２→導体パターン２２Ｕ→ビアホールＶ３→導体パターン２２Ｔ→ビアホールＶ４→導体パターン２３Ｕ→ビアホールＶ５→導体パターン２３Ｔ→ビアホールＶ６→導体パターン２４Ｕ→ビアホールＶ７→導体パターン２１Ｕａの経路で１つの矩形ヘリカル状コイルが構成されている。
ここで、比較例の多層基板について、図６、図７（Ａ）、図７（Ｂ）を参照して示す。図６は比較例に係る多層基板の積層前の断面図である。図７（Ａ）、図７（Ｂ）は比較例に係る多層基板の断面図である。図１に示した本実施形態の多層基板とは異なり、加熱加圧前のプリプレグ層３１，３２，３３の厚み寸法は等しい。図６に示した絶縁基材１１，１２，１３，１４およびプリプレグ層３１，３２，３３を積層し、加熱加圧したとき、特に最外層のプリプレグが先に加熱され流動するので、プリプレグ層３１，３３の厚み寸法は条件によって変動しやすい。図７（Ａ）に示す例では導体パターン同士の短絡は生じていないが、図７（Ｂ）に示す例では、導体パターン２３Ｔと導体パターン２４Ｕとが短絡している。
このように、従来の多層基板およびその製造方法では、プリプレグ層の不均一な厚み変動によって、導体パターン間の積層方向の間隔がばらつきやすく、導体パターン同士の短絡等が生じるおそれがある。これに対し、本実施形態によれば、既に示したとおり、最外層のプリプレグ層３１，３３の厚みは、プリプレグ層３２の厚みより薄くなることがなく、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
本実施形態によれば、上記作用効果以外に次のような作用効果を奏する。導体パターン間の積層間隔が狭くなりやすいヘリカル状のコイルでありながら、すなわち、導体パターンの平面視での重なり部に応力集中が起こりやすい導体パターンを備えながら、導体パターン同士の短絡等が防止される。また、プリプレグ層３１，３２，３３の比誘電率は絶縁基材１１，１２，１３，１４の比誘電率よりも小さいので、プリプレグ層の厚み変動による導体パターンの積層間距離変動に対する、導体パターン間に生じる容量の変化は小さい。そのため、電気的特性のばらつきの少ない部品（多層基板）が得られる。また、各プリプレグ層の厚み寸法が均一化されやすく、導体パターンの積層間隔が均等になって、コイルのインダクタンス等のばらつきの少ない、安定した電気的特性が得られる。
《第２の実施形態》
第２の実施形態では、複数の絶縁基材と、それらに形成される導体パターンの構成が第１の実施形態とは異なる例を示す。
第２の実施形態では、複数の絶縁基材と、それらに形成される導体パターンの構成が第１の実施形態とは異なる例を示す。
図４は第２の実施形態に係る多層基板の積層前の断面図である。図５は本発明の実施形態に係る多層基板１０２の断面図である。
多層基板１０２は、絶縁基材１１，１２，１３，１４，１５と、プリプレグ層３１，３２，３３，３４を有する。絶縁基材１１の下面には導体パターン２１Ｕａ，２１Ｕｂ、上面には導体パターン２１Ｔがそれぞれ形成されている。絶縁基材１２の下面には導体パターン２２Ｕが形成されている。絶縁基材１３の下面には導体パターン２３Ｕ、上面には導体パターン２３Ｔがそれぞれ形成されている。絶縁基材１４の上面には導体パターン２４Ｔが形成されている。また、絶縁基材１５の下面には導体パターン２５Ｕが形成されている。
図５に表れているように、複数のプリプレグ層３１，３２，３３，３４のうち最外層のプリプレグ層３１，３４の両面に導体パターンが接する。この例では、最外層のプリプレグ層３１の両面に導体パターン２１Ｔ，２２Ｕが接し、もう一つの最外層のプリプレグ層３４の両面に導体パターン２４Ｔ，２５Ｕが接する。そして、複数のプリプレグ層３１，３２，３３，３４のうち、最外層のプリプレグ層３１，３４の厚みは、それ以外のプリプレグ層３２，３３の厚みより厚い。
本実施形態の場合も、第１の実施形態で示した［導体パターン形成工程］［積層工程］［加熱加圧工程］によって、図５に示した多層基板１０２が製造される。
上記加熱加圧工程によって最外層のプリプレグ層３１，３４の厚みは薄くなるが、図５に示すように、最外層のプリプレグ層３１，３４の厚みは、内層のプリプレグ層３２，３３の厚みより薄くなることがなく、プリプレグ層の不均一な厚み変動による悪影響が抑制された多層基板が得られる。
なお、本実施形態のように、片面にのみ導体パターンが接するプリプレグ層３２，３３は絶縁基材同士の接合に要する厚さがあればよく、両面に導体パターンが接する最外層のプリプレグ層３１，３４に比べて充分に薄くできる。
最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
Ｖ１〜Ｖ７…ビアホール
１１，１２，１３，１４，１５…絶縁基材
２１Ｔ，２２Ｕ，２２Ｔ，２３Ｕ，２３Ｔ，２４Ｕ，２４Ｔ，２５Ｕ…導体パターン
２１Ｕａ，２１Ｕｂ…導体パターン
３１，３２，３３，３４…プリプレグ層
１０１，１０２…多層基板
１１，１２，１３，１４，１５…絶縁基材
２１Ｔ，２２Ｕ，２２Ｔ，２３Ｕ，２３Ｔ，２４Ｕ，２４Ｔ，２５Ｕ…導体パターン
２１Ｕａ，２１Ｕｂ…導体パターン
３１，３２，３３，３４…プリプレグ層
１０１，１０２…多層基板
Claims (4)
- ４層以上の絶縁基材に導体パターンを形成する工程と、
プリプレグ層を介して前記導体パターン同士が対向する状態で、前記絶縁基材を一括積層して積層体を形成する工程と、
前記積層体を加熱加圧する工程と、
を備え、
前記プリプレグ層のうち最外層のプリプレグ層の両面に接する前記導体パターンは、前記絶縁基材および前記プリプレグ層の積層方向から見て同一位置で重なる部分を有し、
前記加熱加圧前の状態で、前記最外層のプリプレグ層の厚みを、前記最外層以外のプリプレグ層である内層のプリプレグ層の厚みより厚くしておくことを特徴とする多層基板の製造方法。 - ４層以上の絶縁基材と、前記絶縁基材に形成された導体パターンと、前記絶縁基材同士の接合層である複数のプリプレグ層と、を有し、
前記導体パターンは、前記複数のプリプレグ層のうち最外層のプリプレグ層の両面に接する、前記絶縁基材の面にそれぞれ形成されていて、
前記最外層のプリプレグ層の厚みは、前記最外層以外のプリプレグ層である内層のプリプレグ層の厚みより厚く、
前記最外層のプリプレグ層の両面に接する前記導体パターンは、前記絶縁基材および前記プリプレグ層の積層方向から見て同一位置で重なる部分を有する、
多層基板。 - 前記プリプレグ層に接する前記導体パターンは、前記絶縁基材および前記プリプレグ層の積層方向にコイル軸を有するコイルを構成する、請求項２に記載の多層基板。
- 前記プリプレグ層の比誘電率は前記絶縁基材の比誘電率よりも小さい、請求項２または３に記載の多層基板。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016160591 | 2016-08-18 | ||
| JP2016160591 | 2016-08-18 | ||
| PCT/JP2017/028207 WO2018034162A1 (ja) | 2016-08-18 | 2017-08-03 | 多層基板およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2018034162A1 JPWO2018034162A1 (ja) | 2019-01-10 |
| JP6648832B2 true JP6648832B2 (ja) | 2020-02-14 |
Family
ID=61197191
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018534338A Active JP6648832B2 (ja) | 2016-08-18 | 2017-08-03 | 多層基板およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11523521B2 (ja) |
| JP (1) | JP6648832B2 (ja) |
| CN (1) | CN209914236U (ja) |
| WO (1) | WO2018034162A1 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11799149B2 (en) | 2020-08-26 | 2023-10-24 | GM Global Technology Operations LLC | Energy storage assembly |
| CN114440051A (zh) * | 2020-11-04 | 2022-05-06 | 中国石油化工股份有限公司 | 一种玻璃钢管的电热修复方法 |
| US11581618B2 (en) | 2020-11-18 | 2023-02-14 | GM Global Technology Operations LLC | Thermomechanical fuses for heat propagation mitigation of electrochemical devices |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0832235A (ja) * | 1994-07-15 | 1996-02-02 | Toshiba Chem Corp | 多層プリント配線板の製造方法 |
| JPH09129448A (ja) * | 1995-10-30 | 1997-05-16 | Toshiba Corp | インダクタおよびその製造方法 |
| JPH09181447A (ja) * | 1995-12-22 | 1997-07-11 | Matsushita Electric Works Ltd | 多層積層板の製造方法 |
| JP2001212823A (ja) | 2000-01-31 | 2001-08-07 | Matsushita Electric Works Ltd | 多層プリント配線板及びその製造方法並びに積層板の製造方法 |
| JP2001250722A (ja) * | 2000-03-07 | 2001-09-14 | Tdk Corp | 高周波コイル |
| JP2002134320A (ja) * | 2000-10-24 | 2002-05-10 | Tdk Corp | 高信頼性高ｑ高周波コイル |
| JP2002217035A (ja) * | 2001-01-18 | 2002-08-02 | Tdk Corp | 積層電子部品 |
| JP3985633B2 (ja) | 2002-08-26 | 2007-10-03 | 株式会社日立製作所 | 低誘電正接絶縁材料を用いた高周波用電子部品 |
| US8787030B2 (en) | 2008-10-30 | 2014-07-22 | Sumitomo Electric Industries, Ltd. | Multilayer circuit board with resin bases and separators |
| JP5715237B2 (ja) | 2011-03-14 | 2015-05-07 | 株式会社村田製作所 | フレキシブル多層基板 |
| WO2013146568A1 (ja) * | 2012-03-27 | 2013-10-03 | 株式会社村田製作所 | 電子部品 |
-
2017
- 2017-08-03 JP JP2018534338A patent/JP6648832B2/ja active Active
- 2017-08-03 CN CN201790001030.1U patent/CN209914236U/zh active Active
- 2017-08-03 WO PCT/JP2017/028207 patent/WO2018034162A1/ja active Application Filing
-
2019
- 2019-01-25 US US16/257,148 patent/US11523521B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JPWO2018034162A1 (ja) | 2019-01-10 |
| CN209914236U (zh) | 2020-01-07 |
| US20190159347A1 (en) | 2019-05-23 |
| WO2018034162A1 (ja) | 2018-02-22 |
| US11523521B2 (en) | 2022-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015201606A (ja) | 多層基板の製造方法および多層基板 | |
| JP6648832B2 (ja) | 多層基板およびその製造方法 | |
| US9265146B2 (en) | Method for manufacturing a multi-layer circuit board | |
| CN104427754A (zh) | 刚柔性pcb以及制造刚柔性pcb的方法 | |
| WO2015005029A1 (ja) | 樹脂多層基板、および樹脂多層基板の製造方法 | |
| US8921703B2 (en) | Circuit board, structural unit thereof and manufacturing method thereof | |
| JP6263167B2 (ja) | 多層基板および多層基板の製造方法 | |
| US11456108B2 (en) | Multilayer board and manufacturing method thereof | |
| US20170042033A1 (en) | Component built-in multilayer board | |
| JP6536751B2 (ja) | 積層コイルおよびその製造方法 | |
| WO2018079479A1 (ja) | 多層基板およびその製造方法 | |
| JP2006261586A (ja) | コイル部品の製造方法 | |
| CN108550531B (zh) | 封装基板的制造方法 | |
| JP5874697B2 (ja) | 多層プリント基板およびその製造方法 | |
| CN111836469A (zh) | 电路基板制备方法及电路基板 | |
| JP2008311553A (ja) | 複合多層プリント配線板の製造方法 | |
| WO2021025024A1 (ja) | 多層基板及び多層基板の製造方法 | |
| CN211702527U (zh) | 多层基板 | |
| CN108682630B (zh) | 封装基板的制造方法 | |
| JP5585035B2 (ja) | 回路基板の製造方法 | |
| KR102008380B1 (ko) | 다이얼 스위치용 인쇄회로기판의 제조방법 | |
| JP4802575B2 (ja) | 電気回路基板 | |
| TWI440416B (zh) | 具有線圈結構環繞埋入元件之多層電路板及其製造方法 | |
| JP2007299849A (ja) | 配線基板の製造方法 | |
| TWI405524B (zh) | 線路板及其製作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180910 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180910 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190625 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190816 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191217 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191230 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6648832 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |