JP3985633B2 - 低誘電正接絶縁材料を用いた高周波用電子部品 - Google Patents

低誘電正接絶縁材料を用いた高周波用電子部品 Download PDF

Info

Publication number
JP3985633B2
JP3985633B2 JP2002244520A JP2002244520A JP3985633B2 JP 3985633 B2 JP3985633 B2 JP 3985633B2 JP 2002244520 A JP2002244520 A JP 2002244520A JP 2002244520 A JP2002244520 A JP 2002244520A JP 3985633 B2 JP3985633 B2 JP 3985633B2
Authority
JP
Japan
Prior art keywords
insulating layer
electronic component
dielectric constant
different
cross
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002244520A
Other languages
English (en)
Other versions
JP2004087639A (ja
Inventor
悟 天羽
晃 永井
真治 山田
敬郎 石川
昭雄 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2002244520A priority Critical patent/JP3985633B2/ja
Priority to TW092112441A priority patent/TW200404816A/zh
Priority to CNB03123626XA priority patent/CN1273544C/zh
Priority to US10/434,118 priority patent/US7193009B2/en
Priority to KR1020030059222A priority patent/KR100612782B1/ko
Publication of JP2004087639A publication Critical patent/JP2004087639A/ja
Application granted granted Critical
Publication of JP3985633B2 publication Critical patent/JP3985633B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08K—Use of inorganic or non-macromolecular organic substances as compounding ingredients
    • C08K3/00—Use of inorganic substances as compounding ingredients
    • C08K3/01—Use of inorganic substances as compounding ingredients characterized by their specific function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/44—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins
    • H01B3/441—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes vinyl resins; acrylic resins from alkenes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4673—Application methods or materials of intermediate insulating layers not specially adapted to any one of the previous methods of adding a circuit layer
    • H05K3/4676—Single layer compositions

Landscapes

  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Polymers & Plastics (AREA)
  • Medicinal Chemistry (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Compositions Of Macromolecular Compounds (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Formation Of Insulating Films (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、高周波信号に対応するための低誘電正接樹脂組成物を絶縁層とする高周波用電子部品に関する。
【０００２】
【従来の技術】
近年、ＰＨＳ,携帯電話等の情報通信機器の信号帯域,コンピューターのＣＰＵクロックタイムはＧＨｚ帯に達し、高周波数化が進行している。電機信号の誘電損失は、回路を形成する絶縁層の比誘電率の平方根、誘電正接および電気信号の周波数の積に比例する。そのため使用される信号の周波数が高いほど誘電損失が大きくなる。誘電損失の増大は電気信号を減衰させて信号の信頼性を損なうので、これを抑制するために絶縁層には誘電率，誘電正接の小さな材料を選定する必要がある。材料の低誘電率，低誘電正接化には分子構造中の極性基の除去が有効であり、フッ素樹脂，硬化性ポリオレフィン，シアネートエステル系樹脂，硬化性ポリフェニレンオキサイド，アリル変性ポリフェニレンエーテル，ポリビニルベンジルエーテル樹脂，ジビニルベンゼンまたはジビニルナフタレンで変性したポリエーテルイミド等が提案されている。
【０００３】
ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるフッ素樹脂は、誘電率及び誘電正接が共に低く、高周波信号を扱う各種電気部品の絶縁層として使用されている。これに対して、有機溶媒に可溶で加工性が良い非フッ素系の低誘電率，低誘電正接樹脂も種々検討されてきた。例えば特開平８−２０８８５６号記載のポリブタジエン等のジエン系ポリマーをガラスクロスに含浸して過酸化物で硬化した例；特開平１０−１５８３３７号記載のノルボルネン系付加型重合体にエポキシ基を導入した環状ポリオレフィンの例；特開平１１−１２４４９１号記載のシアネートエステル，ジエン系ポリマー及びエポキシ樹脂を加熱してＢステージ化した例；特開平９−１１８７５９号記載のポリフェニレンオキサイド，ジエン系ポリマー及びトリアリルイソシアネートからなる変性樹脂の例；特開平９−２４６４２９号記載のアリル化ポリフェニレンエーテル及びトリアリルイソシアネート等からなる樹脂組成物の例；特開平５−１５６１５９号記載のポリエーテルイミドとスチレン，ジビニルベンゼン又はジビニルナフタレンとをアロイ化した例；特開平５−７８５５２号，特開２００１−２４７７３３号記載のビニルベンジルエーテル基を有する熱硬化性樹脂と各種添加剤からなる樹脂組成物の例など多数挙げられる。これらの低誘電率，低誘電正接樹脂組成物は、はんだリフロー，金ワイヤボンディング等の電気部品製造工程に耐える必要があることから、いずれも熱硬化性樹脂として設計されている。
【０００４】
低誘電率，低誘電正接樹脂組成物を用いた絶縁層には高周波信号の誘電損失を低減するほか、高速伝送，高特性インピーダンスが得られるといった特徴がある。
【０００５】
一方、高周波回路の絶縁層には、遅延回路の形成，低インピーダンス回路における配線基板のインピーダンス整合，配線パターンの細密化，基板自身にコンデンサを内蔵した複合回路化等の要求があり、絶縁層の高誘電率化が要求される場合がある。そのため、例えば特開２０００−９１７１７号記載のような高誘電率で低誘電正接な絶縁層を用いた電子部品の例；特開２００１−２４７７３３号，特開２００１−３４５２１２号記載の高誘電率層と低誘電率層を複合化した電子部品の例が提案されている。高誘電率かつ低誘電正接な絶縁層は、前述の低誘電率，低誘電正接絶縁層にセラミック粉，絶縁処理を施した金属粉等の高誘電体絶縁材料を分散させることによって形成されている。
【０００６】
【発明が解決しようとする課題】
前述のように高周波用電子部品では、その絶縁層の誘電率は形成する回路の性質によってコントロールする必要がある。しかし、誘電損失の低減を図るために絶縁層の低誘電正接化はいずれの場合も必須の事項である。
【０００７】
本発明の目的は、従来の絶縁材料に比べて優れた誘電特性を有する多官能スチレン化合物を含有する低誘電正接樹脂組成物の架橋構造体を絶縁層に用いた誘電損失の小さな高周波用電子部品を提供することにある。
【０００８】
【課題を解決するための手段】
上記目的は、下記の本発明によって達成される。
【０００９】
本発明の高周波用電子部品は、０.３ 〜１００ＧＨｚの電気信号を伝送する導体配線と熱硬化性樹脂組成物の硬化物である絶縁層とを有し、絶縁層が下記一般式（Ｉ）で表される架橋成分を含有する樹脂組成物を用いて絶縁層を形成したことを特徴とする。これにより、従来の熱硬化性樹脂から形成された絶縁層よりも低誘電正接な絶縁層が得られ、従来の高周波用電子部品よりも誘電損失が小さな高効率の高周波用電子部品が得られる。
【００１０】
【化１】
Figure 0003985633
【００１１】
（式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
本発明は基本的には上記一般式（Ｉ）で表される低誘電率，低誘電正接な多官能スチレン化合物の架橋構造体を高周波用電気部品の絶縁層に適用することによって達成される。その硬化物は１ＧＨｚにおける誘電率が約２.６ 未満、誘電正接が０.００２５ 未満であり、従来材に比べて極めて低い誘電正接を有する。これは本発明の多官能スチレン化合物がエーテル基，カルボニル基，アミノ基といった極性基を構造中に含んでいないことに起因する。従来材の一例では同様の効果を得るためにジビニルベンゼンを架橋成分として使用することが検討されているが、ジビニルベンゼンは揮発性を有するため、樹脂組成物の乾燥，硬化工程で揮発してしまい硬化物の特性コントロールが難しいという問題を有していた。
【００１２】
更に本発明では多官能スチレン化合物に誘電率の異なる有機，無機の絶縁体をブレンドすることによって、誘電正接の著しい増大を抑制しつつ、絶縁層の誘電率をコントロールできる。これにより高速伝送，小型化等の特性を付与した高周波用電気部品の製造が可能となる。
【００１３】
【発明の実施の形態】
以下、本発明について詳細に説明する。本発明の電子部品は０.３ 〜１００
ＧＨｚの電気信号を伝送する導体配線と一般式（Ｉ）で表される架橋成分の架橋構造体を含有する絶縁層とから形成される高周波用電気部品である。架橋成分として極性基を含ない多官能スチレン化合物を用いることによって極めて低い誘電率と誘電正接を有する絶縁層が形成できる。本架橋成分は揮発性を有していないため、ジビニルベンゼンのように揮発による絶縁層の特性のばらつきが生じず、これによって高周波用電子部品の低誘電損失性が安定して得られる。架橋成分の重量平均分子量（ＧＰＣ，スチレン換算値）は１０００以下であることが好ましい。これにより架橋成分の溶融温度の低温化，成型時の流動性の向上，硬化温度の低温化，種々のポリマー，モノマー，充填材との相溶性の向上等の特性が改善され、加工性に富んだ低誘電正接樹脂組成物となる。これにより種々の形態の高周波用電気部品の製造が容易となる。架橋成分の好ましい例としては、１，２−ビス（ｐ−ビニルフェニル）エタン、１，２−ビス（ｍ−ビニルフェニル）エタン、１−（ｐ−ビニルフェニル）−２−（ｍ−ビニルフェニル）エタン、１，４−ビス（ｐ−ビニルフェニルエチル）ベンゼン、１，４−ビス（ｍ−ビニルフェニルエチル）ベンゼン、１，３−ビス（ｐ−ビニルフェニルエチル）ベンゼン、１，３−ビス（ｍ−ビニルフェニルエチル）ベンゼン、１−（ｐ−ビニルフェニルエチル）−３−（ｍ−ビニルフェニルエチル）ベンゼン、ビスビニルフェニルメタン、１，６−（ビスビニルフェニル）ヘキサン及び側鎖にビニル基を有するジニルベンゼン重合体（オリゴマー）等が挙げられる。
【００１４】
前述の多官能スチレン化合物の架橋体は極めて低い誘電正接を有しており、不純物の含有量にもよるが、１ＧＨｚにおける誘電正接の値は０.０００５ 〜
０.００２５ である。これにより、本発明の高周波用電子部品の絶縁層は添加する他の成分の影響を受けて誘電正接の値は変動するものの、１ＧＨｚにおける誘電正接の値を０.０００５〜０.００２５と極めて低い値に調整できる。
【００１５】
本発明では絶縁層に高分子量体を分散させることによって、絶縁層に強度，伸び，導体配線への接着力，フィルム形成能を付与することができる。これによって多層配線板の作成に必要なプリプレグ，導体箔とプリプレグを積層して硬化した導体箔付き積層板（以下、積層板と略す）の作製が可能となるほか、薄膜形成プロセスによる高密度多層配線基板の作成も可能となる。前記高分子量体は分子量が５０００以上であることが好ましく、より好ましくは１００００〜100000、更に好ましくは１５０００〜６００００であることが好ましい。分子量が小さい場合は、機械強度の改善が不十分になる場合があり、分子量が大きすぎる場合は樹脂組成物をワニス化した際に粘度が高くなり、混合攪拌，成膜が困難になる。高分子量体の例としては、ブタジエン，イソプレン，スチレン，エチルスチレン，ジビニルベンゼン，Ｎ−ビニルフェニルマレイミド，アクリル酸エステル，アクリロニトリルから選ばれるモノマーの単独或いは共重合体，置換基を有していてもよいポリフェニレンオキサイド，環状ポリオレフィン，ポリシロキサン，ポリエーテルイミド等が挙げられる。中でもポリフェニレンオキサイド，環状ポリオレフィンは高強度で誘電正接性が低いので好ましい。
【００１６】
本発明は前記架橋成分に誘電率が異なる種々の絶縁材料を分散した絶縁層を有する高周波用電気部品を包含する。このような構成にすることによって、絶縁層の誘電正接の増加を抑制しつつ、誘電率を容易に調整することができる。本発明の樹脂組成物ではブレンドする高分子量体の種類，添加量にて１ＧＨｚにおける誘電率を２.３〜３.０程度の範囲で調整することができる。更に絶縁層に１GHzにおける誘電率が１.０〜２.２の低誘電率絶縁体を分散した高周波用電気部品では、絶縁層の誘電率を１.５〜２.２程度に調整することが可能である。絶縁層の誘電率を低減することにより、電気信号の一層の高速伝送が可能となる。これは電気信号の伝送速度が誘電率の平方根の逆数と比例関係にあるためであり、絶縁層の誘電率が低いほど伝送速度は高くなる。前記、低誘電率絶縁体としては低誘電率樹脂粒子，中空樹脂粒子，中空ガラスバルーン，空隙(空気)が好ましく、その粒子サイズは絶縁層の強度，絶縁信頼性の観点から、平均粒径０.２ 〜１００μｍ、より好ましくは０.２ 〜６０μｍであることが好ましい。低誘電率樹脂粒子の例としてはポリテトラフルオロエチレン粒子，ポリスチレン−ジビニルベンゼン架橋粒子等が挙げられ、中空粒子としては中空スチレン−ジビニルベンゼン架橋粒子，シリカバルーン，ガラスバルーン，シラスバルーン等が挙げられる。低誘電率絶縁層は高速伝送性が要求される半導体装置の封止樹脂及びチップ間を電気的に接続するＭＣＭ基板等の配線，高周波用チップインダクタ等の回路の形成に適している。
【００１７】
一方、本発明では絶縁層中に１ＧＨｚにおける誘電率が３.０ 〜１００００の高誘電率絶縁体を分散することによって誘電正接の増大を抑制しつつ、誘電率が３.１ 〜２０の高誘電率絶縁層を有する高周波用電気部品を作成することができる。絶縁層の誘電率を高くすることによって回路の小型化，コンデンサの高容量化が可能となり高周波用電気部品の小型化等に寄与できる。高誘電率，低誘電正接絶縁層はキャパシタ，共振回路用インダクタ，フィルター，アンテナ等の形成に適している。本発明に用いる高誘電率絶縁体としては、セラミック粒子または絶縁処理施した金属粒子が挙げられる。具体的には、シリカ，アルミナ，ジルコニア，セラミックス粒子；例えばＭｇＳｉＯ4，Ａｌ2Ｏ3，ＭｇＴｉＯ3，ZnTiO3，ＺｎＴｉＯ4，ＴｉＯ2，ＣａＴｉＯ3,ＳｒＴｉＯ3,ＳｒＺｒＯ3,ＢａＴｉ2Ｏ5，ＢａＴｉ4Ｏ9，Ｂａ2Ｔｉ9Ｏ20，Ｂａ(Ｔｉ，Ｓｎ)9Ｏ20，ＺｒＴｉＯ4，(Ｚｒ，Ｓｎ)ＴｉＯ4，ＢａＮｄ2Ｔｉ5Ｏ14，ＢａＳｍＴｉＯ14，Ｂｉ2Ｏ3−ＢａＯ−Ｎｄ2Ｏ3−ＴｉＯ2系,Ｌａ2Ｔｉ2Ｏ7,ＢａＴｉＯ3,Ｂａ(Ｔｉ,Ｚｒ)Ｏ3系，(Ｂａ，Ｓｒ)ＴｉＯ3 系等の高誘電率絶縁体を挙げることができ、同様に絶縁処理を施した金属微粒子；例えば金，銀，パラジウム，銅，ニッケル，鉄，コバルト，亜鉛，Ｍｎ−Ｍｇ−Ｚｎ系，Ｎｉ−Ｚｎ系，Ｍｎ−Ｚｎ系，カーボニル鉄，Ｆｅ−Ｓｉ系，Ｆｅ−Ａｌ−Ｓｉ系，Ｆｅ−Ｎｉ系等を挙げることができる。高誘電率絶縁体の粒子は破砕，造粒法または熱分解性金属化合物を噴霧，熱処理して金属微粒子を製造する噴霧熱分解法（特公昭６３−３１５２２号，特開平６−１７２８０２号，特開平６−２７９８１６号）等で作製される。噴霧熱分解法では出発材料である金属化合物、例えばカルボン酸塩，リン酸塩，硫酸塩等と、形成された金属と反応してセラッミク化するホウ酸，珪酸，リン酸あるいは、酸化後にセラミック化する各種金属塩を混合して噴霧熱分解処理することによって表面に絶縁層を有する金属粒子を形成することができる。高誘電率絶縁体の平均粒径は０.２ 〜１００μｍ程度が好ましく、絶縁層の強度，絶縁信頼性の観点から、平均粒径０.２ 〜６０μｍが一層好ましい。粒径が小さくなると樹脂組成物の混練が困難となり、大きすぎると分散が不均一となり、絶縁破壊の起点となり、絶縁信頼性の低下を招く場合がある。高誘電率粒子の形状は、球形，破砕，ウイスカ状のいずれでもよい。
【００１８】
前記、低誘電率絶縁体または高誘電率絶縁体の含有量は架橋成分と高分子量成分と低誘電率絶縁体または高誘電率絶縁体の総量に対して１０〜８０容量％であることが好ましく、より好ましくは１０〜６５容量％である。これ以下では誘電率の調整が困難となり、これ以上では絶縁層の絶縁信頼性の低下，加工性の低下を生じる場合がある。前述の範囲内で所望の誘電率に調整することができる。
【００１９】
更に本発明ではＨガラス，Ｅガラス，ＮＥガラス，Ｄガラス等の各種ガラス繊維を編んだガラスクロスやアラミド不織布，ＬＰＣ不織布等の各種不織布に前記低誘電正接樹脂組成物を含浸して、それを硬化して絶縁層を形成しても良い。ガラスクロス，不織布は絶縁層の誘電率の調整に寄与するほか、絶縁層の硬化前後において、該絶縁層の強度を増す働きをする。
【００２０】
本発明では、高周波用電子部品の安全性の観点から、前記絶縁層に難燃剤を分散させても良い。難燃剤の種類には特に制限はないが、低誘電正接性を重視する場合には赤燐粒子、一般式（II）〜（VI）に記載の有機難燃剤を用いることが好ましい。これにより、低誘電正接性と絶縁層の難燃性が効果的に両立でき、高周波用電子部品の火災に対する安全性が確保される。
【００２１】
【化２】
Figure 0003985633
【００２２】
本発明における難燃剤の好ましい配合量は、絶縁層を形成する架橋成分と高分子量体とその他の有機成分の総量を１００重量部として、１〜１００重量部の範囲であり、更に好ましい範囲としては１〜５０重量部である。難燃剤の難燃効果によってその配合量を前記の範囲内で調整することが好ましい。難燃剤の量が多すぎると誘電正接の低下を招く場合があり、難燃剤の量が少ないと十分な難燃性が得られない場合がある。更に難燃性を向上させるために難燃助剤として三酸化アンチモン，四酸化アンチモン，五酸化アンチモン，アンチモン酸ソーダ等のアンチモン系化合物またはメラミン、トリアリル−１，３，５−トリアジン−２，３，４−（１Ｈ，３Ｈ，５Ｈ）−トリオン、２，４，６−トリアリロキシ１，３，５−トリアジン等の含窒素化合物を添加しても良い。
【００２３】
本発明では、誘電特性の許す範囲で第二の架橋成分として汎用硬化性樹脂を添加してもよい。汎用硬化性樹脂の例としてはフェノール樹脂，エポキシ樹脂，シアネート樹脂，ビニルベンジルエーテル樹脂，熱硬化性ポリフェニレンエーテル樹脂等を上げることができる。汎用熱硬化性樹脂は分子内に極性基を有していることから導体配線と絶縁層との密着性向上，絶縁層の機械強度等を向上できる。
【００２４】
本発明では前述の低誘電率絶縁層と高誘電率絶縁層を回路の要求特性に合わせて組み合わせ、低誘電率絶縁層と高誘電率絶縁層を共に有する配線基板を作製することができる。誘電率の異なる複数の絶縁層は同一面内に存在してもよく、多層化して各層毎に存在しても良い。これによって電気部品の小型化と一層の高速伝送化が両立できる。
【００２５】
以下、各電子部品に要求される要求特性に基づいて本発明の電子部品について説明する。
（１）半導体装置
従来、高周波用半導体素子は、高周波動作の障害となる配線間静電容量を低減するために、図１に記載のように空気層を絶縁層とするハーメチックシール型の気密パッケージにて製造されてきた。本発明では所定の配合比とした一般式(Ｉ)で表される架橋成分，低誘電率絶縁体粒子，必要により高分子量体，難燃剤及び第二の架橋成分，離型剤，着色剤等を含有する低誘電率かつ低誘電正接な樹脂組成物を有機溶媒中あるいは無溶剤状態で混合分散し、該低誘電率，低誘電正接樹脂組成物で半導体チップを被覆し、必要により乾燥し、硬化することによって、低誘電率，低誘電正接樹脂層で絶縁，保護された半導体装置を作製する。該低誘電率，低誘電正接樹脂組成物の硬化は１２０℃〜２４０℃の加熱で行うことができる。図２に本発明の高周波用半導体装置の一例を示すがその形状は特に限定されるものではない。本発明によれば安価なモールド成型法より、伝送速度が高く、誘電損失が小さい高効率な高周波用半導体装置を作製することができる。本発明の低誘電率，低誘電正接な絶縁層の形成方法としては、トランスファープレス，ポッティング等があり、半導体装置の形状に応じて適宜選択される。半導体装置の形態は特に限定されないが例えば、テープキャリア型パッケージ，半導体チップが配線基板上にベアチップ実装された半導体装置などを例として挙げることができる。
（２）多層基板
従来の熱硬化性樹脂組成物に比べて一般式（Ｉ）で表される架橋成分は誘電正接が低い。従って本架橋成分を絶縁層に使用した配線基板は誘電損失が少ない高周波特性の優れた配線基板となる。以下、多層配線基板の作成方法について説明する。本発明において、多層配線基板の出発材となるプリプレグ或いは絶縁層付導体箔は、所定の配合比とした一般式（Ｉ）で表される架橋成分，高分子量体，必要により低誘電率絶縁体粒子又は高誘電率絶縁体粒子，難燃剤及び第二の架橋成分，着色剤等を配合した低誘電正接樹脂組成物を溶剤中で混練してスラリー化した後にガラスクロス，不織布，導体箔等の基材に塗布，乾燥して作成する。プリプレグは積層板のコア材，積層板と積層板或いは導体箔との接着層兼絶縁層として使用できる。一方、絶縁層付導体箔はラミネート，プレスによってコア材表面に導体層を形成する際に使用される。本発明のコア材とは、絶縁層付導体箔を担持し、補強する基材であり、ガラスクロス，不織布，フィルム材，セラミック基板，ガラス基板，エポキシ等の汎用樹脂板，汎用積層板等を例としてあげることができる。スラリー化に使用する溶剤は、配合する架橋成分，高分子量体，難燃剤等の溶媒であることが好ましく、その例としてはジメチルホルムアミド，メチルエチルケトン，メチルイソブチルケトン，ジオキサン，テトラヒドロフラン，トルエン，クロロホルム等を上げることができる。プリプレグ，絶縁層付導体箔の乾燥条件（Ｂステージ化）は用いた溶媒，塗布した樹脂層の厚さによって調整する。例えばトルエンを用いて、乾燥膜厚約５０μｍの絶縁層を形成する場合には８０〜１３０℃で３０〜９０分乾燥するとよい。必要に応じて好ましい絶縁層の厚さは５０〜３００μｍであり、その用途や要求特性（配線パターンサイズ，直流抵抗）によって調整する。
【００２６】
以下、多層配線基板の作成例を示す。図３に第一の例を示す。図３（Ａ）；所定の厚さのプリプレグ１０と導体箔１１を重ねる。使用する導体箔は金，銀，銅，アルミニウム等導電率の良好な物の中から任意に選択する。その表面形状はプリプレグとの接着力を高くする必要がある場合には凹凸の大きな箔を用い、高周波特性を一層向上する必要がある場合には比較的平滑は表面を有する箔を用いる。導体箔の厚さは９〜３５μｍ程度のものがエッチング加工性の観点から好ましい。図３(Ｂ)；プリプレグと導体箔を圧着しながら加熱するプレス加工によって接着，硬化し、表面に導体層を有する積層板１３が得られる。加熱条件は１２０〜２４０℃，１.０ 〜５ＭＰａ，１〜３時間とすることが好ましい。また、プレス加工の温度，圧力は上記範囲内で多段階としてもよい。本発明で得られる積層板は絶縁層の誘電正接が非常に低いことに起因して優れた高周波伝送特性を示す。
【００２７】
次いで両面配線基板の作成例を説明する。図３（Ｃ）；先に作成した積層板の所定の位置にドリル加工によってスルーホール１４を形成する。図３（Ｄ）；めっきによってスルーホール内にめっき膜１５を形成して、表裏の導体箔を電気的に接続する。図３（Ｅ）；両面の導体箔をパターンニングして導体配線１６を形成する。
【００２８】
次いで多層配線基板の作成例を説明する。図４（Ａ）；所定の厚さのプリプレグと導体箔を用いて積層板１３を作成する。図４（Ｂ）；積層板の両面に導体配線１６を形成する。図４（Ｃ）；パターン形成後の積層板に所定の厚さのプリプレグ１０と導体箔１１を重ね合わせる。図４（Ｄ）；加熱加圧して外層に導体箔を形成する。図４（Ｅ）；所定の位置にドリル加工によってスルーホール１４を形成する。図４（Ｆ）；スルーホール内にめっき膜１５を形成し、層間を電気的に接続する。図４（Ｇ）；外層の導体箔にパターンニングを施し、導体配線１６を形成する。
【００２９】
次いで絶縁層付銅箔を用いた多層配線基板の作成例を示す。図５（Ａ）；導体箔１１に本発明の樹脂組成物のワニスを塗布，乾燥して未硬化の絶縁層１７を有する絶縁層付導体箔１８を作成する。図５（Ｂ）；リード端子１９と絶縁層付導体箔１８を重ねる。図５（Ｃ）；プレス加工によってリード端子１９と絶縁層付導体箔１８を接着し、積層板１３を形成する。予めコア材の表面をカップリング処理或いは粗化処理することによってコア材と絶縁層の接着性を向上させることができる。図５（Ｄ）；積層板１３の導体箔１８をパターンニングして導体配線１６を形成する。図５（Ｅ）；配線形成された積層板１３に絶縁層付導体箔を重ねる。図５（Ｆ）；プレス加工によって積層板１３と絶縁層付導体箔を接着する。図５（Ｇ）；所定の位置にスルーホール１４を形成する。図５（Ｈ）；スルーホール１４にめっき膜１５を形成する。図５（Ｉ）；外層の導体箔１１をパターンニングして導体配線１６を形成する。
【００３０】
次いでスクリーン印刷による多層基板の作成例を示す。図６（Ａ）；積層板１３の導体箔をパターンニングし、導体配線１６する。図６（Ｂ）；本発明の樹脂組成物のワニスをスクリーン印刷によって塗布，乾燥して絶縁層１７を形成する。このとき、スクリーン印刷によって部分的に誘電率の異なる樹脂組成物を塗布し、異なる誘電率を有する絶縁層を絶縁層１７と同一面内に形成することができる。図６（Ｃ）；絶縁層１７に導体箔１１を重ね合わせ、プレス加工によって接着する。図６(Ｄ）；所定の位置にスルーホール１４を形成する。図６(Ｅ）；スルーホール内にめっき膜１５を形成する。図６（Ｆ）；外層の導体箔１１をパターンニングして導体配線１６を形成する。
【００３１】
本発明では、前述の例に限らず、種々の配線基板を形成することができる。例えば、配線形成を施した複数の積層板をプリプレグを介して一括積層し、高多層化することや、レーザー加工またはドライエッチング加工によって形成されるブラインドビアホールによって層間を電気的に接続するビルドアップ多層配線基板も作成できる。多層配線基板の作製にあたっては、各絶縁層の誘電率，誘電正接は任意に選択でき、異なる特性の絶縁層を混載して、低誘電損失，高速伝送，小型化，低価格化等の目的に応じて組み合わせることができる。
【００３２】
本発明の低誘電正接樹脂組成物を絶縁層として用いることによって誘電損失が小さく高周波特性に優れた高周波用電子部品を得ることができる。更に前述のような多層配線基板の作成方法により導体配線内に素子パターンを組み込むことによって種々の機能を有する高性能な高周波用電気部品が得られる。一例としては、キャパシタ，インダクタ，アンテナの少なくとも一つの機能を有する多層配線基板が作製できる。また、例えば、必要によって各種実装部品と組み合わせることによって、バルトランス回路，フィルター回路，カプラ，電圧制御発信器，パワーアンプ，ＲＦモジュール等を作製することができる。
【００３３】
（実施例）
以下、各電子部品に要求される要求特性に基づいて本発明の電子部品について説明する。
【００３４】
表１，表２に本発明に用いた樹脂組成物の組成及びその特性を示す。表中の組成比は重量比を表す。以下に実施例で使用した試薬の名称，合成方法，ワニスの調製方法及び硬化物の評価方法を説明する。
【００３５】
（１）１，２−ビス（ビニルフェニル）エタン（ＢＶＰＥ）の合成
１，２−ビス（ビニルフェニル）エタン（ＢＶＰＥ）は、以下に示すような公知の方法で合成した。５００ｍｌの三つ口フラスコにグリニャール反応用粒状マグネシウム（関東化学製）５.３６ｇ(２２０mmol）をとり、滴下ロート，窒素導入管及びセプタムキャップを取り付けた。窒素気流下，スターラーによってマグネシウム粒を攪拌しながら、系全体をドライヤーで加熱脱水した。乾燥テトラヒドロフラン３００ｍｌをシリンジにとり、セプタムキャップを通じて注入した。溶液を−５℃に冷却した後、滴下ロートを用いてビニルベンジルクロライド（ＶＢＣ，東京化成製）３０.５ｇ(２００mmol）を約４時間かけて滴下した。滴下終了後、０℃／２０時間、攪拌を続けた。反応終了後、反応溶液をろ過して残存マグネシウムを除き、エバポレーターで濃縮した。濃縮溶液をヘキサンで希釈し、３.６％ 塩酸水溶液で１回、純水で３回洗浄し、次いで硫酸マグネシウムで脱水した。脱水溶液をシリカゲル（和光純薬製ワコーゲルＣ３００）／ヘキサンのショートカラムに通して精製し、真空乾燥してＢＶＰＥを得た。得られたBVPEはｍ−ｍ体（液状），ｍ−ｐ体（液状），ｐ−ｐ体（結晶）の混合物であり、収率は９０％であった。1Ｈ−ＮＭＲ によって構造を調べたところその値は文献値と一致した(６Ｈ−ビニル：α−２Ｈ，６.７，β−４Ｈ，５.７，５.２；８Ｈ−アロマティック：７.１〜７.３５；４Ｈ−メチレン：２.９）。
【００３６】
このＢＶＰＥを架橋成分として用いた。
【００３７】
（２）その他の試薬
その他の高分子量体，架橋成分として、以下に示すものを使用した。
高分子量体；
ＰＰＥ：アルドリッチ製，ポリ−２，６−ジメチル−１，４−フェニレンオキシド
ＰＢＤ：アルドリッチ製，ポリ−１，４−ブタジエン；液状高分子量体
ＳｔＢｕ：アルドリッチ製，スチレン−ブタジエン共重合体
硬化触媒；
２５Ｂ：日本油脂製２，５−ジメチル−２，５−ビス(ｔ−ブチルパーオキシ)ヘキシン−３（パーヘキシン２５Ｂ）
難燃剤；
ヒシガード：日本化学工業製，赤燐粒子（ヒシガードＴＰ−Ａ１０），平均粒径２０μｍ
有機不織布；
クラレ製ベクトランＭＢＢＫ（約５０μ厚）
低誘電率絶縁体；
Ｚ−３６：東海工業製，硼珪酸ガラスバルーン（平均粒径５６μｍ）
高誘電率絶縁体；
Ｂａ−Ｔｉ系：１ＧＨｚにおける誘電率が７０、密度＝５.５ｇ／cm3，平均粒子１.５μｍ のチタン酸バリウム系の無機フィラー
（３）ワニスの調製方法
所定量の組成とした樹脂組成物をクロロホルム又は無溶剤状態で混合，分散することによって樹脂組成物のワニスを作製した。
【００３８】
（４）樹脂板の作製
前記、溶剤を含有するワニスはＰＥＴフィルムに塗布して乾燥した後に、これを剥離してポリテトラフルオロエチレン（以下、ＰＴＦＥと略す）製のスペーサー内に所定量入れ、ポリイミドフィルム及び鏡板を介し、真空下で、加熱及び加圧して硬化物としての樹脂板を得た。加熱条件は、１２０℃／３０分，１５０℃／３０分，１８０℃／１００分で、プレス圧力１.５ＭＰａ の多段階加熱とした。樹脂板の大きさは７０×７０×１.５mmとした。
【００３９】
前記、無溶剤系のワニスはＰＴＦＥ製スペーサー内に流し込み、窒素気流下、１２０℃／３０分，１５０℃／３０分，１８０℃／１００分の加熱条件で硬化して樹脂板を得た。樹脂板の大きさは７０×７０×１.５mm とした。
【００４０】
（５）プリプレグの作製
実施例において作製したプリプレグはすべて、樹脂組成物のワニスを所定の有機不織布に含浸して、室温にて約１時間，９０℃で６０分間乾燥することにより作製した。
【００４１】
（６）プリプレグ硬化物の作製
積層板とした際のプリプレグの特性を知るため、前記の方法で作製したプリプレグを真空下、加熱及び加圧して模擬基板を作製した。加熱条件は１２０℃／３０分，１５０℃／３０分，１８０℃／１００分，プレス圧力１.５ＭＰａ の多段階加熱とした。模擬基板は７０×７０×１.５mmとした。
【００４２】
（７）誘電率及び誘電正接の測定
誘電率，誘電正接は空洞共振法（アジレントテクノロジー製８７２２ＥＳ型ネットワークアナライザー，関東電子応用開発製空洞共振器）によって、１ＧＨｚでの値を観測した。
【００４３】
（８）難燃性
難燃性はサンプルサイズ７０×３×１.５mm3の試料を用いてＵＬ−９４規格に従って評価した。
【００４４】
【表１】
Figure 0003985633
【００４５】
【表２】
Figure 0003985633
【００４６】
（実施例１）
実施例１は本発明の高周波用電気部品の絶縁層の一例である。架橋成分として多官能スチレン化合物であるＢＶＰＥを用いているため、極めて低い誘電率と誘電正接を有する。本発明の樹脂組成物を用いて絶縁層を形成することによって誘電損失の小さな高周波用電気部品を作成することができる。
【００４７】
（実施例２）
実施例２は実施例１に難燃剤として赤燐粒子を添加した樹脂組成物である。難燃剤を添加することによって樹脂組成物が難燃化でき、高周波用電気部品の安全性が向上する。
【００４８】
（実施例３，４）
実施例３，４は実施例２の樹脂組成物に低誘電率絶縁体としてガラスバルーン（Ｚ３６）を添加した例である。Ｚ３６の添加量の増加に伴い誘電率は２.６ から１.８ に低下した。本樹脂組成物を絶縁層に用いた高周波用電気部品は誘電損失が小さく、高速伝送性が高くなる。
【００４９】
（実施例５〜７）
実施例５〜７は実施例２の樹脂組成物に高誘電率絶縁体としてセラミック粒子（Ｂａ−Ｔｉ系）を添加した。Ｂａ−Ｔｉ系の含有率が増すにつれて誘電率は２.６ 〜１６に増加した。本樹脂組成物を絶縁層に用いた高周波用電気部品は誘電損失が小さく、小型の高周波用電気部品となる。
【００５０】
（実施例８）
実施例８は有機不織布を基材とし、樹脂含有量５０ｗｔ％となるように作成したプリプレグである。本プリプレグは、銅箔と積層接着して積層板とすることができる。また、積層板と積層板との間の接着層として用いることができる。本実施例のプリプレグを用いて作成した絶縁層は誘電率，誘電正接が低いので高速伝送，低誘電損失な高周波用電気部品の作成が可能となる。
【００５１】
（実施例９）
実施例９は有機不織布を基材とし、樹脂含有量１５ｗｔ％となるように作成したプリプレグである。本プリプレグは、銅箔と積層接着して積層板とすることができる。また、積層板と積層板の接着層として用いることができる。本実施例のプリプレグを用いて作成した絶縁層は高誘電率であるため回路の小型化が可能であり、誘電正接が低いので低誘電損失な高周波用電気部品の作成が可能となる。
【００５２】
（実施例１０）
実施例１０は熱硬化性の成型用樹脂組成物の例である。本実施例の組成物を用いて種々の成型品の加工が可能である。本樹脂組成物の硬化物は誘電率，誘電正接が共に低いので該組成物から形成された絶縁層を有する電気部品は高速伝送性，低誘電損失性を有する高周波用電気部品となる。
【００５３】
（実施例１１）
実施例１１は低誘電率，低誘電正接な硬化物を形成する液状樹脂組成物である。液状の樹脂組成物は、常温且つ低圧での注型が可能である。また、本発明の樹脂組成物から作成した絶縁層を有する高周波用電子部品は低誘電率，低誘電正接であることから高速伝送，低誘電損失な高周波用電子部品となる。
【００５４】
本発明では、前述のような各種低誘電正接樹脂組成物を用いて、伝送特性の優れた高周波用電気部品を作成できる。該樹脂組成物から形成される絶縁層は誘電正接が低いので低誘電損失性を有する高効率な高周波用電気部品となる。
【００５５】
（実施例１２）
樹脂封止タイプの半導体装置を以下のように作製した。図７（Ａ）；周辺にリード端子１９を有する絶縁基材２０上に半導体チップ３を接着剤を介して搭載する。図７（Ｂ）；リード端子１９と半導体チップ内の電極をワイヤー配線７で接続する。図７（Ｃ）；リード端子の一部を残して実施例１０の樹脂組成物を用いてモールド成型した。硬化条件は圧力１.５ＭＰａ ，１２０℃／３０分，１５０℃／３０分，１８０℃／１００分の多段階加熱とした。本半導体装置は配線を被覆している絶縁層が低誘電率，低誘電正接樹脂であるため、信号の伝送速度が高く、誘電損失に起因する信号の減衰も少ない。
【００５６】
（実施例１３）
樹脂封止タイプの半導体装置を以下のように作製した。図８（Ａ）；実施例８の低誘電率プリプレグ２２と銅箔２１を積層してプレス加工によって積層板を作成する。図８（Ｂ）；積層板の表裏に配線２３を形成する。図８（Ｃ）；所定の位置にスルーホール１４を形成し、スルーホール１４内にめっき膜１５を形成して積層板の表裏を電気的に接続する。図８（Ｄ）；半導体チップ３の電極と積層板上の配線を金スタッドバンプ２４で接合する。図８（Ｅ）；所定の形状の低誘電率プリプレグ２２と銅箔２１の積層体をプレス加工によって積層接着する。図８（Ｆ）；実施例１１の樹脂組成物によって半導体チップ３を被覆し、加熱して低誘電率絶縁層８を形成する。図８（Ｇ）；外層の銅箔２１をパターンニングして外層配線を形成する。このように多層配線基板内に半導体チップを埋め込むとボンディングワイヤーを用いる必要がないので、伝送距離が短くなり、一層の低損失化がなされる。更に多層配線基板内及び表面には後述の各種素子を形成することができる。これにより高周波用電気部品の一層の小型化が可能となる。
【００５７】
（実施例１４）
樹脂封止タイプの半導体装置を以下のように作製した。テープオートメイテッドボンディング（ＴＡＢ）法により生産される例を図９に示す。図９（Ａ）；不織布と実施例１の樹脂組成物からなるキャリアテープ２５（樹脂含有率３０〜５０ｗｔ％）と銅箔２１を重ねてプレス加工することによって、タブテープを作成する。プレス条件は１８０℃／１００分，１.５ＭＰａ である。キャリアテープの膜厚はタブテープにフレキシビリティーを付与するために３０〜１００μｍとする。図９（Ｂ）；タブテープ上の銅箔２１をパターンニングしてリード端子２６を形成する。図９（Ｃ）；半導体チップ３上の電極とタブテープ上のリード端子２６を金スタッドバンプ２４で接続する。図９(Ｄ)；半導体チップ３を実施例１１の低誘電率樹脂組成物で被覆して硬化する。硬化条件は１２０℃／３０分，１５０℃／３０分，１８０℃／１００分の多段階加熱とする。本半導体装置は、キャリアテープ及び封止樹脂が共に誘電率，誘電正接が低いため低損失なテープキャリア型パッケージとなる。
【００５８】
以上、半導体パッケージの作成例を示したが、その封止方法，封止形状，配線形成方法，接続方法は任意に選定できる。本発明の骨子は低誘電正接な樹脂組成物を用いて半導体チップ及び周辺の配線を保護，絶縁することであり、これによって低誘電損失かつ高速伝送を可能にするものである。
【００５９】
（実施例１５）
以下にインダクタ（コイル）の作成方法を示す。図１０（Ａ）；実施例８の低誘電率プリプレグ２２と銅箔２１からなる積層板の所定の位置にスルーホール１４を形成し、スルーホール１４内にめっき膜１５を形成する。次いで銅箔２１をパターンニングして、両面にコイル回路２８とパッド２７を作成する。図１０（Ｂ）；低誘電率プリプレグ２２と銅箔２１を重ねてプレス加工によって積層接着する。図１０（Ｃ）；所定の位置にスルーホール１４を形成し、スルーホール１４内にめっき膜１５を形成する。図１０（Ｄ）；外層の銅箔２１をパターンニングして配線２３を形成する。コイルパターンはスルーホールを介して更に積層することも可能であり、同一面内に複数のコイルパターンを形成し、配線で結合することも可能である。本インダクタは低誘電率，低誘電正接絶縁層で被覆されているため、誘電損失が非常に小さく高効率な回路となる。
【００６０】
（実施例１６）
以下にキャパシタ（コンデンサ）の作成方法を示す。図１１（Ａ）；実施例９の高誘電率プリプレグ２９と銅箔２１を重ね合わせ、プレス加工によって積層板を作成した。図１１（Ｂ）；積層板の両面をパターンニングしてコンデンサパターン４４，パッド２７を形成する。図１１（Ｃ）；コンデンサパターンを有する積層板と高誘電率プリプレグ２９と実施例８の低誘電率プリプレグ２２，銅箔２１を重ね合わせてプレス加工することによって積層接着する。硬化条件は180℃／１００分，１.５ＭＰａ である。図１１（Ｄ）；所定の位置にスルーホール１４を形成して、スルーホール１４内にめっき膜１５を形成する。図１１（Ｅ）；外層の銅箔をパターンニングして配線２３を形成する。コンデンサ回路は更に多層化することができ、外層の配線を通じて並列に接続することもできる。これにより容量を調整できる。本コンデンサは誘電正接が低いことに起因して誘電損失を低減することができる。また、高誘電率化したことによってパターン面積を縮小でき、ひいては電気部品の小型化に寄与できる。
【００６１】
（実施例１７）
以下にバルトランスの作成例を示す。実施例９の高誘電率プリプレグと銅箔を用いて図１２〜図１８に示す配線基板ａ〜ｇを作成する。図１２〜図１４に示した配線基板ａ，ｃはグランド３０と内層配線との接続を図るパッド２７を有しており、配線基板ｂは両面にグランド層を有している。図１５〜図１８に示した配線基板ｄ，ｅ，ｆ，ｇは、信号波長のλの四分の一の長さのスパイラル状の配線２３と外部端子への接続を目的としたパッド２７及び配線２３を有する。ａ〜ｇの配線基板を高誘電率プリプレグを介して積層接着するとともに、スパイラル状の配線を、図１９の等価回路を構成するようにスルーホール等で接続し、図２０のバルトランスを形成する。図１９の３１〜３４はλ／４の長さを有するスパイラル状の回路に対応する。本発明のバルトランスは、高誘電率な絶縁層を用いていることから波長短縮効果が高く、高周波用電気部品の小型化に寄与できる。また、本高誘電率絶縁層は誘電正接が非常に小さいので誘電損失が小さく、優れた高周波特性を示す。
【００６２】
（実施例１８）
以下に積層フィルターの作成例を示す。図２１に等価回路，構成部材を図２２に示す。実施例９の高誘電率プリプレグ２９と銅箔２１を用いて図２１の等価回路の部品に対応する積層板を作成する。本積層板はストリップ回路３６，コンデンサ回路３７を有する配線基板（図２２（ａ），（ｂ））である。次いで高誘電率プリプレグ２９を介して積層板ａ，ｂを積層接着し、図２２（ｃ）に示す積層フィルターを作製する。該積層フィルターの各回路は、端面を通じて外部電極３８及びグランド３０に接続する。なお、図２２ではグランド３０とストリップ回路３６との接続回路を省略している。本積層フィルターによって所望の伝達特性が得られる。本発明の積層フィルターはその絶縁層の誘電正接が非常に小さく、高周波特性に優れており、ストリップライン共振器における誘電損失を低く抑えることができる。
【００６３】
（実施例１９）
以下にカプラの作成例を示す。図２３は構成部材、図２４はカプラの断面図、図２５は内層回路の配線図、図２６は等価回路を示す。図２３（ａ），（ｄ）はグランド３０と外部端子や内層配線と接続するパッド２７を有する配線基板である。図２３（ｂ），（ｃ）はめっき膜１５を有するスルーホール１４で接続されたスパイラル状の配線２３と配線２３の末端に形成されたパッド２７を有する配線基板である。各部材を図２４に示すように本発明のプリプレグ２２又は２９を介して積層し、プレス加工によって接着する。次いで、内層と外層を電気的に接続するスルーホール１４及びめっき膜１５を形成する。図２５の配線図に示すように配線２３およびグランド３０はスルーホール１４に施しためっき膜１５を介して積層基板表面のパッド２７に接続されている。二つのスパイラル状の配線２３はコイルであって、これによりトランスが形成される。このような構成とすることによって、図２６の等価回路に対応したカプラが作成される。本カプラに広帯域化を求める場合には、実施例８の低誘電率プリプレグを用い、カプラの小型化を図る場合には実施例９の高誘電率プリプレグを用いる。本発明のカプラに用いる絶縁層は極めて低い誘電正接を有する。従って、本発明のカプラは誘電損失の小さな高効率なカプラとなる。
【００６４】
（実施例２０）
以下にアンテナ回路の作成例を示す。図２７にアンテナの作製工程を示す。図２７（Ａ）；本発明のプリプレグ２２または２９と銅箔２１をプレス加工によって積層接着する。図２７（Ｂ）；両端にパッド２７を有するアンテナ用となる配線２３とを形成する。本実施例ではアンテナ長を使用周波数の約λ／４長となるようなリアクタンス素子として構成され、ミアンダ状に形成している。図２７（Ｃ）；アンテナを形成する配線２３上にプリプレグ２２または２９及び銅箔２１を積層し、プレス加工によって積層接着する。図２７（Ｄ）；外層の所定の位置にスルーホール１４を形成し、スルーホール内にめっき膜１５を形成する。図２７（Ｅ）；外層の銅箔をエッチングし、外部端子との接続を図るパッド２７を形成する。アンテナ回路の絶縁層に実施例８の低誘電率プリプレグ２２を用いた場合、広帯域の信号に対応できる。一方、絶縁層として実施例９の高誘電率プリプレグを使用した場合、波長の短縮硬化によって回路の小型化が可能となる。本発明のアンテナ回路は、非常に誘電正接が低いので誘電損失が少ない高効率のアンテナとなる。
【００６５】
（実施例２１）
電圧制御発振器（ＶＯＣ）の作成例を示す。図２８に断面図、図２９に等価回路を示す。多層配線板は電源又は信号の配線２３，インダクタ回路３９，コンデンサ回路３７，ストリップ回路３６，グランド３０，外部電極３８，層間の接続を図るスルーホール配線（図中省略）等から形成される。更に半導体装置，レジスタ等の電子部品４０をマウントし、図２９に示す回路を形成する。各配線の絶縁層は回路の性質に応じて選択する。インダクタ回路３９，配線２３の絶縁層には誘電率，誘電正接が低い絶縁層が好ましく本例では実施例８の低誘電率プリプレグ２２を用い、コンデンサ回路３７，共振器を形成するストリップライン３６の絶縁層には実施例１０の高誘電率プリプレグ２９を用いている。このような構成とすることで誘電損失が極めて小さく、小型で高性能な電圧制御発振器が作成できる。
【００６６】
（実施例２２）
パワーアンプの作成例を示す。図３０に等価回路、図３１に断面図を示す。パワーアンプはコンデンサ，インダクタ，半導体，レジスタ等の電子部品４０を外層に搭載又は形成し、ストリップ回路３６，グランド３０，電源回路(図中省略)、それぞれの電子部品を結合するスルーホール（図中省略），配線２３を多層基板内及び表面に形成することによって作成される。本装置の絶縁層に低誘電率プリプレグ２２を用いた場合、高速伝送，低誘電損失化がなされ、高誘電率プリプレグ２９を用いた場合、回路の小型化，低誘電損失化がなされる。
【００６７】
（実施例２３）
ＲＦモジュールの作成例を示す。図３２に断面図を示す。ＲＦモジュールはコンデンサ回路３７，インダクタ回路３９，アンテナ回路４１，ストリップ回路３６，半導体４２，レジスタ４３を多層基板の内層または外層に設置して各部品を配線２３，スルーホール（図中省略）で接続することによって形成される。本装置の絶縁層に低誘電率プリプレグ２２を用いることによって高速伝送，低誘電損失化がなされ、一方、高誘電率プリプレグ２９を用いることによって回路の小型化，低誘電損失化がなされる。
【００６８】
以上の実施例によれば、高周波特性に優れた低誘電正接樹脂組成物を絶縁層とする各種高周波用電子部品が製造される。本電子部品はその絶縁層が低誘電正接であることから誘電損失が小さく効率の良い高周波用電子部品となる。また、低誘電正接樹脂組成物を高誘電率化することによって高周波用電気部品の小型化がなされる。
【００６９】
【発明の効果】
本発明によれば、高周波特性に優れた低誘電正接樹脂組成物を絶縁層とする各種高周波用電子部品を得ることができる。
【図面の簡単な説明】
【図１】従来の高周波用半導体装置の構造例である。
【図２】本発明の高周波用半導体装置の構造例である。
【図３】本発明の多層配線基板の作成例を示す図である。
【図４】本発明の多層配線基板の作成例を示す図である。
【図５】本発明の多層配線基板の作成例を示す図である。
【図６】本発明の多層配線基板の作成例を示す図である。
【図７】本発明の樹脂封止タイプの高周波用半導体装置の作成例を示す図である。
【図８】本発明の樹脂封止タイプの高周波用半導体装置の作成例を示す図である。
【図９】本発明の樹脂封止タイプの高周波用半導体装置の作成例を示す図である。
【図１０】本発明のインダクタの作成例を示す図である。
【図１１】本発明のキャパシタの作成例を示す図である。
【図１２】本発明のバルトランスを形成する積層板を表す図である。
【図１３】本発明のバルトランスを形成する積層板を表す図である。
【図１４】本発明のバルトランスを形成する積層板を表す図である。
【図１５】本発明のバルトランスを形成する積層板を表す図である。
【図１６】本発明のバルトランスを形成する積層板を表す図である。
【図１７】本発明のバルトランスを形成する積層板を表す図である。
【図１８】本発明のバルトランスを形成する積層板を表す図である。
【図１９】本発明のバルトランスの等価回路を表す図である。
【図２０】本発明のバルトランスを表す図である。
【図２１】本発明の積層フィルターの等価回路を表す図である。
【図２２】本発明の積層フィルターの構成部材を表す図である。
【図２３】本発明のカプラの構成部材を表す図である。
【図２４】本発明のカプラを表す図である。
【図２５】本発明のカプラの内装配線図である。
【図２６】本発明のカプラの等価回路を表す図である。
【図２７】本発明のアンテナの作成例を示す図である。
【図２８】本発明の電圧制御発信器を表す図である。
【図２９】本発明の電圧制御発信器の等価回路を表す図である。
【図３０】本発明のパワーアンプの等価回路を表す図である。
【図３１】本発明のパワーアンプを表す図である。
【図３２】本発明のＲＦモジュールを表す図である。
【符号の説明】
１…基材、２…凹部、３…半導体チップ、４…カバー、５…シール材、６…端子、７…ワイヤー配線、８…低誘電率絶縁層、９…リードフレーム、１０…プリプレグ、１１…導体箔、１３…積層板、１４…スルーホール、１５…めっき膜、１６…導体配線、１７…絶縁層、１８…絶縁層付導体箔、１９…リード端子、２０…絶縁基材、２１…銅箔、２２…低誘電率プリプレグ、２３…配線、２４…金スタッドバンプ、２５…キャリアテープ、２６…リード端子、２７…パッド、２８…コイル回路、２９…高誘電率プリプレグ、３０…グランド、３１〜３４，３６…ストリップ回路、３５…グランド端子、３７…コンデンサ回路、３８…外部電極、３９…インダクタ回路、４０…電子部品、４１…アンテナ回路、４２…半導体、４３…レジスタ、４４…コンデンサパターン。

Claims (10)

  1. ０ . ３〜１００ＧＨｚ の電気信号を伝送する導体配線と熱硬化性樹脂組成物の硬化物である絶縁層とを有する高周波用電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有し、前記絶縁層が誘電率の異なる複数の絶縁材料から構成された複合材料であることを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
  2. ０ . ３〜１００ＧＨｚ の電気信号を伝送する導体配線と熱硬化性樹脂組成物の硬化物である絶縁層とを有する高周波用電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有し、１ＧＨｚにおける誘電率が１ . ５〜３ . ０である絶縁層を有し、該絶縁層が平均粒径０ . ２ 〜１００μｍの低誘電率樹脂粒子，中空樹脂粒子，中空ガラスバルーン，空隙から選ばれる少なくとも一種類の低誘電率相を含有していることを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
  3. ０ . ３〜１００ＧＨｚ の電気信号を伝送する導体配線と熱硬化性樹脂組成物の硬化物である絶縁層とを有する高周波用電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有し、１ＧＨｚにおける誘電率が３ . １〜２０である絶縁層を有することを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
  4. 請求項３に記載の高周波用電子部品において、前記絶縁層が平均粒径０.２ 〜１００
    μｍのセラミック粒子または絶縁処理を施した金属粒子を含有していることを特徴とする高周波用電子部品。
  5. ０ . ３〜１００ＧＨｚ の電気信号を伝送する導体配線と熱硬化性樹脂組成物の硬化物である絶縁層とを有する高周波用電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有し、前記絶縁層が第二の架橋成分としてフェノール樹脂，エポキシ樹脂，シアネート樹脂，ビニルベンジルエーテル樹脂または熱硬化性ポリフェニレンエーテル樹脂のいずれかを含有していることを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
  6. 半導体チップが絶縁層により封止された高周波用電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有することを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
  7. 請求項６に記載の高周波電子部品がテープキャリア型パッケージであることを特徴とする高周波用電子部品。
  8. 請求項６に記載の高周波電子部品において、前記半導体チップは配線基板上にベアチップ実装されていることを特徴とする高周波用電子部品。
  9. 絶縁層と導体配線から構成される多層配線構造を有する電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有し、キャパシタ，インダクタ，アンテナの少なくとも一つの機能を有するバルトランス回路，フィルター回路，カプラ，電圧制御発信器，パワーアンプ又はＲＦモジュールのいずれかを形成していることを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
  10. 絶縁層と導体配線から構成される多層配線構造を有する電子部品であって、前記絶縁層が下記一般式（Ｉ）で表される架橋成分の架橋構造体を含有し、前記絶縁層として誘電率の異なる絶縁層を混載していることを特徴とする高周波用電子部品。
    Figure 0003985633
    （式中、Ｒは炭化水素骨格を表し、Ｒ1 は、同一又は異なって、水素又は炭素数１〜２０の炭化水素基を表し、Ｒ2，Ｒ3及びＲ4 は、同一又は異なって、水素原子又は炭素数１〜６の炭化水素基を表し、ｍは１〜４の整数、ｎは２以上の整数を表す。）
JP2002244520A 2002-08-26 2002-08-26 低誘電正接絶縁材料を用いた高周波用電子部品 Expired - Fee Related JP3985633B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2002244520A JP3985633B2 (ja) 2002-08-26 2002-08-26 低誘電正接絶縁材料を用いた高周波用電子部品
TW092112441A TW200404816A (en) 2002-08-26 2003-05-07 Electronic device using low dielectric loss tangent insulators for high frequency signals
CNB03123626XA CN1273544C (zh) 2002-08-26 2003-05-09 采用低电介质损耗角正切绝缘材料的高频用电子元件
US10/434,118 US7193009B2 (en) 2002-08-26 2003-05-09 Electronic device using low dielectric loss tangent insulators for high frequency signals
KR1020030059222A KR100612782B1 (ko) 2002-08-26 2003-08-26 저유전 정접 절연 재료를 이용한 고주파용 전자 부품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002244520A JP3985633B2 (ja) 2002-08-26 2002-08-26 低誘電正接絶縁材料を用いた高周波用電子部品

Publications (2)

Publication Number Publication Date
JP2004087639A JP2004087639A (ja) 2004-03-18
JP3985633B2 true JP3985633B2 (ja) 2007-10-03

Family

ID=31884646

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002244520A Expired - Fee Related JP3985633B2 (ja) 2002-08-26 2002-08-26 低誘電正接絶縁材料を用いた高周波用電子部品

Country Status (5)

Country Link
US (1) US7193009B2 (ja)
JP (1) JP3985633B2 (ja)
KR (1) KR100612782B1 (ja)
CN (1) CN1273544C (ja)
TW (1) TW200404816A (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
JP4325337B2 (ja) * 2003-09-19 2009-09-02 日立化成工業株式会社 樹脂組成物、それを用いたプリプレグ、積層板及び多層プリント配線板
US8552551B2 (en) * 2004-05-24 2013-10-08 Chippac, Inc. Adhesive/spacer island structure for stacking over wire bonded die
US20050258527A1 (en) * 2004-05-24 2005-11-24 Chippac, Inc. Adhesive/spacer island structure for multiple die package
WO2005117111A2 (en) * 2004-05-24 2005-12-08 Chippac, Inc. Adhesive/spacer island structure for multiple die package
JP5339318B2 (ja) * 2004-08-27 2013-11-13 株式会社日立製作所 多層配線基板用低誘電損失樹脂、樹脂組成物、プリプレグ及び多層配線基板
JP2006113099A (ja) * 2004-10-12 2006-04-27 Toppan Printing Co Ltd カラーフィルタ
TW200628536A (en) * 2004-11-30 2006-08-16 Ajinomoto Kk Curable resin composition
WO2006080073A1 (ja) * 2005-01-27 2006-08-03 Matsushita Electric Industrial Co., Ltd. 多層回路基板の製造方法、多層回路基板
JP2007056158A (ja) * 2005-08-25 2007-03-08 Nagoya Institute Of Technology 樹脂組成物およびそれを用いた配線回路基板
CN1929117B (zh) * 2005-09-06 2010-06-16 马维尔国际贸易有限公司 包括带有退火玻璃浆的硅晶片的集成电路
JP5040092B2 (ja) 2005-10-04 2012-10-03 日立化成工業株式会社 安定性の優れた低誘電正接樹脂ワニスおよびそれを用いた配線板材料
JP4854345B2 (ja) * 2006-03-16 2012-01-18 富士通株式会社 コンデンサシート及び電子回路基板
JP5176126B2 (ja) * 2006-10-06 2013-04-03 日立化成株式会社 相分離を抑制したポリブタジエン樹脂組成物とそれを用いたプリント基板
JP2008115280A (ja) * 2006-11-06 2008-05-22 Hitachi Ltd 低誘電損失樹脂組成物、その硬化物およびそれを用いた電子部品
KR100773670B1 (ko) * 2006-12-14 2007-11-05 이해영 고주파 전송용 연성 케이블
WO2009062543A1 (en) * 2007-11-13 2009-05-22 Abb Research Ltd Fiber-reinforced composite system as electrical insulation
JP5088223B2 (ja) * 2008-04-28 2012-12-05 住友ベークライト株式会社 プリプレグおよび積層板
CN102597089B (zh) * 2009-08-28 2015-08-19 帕克电气化学有限公司 热固性树脂组合物及物件
JP5990828B2 (ja) * 2010-03-09 2016-09-14 日立化成株式会社 電磁結合構造、多層伝送線路板、電磁結合構造の製造方法、及び多層伝送線路板の製造方法
JP2013000995A (ja) 2011-06-17 2013-01-07 Panasonic Corp 金属張積層板、及びプリント配線板
US9218989B2 (en) * 2011-09-23 2015-12-22 Raytheon Company Aerogel dielectric layer
JP2014027212A (ja) * 2012-07-30 2014-02-06 Ibiden Co Ltd プリント配線板
CN102821570A (zh) * 2012-07-31 2012-12-12 深圳光启创新技术有限公司 电子设备及其壳体
CN102821565A (zh) * 2012-07-31 2012-12-12 深圳光启创新技术有限公司 一种电子设备及其壳体
US9099391B2 (en) * 2013-03-14 2015-08-04 Infineon Technologies Austria Ag Semiconductor package with top-side insulation layer
TWI526129B (zh) * 2014-11-05 2016-03-11 Elite Material Co Ltd Multilayer printed circuit boards with dimensional stability
CN105390192A (zh) * 2015-12-07 2016-03-09 杭州乐荣电线电器有限公司 Sfp+高频高速数据传输线缆及其制作方法
CN209914236U (zh) 2016-08-18 2020-01-07 株式会社村田制作所 多层基板
WO2018163982A1 (ja) * 2017-03-09 2018-09-13 株式会社村田製作所 多層基板
JP6885800B2 (ja) * 2017-06-26 2021-06-16 京セラ株式会社 配線基板およびその製造方法
JP7339479B2 (ja) * 2018-05-02 2023-09-06 三菱ケミカル株式会社 ミリ波レーダー用カバー及びそれを備えるミリ波レーダーモジュール
JP7219654B2 (ja) 2019-03-28 2023-02-08 東京応化工業株式会社 組成物及び絶縁部の形成方法
US20220282043A1 (en) 2019-08-20 2022-09-08 Tokyo Ohka Kogyo Co., Ltd. Curable composition for insulating film formation, insulating film formation method, and terminally maleimide-modified polyphenylene ether resin
JP7428491B2 (ja) 2019-08-20 2024-02-06 東京応化工業株式会社 硬化性組成物、硬化物、及び絶縁膜の形成方法
JP7378494B2 (ja) 2019-12-03 2023-11-13 デンカ株式会社 共重合体及びこれを含む積層体
US11753517B2 (en) 2019-12-12 2023-09-12 Raytheon Company Dispensable polyimide aerogel prepolymer, method of making the same, method of using the same, and substrate comprising patterned polyimide aerogel
CN115698200B (zh) 2020-07-15 2024-06-11 电化株式会社 组合物及固化体
US20230365797A1 (en) 2020-09-11 2023-11-16 Denka Company Limited Composition and cured product thereof
JPWO2022163600A1 (ja) * 2021-01-29 2022-08-04
WO2022172752A1 (ja) * 2021-02-10 2022-08-18 三菱瓦斯化学株式会社 樹脂組成物、プリプレグ、樹脂シート、積層板、金属箔張積層板、及びプリント配線板
EP4417413A1 (en) 2021-10-14 2024-08-21 Denka Company Limited Multilayer structure including insulating layer
CN116347788A (zh) * 2021-12-22 2023-06-27 鹏鼎控股(深圳)股份有限公司 内埋元件电路板及其制造方法
KR20240099475A (ko) 2022-01-19 2024-06-28 덴카 주식회사 공중합체, 조성물, 바니시 및 그 경화체
WO2023189800A1 (ja) * 2022-03-30 2023-10-05 日本ゼオン株式会社 中空粒子及びその製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4027063A (en) * 1972-09-14 1977-05-31 Sony Corporation Flame retardant thermosetting resin
JPH0722067B2 (ja) 1984-01-09 1995-03-08 日本石油化学株式会社 コンデンサー
US6190834B1 (en) * 1997-05-15 2001-02-20 Hitachi, Ltd. Photosensitive resin composition, and multilayer printed circuit board using the same
JP4467816B2 (ja) * 2001-02-27 2010-05-26 株式会社日立製作所 低誘電正接樹脂組成物、硬化性フィルム、硬化物およびそれを用いた電気部品とその製法
JP4550324B2 (ja) 2001-07-02 2010-09-22 株式会社日立製作所 低誘電正接樹脂組成物、その硬化物ならびに該組成物を用いたプリプレグ、積層板及び多層プリント基板
JP4499346B2 (ja) 2002-05-28 2010-07-07 株式会社日立製作所 赤燐粒子含有樹脂組成物、該樹脂組成物を用いたプリプレグ，積層板，多層プリント基板
JP3632684B2 (ja) * 2002-08-26 2005-03-23 株式会社日立製作所 半導体素子及び半導体パッケージ
JP2004083681A (ja) 2002-08-26 2004-03-18 Hitachi Ltd 低誘電正接樹脂組成物と液晶ポリマーの複合フィルムおよびそれを用いたフレキシブル配線基板

Also Published As

Publication number Publication date
KR100612782B1 (ko) 2006-08-17
CN1478824A (zh) 2004-03-03
US20040039127A1 (en) 2004-02-26
TWI304813B (ja) 2009-01-01
JP2004087639A (ja) 2004-03-18
US7193009B2 (en) 2007-03-20
KR20040030271A (ko) 2004-04-09
CN1273544C (zh) 2006-09-06
TW200404816A (en) 2004-04-01

Similar Documents

Publication Publication Date Title
JP3985633B2 (ja) 低誘電正接絶縁材料を用いた高周波用電子部品
US6908960B2 (en) Composite dielectric material, composite dielectric substrate, prepreg, coated metal foil, molded sheet, composite magnetic substrate, substrate, double side metal foil-clad substrate, flame retardant substrate, polyvinylbenzyl ether resin composition, thermosettin
US6808642B2 (en) Method for producing multilayer substrate and electronic part, and multilayer electronic part
JP2002158135A (ja) 電子部品
JP2008115280A (ja) 低誘電損失樹脂組成物、その硬化物およびそれを用いた電子部品
JP2005056935A (ja) 有機・無機酸化物混合体薄膜、それを用いた受動素子内蔵電子基板及び有機・無機酸化物混合体薄膜の製造方法
JP4988218B2 (ja) 低誘電損失樹脂の製造方法
JP2009067894A (ja) 樹脂組成物および電子部品
JP2006291125A (ja) 新規共重合体、樹脂組成物、その硬化物及び電子部品
JP5339318B2 (ja) 多層配線基板用低誘電損失樹脂、樹脂組成物、プリプレグ及び多層配線基板
JP5475214B2 (ja) ポリ（フェニレンエーテル）の製造方法およびポリ（フェニレンエーテル）
JPH10190241A (ja) 多層配線基板
JP2004221603A (ja) カプラ
JP4496858B2 (ja) 電子部品及び多層基板
JP2002033216A (ja) 積層バルントランス
JP2002043841A (ja) 電圧制御発振器
JP2003017861A (ja) 多層配線基板及びその製造方法
JP2001247733A (ja) 電子部品
JP2004158879A (ja) インダクタ
JP2002124773A (ja) 難燃性を持つ電子部品
JP2004111908A (ja) 高周波電子部品
JP2004207747A (ja) キャパシタ
JP3400416B2 (ja) 複合誘電体基板
JP2004006897A (ja) 積層電子部品
JP2004165698A (ja) 基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040514

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050609

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060322

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060419

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060519

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees