CN209914236U - 多层基板 - Google Patents

多层基板 Download PDF

Info

Publication number
CN209914236U
CN209914236U CN201790001030.1U CN201790001030U CN209914236U CN 209914236 U CN209914236 U CN 209914236U CN 201790001030 U CN201790001030 U CN 201790001030U CN 209914236 U CN209914236 U CN 209914236U
Authority
CN
China
Prior art keywords
prepreg
layer
layers
outermost
insulating base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201790001030.1U
Other languages
English (en)
Inventor
伊藤慎悟
饭田汗人
乡地直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN209914236U publication Critical patent/CN209914236U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/04Layered products comprising a layer of metal comprising metal as the main or only constituent of a layer, which is next to another layer of the same or of a different material
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B15/00Layered products comprising a layer of metal
    • B32B15/20Layered products comprising a layer of metal comprising aluminium or copper
    • CCHEMISTRY; METALLURGY
    • C08ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08JWORKING-UP; GENERAL PROCESSES OF COMPOUNDING; AFTER-TREATMENT NOT COVERED BY SUBCLASSES C08B, C08C, C08F, C08G or C08H
    • C08J5/00Manufacture of articles or shaped materials containing macromolecular substances
    • C08J5/24Impregnating materials with prepolymers which can be polymerised in situ, e.g. manufacture of prepregs
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00Fixed inductances of the signal type 
    • H01F17/0006Printed inductances
    • H01F17/0013Printed inductances with stacked layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/02Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
    • H01F41/04Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
    • H01F41/041Printed circuit coils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/032Organic insulating material consisting of one material
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0313Organic insulating material
    • H05K1/0353Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/0373Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement containing additives, e.g. fillers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/16Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00Details of transformers or inductances, in general
    • H01F27/28Coils; Windings; Conductive connections
    • H01F27/2804Printed windings
    • H01F2027/2809Printed windings on stacked layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0183Dielectric layers
    • H05K2201/0195Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Abstract

本实用新型提供一种多层基板,具有:四层以上的绝缘基材;导体图案,形成在绝缘基材;以及多个预浸料坯层,是绝缘基材彼此的接合层,导体图案形成在绝缘基材的与多个预浸料坯层中的最外层的预浸料坯层的两面相接的面,多个预浸料坯层中的最外层的预浸料坯层的厚度比作为最外层以外的预浸料坯层的内层的预浸料坯层的厚度厚,与最外层的预浸料坯层的两面相接的导体图案夹着最外层的预浸料坯层对置,与内层的预浸料坯层的两面相接的导体图案夹着内层的预浸料坯层对置,从绝缘基材以及预浸料坯层的层叠方向观察,夹着最外层的预浸料坯层对置的导体图案和夹着内层的预浸料坯层对置的导体图案具有在同一位置重叠的部分。

Description

多层基板
技术领域
本实用新型涉及将形成有导体图案的绝缘基材层叠而构成的多层基板。
背景技术
在专利文献1示出了经由由预浸料坯的固化物形成的绝缘层层叠了多种电路基板的多层印刷布线板。在该专利文献1中,示出了如下内容,即,为了得到由预浸料坯形成的每层绝缘层的厚度大致固定的多层印刷布线板,在同一基材中使用树脂量不同的两种以上的预浸料坯,此外,关于介于相邻的电路基板之间的预浸料坯,考虑埋没该预浸料坯接触的电路基板的电路所需的树脂量。
在先技术文献
专利文献
专利文献1:日本特开2001-212823号公报
实用新型内容
实用新型要解决的课题
如专利文献1所示,在经由预浸料坯层层叠了电路基板的多层基板中,在加热加压时,预浸料坯层比电路形成基板(基材)容易变形。因此,制造多层基板时的统一层叠时的预浸料坯层的厚度变动难以控制。
本实用新型的发明人们发现,在制造上述多层基板时的统一层叠时,在层叠体的表面附近容易施加应力,层叠体的最外层的预浸料坯层有可能变薄而在对置的导体图案间产生短路。关于该例子,在用于实施实用新型的方式中作为比较例示出。
本实用新型的目的在于,提供一种抑制了由预浸料坯层的不均匀的厚度变动造成的导体图案彼此的短路等不良影响的多层基板。
用于解决课题的技术方案
(1)本实用新型的多层基板的特征在于,
具有:四层以上的绝缘基材;导体图案,形成在所述绝缘基材;以及多个预浸料坯层,是所述绝缘基材彼此的接合层,
所述导体图案形成在所述绝缘基材的与所述多个预浸料坯层中的最外层的预浸料坯层的两面相接的面,
所述多个预浸料坯层中的最外层的预浸料坯层的厚度比作为所述最外层以外的预浸料坯层的内层的预浸料坯层的厚度厚,
与所述最外层的预浸料坯层的两面相接的所述导体图案夹着所述最外层的预浸料坯层对置,
与所述内层的预浸料坯层的两面相接的所述导体图案夹着所述内层的预浸料坯层对置,
从所述绝缘基材以及所述预浸料坯层的层叠方向观察,夹着所述最外层的预浸料坯层对置的导体图案和夹着所述内层的预浸料坯层对置的导体图案具有在同一位置重叠的部分。
通过上述结构,最外层的预浸料坯层的厚度不会变得过薄,可防止导体图案彼此的短路等。
此外,在该构造的多层基板中,虽然伴随着预浸料坯层的薄层化,导体图案彼此容易接近,但是可有效地避免最外层的预浸料坯层的薄层化,可防止导体图案彼此的短路等。
(2)与所述预浸料坯层相接的所述导体图案例如构成在所述绝缘基材以及所述预浸料坯层的层叠方向上具有线圈轴的线圈。由此,尽管是导体图案间的层叠间隔容易变窄的螺旋状的线圈,也可防止导体图案彼此的短路等。
(3)优选所述预浸料坯层的相对介电常数比所述绝缘基材的相对介电常数小。由此,即使由于预浸料坯层的厚度变动而使导体图案的层叠间距离变动,相对于该导体图案的层叠间距离变动的、在导体图案间产生的电容的变化也小。因此,可得到电特性的偏差少的部件(多层基板)。
实用新型效果
根据本实用新型,可得到抑制了由预浸料坯层的不均匀的厚度变动造成的不良影响的多层基板。
附图说明
图1是第一实施方式涉及的多层基板的层叠前的剖视图。
图2是在第一实施方式涉及的多层基板的各绝缘基材形成的导体图案的俯视图。
图3是第一实施方式涉及的多层基板101的剖视图。
图4是第二实施方式涉及的多层基板的层叠前的剖视图。
图5是第二实施方式涉及的多层基板102的剖视图。
图6是比较例涉及的多层基板的层叠前的剖视图。
图7(A)、图7(B)是比较例涉及的多层基板的剖视图。
具体实施方式
《第一实施方式》
图1是第一实施方式涉及的多层基板的层叠前的剖视图。图2是在各绝缘基材形成的导体图案的俯视图。图3是本实施方式涉及的多层基板 101的剖视图。
多层基板101具有绝缘基材11、12、13、14和预浸料坯层31、32、 33。分别在绝缘基材11的下表面形成有导体图案21Ua、21Ub,在上表面形成有导体图案21T。分别在绝缘基材12的下表面形成有导体图案22U,在上表面形成有导体图案22T。分别在绝缘基材13的下表面形成有导体图案23U,在上表面形成有导体图案23T。此外,在绝缘基材14的下表面形成有导体图案24U。
像在图2表示的那样,在绝缘基材11形成有对下表面的导体图案21Ub 和上表面的导体图案21T进行层间连接的通孔V1。此外,在绝缘基材12 形成有对下表面的导体图案22U和上表面的导体图案22T进行层间连接的通孔V3,在绝缘基材13形成有对下表面的导体图案23U和上表面的导体图案23T进行层间连接的通孔V5。
虽然在图2未图示预浸料坯层,但是分别在预浸料坯层31形成有通孔V2,在预浸料坯层32形成有通孔V4,在预浸料坯层33形成有通孔V6。此外,在绝缘基材13、12、11、预浸料坯层33、32、31分别形成有通孔V7。
像在图1表示的那样,导体图案与多个预浸料坯层31、32、33中的最外层的预浸料坯层的两面相接。在该例子中,导体图案21T、22U与最外层的预浸料坯层31相接,导体图案23T、24U与另一个最外层的预浸料坯层33相接。而且,多个预浸料坯层31、32、33中的最外层的预浸料坯层31、33的厚度比除此以外的预浸料坯层32的厚度厚。
本实施方式的多层基板101的制造方法如下。
[导体图案形成工序]
在例如FR-4(Flame Retardant Type 4,4型阻燃剂)类型的绝缘基材 11、12、13、14粘贴例如Cu箔,并通过光刻对该Cu箔进行图案化,由此分别形成导体图案。此外,在绝缘基材11、12、13形成通孔V1、V3、 V5、V7。进而,在预浸料坯层31、32、33形成通孔V2、V4、V6、V7。
另外,虽然在图1、图2、图3中对一个单位的线圈部进行了图示,但是实际上,以包含多个元件形成部的集合基板状态进行各工序的处理 (通过大版面工艺进行制造),最后分离为单片。
[层叠工序]
如图1所示,将绝缘基材11、12、13、14以导体图案彼此隔着预浸料坯层31、32、33对置的状态进行层叠而形成层叠体。预浸料坯层31、 32、33例如是包含氟树脂的热固化性粘接剂。绝缘基材11、12、13、14 的相对介电常数为3.0以上且4.0以下,相对于此,预浸料坯层31、32、 33的相对介电常数低至2.0以上且2.5以下。
[加热加压工序]
将上述层叠体在例如150℃以上且不足300℃的温度范围进行加热,并以4MPa以上且不足10MPa的压力进行加压。
在上述加热加压工序前的状态下,使多个预浸料坯层31、32、33中的最外层的预浸料坯层31、33的厚度比预浸料坯层32的厚度厚。由此,在上述加热加压工序之后,如图3所示,最外层的预浸料坯层31、33的厚度不会变得比内层的预浸料坯层32的厚度薄,可得到抑制了由预浸料坯层的不均匀的厚度变动造成的不良影响的多层基板。
若假设预先将全部的预浸料坯层增厚,则多层基板的厚度尺寸会变大。此外,层叠体整体变厚,加热加压时的流动性不必要地变大,层叠体内的导体图案的位置的偏差会变大。
在上述绝缘基材11的下表面形成的导体图案21Ua、21Ub是端子电极,以导体图案21Ub→通孔V1→导体图案21T→通孔V2→导体图案22U →通孔V3→导体图案22T→通孔V4→导体图案23U→通孔V5→导体图案 23T→通孔V6→导体图案24U→通孔V7→导体图案21Ua的路径构成了一个矩形螺旋状线圈。
在此,参照图6、图7(A)、图7(B)对比较例的多层基板进行示出。图6是比较例涉及的多层基板的层叠前的剖视图。图7(A)、图7 (B)是比较例涉及的多层基板的剖视图。与图1所述的本实施方式的多层基板不同,加热加压前的预浸料坯层31、32、33的厚度尺寸相等。在对图6所示的绝缘基材11、12、13、14以及预浸料坯层31、32、33进行层叠并进行了加热加压时,特别是,最外层的预浸料坯先被加热而流动,因此预浸料坯层31、33的厚度尺寸容易根据条件而变动。虽然在图7(A) 所示的例子中未产生导体图案彼此的短路,但是在图7(B)所示的例子中,导体图案23T和导体图案24U短路。
像这样,在现有的多层基板及其制造方法中,由于预浸料坯层的不均匀的厚度变动,导体图案间的层叠方向上的间隔容易产生偏差,有可能产生导体图案彼此的短路等。相对于此,根据本实施方式,像已经示出的那样,最外层的预浸料坯层31、33的厚度不会变得比预浸料坯层32的厚度薄,可得到抑制了由预浸料坯层的不均匀的厚度变动造成的不良影响的多层基板。
根据本实施方式,除了上述作用效果以外,还达到如下的作用效果。尽管是导体图案间的层叠间隔容易变窄的螺旋状的线圈,即,尽管具备在导体图案的俯视下的重叠部容易发生应力集中的导体图案,也可防止导体图案彼此的短路等。此外,预浸料坯层31、32、33的相对介电常数比绝缘基材11、12、13、14的相对介电常数小,因此相对于由预浸料坯层的厚度变动造成的导体图案的层叠间距离变动的、在导体图案间产生的电容的变化小。因此,可得到电特性的偏差少的部件(多层基板)。此外,各预浸料坯层的厚度尺寸容易被均匀化,导体图案的层叠间隔变得均等,可得到线圈的电感等的偏差少的稳定的电特性。
《第二实施方式》
在第二实施方式中,示出多个绝缘基材和形成在该多个绝缘基材的导体图案的结构与第一实施方式不同的例子。
图4是第二实施方式涉及的多层基板的层叠前的剖视图。图5是本实用新型的实施方式涉及的多层基板102的剖视图。
多层基板102具有绝缘基材11、12、13、14、15和预浸料坯层31、 32、33、34。分别在绝缘基材11的下表面形成有导体图案21Ua、21Ub,在上表面形成有导体图案21T。在绝缘基材12的下表面形成有导体图案 22U。分别在绝缘基材13的下表面形成有导体图案23U,在上表面形成有导体图案23T。在绝缘基材14的上表面形成有导体图案24T。此外,在绝缘基材15的下表面形成有导体图案25U。
像在图5表示的那样,导体图案与多个预浸料坯层31、32、33、34 中的最外层的预浸料坯层31、34的两面相接。在该例子中,导体图案21T、 22U与最外层的预浸料坯层31的两面相接,导体图案24T、25U与另一个最外层的预浸料坯层34的两面相接。而且,多个预浸料坯层31、32、33、 34中的最外层的预浸料坯层31、34的厚度比除此以外的预浸料坯层32、 33的厚度厚。
在本实施方式的情况下,也通过在第一实施方式中示出的[导体图案形成工序]、[层叠工序]、[加热加压工序]来制造图5所示的多层基板102。
虽然最外层的预浸料坯层31、34的厚度会由于上述加热加压工序而变薄,但是如图5所示,最外层的预浸料坯层31、34的厚度不会变得比内层的预浸料坯层32、33的厚度薄,可得到抑制了由预浸料坯层的不均匀的厚度变动造成的不良影响的多层基板。
另外,像本实施方式这样,导体图案仅与单面相接的预浸料坯层32、 33只要具有绝缘基材彼此的接合所需的厚度即可,与导体图案与两面相接的最外层的预浸料坯层31、34相比,能够做得充分薄。
最后,上述的实施方式的说明在所有的方面均为例示,并不是限制性的。对本领域技术人员而言,能够适当地进行变形以及变更。本实用新型的范围不是由上述的实施方式示出,而是由权利要求书示出。进而,本实用新型的范围包含从与权利要求书等同的范围内的实施方式的变更。
附图标记说明
V1~V7:通孔;
11、12、13、14、15:绝缘基材;
21T、22U、22T、23U、23T、24U、24T、25U:导体图案;
21Ua、21Ub:导体图案;
31、32、33、34:预浸料坯层;
101、102:多层基板。

Claims (3)

1.一种多层基板,其特征在于,
具有:四层以上的绝缘基材;导体图案,形成在所述绝缘基材;以及多个预浸料坯层,是所述绝缘基材彼此的接合层,
所述导体图案形成在所述绝缘基材的与所述多个预浸料坯层中的最外层的预浸料坯层的两面相接的面,
所述多个预浸料坯层中的最外层的预浸料坯层的厚度比作为所述最外层以外的预浸料坯层的内层的预浸料坯层的厚度厚,
与所述最外层的预浸料坯层的两面相接的所述导体图案夹着所述最外层的预浸料坯层对置,
与所述内层的预浸料坯层的两面相接的所述导体图案夹着所述内层的预浸料坯层对置,
从所述绝缘基材以及所述预浸料坯层的层叠方向观察,夹着所述最外层的预浸料坯层对置的导体图案和夹着所述内层的预浸料坯层对置的导体图案具有在同一位置重叠的部分。
2.根据权利要求1所述的多层基板,其特征在于,
与所述预浸料坯层相接的所述导体图案构成在所述绝缘基材以及所述预浸料坯层的层叠方向上具有线圈轴的线圈。
3.根据权利要求1或2所述的多层基板,其特征在于,
所述预浸料坯层的相对介电常数比所述绝缘基材的相对介电常数小。
CN201790001030.1U 2016-08-18 2017-08-03 多层基板 Active CN209914236U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016160591 2016-08-18
JP2016-160591 2016-08-18
PCT/JP2017/028207 WO2018034162A1 (ja) 2016-08-18 2017-08-03 多層基板およびその製造方法

Publications (1)

Publication Number Publication Date
CN209914236U true CN209914236U (zh) 2020-01-07

Family

ID=61197191

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201790001030.1U Active CN209914236U (zh) 2016-08-18 2017-08-03 多层基板

Country Status (4)

Country Link
US (1) US11523521B2 (zh)
JP (1) JP6648832B2 (zh)
CN (1) CN209914236U (zh)
WO (1) WO2018034162A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114440051A (zh) * 2020-11-04 2022-05-06 中国石油化工股份有限公司 一种玻璃钢管的电热修复方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11799149B2 (en) 2020-08-26 2023-10-24 GM Global Technology Operations LLC Energy storage assembly
US11581618B2 (en) 2020-11-18 2023-02-14 GM Global Technology Operations LLC Thermomechanical fuses for heat propagation mitigation of electrochemical devices

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0832235A (ja) * 1994-07-15 1996-02-02 Toshiba Chem Corp 多層プリント配線板の製造方法
JPH09129448A (ja) * 1995-10-30 1997-05-16 Toshiba Corp インダクタおよびその製造方法
JPH09181447A (ja) * 1995-12-22 1997-07-11 Matsushita Electric Works Ltd 多層積層板の製造方法
JP2001212823A (ja) 2000-01-31 2001-08-07 Matsushita Electric Works Ltd 多層プリント配線板及びその製造方法並びに積層板の製造方法
JP2001250722A (ja) * 2000-03-07 2001-09-14 Tdk Corp 高周波コイル
JP2002134320A (ja) * 2000-10-24 2002-05-10 Tdk Corp 高信頼性高q高周波コイル
JP2002217035A (ja) * 2001-01-18 2002-08-02 Tdk Corp 積層電子部品
JP3985633B2 (ja) 2002-08-26 2007-10-03 株式会社日立製作所 低誘電正接絶縁材料を用いた高周波用電子部品
EP2367407A1 (en) 2008-10-30 2011-09-21 Sumitomo Bakelite Co., Ltd. Multilayer wiring substrate and method for producing same
WO2012124421A1 (ja) 2011-03-14 2012-09-20 株式会社村田製作所 フレキシブル多層基板
JP5962754B2 (ja) 2012-03-27 2016-08-03 株式会社村田製作所 電子部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114440051A (zh) * 2020-11-04 2022-05-06 中国石油化工股份有限公司 一种玻璃钢管的电热修复方法

Also Published As

Publication number Publication date
WO2018034162A1 (ja) 2018-02-22
US11523521B2 (en) 2022-12-06
US20190159347A1 (en) 2019-05-23
JP6648832B2 (ja) 2020-02-14
JPWO2018034162A1 (ja) 2019-01-10

Similar Documents

Publication Publication Date Title
US9024203B2 (en) Embedded printed circuit board and method for manufacturing same
CN209914236U (zh) 多层基板
CN104427754B (zh) 刚柔性pcb以及制造刚柔性pcb的方法
US10477704B2 (en) Multilayer board and electronic device
CN213124101U (zh) 多层基板以及多层基板的安装构造
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
US8921703B2 (en) Circuit board, structural unit thereof and manufacturing method thereof
US10091886B2 (en) Component built-in multilayer board
US11456108B2 (en) Multilayer board and manufacturing method thereof
US11688553B2 (en) Multilayer coil and method for manufacturing the same
JPWO2015033705A1 (ja) 多層基板および多層基板の製造方法
JP2012089568A (ja) 有機多層基板及びその製造方法
KR101783144B1 (ko) 다층 프린트 기판 제조 방법
CN106341945B (zh) 一种柔性线路板及其制作方法
JP2015149337A (ja) 多層基板およびその製造方法
US20190207077A1 (en) Multilayer substrate
JP2008311553A (ja) 複合多層プリント配線板の製造方法
CN211702527U (zh) 多层基板
CN211828497U (zh) 树脂多层基板以及电子设备
CN219644174U (zh) 多层基板
CN217405406U (zh) 多层基板
CN113747655B (zh) 线路板及其制作方法
KR102016947B1 (ko) 다이얼 스위치용 인쇄회로기판의 제조방법
CN108550531B (zh) 封装基板的制造方法
JP5585035B2 (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant