JP2015201606A - 多層基板の製造方法および多層基板 - Google Patents

多層基板の製造方法および多層基板 Download PDF

Info

Publication number
JP2015201606A
JP2015201606A JP2014081168A JP2014081168A JP2015201606A JP 2015201606 A JP2015201606 A JP 2015201606A JP 2014081168 A JP2014081168 A JP 2014081168A JP 2014081168 A JP2014081168 A JP 2014081168A JP 2015201606 A JP2015201606 A JP 2015201606A
Authority
JP
Japan
Prior art keywords
conductor pattern
insulating base
base material
conductor
multilayer substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014081168A
Other languages
English (en)
Other versions
JP6424453B2 (ja
Inventor
勝己 谷口
Katsumi Taniguchi
勝己 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2014081168A priority Critical patent/JP6424453B2/ja
Priority to CN201520211672.7U priority patent/CN204707339U/zh
Publication of JP2015201606A publication Critical patent/JP2015201606A/ja
Application granted granted Critical
Publication of JP6424453B2 publication Critical patent/JP6424453B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Coils Or Transformers For Communication (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】多層基板の小型化を図りながら、導体パターン間の短絡を抑制することが可能な多層基板の製造方法を提供する。
【解決手段】多層基板の製造方法は、熱可塑性を有する絶縁基材に導体パターンを形成する工程と、導体パターンが形成された複数の絶縁基材を積層する工程と、積層された絶縁基材を加熱および加圧して一体化する工程と、を備える。導体パターンを形成する工程では、積層方向に垂直な方向から断面視して、導体パターン12の絶縁基材11A側の幅よりその反対側の幅を狭くし、導体パターン13の絶縁基材11C側の幅よりその反対側の幅を狭くする。絶縁基材を積層する工程では、絶縁基材11Aの導体パターン12が形成された側の主面と、絶縁基材11Cの導体パターン13が形成された側の主面とを対向させ、平面視して、導体パターン13の少なくとも一部を導体パターン12うち所定間隔を隔てて隣接する2箇所の部分の間に配置する。
【選択図】図4

Description

本発明は、絶縁基材を積層して形成された多層基板の製造方法および多層基板に関する。
従来の多層基板の製造方法として、例えば、特許文献1に記載のものがある。この製造方法では、まず、ポリイミドフィルムの両面に銅箔を貼り付け、ポリイミドフィルムに形成したスルーホールを介して両面の銅箔同士を接続する。次に、両面の銅箔をエッチングすることで平面状コイルを形成する。次に、別のポリイミドフィルムを介して平面状コイルの両面に強磁性体層を積層する。これにより、多層基板の一例である平面インダクタが作製される。
特開4−368105号公報
特許文献1に記載の多層基板の製造方法では、線状の導体パターンが近接して形成される。積層したポリイミドフィルムを加熱プレスにより一体化する場合、ポリイミド樹脂が流動することで導体パターンが傾き、近接する導体パターン間が短絡するおそれがある。一方、導体パターン間の短絡を避けるために、近接する導体パターンの間隔を広くすると、素子サイズが大きくなってしまう。
本発明の目的は、多層基板の小型化を図りながら、導体パターン間の短絡を抑制することが可能な多層基板の製造方法、および、その製造方法で製造することが可能な多層基板を提供することにある。
(1)本発明の多層基板の製造方法は、熱可塑性を有する絶縁基材に、電気回路用にパターニングされた導体パターンを形成する工程と、第1絶縁基材および第2絶縁基材を含む導体パターンが形成された複数の絶縁基材を積層する工程と、積層された絶縁基材を加熱および加圧して一体化する工程と、を備える。導体パターンを形成する工程では、積層方向に垂直な方向から断面視して、導体パターンの絶縁基材側の幅よりその反対側の幅を狭くする。絶縁基材を積層する工程では、第1絶縁基材の導体パターンが形成された側の主面と、第2絶縁基材の導体パターンが形成された側の主面とを対向させ、平面視して、第2絶縁基材に形成された導体パターンの少なくとも一部を、第1絶縁基材に形成された導体パターンうち所定間隔を隔てて隣接する2箇所の部分の間に配置する。
この構成では、導体パターンの絶縁基材側の幅よりその反対側の幅が狭いので、第1絶縁基材に形成された導体パターンと、第2絶縁基材に形成された導体パターンとの間隔が広くなる。このため、加熱および加圧の際に絶縁基材が流動しても、第1絶縁基材に形成された導体パターンと、第2絶縁基材に形成された導体パターンとが短絡することを抑制できる。
また、第1絶縁基材に形成された導体パターンと、第2絶縁基材に形成された導体パターンとの間隔を広くするために、導体パターンの配置を変える必要がないので、素子サイズが大きくならない。また、第1絶縁基材に形成された導体パターンと、第2絶縁基材に形成された導体パターンとの間隔を広くするために、導体パターンの断面積を小さくする必要がないので、導体抵抗が小さくならない。
また、第1絶縁基材に形成された導体パターンと、第2絶縁基材に形成された導体パターンとの間隔を広くするとともに、導体パターンと、その導体パターンが形成されている絶縁基材との接触面積を大きくすることができる。このため、導体パターンと、その導体パターンが形成されている絶縁基材との接合強度を高めることができる。
(2)本発明の多層基板の製造方法において、積層方向に垂直な方向から断面視して、導体パターンの幅が広い側の主面は、その反対側の主面に比べて表面粗さが大きいことが好ましい。
この構成では、導体パターンと、その導体パターンが形成されている絶縁基材との接合強度をさらに高めることができる。
(3)本発明の多層基板の製造方法では、複数の絶縁基材は、主成分が実質的に同一である熱可塑性樹脂から形成されることが好ましい。
この構成では、絶縁基材を熱圧着させることができる温度、絶縁基材の熱膨張係数等が互いにほぼ等しくなる。このため、たとえば接着層のような絶縁基材とは異なる材質を介して絶縁基材同士を接合する場合と異なり、加熱および加圧後に、絶縁基材が互いに剥離することを抑制できる。
(4)本発明の多層基板は、導体パターンが形成され、熱可塑性を有する複数の絶縁基材を積層して形成される。導体パターンは、積層方向に垂直な方向から断面視して、その一方の幅が他方の幅より狭くなるように形成されているとともに、積層方向において互いに異なる位置に形成された第1導体パターンと第2導体パターンとを含む。積層方向に垂直な方向から断面視して、第1導体パターンの幅が狭い側は第2導体パターン側を向き、第2導体パターンの幅が狭い側は第1導体パターン側を向く。平面視して、第2導体パターンの少なくとも一部は、第1導体パターンのうち所定間隔を隔てて隣接する2箇所の部分の間に配置されている。
この構成では、上述と同様の効果を得ることができる。
(5)本発明の多層基板では、第1導体パターンと第2導体パターンとが接続されることで、コイルが形成されてもよい。
一般的に、高周波帯域で使用される積層インダクタでは、導体パターン間の線間容量の変化が積層インダクタの特性に影響する。本発明の構成では、近接する導体パターン同士の間隔が広くなるので、導体パターンの配置が多少ずれても、線間容量が変化しにくくなる。このため、積層インダクタが高周波帯域で使用される場合でも、積層インダクタの特性のばらつきを抑制することができる。また、一般的に、積層インダクタには、線状の導体パターンが互いに近接するような構造が多く形成される。このため、この構成では本発明の効果が特に顕著となる。
(6)本発明の多層基板では、平面視して、第1導体パターンの所定間隔を隔てて隣接する2箇所の部分の間に配置されている第2導体パターンの少なくとも一部は、第1導体パターン側の主面が、所定間隔を隔てて隣接する2箇所の部分の間の領域内に位置することが好ましい。
この構成では、第1導体パターンと第2導体パターンのとの間隔をさらに広くすることができる。
本発明によれば、多層基板の小型化を図りながら、多層基板に形成された導体パターン間の短絡を抑制することができる。
本実施形態に係る積層インダクタの分解平面図である。 図2(A)は、本実施形態に係る積層インダクタのA−A断面図である。図2(B)は、本実施形態に係る積層インダクタのB−B断面図である。 本実施形態に係る積層インダクタの一部を示すA−A断面図である。 本実施形態に係る積層インダクタの製造方法を示すB−B断面図である。 本実施形態の変形例に係る積層インダクタの製造方法を示すB−B断面図である。 本実施形態の変形例に係る積層インダクタの一部を示す断面図である。
本発明の実施形態に係る積層インダクタ10について説明する。積層インダクタ10は本発明の多層基板の一例である。図1は積層インダクタ10の分解平面図である。積層インダクタ10は矩形平板状の外観形状を有する。積層インダクタ10は、絶縁基材11Aを最上層として、絶縁基材11A〜11Dがこの順で積層されてなる。絶縁基材11A〜11Dは熱可塑性を有する。絶縁基材11A,11Cには、インダクタを構成する渦巻状の導体パターン12,13が形成されている。導体パターン12は本発明の第1導体パターンの一例である。導体パターン13は本発明の第2導体パターンの一例である。導体パターン12,13は、互いに平行となる複数の直線部分から形成されている。積層インダクタ10の下面には、外部電極を構成する矩形状の導体パターン15A,15Bが形成されている。
すなわち、積層インダクタ10は、導体パターンが形成され、熱可塑性を有する複数の絶縁基材を積層して形成される。導体パターン12と、導体パターン13とが接続されることで、コイルが形成されている。
絶縁基材11Aの下面には導体パターン12が形成されている。導体パターン12は、平面視で、絶縁基材11Aの中央を巻回中心として2回巻回されるように形成されている。平面視で、絶縁基材11Aの中央には導体パターン12の第1端部が形成され、絶縁基材11Aの隅には導体パターン12の第2端部が形成されている。
絶縁基材11Bには、積層方向に絶縁基材11Bを貫通する層間接続導体16A,16Bが形成されている。層間接続導体16Aは、平面視で導体パターン12の第1端部と重なり、導体パターン12に接続されている。層間接続導体16Bは、平面視で導体パターン12の第2端部と重なり、導体パターン12に接続されている。
絶縁基材11Cの上面には導体パターン13,14が形成されている。導体パターン13は、平面視で、絶縁基材11Aの中央を巻回中心として1回巻回されるように形成されている。導体パターン13は、平面視で導体パターン12に挟まれるように形成されている。平面視で層間接続導体16Aに重なるように、導体パターン13の第1端部が形成されている。層間接続導体16Aと導体パターン13とは接続されている。絶縁基材11Cの隅には導体パターン13の第2端部が形成されている。導体パターン14は、矩形状であり、平面視で層間接続導体16Bと重なるように形成されている。導体パターン14と層間接続導体16Bとは接続されている。
絶縁基材11Cには、積層方向に絶縁基材11Cを貫通する層間接続導体16C,16Dが形成されている。層間接続導体16Cは、平面視で導体パターン13の第2端部と重なり、導体パターン13に接続されている。層間接続導体16Dは、平面視で導体パターン14と重なり、導体パターン14に接続されている。
絶縁基材11Dには、積層方向に絶縁基材11Dを貫通する層間接続導体16E,16Fが形成されている。層間接続導体16Eは、平面視で層間接続導体16Cと重なり、層間接続導体16Cとともに一体的に形成されている。層間接続導体16Fは、平面視で層間接続導体16Dと重なり、層間接続導体16Dとともに一体的に形成されている。
絶縁基材11Dの下面には、絶縁基材11Dの長手方向の端部に導体パターン15A,15Bが形成されている。導体パターン15Aは、平面視で層間接続導体16Eと重なり、層間接続導体16Eに接続されている。導体パターン15Bは、平面視で層間接続導体16Fと重なり、層間接続導体16Fに接続されている。
絶縁基材11A〜11Dは、例えば、液晶ポリマー(LCP)、ポリイミド(PI)等の熱可塑性樹脂から形成されている。絶縁基材11A〜11Dは、主成分が実質的に同一である熱可塑性樹脂から形成されている。導体パターン12〜14,15A,15Bは銅箔等の導電性材料から形成されている。層間接続導体16A〜16Dは、絶縁基材に形成した貫通孔に導電ペーストを充填して硬化することにより形成されている。
図2(A)は積層インダクタ10のA−A断面図である。絶縁基材11Aの下面には、導体パターン12(図1参照)の一部である導体パターン12A〜12Dが形成されている。絶縁基材11Cの上面には、導体パターン13の一部である導体パターン13A,13Bが形成されている。導体パターン12A〜12D,13A,13Bは絶縁基材11Bに押し込まれている。
導体パターン12Aと導体パターン12Bとは互いに近接している。導体パターン13Aは、導体パターン12Aと導体パターン12Bとの間に入り込むように形成されている。導体パターン12A,12Bの断面は、絶縁基材11A側の辺が長辺となり、絶縁基材11B側の辺が短辺となる台形形状を有している。導体パターン12Aと導体パターン12Bとに挟まれた領域は、導体パターン13A側から絶縁基材11A側に向けて先細になっている。導体パターン13Aの断面は、絶縁基材11C側の辺が長辺となり、絶縁基材11B側の辺が短辺となる台形形状を有している。導体パターン12C,12D,13Bは、導体パターン12A,12B,13Aと同様に形成されている。
すなわち、導体パターンは、積層方向に垂直な方向から断面視して、その一方の幅が他方の幅より狭くなるように形成されているとともに、積層方向において互いに異なる位置に形成された導体パターン12(図1参照)と導体パターン13とを含む。積層方向に垂直な方向から断面視して、導体パターン12の幅が狭い側は導体パターン13側を向き、導体パターン13の幅が狭い側は導体パターン12側を向いている。平面視して、導体パターン13の少なくとも一部は、導体パターン12のうち所定間隔を隔てて隣接する2箇所の部分の間に配置されている。
より詳細には、導体パターン12、13は、積層方向に垂直な方向から断面視して台形形状に形成されている。導体パターン12、13には、積層方向に垂直な方向から断面視して、該導体パターンが形成された絶縁基材側からその反対側に向けてテーパが付けられている。絶縁基材11Aの主面のうち導体パターン12が形成された主面と、絶縁基材11Cの主面のうち導体パターン13が形成された主面とは対向している。平面視して、絶縁基材11Cに形成された導体パターン13Aは、絶縁基材11Aに形成された導体パターン12A,12Bの間に配置されている。平面視して、絶縁基材11Cに形成された導体パターン13Bは、絶縁基材11Aに形成された導体パターン12C,12Dの間に配置されている。
図2(B)は積層インダクタ10のB−B断面図である。絶縁基材11Aの下面には、導体パターン12(図1参照)の一部である導体パターン12A,12C〜12Eが形成されている。絶縁基材11Cの上面には、導体パターン13の一部である導体パターン13A,13Cが形成されている。導体パターン12A,12C〜12E,13Aは絶縁基材11Bに押し込まれている。導体パターン13Cの一部分は絶縁基材11Bに押し込まれ、導体パターン13Cの他の部分は絶縁基材11Cに押し込まれている。
導体パターン12Eの断面は、絶縁基材11A側の辺が長辺となり、絶縁基材11B側の辺が短辺となる台形形状を有している。導体パターン13Cの断面は、絶縁基材11C側から絶縁基材11B側に向けて先細になっている。導体パターン13Aは、導体パターン12Aと導体パターン12Eとの間に入り込むように形成されている。導体パターン12Eと導体パターン13Cとは層間接続導体16Aにより接続されている。
図3は、積層インダクタ10の一部を示すA−A断面図である。導体パターン13Aの断面における長辺の長さをWとし、導体パターン13Aの断面における短辺の長さをWとする。絶縁基材11A側における導体パターン12Aと導体パターン12Bとの間隔をWとし、導体パターン13A側における導体パターン12Aと導体パターン12Bとの間隔をWとする。長さWは長さWに比べて短くなっている。間隔Wは間隔Wに比べて広くなっている。間隔Wは長さWに比べて広くなっている。すなわち、平面視して、導体パターン12(図1参照)の所定間隔を隔てて隣接する2箇所の部分の間に配置されている導体パターン13の少なくとも一部は、導体パターン12側の主面が、所定間隔を隔てて隣接する2箇所の部分の間の領域内に位置する。
図4は、積層インダクタ10の製造方法を示すB−B断面図である。この製造方法では、熱可塑性を有する絶縁基材に、電気回路用にパターニングされた導体パターンを形成する。次に、絶縁基材11Aおよび絶縁基材11Cを含む導体パターンが形成された複数の絶縁基材を積層する。次に、積層された絶縁基材を加熱および加圧して一体化する。すなわち、積層された絶縁基材を加熱しながら同時に加圧することにより一体化する。絶縁基材11Aは本発明の第1絶縁基材の一例である。絶縁基材11Cは本発明の第2絶縁基材の一例である。
具体的には、まず、図4(A)に示すように、絶縁基材11Aの片面全面に、銅箔等からなる導体箔21を貼り付ける。次に、図4(B)に示すように、所定形状にパターニングしたレジストを導体箔21の表面に形成し、導体箔21のうちレジストが形成されていない部分をエッチングする。これにより、絶縁基材11Aに導体パターン12が形成される。この際、導体パターン12A,12Eの断面が台形形状となるように、導体パターン12を形成する。すなわち、導体パターン12を形成する工程では、積層方向に垂直な方向から断面視して、導体パターン12の絶縁基材11A側の幅よりその反対側の幅を狭くする。
次に、図4(C)に示すように、導体パターン12を形成した工程と同様の工程により、絶縁基材11Cに導体パターン13を形成し、絶縁基材11Dに導体パターン15A,15Bを形成する。また、レーザ加工やエッチング等により絶縁基材11Bの所定箇所に貫通孔を形成し、この貫通孔に導電ペースト22を充填する。導電ペースト22は、例えば、スズや銅を主成分とした導電性材料からなる。
そして、絶縁基材11Aを最上層として、絶縁基材11A〜11Dをこの順に積層する。この際、絶縁基材11Aの主面のうち導体パターン12が形成された主面を下方向に向ける。絶縁基材11Cの主面のうち導体パターン13が形成された主面を上方向に向ける。絶縁基材11Dの主面のうち導体パターン15A,15Bが形成された主面を下方向に向ける。すなわち、絶縁基材11A〜11Dを積層する工程では、絶縁基材11Aの導体パターン12が形成された側の主面と、絶縁基材11Cの導体パターン13が形成された側の主面とを対向させる。また、平面視して、絶縁基材11Cに形成された導体パターン13の少なくとも一部を、絶縁基材11Aに形成された導体パターン12うち所定間隔を隔てて隣接する2箇所の部分の間に配置する。
次に、図4(D)に示すように、絶縁基材11A〜11Dを構成する熱可塑性樹脂を熱圧着させることができる温度で、積層された絶縁基材11A〜11Dを加熱プレスする。この加熱プレスでは加熱および加圧を同時に行う。これにより、絶縁基材11A〜11Dが一体化する。この際、導電ペースト22が硬化することにより、層間接続導体16Aが形成される。また、導体パターン13Aは導体パターン12Aと導体パターン12Eとの間に入り込む。
以上の工程により、積層インダクタ10が完成する。なお、層間接続導体16B〜16F(図1参照)は、層間接続導体16Aを形成する工程と並行して、層間接続導体16Aを形成する工程と同様の工程により形成される。導体パターン14は導体パターン13とともに形成される。
本実施形態では、図3に示したように、平面視で導体パターン12Aと導体パターン12Bとの間に導体パターン13Aが形成されている。導体パターン12Aと導体パターン12Bとの間隔は、絶縁基材11A側から導体パターン13A側に向けて広くなっている。導体パターン13Aの幅は、絶縁基材11C側から絶縁基材11B側に向けて狭くなっている。
このため、図3において点線で示すように、導体パターン12A,12Bと導体パターン13Aとが近接する領域で、導体パターン12A,12Bと導体パターン13Aとの間隔が広くなる。この結果、加熱プレスの際に熱可塑性樹脂が流動しても、導体パターン12A,12Bと導体パターン13Aとが短絡することを抑制できる。なお、導体パターン12Aと導体パターン12Bとの間隔Wを導体パターン13Aの短辺の長さWに比べて長くすることで、導体パターン12A,12Bと導体パターン13Aとの間隔をさらに広くすることができる。
また、導体パターン12A,12Bと導体パターン13Aとの間隔を広くするために、導体パターン12A,12Bの配置を変える必要がないので、素子サイズが大きくならない。また、導体パターン12A,12Bと導体パターン13Aとの間隔を広くするために、導体パターン12A,12B,13Aの断面積を小さくする必要がないので、導体抵抗が小さくならない。
また、導体パターン12A,12Bと導体パターン13Aとの間隔を広くするとともに、導体パターン12A,12B,13Aと絶縁基材11A,11Cとの接触面積を大きくすることができる。このため、導体パターン12A,12B,13Aと絶縁基材11A,11Cとの接合強度を高めることができる。
また、一般的に、高周波帯域で使用される積層インダクタでは、導体パターン間の線間容量の変化が積層インダクタの特性に影響する。本実施形態では、導体パターン12A,12Bと導体パターン13Aとの間隔が広くなるので、導体パターン12A,12B,13Aの配置が多少ずれても、線間容量があまり変化しない。このため、積層インダクタ10が高周波帯域で使用される場合でも、積層インダクタ10の特性のばらつきを抑制することができる。また、積層インダクタ10には、図1に示すように、導体パターン12,13が互いに平行に延伸するような構造が多く形成される。言い換えると、積層インダクタ10には、図3に示すような構造が多く形成される。このため、積層インダクタ10では本発明が特に有用である。
また、絶縁基材11A〜11Dは、上述のように、主成分が実質的に同一の熱可塑性樹脂からなる。このため、絶縁基材11A〜11Dを熱圧着させることができる温度、絶縁基材11A〜11Dの熱膨張係数等が互いにほぼ等しくなる。この結果、たとえば接着層のような絶縁基材とは異なる材質を介して絶縁基材同士を接合する場合と異なり、加熱プレス後に、絶縁基材11A〜11Dが互いに剥離することを抑制できる。
図5は、本実施形態の変形例に係る積層インダクタ10の製造方法を示すB−B断面図である。以下では、上述の積層インダクタ10の製造方法と異なる点について説明する。まず、図5(A)に示すように、絶縁基材11Cの主面のうち導体パターン13が形成された主面に、印刷等によりペースト状の熱可塑性樹脂をコーティングする。これにより、絶縁基材11Cに積層された絶縁基材31Bが形成される。
次に、図5(B)に示すように、所定形状にパターニングしたレジストを絶縁基材31Bの表面に形成し、絶縁基材31Bのうちレジストが形成されていない部分をエッチングする。これにより、絶縁基材31Bに貫通孔23が形成される。なお、図5(A)および図5(B)に示す工程の代わりに、所定形状にパターニングされた版を用いて熱可塑性樹脂を絶縁基材11Cに印刷することで、貫通孔23を有する絶縁基材31Bを形成してもよい。
次に、図5(C)に示すように、貫通孔23に導電ペースト22を充填する。次に、図5(D)および図5(E)に示すように、絶縁基材11A,31B,11C,11Dを積層し、加熱プレスする。以上の工程により、積層インダクタ10が完成する。
本実施形態の変形例に係る積層インダクタ10の製造方法では、貫通孔23が積層方向に絶縁基材31Bのみを貫通することにより、底を有する孔部が形成されている。このため、導電ペースト22を貫通孔23に充填する際に、貫通孔23の開口部のうち導電ペーストを注入する側の反対側の開口部から、導電ペースト22が漏れることがない。
図6は、本実施形態の変形例に係る積層インダクタの一部を示す断面図である。以下では、積層インダクタ10(図2参照)の構成と異なる構成について説明する。図6(A)に示す変形例において、導体パターン42の絶縁基材11A側の主面は、その反対側の主面に比べて表面粗さが大きくなっている。導体パターン43の絶縁基材11C側の主面は、その反対側の主面に比べて表面粗さが大きくなっている。すなわち、積層方向に垂直な方向から断面視して、導体パターン42,43の幅が広い側の主面は、その反対側の主面に比べて表面粗さが大きくなっている。図6(A)に示す積層インダクタは、導体パターン42,43を形成した絶縁基材11A,11Cを積層してなるところ、この構成では、導体パターン42,43と絶縁基材11A,11Cとの接合強度を高めることができる。
図6(B)に示す変形例では導体パターン52,53の端面が凹んでいる。図6(C)に示す変形例では導体パターン62,63の端面は膨らんでいる。図6(D)に示す変形例では、導体パターン72の端面のうち、互いに対向している端面は積層方向に対して傾いており、互いに対向している端面の反対側の端面は積層方向に対して平行になっている。
なお、本実施形態の積層インダクタ10では、そのコイル軸は積層方向を向いているが、本発明の積層インダクタはこれに限定されない。本発明の積層インダクタでは、そのコイル軸は積層方向に垂直な方向を向いてもよい。
また、本実施形態の積層インダクタ10は本発明の一例であり、本発明の多層基板はこれに限られない。また、本発明の多層基板は、積層インダクタ10をチップ化したチップインダクタ等の、本発明の構成を備えるチップ部品を含む。
10…積層インダクタ
11A…絶縁基材(第1絶縁基材)
11C…絶縁基材(第2絶縁基材)
11B,11D,31B…絶縁基材
12…導体パターン(第1導体パターン)
13…導体パターン(第2導体パターン)
12A〜12E,13A〜13C,14,15A,15B,42,43,52,53,62,63,72…導体パターン
16A〜16F…層間接続導体
21…導体箔
22…導電ペースト
23…貫通孔

Claims (6)

  1. 熱可塑性を有する絶縁基材に、電気回路用にパターニングされた導体パターンを形成する工程と、
    前記導体パターンが形成された第1絶縁基材および第2絶縁基材を含む複数の前記絶縁基材を積層する工程と、
    積層された前記絶縁基材を加熱および加圧して一体化する工程と、を備え、
    前記導体パターンを形成する工程では、積層方向に垂直な方向から断面視して、前記導体パターンの前記絶縁基材側の幅よりその反対側の幅を狭くし、
    前記絶縁基材を積層する工程では、前記第1絶縁基材の前記導体パターンが形成された側の主面と、前記第2絶縁基材の前記導体パターンが形成された側の主面とを対向させ、平面視して、前記第2絶縁基材に形成された前記導体パターンの少なくとも一部を、前記第1絶縁基材に形成された前記導体パターンのうち所定間隔を隔てて隣接する2箇所の部分の間に配置する、多層基板の製造方法。
  2. 積層方向に垂直な方向から断面視して、前記導体パターンの幅が広い側の主面は、その反対側の主面に比べて表面粗さが大きい、請求項1に記載の多層基板の製造方法。
  3. 複数の前記絶縁基材は、主成分が実質的に同一である熱可塑性樹脂から形成されている、請求項1または2に記載の多層基板の製造方法。
  4. 導体パターンが形成され、熱可塑性を有する複数の絶縁基材を積層して形成される、多層基板であって、
    前記導体パターンは、積層方向に垂直な方向から断面視して、その一方の幅が他方の幅より狭くなるように形成されているとともに、積層方向において互いに異なる位置に形成された第1導体パターンと第2導体パターンとを含み、
    積層方向に垂直な方向から断面視して、前記第1導体パターンの幅が狭い側は前記第2導体パターン側を向き、前記第2導体パターンの幅が狭い側は前記第1導体パターン側を向き、
    平面視して、前記第2導体パターンの少なくとも一部は、前記第1導体パターンのうち所定間隔を隔てて隣接する2箇所の部分の間に配置されている、多層基板。
  5. 前記第1導体パターンと前記第2導体パターンとが接続されることで、コイルが形成されている、請求項4に記載の多層基板。
  6. 平面視して、前記第1導体パターンの前記所定間隔を隔てて隣接する2箇所の部分の間に配置されている前記第2導体パターンの少なくとも一部は、前記第1導体パターン側の主面が、前記所定間隔を隔てて隣接する2箇所の部分の間の領域内に位置する、請求項4または5に記載の多層基板。
JP2014081168A 2014-04-10 2014-04-10 多層基板の製造方法および多層基板 Active JP6424453B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014081168A JP6424453B2 (ja) 2014-04-10 2014-04-10 多層基板の製造方法および多層基板
CN201520211672.7U CN204707339U (zh) 2014-04-10 2015-04-09 多层基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014081168A JP6424453B2 (ja) 2014-04-10 2014-04-10 多層基板の製造方法および多層基板

Publications (2)

Publication Number Publication Date
JP2015201606A true JP2015201606A (ja) 2015-11-12
JP6424453B2 JP6424453B2 (ja) 2018-11-21

Family

ID=54286928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014081168A Active JP6424453B2 (ja) 2014-04-10 2014-04-10 多層基板の製造方法および多層基板

Country Status (2)

Country Link
JP (1) JP6424453B2 (ja)
CN (1) CN204707339U (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103355A (ja) * 2015-12-02 2017-06-08 Tdk株式会社 コイル部品の製造方法、コイル部品、及び電源回路ユニット
WO2017159284A1 (ja) * 2016-03-16 2017-09-21 株式会社村田製作所 多層基板及びその製造方法
JP2017188557A (ja) * 2016-04-05 2017-10-12 株式会社村田製作所 電子部品及び電子部品の製造方法
WO2018105347A1 (ja) * 2016-12-07 2018-06-14 日東電工株式会社 モジュールの製造方法
JP2018098494A (ja) * 2016-12-07 2018-06-21 日東電工株式会社 モジュールの製造方法
WO2018174133A1 (ja) * 2017-03-24 2018-09-27 株式会社村田製作所 多層基板、アクチュエータおよび多層基板の製造方法
JPWO2018034161A1 (ja) * 2016-08-18 2019-01-10 株式会社村田製作所 積層コイルおよびその製造方法
CN109243760A (zh) * 2017-07-10 2019-01-18 株式会社村田制作所 线圈部件
JP2019153501A (ja) * 2018-03-05 2019-09-12 三菱マテリアル株式会社 絶縁平角導体、コイルおよび絶縁平角導体の製造方法
US20190304663A1 (en) * 2018-03-30 2019-10-03 Rohm Co., Ltd. Chip inductor
JPWO2021025024A1 (ja) * 2019-08-08 2021-02-11
US11031173B2 (en) 2015-12-02 2021-06-08 Tdk Corporation Coil component, method of making the same, and power supply circuit unit
WO2022215665A1 (ja) * 2021-04-06 2022-10-13 株式会社村田製作所 受動部品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6787016B2 (ja) 2016-10-05 2020-11-18 Tdk株式会社 積層コイル部品の製造方法
CN109673099B (zh) * 2017-10-13 2020-09-01 欣兴电子股份有限公司 多层线路结构及其制作方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540577U (ja) * 1978-09-09 1980-03-15
JPH04368105A (ja) * 1991-06-17 1992-12-21 Toshiba Corp 平面インダクタ
JPH0917634A (ja) * 1995-06-28 1997-01-17 Murata Mfg Co Ltd 積層型インダクタ
JPH0935939A (ja) * 1995-07-25 1997-02-07 Tdk Corp 高周波コイルおよびその製造法
JP2000040868A (ja) * 1998-07-22 2000-02-08 Ibiden Co Ltd プリント配線板
JP2000277354A (ja) * 1999-03-23 2000-10-06 Nagano Japan Radio Co 積層型コモンモードチョークコイル
US20080023841A1 (en) * 2006-07-31 2008-01-31 Sanyo Electric Co., Ltd. Mounting board, method for manufacturing mounting board, and semiconductor module
JP2008034722A (ja) * 2006-07-31 2008-02-14 Sanyo Electric Co Ltd 回路基板の製造方法
JP2008060548A (ja) * 2006-08-02 2008-03-13 Sanyo Electric Co Ltd 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5540577U (ja) * 1978-09-09 1980-03-15
JPH04368105A (ja) * 1991-06-17 1992-12-21 Toshiba Corp 平面インダクタ
JPH0917634A (ja) * 1995-06-28 1997-01-17 Murata Mfg Co Ltd 積層型インダクタ
JPH0935939A (ja) * 1995-07-25 1997-02-07 Tdk Corp 高周波コイルおよびその製造法
JP2000040868A (ja) * 1998-07-22 2000-02-08 Ibiden Co Ltd プリント配線板
JP2000277354A (ja) * 1999-03-23 2000-10-06 Nagano Japan Radio Co 積層型コモンモードチョークコイル
US20080023841A1 (en) * 2006-07-31 2008-01-31 Sanyo Electric Co., Ltd. Mounting board, method for manufacturing mounting board, and semiconductor module
JP2008034722A (ja) * 2006-07-31 2008-02-14 Sanyo Electric Co Ltd 回路基板の製造方法
JP2008060548A (ja) * 2006-08-02 2008-03-13 Sanyo Electric Co Ltd 素子搭載用基板、素子搭載用基板の製造方法、および半導体モジュール

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11031173B2 (en) 2015-12-02 2021-06-08 Tdk Corporation Coil component, method of making the same, and power supply circuit unit
JP2017103355A (ja) * 2015-12-02 2017-06-08 Tdk株式会社 コイル部品の製造方法、コイル部品、及び電源回路ユニット
US11804326B2 (en) 2015-12-02 2023-10-31 Tdk Corporation Coil component, method of making the same, and power supply circuit unit
WO2017159284A1 (ja) * 2016-03-16 2017-09-21 株式会社村田製作所 多層基板及びその製造方法
JPWO2017159284A1 (ja) * 2016-03-16 2018-09-20 株式会社村田製作所 多層基板及びその製造方法
US11735346B2 (en) 2016-03-16 2023-08-22 Murata Manufacturing Co., Ltd. Multilayer substrate and method for manufacturing the same
JP2017188557A (ja) * 2016-04-05 2017-10-12 株式会社村田製作所 電子部品及び電子部品の製造方法
JPWO2018034161A1 (ja) * 2016-08-18 2019-01-10 株式会社村田製作所 積層コイルおよびその製造方法
WO2018105347A1 (ja) * 2016-12-07 2018-06-14 日東電工株式会社 モジュールの製造方法
JP2018098494A (ja) * 2016-12-07 2018-06-21 日東電工株式会社 モジュールの製造方法
US11387040B2 (en) 2016-12-07 2022-07-12 Nitto Denko Corporation Producing method of module
WO2018174133A1 (ja) * 2017-03-24 2018-09-27 株式会社村田製作所 多層基板、アクチュエータおよび多層基板の製造方法
JPWO2018174133A1 (ja) * 2017-03-24 2019-11-07 株式会社村田製作所 アクチュエータ
US11309113B2 (en) 2017-03-24 2022-04-19 Murata Manufacturing Co., Ltd Multilayer substrate, actuator, and method of manufacturing multilayer substrate
JP2019016726A (ja) * 2017-07-10 2019-01-31 株式会社村田製作所 コイル部品
CN109243760A (zh) * 2017-07-10 2019-01-18 株式会社村田制作所 线圈部件
WO2019172120A1 (ja) * 2018-03-05 2019-09-12 三菱マテリアル株式会社 絶縁平角導体、コイルおよび絶縁平角導体の製造方法
JP7031377B2 (ja) 2018-03-05 2022-03-08 三菱マテリアル株式会社 コイル
JP2019153501A (ja) * 2018-03-05 2019-09-12 三菱マテリアル株式会社 絶縁平角導体、コイルおよび絶縁平角導体の製造方法
US11450452B2 (en) 2018-03-05 2022-09-20 Mitsubishi Materials Corporation Insulated flat rectangular conductor, coil, and method of producing insulated flat rectangular conductor
US20190304663A1 (en) * 2018-03-30 2019-10-03 Rohm Co., Ltd. Chip inductor
JPWO2021025024A1 (ja) * 2019-08-08 2021-02-11
JP7197018B2 (ja) 2019-08-08 2022-12-27 株式会社村田製作所 多層基板及び多層基板の製造方法
WO2022215665A1 (ja) * 2021-04-06 2022-10-13 株式会社村田製作所 受動部品

Also Published As

Publication number Publication date
JP6424453B2 (ja) 2018-11-21
CN204707339U (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
JP6424453B2 (ja) 多層基板の製造方法および多層基板
JP5757376B1 (ja) 多層基板の製造方法、多層基板および電磁石
WO2011058938A1 (ja) 多層基板およびその製造方法
JP2006324568A (ja) 多層モジュールとその製造方法
JP6705567B2 (ja) 多層基板、多層基板の実装構造、多層基板の製造方法、および電子機器の製造方法
JP5725152B2 (ja) 電気素子内蔵型多層基板およびその製造方法
KR100678083B1 (ko) 임베디드 캐패시터와 임베디드 캐패시터의 제작 방법
JP6233524B2 (ja) 部品内蔵基板
JP6263167B2 (ja) 多層基板および多層基板の製造方法
JP6673304B2 (ja) 多層基板
JP6648832B2 (ja) 多層基板およびその製造方法
JP6304376B2 (ja) 部品内蔵多層基板
CN210075747U (zh) 多层基板
JP5641072B2 (ja) 回路基板
JP2011171579A (ja) プリント配線基板
JP2015149337A (ja) 多層基板およびその製造方法
JP5874697B2 (ja) 多層プリント基板およびその製造方法
JP6232976B2 (ja) 多層基板の製造方法、多層基板および電磁石
CN211702527U (zh) 多层基板
CN215265794U (zh) 树脂多层基板
JP2021136328A (ja) 多層配線基板
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
JP2000106486A (ja) 多層配線板の製造方法
JP2010199098A (ja) 基板積層体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180925

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181008

R150 Certificate of patent or registration of utility model

Ref document number: 6424453

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150