WO2019240000A1 - 電気素子の製造方法、電気素子、および電気素子の実装構造 - Google Patents

電気素子の製造方法、電気素子、および電気素子の実装構造 Download PDF

Info

Publication number
WO2019240000A1
WO2019240000A1 PCT/JP2019/022483 JP2019022483W WO2019240000A1 WO 2019240000 A1 WO2019240000 A1 WO 2019240000A1 JP 2019022483 W JP2019022483 W JP 2019022483W WO 2019240000 A1 WO2019240000 A1 WO 2019240000A1
Authority
WO
WIPO (PCT)
Prior art keywords
main surface
base material
connection electrode
electric element
insulating base
Prior art date
Application number
PCT/JP2019/022483
Other languages
English (en)
French (fr)
Inventor
篤志 糟谷
友彦 成岡
和紘 佐伯
星弥 森
智 今田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2020525496A priority Critical patent/JP7095739B2/ja
Publication of WO2019240000A1 publication Critical patent/WO2019240000A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits

Definitions

  • the present invention relates to an electric element manufacturing method including a step of cutting out an electric element from a mother substrate, an electric element obtained by the manufacturing method, and a mounting structure of the electric element.
  • an electrical element is provided with connection electrodes on both main surfaces.
  • connection electrodes on both main surfaces.
  • the electric element is cut out from the mother substrate.
  • the positional relationship between the outer shape (outer periphery) of the electric element and the connection electrode may deviate from a specified position.
  • the positional relationship between the connection electrode formed on the other main surface and the outer shape of the electric element may deviate more than specified.
  • the object of the present invention is to increase the accuracy of the positional relationship between the outer shape of the insulating base material and the connection electrode in a configuration in which the connection electrodes are formed on both main surfaces of the insulating base material, and to be mounted on other members, etc.
  • An object of the present invention is to provide an electrical element with improved properties.
  • the manufacturing method of the electric element of the present invention is as follows: An insulating substrate having a first main surface and a second main surface facing each other; a first connection electrode formed on the first main surface; and a second connection electrode formed on the second main surface.
  • the manufacturing method in order to cut the first portion from the first main surface side where the first connection electrode is formed, and to cut the second portion from the second main surface side where the second connection electrode is formed, It is possible to easily obtain an electric element that suppresses a shift in the positional relationship between the connection electrode and the outer shape of the insulating base.
  • the electric element of the present invention is An insulating base material having a first main surface, a second main surface facing the first main surface, a first side surface and a second side surface; A first connection electrode formed on the first main surface; A second connection electrode formed on the second main surface; With The first side surface has a gradient in which the width of the insulating base material extends from the first main surface toward the second main surface, The second side surface is characterized in that the width of the insulating base has a gradient that widens from the second main surface toward the first main surface.
  • the mounting structure of the electric element of the present invention is An electrical element and another member to which the electrical element is connected,
  • the electrical element is An insulating base material having a first main surface, a second main surface facing the first main surface, a first side surface and a second side surface; A first connection electrode formed on the first main surface; A second connection electrode formed on the second main surface; Have The first side surface has a gradient in which the width of the insulating base material extends from the first main surface toward the second main surface, The second side surface has a gradient in which the width of the insulating base material extends from the second main surface toward the first main surface, The first connection electrode or the second connection electrode of the electric element is connected to the other member.
  • connection electrodes are respectively formed on both main surfaces of the insulating base material
  • the positional relationship between the outer shape of the insulating base material and the connection electrode is improved, and the mounting property to other members is improved. It is possible to realize an electrical element with improved
  • FIG. 1A is an external perspective view of the electric element 101 according to the first embodiment
  • FIG. 1B is a cross-sectional view of the electric element 101
  • 2A is a cross-sectional view taken along the line AA in FIG. 1A
  • FIG. 2B is a cross-sectional view taken along the line BB in FIG. 1A
  • FIG. 3 is a perspective view illustrating a main part of the electronic apparatus 401 according to the first embodiment.
  • FIG. 4 is a cross-sectional view illustrating the manufacturing process of the electric element 101 in order.
  • FIG. 5 is a cross-sectional view sequentially illustrating the manufacturing process of the electric element 101.
  • 6A is an external perspective view of the electric element 102 according to the second embodiment
  • FIG. 6B is a DD cross-sectional view in FIG. 6A.
  • FIG. 1A is an external perspective view of the electric element 101 according to the first embodiment
  • FIG. 1B is a cross-sectional view of the electric element 101
  • 2A is a cross-sectional view taken along the line AA in FIG. 1A
  • FIG. 2B is a cross-sectional view taken along the line BB in FIG. 1A.
  • the electrical element 101 is, for example, an electronic component that is surface-mounted on a circuit board, as will be described in detail later.
  • the electric element 101 includes a first connection portion CN1, a second connection portion CN2, and a line portion TL.
  • first connection portion CN1 electrodes (first connection electrodes P11 and P12) are exposed on the upper surface shown in FIG. 1A, and on the lower surface shown in FIG. 1B, the second connection portion CN2 is exposed.
  • the electrodes (second connection electrodes P21, P22) are exposed.
  • the electrical element 101 includes an insulating substrate 10, first connection electrodes P11 and P12, second connection electrodes P21 and P22, conductor patterns 21 and 22, interlayer connection conductors V11, V12, V13, V21, V22, V23, and the like.
  • the insulating base material 10 is a substantially rectangular flat plate whose main material is thermoplastic resin and whose longitudinal direction coincides with the X-axis direction.
  • the insulating base material 10 has a first main surface S1, a second main surface S2 facing the first main surface S1, a first side surface SS1, and a second side surface SS2.
  • the first connection electrodes P11 and P12 are formed on the first main surface S1 of the insulating base material 10
  • the second connection electrodes P21 and P22 are formed on the second main surface S2 of the insulating base material 10.
  • Conductor patterns 21 and 22 and interlayer connection conductors V11, V12, V13, V21, V22, and V23 are formed inside insulating base material 10.
  • the insulating base material 10 is a flat plate whose main material is, for example, liquid crystal polymer (LCP) or polyether ether ketone (PEEK).
  • the insulating base material 10 is a laminated body formed by laminating a plurality of base material layers 13, 12, and 11 mainly composed of a thermoplastic resin in this order.
  • the plurality of base material layers 11, 12, and 13 are each a rectangular flat plate having flexibility and having a longitudinal direction coinciding with the X-axis direction.
  • the plurality of base material layers 11, 12, and 13 are sheets whose main material is, for example, a liquid crystal polymer (LCP) or polyether ether ketone (PEEK).
  • LCP liquid crystal polymer
  • PEEK polyether ether ketone
  • the first connection electrodes P11 and P12 are formed on the surface of the base material layer 11.
  • the first connection electrodes P11 and P12 are rectangular conductor patterns arranged near the first end of the base material layer 11 (the left end of the base material layer 11 in FIG. 1B).
  • the first connection electrodes P11 and P12 are conductor patterns such as Cu foil, for example.
  • interlayer connection conductors V11 and V21 are formed on the base material layer 11.
  • Conductor patterns 21 and 22 are formed on the surface of the base material layer 12. Although not shown, the conductor patterns 21 and 22 are L-shaped linear conductor patterns extending in the Y-axis direction and the X-axis direction. The conductor patterns 21 and 22 are conductor patterns such as Cu foil, for example.
  • interlayer connection conductors V12 and V22 are formed on the base material layer 12.
  • the second connection electrodes P21 and P22 are formed on the back surface of the base material layer 13.
  • the second connection electrodes P21 and P22 are rectangular conductor patterns disposed near the second end of the base material layer 13 (the right end of the base material layer 13 in FIG. 1B).
  • the second connection electrodes P21 and P22 are conductor patterns such as Cu foil, for example.
  • interlayer connection conductors V13 and V23 are formed on the base material layer 13.
  • the first connection electrode P11 is connected to the first end of the conductor pattern 21 via the interlayer connection conductor V11.
  • the second end of the conductor pattern 21 is connected to the second connection electrode P21 through the interlayer connection conductors V12 and V13.
  • the first connection electrode P12 is connected to the first end of the conductor pattern 22 via the interlayer connection conductor V21.
  • the second end of the conductor pattern 22 is connected to the second connection electrode P22 via the interlayer connection conductors V22 and V23.
  • the first side surface SS1 has a width of the insulating base material 10 from the first main surface S1 among the side surfaces of the insulating base material 10. It has a slope that widens toward the second main surface S2, and at least a part thereof is a side surface that is close to the first connection electrodes P11 and P12.
  • the first side surface SS1 is a cut surface obtained by cutting the insulating base material from the first main surface S1 side toward the second main surface S2 when the electric element is cut out from the mother substrate.
  • the width refers to the length in the plane direction (for example, the X-axis direction or the Y-axis direction).
  • Each of the first side surface SS1 and the interlayer connection conductors V11 and V21 shown in FIG. 2A has a tapered shape in which the width on the upper surface side is shorter than the width on the lower surface side and tapers from the lower surface side toward the upper surface side. .
  • the first side surface SS1 and the interlayer connection conductors V11 and V21 are connected, respectively.
  • the first connection electrodes P11 and P12 can be brought closer to each other.
  • the first side surface SS1 is a surface formed by cutting the insulating base material from the first main surface S1 side.
  • 2nd side surface SS2 has the inclination of the width
  • the second side surface SS2 is a cut surface obtained by cutting the insulating base material from the second main surface S2 side toward the first main surface S1 when the electric element is cut out from the mother substrate.
  • the boundary between the first side surface SS1 and the second side surface SS2 is near the center in the longitudinal direction (X-axis direction) of the insulating substrate 10.
  • Each of the second side surface SS2 and the interlayer connection conductors V13 and V23 shown in FIG. 2B has a tapered shape in which the width on the lower surface side is shorter than the width on the upper surface side and tapers from the upper surface side toward the lower surface side. .
  • the second side surface SS2 and the interlayer connection conductors V13 and V23 are connected to each other.
  • the second connection electrodes P21 and P22 can be brought closer to each other.
  • the second side surface SS2 is a surface formed by cutting the insulating base material from the second main surface S2 side.
  • the first side surface SS1 has second connection electrodes P21 and P22 in a plane direction (for example, the X-axis direction) facing the first main surface S1 and the second main surface S2. It is closer to the first connection electrodes P11 and P12.
  • the second side surface SS2 is closer to the second connection electrodes P21 and P22 than the first connection electrodes P11 and P12 in the planar direction.
  • the “side surface close to the connection electrode” in this specification refers to a portion of the side surface of the insulating substrate 10 that is located at the shortest distance from the connection electrode when viewed from the stacking direction (Z-axis direction).
  • FIG. 3 is a perspective view illustrating a main part of the electronic apparatus 401 according to the first embodiment.
  • the electronic device 401 includes an electric element 101, a circuit board 301, components 51, 52, 53, and 54, a metal casing 1, a metal member 31, and the like.
  • the circuit board 301 is, for example, a glass / epoxy board.
  • the components 51, 52, 53, and 54 are, for example, chip components such as a chip inductor and a chip capacitor, an RFIC element, an impedance matching circuit, and the like. Note that the electronic device 401 has a configuration other than the above, but is not illustrated in FIG. 3.
  • the electrical element 101 and the components 51, 52, 53, 54 are mounted on the upper surface PS of the circuit board 301.
  • the second connection portion CN2 (second connection electrode) of the electrical element 101 is directly soldered to a land (not shown) formed on the upper surface PS of the circuit board 301.
  • the components 51, 52, 53, 54 are directly soldered to lands (not shown) formed on the upper surface PS of the circuit board 301.
  • the first connection portion CN1 (first connection electrode) of the electric element 101 is connected to the metal casing 1 via the metal member 31 and the like. Specifically, the first connection portion CN1 of the electric element 101 is connected to one end of the metal member 31 via a connector (not shown), and the other end of the metal member 31 is connected to a metal housing via a screw (not shown). Connected to body 1.
  • the metal member 31 and the circuit board 301 correspond to “other members” of the present invention.
  • the electric element 101 according to the present embodiment is manufactured, for example, by the following process.
  • 4 and 5 are cross-sectional views showing the manufacturing process of the electric element 101 in order.
  • the base material layers 11, 12, and 13 are sheets mainly composed of, for example, a liquid crystal polymer (LCP) or a polyether ether ketone (PEEK).
  • LCP liquid crystal polymer
  • PEEK polyether ether ketone
  • the first connection electrodes P11 and P12, the second connection electrodes P21 and P22, and the conductor patterns 21 and 22 are formed on the plurality of base material layers 11, 12, and 13, respectively.
  • a metal foil for example, Cu foil
  • the first connection electrodes P11 and P12 are formed on the surface of the base material layer 11 (the surface to be the first main surface of the insulating base material later), and the conductor patterns 21 and 22 are formed on the surface of the base material layer 12.
  • the second connection electrodes P21 and P22 are formed on the back surface of the base material layer 13 (the surface that will later become the second main surface of the insulating base material).
  • the base material layer 11 corresponds to the “first base material layer” in the present invention
  • the base material layer 13 corresponds to the “second base material layer” in the present invention
  • the first connection electrodes P11 and P12 are formed on the surface of the base material layer 11 (the surface of the first base material layer that will later become one main surface), and the back surface of the base material layer 13 that becomes the second main surface later (the second second later).
  • This step of forming the second connection electrodes P21 and P22 on the surface of the second base material layer, which is the main surface is an example of the “electrode formation step” in the present invention.
  • interlayer connection conductors V11 and V21 are formed on the base material layer 11
  • interlayer connection conductors V12 and V22 are formed on the base material layer 12
  • interlayer connection conductors V13 and V23 are formed on the base material layer 13.
  • Interlayer connection conductors V11, V12, V13, V21, V22, and V23 are conductive materials that include a through hole in the base material layer and then include metal powder such as Cu, Sn, or an alloy thereof, and a resin material in the through hole. The paste is provided (filled), and the conductive paste is solidified by a subsequent heating press.
  • the mother substrate 201 is a collective substrate including electrical elements.
  • this step of forming the mother substrate 201 including the electric element is an example of the “mother substrate forming step” of the present invention.
  • this step of laminating a plurality of base material layers 11, 12, 13 including the first base material layer (base material layer 11) and the second base material layer (base material layer 13) and hot pressing the present invention is the present invention. Is an example of the “laminate forming step”.
  • the first portion from the mother substrate 201 is cut from the first main surface S1 side, and as shown in (3) in FIG. Two portions are cut from the second main surface S2 side.
  • the first portion is cut by irradiating the laser LR along the dividing line DL1 shown in (2) in FIG. 4 from the first main surface S1 side of the insulating base material 10A in the aggregate substrate state.
  • the laser LR is irradiated along the dividing line DL2 shown in (2) in FIG. 5 from the second main surface S2 side of the insulating base 10A to cut the second portion.
  • the “first portion” of the present invention is a portion that becomes the first side surface SS1 of the insulating base material 10 provided in the electric element when the electric element is cut out from the mother substrate 201, and is an insulating substrate in the collective substrate state. It is a portion indicated by a dividing line DL1 in the material 10A.
  • the first side surface SS1 is a cut surface obtained by cutting the insulating base material 10A from the first main surface S1 side toward the second main surface S2.
  • the “second portion” of the present invention is a portion that becomes the second side surface SS2 of the insulating base material 10 provided in the electric element when the electric element is cut out from the mother substrate 201, and is an insulating substrate in the collective substrate state. It is a portion indicated by a dividing line DL2 in the material 10A.
  • the second side surface SS2 is a cut surface obtained by cutting the insulating base material 10A from the second main surface S2 side toward the first main surface S1.
  • the electric element (101) is cut out from the mother substrate 201.
  • this step of cutting the first element from the first main surface S1 side, cutting the second portion from the second main surface S2 side, and cutting the electrical element 101 from the mother substrate 201 is performed. This is an example of the “cutting step” of the present invention.
  • a mother substrate including a plurality of electrical elements may be formed, and the plurality of electrical elements may be cut out from the mother substrate.
  • a component such as a chip component may be mounted on or stored in the electric element. In that case, the electrical element may be cut out after mounting the component on the mother board.
  • the first portion (the portion that becomes the first side surface SS1 when the electric element is cut out from the mother substrate 201) from the first main surface S1 side where the first connection electrodes P11 and P12 are formed.
  • the second portion (the portion that becomes the second side surface SS2 when the electric element is cut out from the mother substrate 201) from the second main surface S2 side where the second connection electrodes P21 and P22 are formed.
  • the positional relationship between the outer shape of the insulating substrate 10 and the connection electrodes (the positional relationship between the first side surface SS1 and the first connection electrodes P11 and P12, and the position between the second side surface SS2 and the second connection electrodes P21 and P22). Relationship) is suppressed, and the positional relationship between the outer shape of the insulating base material 10 and the connection electrode can be improved in accuracy.
  • connection electrode connected to an external circuit When a connection electrode connected to an external circuit is provided, high positional accuracy is required between the outer shape of the electric element (insulating base material) and the connection electrode. However, when a long electric element or a complicated electric element is cut out from one main surface side, the positional relationship between the outer shape of the insulating base material and the connection electrode tends to be shifted. Therefore, the manufacturing method and configuration of the present invention are particularly effective in that the positional relationship between the outer shape of the electric element (insulating base material) and the connection electrode is suppressed.
  • the positional relationship between the outer shape of the insulating substrate 10 and the connection electrodes (the positional relationship between the first side surface SS1 and the first connection electrodes P11 and P12, and the second side surface SS2 and the second connection electrode). It is possible to easily manufacture the electric element 101 with high accuracy in the positional relationship with P21 and P22. Therefore, by mounting such an electrical element 101 on the circuit board 301, it is possible to suppress a bonding failure due to a positional shift between the outer shape of the insulating base and the connection electrode and a mounting failure on the circuit board.
  • the insulating base material 10 is formed by laminating a plurality of base material layers 11, 12, and 13 whose main material is a thermoplastic resin. According to this configuration, as will be described in detail later, the insulating base material 10 can be easily formed by subjecting the plurality of laminated base material layers 11, 12, and 13 to heat press (collective press). The manufacturing process can be reduced, and the cost can be kept low. Also, with this configuration, it is possible to realize the electric element 101 that can be easily deformed in composition and can maintain (hold) a desired shape.
  • the first connection electrode is caused by a stacking error or the like when the base material layers 11, 12, 13 are stacked.
  • the positional relationship between P11 and P12 and the second connection electrodes P21 and P22 is likely to shift.
  • the plurality of base material layers 11, 12, 13 constituting the insulating base material 10 are mainly made of a thermoplastic resin, when the plurality of stacked base material layers 11, 12, 13 are hot-pressed.
  • the base material layer tends to flow and the conductor pattern (first connection electrode, second connection electrode, etc.) formed on the base material layer is likely to be displaced or deformed. Therefore, the manufacturing method and configuration of the present invention are particularly effective in that the positional relationship between the outer shape of the electric element (insulating base material) and the connection electrode is suppressed.
  • the interlayer connection conductors V11, V12, V13, V21, V22, and V23 formed on the insulating base material 10 are via conductors formed by solidifying a conductive paste containing a resin material. . These via conductors are easily formed because they are simultaneously formed by a hot press process (described later in detail) of the plurality of base material layers 11, 12, and 13. Moreover, since the resin material is contained in the conductive paste, high bondability between the base material layer mainly composed of resin and the interlayer connection conductor can be obtained. In addition, it is preferable that the resin material contained in the said electrically conductive paste is the same kind as the resin material of a base material layer.
  • the plurality of electrical elements may be cut out from the mother substrate.
  • the displacement and deformation of the conductor patterns are likely to occur during manufacture. Even in such a case, the manufacturing method and configuration of the present invention are particularly effective in that the positional relationship between the outer shape of the electric element (insulating base material) and the connection electrode is suppressed.
  • Second Embodiment the example of the electrical element provided with the insulating base material which has 3rd side surface SS3 is shown.
  • FIG. 6A is an external perspective view of the electric element 102 according to the second embodiment, and FIG. 6B is a DD cross-sectional view in FIG. 6A.
  • the electric element 102 is different from the electric element 101 according to the first embodiment in that the electric element 102 includes an insulating substrate 10B.
  • the insulating base material 10B is different from the insulating base material 10 described in the first embodiment in that it has a third side surface SS3 in addition to the first side surface SS1 and the second side surface SS2.
  • Other configurations of the insulating base material 10B are substantially the same as those of the insulating base material 10.
  • the third side surface SS3 has a width of the main surface (first main surface S1 and second main surface S2) of the insulating base material 10B among the side surfaces (end surfaces) of the insulating base material 10B. It is a side surface which has a gradient which spreads toward the center vicinity of the lamination direction (Z-axis direction).
  • the third side surface SS3 is a side surface of the line portion TL portion of the electric element 102 in the side surface (end surface) of the insulating base material 10B.
  • the third side surface SS3 is a cut surface obtained by irradiating a laser and cutting the insulating base material 10B from both the first main surface S1 side and the second main surface S2 side.
  • the insulating base material of the electric element may have other side surfaces in addition to the first side surface SS1 and the second side surface SS2.
  • the outer shape of the insulating base material can be accurately cut by cutting the insulating base material from both the first main surface S1 side and the second main surface S2 side. For example, if the slope of the side surface cut out by irradiating the laser from one main surface side is gentle, there will be a deviation between the laser irradiation position and the outer shape of the other main surface side of the insulating base material. This is because it is difficult to accurately cut out the insulating base material at the position.
  • the electric element of the present invention is not limited to this.
  • the electric element of the present invention may be, for example, a cable connecting two members or a cable connecting another member and a component. Further, the insulating base material of the electric element may have a bent portion.
  • the shape of the insulating base material has the functions and effects of the present invention. It can be changed as appropriate within the range of performance.
  • the insulating base material may have, for example, a polygonal shape, a circular shape, an elliptical shape, an arc shape, an L shape, a U shape, a Y shape, a T shape, a crank shape, etc.
  • the insulating base material is a flat plate whose main material is a thermoplastic resin
  • the insulating substrate may be a flat plate mainly composed of a thermosetting resin.
  • the insulating base material may be, for example, a low-temperature co-fired ceramic (LTCC) dielectric ceramic.
  • the insulating base material may be a composite laminate of a plurality of resins.
  • the insulating base material may be formed by laminating a thermosetting resin sheet such as a glass / epoxy substrate and a thermoplastic resin sheet.
  • the insulating base material is not limited to one in which a plurality of base material layers are heated and pressed (collective press) and the surfaces thereof are fused to each other, and may have a configuration having an adhesive layer between the base material layers.
  • the insulating base material is a laminated body of a plurality of base material layers
  • the insulating substrate may be a single layer flat plate.
  • the insulating base material showed the example formed by laminating
  • the number of the base material layers forming the insulating base material can be changed as appropriate within the range where the functions and effects of the present invention are exhibited.
  • the insulating substrate may be a single layer, for example.
  • a protective layer such as an epoxy resin film, a solder resist film, or a coverlay film may be formed on the first main surface S1 or the second main surface S2 of the insulating base.
  • connection parts and line part which an electric element has is the electric element.
  • the circuit can be appropriately changed depending on the circuit configured as described above.
  • the circuit configured as an electrical element is not limited to the circuit described in each of the embodiments described above.
  • various transmission lines for example, a strip line, a microstrip line, a coplanar line, etc.
  • the electrical element may be formed with a conductor pattern, for example, a frequency filter such as an inductor, a capacitor, and various filters (a low-pass filter, a high-pass filter, a band-pass filter, a band elimination filter).
  • various components such as chip components may be mounted or embedded in the main surface of the electric element.
  • an electric element including two first connection electrodes P11 and P12 that are rectangular conductor patterns and two second connection electrodes P21 and P22 that are rectangular conductor patterns.
  • An example is shown, but the present invention is not limited to this configuration.
  • the shapes of the first connection electrode and the second connection electrode can be changed as appropriate within the scope of the operation and effect of the present invention.
  • the planar shape of the first connection electrode and the second connection electrode may be, for example, a polygon, a circle, an ellipse, an arc, a ring, an L shape, a U shape, a T shape, a Y shape, a crank shape, or the like.
  • the number and arrangement of the first connection electrodes and the second connection electrodes can be changed as appropriate according to the circuit configured in the electric element.
  • connection electrode may be, for example, a ground electrode for connection to the ground, or may be an auxiliary electrode for positioning with respect to another member.
  • the first connection electrodes P11 and P12 and the second connection electrodes P21 and P22 may be subjected to, for example, an Au plating process using Ni as a base.
  • solder may be precoated on the surfaces of the first connection electrodes P11 and P12 and the second connection electrodes P21 and P22.
  • interlayer connection conductors V11, V12, V13, V21, V22, and V23 are via conductors including a resin material
  • the present invention is not limited to this configuration.
  • These interlayer connection conductors may be, for example, through-hole plating or filled via plating that penetrates an insulating base material and connects a plurality of conductor patterns to each other.

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

電気素子の製造方法は、マザー基板形成工程と、切断工程と、を備える。マザー基板形成工程は、互いに対向する第１主面（Ｓ１）および第２主面（Ｓ２）を有する絶縁基材（１０Ａ）、第１主面（Ｓ１）に形成される第１接続電極（Ｐ１１，Ｐ１２）と、第２主面（Ｓ２）に形成される第２接続電極と、を備える電気素子（１０１）を含むマザー基板（２０１）を形成する工程である。切断工程は、第１部分（マザー基板（２０１）から電気素子を切り出したときに第１側面（ＳＳ１）となる部分）を第１主面（Ｓ１）側から切断し、第２部分（マザー基板（２０１）から電気素子を切り出したときに第２側面（ＳＳ２）となる部分）を第２主面（Ｓ２）側から切断して、マザー基板（２０１）から電気素子を切り出す工程である。

Description

電気素子の製造方法、電気素子、および電気素子の実装構造
　本発明は、マザー基板から電気素子を切り出す工程を含む電気素子の製造方法、その製造方法によって得られた電気素子、およびその電気素子の実装構造に関する。
　従来、複数の子基板（電気素子）を集合してなるマザー基板（集合基板）を製造し、このマザー基板から多数の子基板を切り出すことが一般的に行われている（特許文献１）。
特開２０１３－２３２５３７号公報
　電気素子には、両主面にそれぞれ接続電極が設けられる場合がある。しかし、この場合、マザー基板を製造する際に、一方の主面に形成される接続電極と、他方の主面に形成される接続電極とで位置ずれが生じると、マザー基板から電気素子を切り出したときに電気素子の外形（外周）と接続電極との位置関係が規定の位置からずれることがある。特に、一方の主面に形成された接続電極を基準にしてマザー基板から電気素子を切り出す場合、他方の主面に形成された接続電極と電気素子の外形との位置関係が規定より大きくずれる虞がある。
　そして、このような電気素子を他の部材（例えば、回路基板等）に実装しようとすると、他の部材に実装された部品や構造物に接触して電気素子が実装できない場合や、接続電極と他の部材の電極との位置が合わずに接合不良等の問題が生じる虞がある。
　本発明の目的は、絶縁基材の両主面に接続電極がそれぞれ形成される構成において、絶縁基材の外形と接続電極との位置関係の精度を高め、且つ、他の部材等への実装性を高めた電気素子を提供することにある。
　本発明の電気素子の製造方法は、
　互いに対向する第１主面および第２主面を有する絶縁基材と、前記第１主面に形成される第１接続電極と、前記第２主面に形成される第２接続電極と、を備える電気素子を含んだマザー基板を形成する、マザー基板形成工程と、
　前記マザー基板形成工程の後に、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第１側面となる第１部分を前記第１主面側から切断し、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第２側面となる第２部分を前記第２主面側から切断して、前記マザー基板から前記電気素子を切り出す、切断工程と、
　を備えることを特徴とする。
　上記製造方法によれば、第１接続電極が形成された第１主面側から第１部分を切断し、第２接続電極が形成された第２主面側から第２部分を切断するため、接続電極と絶縁基材の外形との位置関係のずれを抑制した電気素子を容易に得ることができる。
　本発明の電気素子は、
　第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
　前記第１主面に形成される第１接続電極と、
　前記第２主面に形成される第２接続電極と、
　を備え、
　前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
　前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有することを特徴とする。
　第１主面側からのレーザーを照射することによって第１側面を形成し、第２主面側からのレーザーの照射を照射することによって第２側面を形成した場合には、このような構成となる。この場合には、絶縁基材の外形と、絶縁基材の両主面に形成される接続電極との位置関係の精度を高め、且つ、他の部材等への実装性を高めた電気素子を実現できる。
　本発明の電気素子の実装構造は、
　電気素子と、前記電気素子が接続される他の部材と、を備え、
　前記電気素子は、
　　第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
　　前記第１主面に形成される第１接続電極と、
　　前記第２主面に形成される第２接続電極と、
　　を有し、
　　前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
　　前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有し、
　前記電気素子の前記第１接続電極または前記第２接続電極は、前記他の部材に接続されることを特徴とする。
　この構成によれば、絶縁基材の外形と接続電極との位置関係のずれに起因する接合不良や、他の部材への実装不良を抑制した、電気素子の実装構造を実現できる。
　本発明によれば、絶縁基材の両主面に接続電極がそれぞれ形成される構成において、絶縁基材の外形と接続電極との位置関係の精度を高め、且つ、他の部材への実装性を高めた電気素子を実現できる。
図１（Ａ）は第１の実施形態に係る電気素子１０１の外観斜視図であり、図１（Ｂ）は電気素子１０１の断面図である。 図２（Ａ）は図１（Ａ）におけるＡ－Ａ断面図であり、図２（Ｂ）は図１（Ａ）におけるＢ－Ｂ断面図である。 図３は、第１の実施形態に係る電子機器４０１の主要部を示す斜視図である。 図４は、電気素子１０１の製造工程を順に示す断面図である。 図５は、電気素子１０１の製造工程を順に示す断面図である。 図６（Ａ）は第２の実施形態に係る電気素子１０２の外観斜視図であり、図６（Ｂ）は図６（Ａ）におけるＤ－Ｄ断面図である。
　以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。
　《第１の実施形態》
　図１（Ａ）は第１の実施形態に係る電気素子１０１の外観斜視図であり、図１（Ｂ）は電気素子１０１の断面図である。図２（Ａ）は図１（Ａ）におけるＡ－Ａ断面図であり、図２（Ｂ）は図１（Ａ）におけるＢ－Ｂ断面図である。
　電気素子１０１は、後に詳述するように、例えば回路基板上に面実装される電子部品である。電気素子１０１は、第１接続部ＣＮ１と、第２接続部ＣＮ２と、線路部ＴＬとを有する。第１接続部ＣＮ１には、図１（Ａ）に示す上面に電極（第１接続電極Ｐ１１，Ｐ１２）が露出しており、第２接続部ＣＮ２には、図１（Ｂ）に示す下面に電極（第２接続電極Ｐ２１，Ｐ２２）が露出している。
　電気素子１０１は、絶縁基材１０、第１接続電極Ｐ１１，Ｐ１２、第２接続電極Ｐ２１，Ｐ２２、導体パターン２１，２２、層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３等を備える。
　絶縁基材１０は、熱可塑性樹脂を主材料とし、長手方向がＸ軸方向に一致する略矩形の平板である。絶縁基材１０は、第１主面Ｓ１、第１主面Ｓ１に対向する第２主面Ｓ２、第１側面ＳＳ１および第２側面ＳＳ２を有する。第１接続電極Ｐ１１，Ｐ１２は絶縁基材１０の第１主面Ｓ１に形成され、第２接続電極Ｐ２１，Ｐ２２は絶縁基材１０の第２主面Ｓ２に形成されている。導体パターン２１，２２および層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３は、絶縁基材１０の内部に形成されている。絶縁基材１０は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とする平板である。
　絶縁基材１０は、熱可塑性樹脂を主材料とする複数の基材層１３，１２，１１をこの順に積層して形成される積層体である。複数の基材層１１，１２，１３は、それぞれ可撓性を有し、長手方向がＸ軸方向に一致する矩形の平板である。複数の基材層１１，１２，１３は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とするシートである。
　基材層１１の表面には、第１接続電極Ｐ１１，Ｐ１２が形成されている。第１接続電極Ｐ１１，Ｐ１２は、基材層１１の第１端（図１（Ｂ）における基材層１１の左側端）付近に配置される矩形の導体パターンである。第１接続電極Ｐ１１，Ｐ１２は、例えばＣｕ箔等の導体パターンである。
　また、基材層１１には、層間接続導体Ｖ１１，Ｖ２１が形成されている。
　基材層１２の表面には、導体パターン２１，２２が形成されている。導体パターン２１，２２は、図示省略するが、Ｙ軸方向およびＸ軸方向に延伸するＬ字形の線状導体パターンである。導体パターン２１，２２は、例えばＣｕ箔等の導体パターンである。
　また、基材層１２には、層間接続導体Ｖ１２，Ｖ２２が形成されている。
　基材層１３の裏面には、第２接続電極Ｐ２１，Ｐ２２が形成されている。第２接続電極Ｐ２１，Ｐ２２は、基材層１３の第２端（図１（Ｂ）における基材層１３の右側端）付近に配置される矩形の導体パターンである。第２接続電極Ｐ２１，Ｐ２２は、例えばＣｕ箔等の導体パターンである。
　また、基材層１３には、層間接続導体Ｖ１３，Ｖ２３が形成されている。
　図示省略するが、第１接続電極Ｐ１１は、層間接続導体Ｖ１１を介して導体パターン２１の第１端に接続される。導体パターン２１の第２端は、層間接続導体Ｖ１２，Ｖ１３を介して第２接続電極Ｐ２１に接続される。また、第１接続電極Ｐ１２は、層間接続導体Ｖ２１を介して導体パターン２２の第１端に接続される。導体パターン２２の第２端は、層間接続導体Ｖ２２，Ｖ２３を介して第２接続電極Ｐ２２に接続される。
　図１（Ｂ）、図２（Ａ）および図２（Ｂ）に示すように、第１側面ＳＳ１は、絶縁基材１０の側面のうち、絶縁基材１０の幅が第１主面Ｓ１から第２主面Ｓ２に向かって広がる勾配を有し、その少なくとも一部が第１接続電極Ｐ１１，Ｐ１２に近接する側面である。後に詳述するように、第１側面ＳＳ１は、マザー基板から電気素子を切り出したときに、絶縁基材を第１主面Ｓ１側から第２主面Ｓ２に向かって切断した切断面である。なお、ここでいう幅とは、平面方向（例えば、Ｘ軸方向またはＹ軸方向）の長さを言う。
　図２（Ａ）に示す第１側面ＳＳ１および層間接続導体Ｖ１１，Ｖ２１は、いずれも上面側の幅が下面側の幅よりも短く、下面側から上面側に向かって先細ったテーパー状である。この構成によれば、層間接続導体Ｖ１１，Ｖ２１が上面側から下面側に向かって先細ったテーパー状の場合と比べて、第１側面ＳＳ１と（層間接続導体Ｖ１１，Ｖ２１がそれぞれ接続される）第１接続電極Ｐ１１，Ｐ１２とをより近接させることができる。後に詳述するように、第１側面ＳＳ１は第１主面Ｓ１側から絶縁基材を切断して形成される面である。したがって、上記構成により、第１接続電極Ｐ１１，Ｐ１２により近接した位置での切断が可能となるため、より小さな絶縁基材１０を加工形成することが可能となり、形状加工の自由度が高まる（形状加工の幅が広がる）。
　また、第２側面ＳＳ２は、絶縁基材１０の側面（端面）のうち、絶縁基材１０の幅が第２主面Ｓ２から第１主面Ｓ１に向かって勾配を有し、その少なくとも一部が第２接続電極Ｐ２１，Ｐ２２に近接する側面である。後に詳述するように、第２側面ＳＳ２は、マザー基板から電気素子を切り出したときに、絶縁基材を第２主面Ｓ２側から第１主面Ｓ１に向かって切断した切断面である。図示省略するが、第１側面ＳＳ１と第２側面ＳＳ２との境界は、絶縁基材１０の長手方向（Ｘ軸方向）における中央付近である。
　図２（Ｂ）に示す第２側面ＳＳ２および層間接続導体Ｖ１３，Ｖ２３は、いずれも下面側の幅が上面側の幅よりも短く、上面側から下面側に向かって先細ったテーパー状である。この構成によれば、層間接続導体Ｖ１３，Ｖ２３が下面側から上面側に向かって先細ったテーパー状の場合と比べて、第２側面ＳＳ２と（層間接続導体Ｖ１３，Ｖ２３がそれぞれ接続される）第２接続電極Ｐ２１，Ｐ２２とをより近接させることができる。後に詳述するように、第２側面ＳＳ２は第２主面Ｓ２側から絶縁基材を切断して形成される面である。したがって、上記構成により、第２接続電極Ｐ２１，Ｐ２２により近接した位置での切断が可能となるため、より小さな絶縁基材１０を加工形成することが可能となり、形状加工の自由度が高まる（形状加工の幅が広がる）。
　また、図１（Ｂ）に示すように、第１側面ＳＳ１は、第１主面Ｓ１および第２主面Ｓ２に対向する平面方向（例えば、Ｘ軸方向）において、第２接続電極Ｐ２１，Ｐ２２よりも第１接続電極Ｐ１１，Ｐ１２に近接している。第２側面ＳＳ２は、平面方向において、第１接続電極Ｐ１１，Ｐ１２よりも第２接続電極Ｐ２１，Ｐ２２に近接している。
　ここで、本明細書における「接続電極に近接する側面」とは、積層方向（Ｚ軸方向）から視て、絶縁基材１０の側面のうち、接続電極に最短距離に位置する部分を言う。
　電気素子１０１は例えば次のように用いられる。図３は、第１の実施形態に係る電子機器４０１の主要部を示す斜視図である。
　電子機器４０１は、電気素子１０１、回路基板３０１、部品５１，５２，５３，５４、金属筐体１および金属部材３１等を備える。回路基板３０１は例えばガラス／エポキシ基板である。部品５１，５２，５３，５４は、例えばチップ型インダクタやチップ型キャパシタ等のチップ部品、ＲＦＩＣ素子またはインピーダンス整合回路等である。なお、電子機器４０１は、上記以外の構成も備えるが、図３では、図示省略している。
　電気素子１０１および部品５１，５２，５３，５４は、回路基板３０１の上面ＰＳに実装される。電気素子１０１の第２接続部ＣＮ２（第２接続電極）は、回路基板３０１の上面ＰＳに形成されたランド（不図示）に直接はんだ付けされる。また、部品５１，５２，５３，５４は、回路基板３０１の上面ＰＳに形成されたランド（不図示）に直接はんだ付けされる。また、電気素子１０１の第１接続部ＣＮ１（第１接続電極）は、金属部材３１等を介して金属筐体１に接続されている。具体的には、電気素子１０１の第１接続部ＣＮ１は、コネクタ（不図示）を介して金属部材３１の一端に接続され、金属部材３１の他端はネジ（不図示）を介して金属筐体１に接続されている。
　本実施形態では、金属部材３１および回路基板３０１が、本発明の「他の部材」に相当する。
　なお、本実施形態に係る電気素子１０１は、例えば次に示すような工程で製造される。図４および図５は、電気素子１０１の製造工程を順に示す断面図である。
　まず、図４中の（１）および図５中の（１）に示すように、複数の基材層１１，１２，１３を準備する。基材層１１，１２，１３は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とするシートである。
　その後、複数の基材層１１，１２，１３に、第１接続電極Ｐ１１，Ｐ１２、第２接続電極Ｐ２１，Ｐ２２および導体パターン２１，２２を形成する。具体的には、基材層１１，１２，１３の片側の面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターニングする。これにより、基材層１１の表面（後に絶縁基材の第１主面となる面）に第１接続電極Ｐ１１，Ｐ１２を形成し、基材層１２の表面に導体パターン２１，２２を形成し、基材層１３の裏面（後に絶縁基材の第２主面となる面）に第２接続電極Ｐ２１，Ｐ２２を形成する。
　なお、本実施形態では、基材層１１が本発明における「第１基材層」に相当し、基材層１３が本発明における「第２基材層」に相当する。基材層１１の表面（後に１主面となる第１基材層の面）に第１接続電極Ｐ１１，Ｐ１２を形成し、後に第２主面となる基材層１３の裏面（後に第２主面となる第２基材層の面）に第２接続電極Ｐ２１，Ｐ２２を形成するこの工程が、本発明の「電極形成工程」の一例である。
　また、基材層１１には層間接続導体Ｖ１１，Ｖ２１が形成され、基材層１２には層間接続導体Ｖ１２，Ｖ２２が形成され、基材層１３には層間接続導体Ｖ１３，Ｖ２３が形成される。層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３は、基材層に貫通孔を設けた後、その貫通孔にＣｕ，Ｓｎもしくはそれらの合金等の金属粉と樹脂材料とを含む導電性ペーストを配設（充填）し、後の加熱プレスによって導電性ペーストを固化させることによって設けられる。
　次に、複数の基材層１３，１２，１１をこの順に積層し、積層した複数の基材層１１，１２，１３を加熱プレスすることにより、図４中の（２）および図５中の（２）に示す集合基板状態の絶縁基材１０Ａが形成されるとともに、マザー基板２０１が形成される。マザー基板２０１は、電気素子を含んだ集合基板である。
　このように、電気素子を含んだマザー基板２０１を形成するこの工程が、本発明の「マザー基板形成工程」の一例である。また、第１基材層（基材層１１）および第２基材層（基材層１３）を含む複数の基材層１１，１２，１３を積層して加熱プレスするこの工程が、本発明の「積層体形成工程」の一例である。
　次に、図４中の（３）に示すように、マザー基板２０１から第１部分を第１主面Ｓ１側から切断し、図５中の（３）に示すように、マザー基板２０１から第２部分を第２主面Ｓ２側から切断する。具体的には、集合基板状態の絶縁基材１０Ａの第１主面Ｓ１側から図４中の（２）に示す分割線ＤＬ１に沿ってレーザーＬＲを照射し、第１部分を切断する。また、絶縁基材１０Ａの第２主面Ｓ２側から図５中の（２）に示す分割線ＤＬ２に沿ってレーザーＬＲを照射し、第２部分を切断する。
　なお、本発明の「第１部分」とは、マザー基板２０１から電気素子を切り出したときに、電気素子が備える絶縁基材１０の第１側面ＳＳ１となる部分であり、集合基板状態の絶縁基材１０Ａのうち分割線ＤＬ１で示される部分である。第１側面ＳＳ１は、絶縁基材１０Ａを第１主面Ｓ１側から第２主面Ｓ２に向かって切り出した切断面である。
　また、本発明の「第２部分」とは、マザー基板２０１から電気素子を切り出したときに、電気素子が備える絶縁基材１０の第２側面ＳＳ２となる部分であり、集合基板状態の絶縁基材１０Ａのうち分割線ＤＬ２で示される部分である。第２側面ＳＳ２は、絶縁基材１０Ａを第２主面Ｓ２側から第１主面Ｓ１に向かって切り出した切断面である。
　このようにして、マザー基板２０１から電気素子（１０１）が切り出される。
　「マザー基板形成工程」の後に、第１部分を第１主面Ｓ１側から切断し、第２部分を第２主面Ｓ２側から切断して、マザー基板２０１から電気素子１０１を切り出すこの工程が、本発明の「切断工程」の一例である。
　なお、図４および図５では、マザー基板２０１から一つの電気素子が切り出される例を示したが、この製造方法に限定されるものではない。例えば、複数の電気素子を含んだマザー基板を形成し、そのマザー基板から複数の電気素子を切り出してもよい。さらに、電気素子にはチップ部品等の部品が実装または収納されていてもよい。その場合には、マザー基板に部品を実装してから電気素子を切り出してもよい。
　上記製造方法によって電気素子１０１を製造することにより、次のような作用効果を奏する。
（ａ）マザー基板２０１を形成する際、第１主面Ｓ１に形成される第１接続電極Ｐ１１，Ｐ１２と、第２主面Ｓ２に形成される第２接続電極Ｐ２１，Ｐ２２とで位置ずれが生じると、マザー基板２０１から電気素子１０１を切り出したときに、電気素子が備える絶縁基材の外形と接続電極との位置関係が規定の位置からずれることがある。特に、一方主面に形成された接続電極を基準にして、マザー基板を一方主面側から電気素子を切り出した場合には、他方主面に形成された接続電極と電気素子が備える絶縁基材の外形との位置関係が大きくずれる虞がある。
　一方、上記製造方法によれば、第１接続電極Ｐ１１，Ｐ１２が形成された第１主面Ｓ１側から第１部分（マザー基板２０１から電気素子を切り出したときに、第１側面ＳＳ１となる部分）を切断し、第２接続電極Ｐ２１，Ｐ２２が形成された第２主面Ｓ２側から第２部分（マザー基板２０１から電気素子を切り出したときに、第２側面ＳＳ２となる部分）を切断する。これにより、絶縁基材１０の外形と接続電極との位置関係（第１側面ＳＳ１と第１接続電極Ｐ１１，Ｐ１２との位置関係、および第２側面ＳＳ２と第２接続電極Ｐ２１，Ｐ２２との位置関係）のずれが抑制され、絶縁基材１０の外形と接続電極との位置関係の精度を高めることができる。
　なお、外部の回路に接続される接続電極が設けられている場合には、電気素子（絶縁基材）の外形と接続電極との間には高い位置精度が要求される。しかし、長尺状の電気素子や複雑な形状の電気素子を、一方主面側から切り出す場合には、絶縁基材の外形と接続電極との位置関係にずれが生じやすい。そのため、電気素子（絶縁基材）の外形と接続電極との位置関係のずれを抑制する点で、本発明の製造方法および構成が特に有効である。
（ｂ）電気素子（絶縁基材）の外形と接続電極との位置関係が規定の位置からずれていると、部品が高密度に実装された回路基板（他の部材）等にその電気素子を実装する場合に、部品やその他の構造物に接触して電気素子が実装できないことがある。なお、電気素子を無理に回路基板に実装した場合には、電気素子の絶縁基材に応力が掛かってしまい、電気素子が破損する虞がある。また、電気素子を回路基板に実装できたとしても、接続電極と回路基板の電極との位置が合わずに接合不良等の問題が生じる虞がある。
　一方、本実施形態によれば、絶縁基材１０の外形と接続電極との位置関係（第１側面ＳＳ１と第１接続電極Ｐ１１，Ｐ１２との位置関係、および第２側面ＳＳ２と第２接続電極Ｐ２１，Ｐ２２との位置関係）の精度が高い電気素子１０１を容易に製造できる。そのため、このような電気素子１０１を回路基板３０１に実装することで、絶縁基材の外形と接続電極との位置関係のずれに起因する接合不良や、回路基板への実装不良を抑制できる。
（ｃ）本実施形態では、絶縁基材１０が、熱可塑性樹脂を主材料とする複数の基材層１１，１２，１３を積層して形成される。この構成によれば、後に詳述するように、積層した複数の基材層１１，１２，１３を加熱プレス（一括プレス）することにより、絶縁基材１０を容易に形成できるため、電気素子１０１の製造工程が削減され、コストを低く抑えることができる。また、この構成により、容易に組成変形が可能で、且つ、所望の形状を維持（保持）できる電気素子１０１を実現できる。
　但し、絶縁基材１０が複数の基材層１１，１２，１３の積層体である場合には、複数の基材層１１，１２，１３を積層する際の積みずれ等により、第１接続電極Ｐ１１，Ｐ１２と第２接続電極Ｐ２１，Ｐ２２との位置関係にずれが生じやすい。特に、絶縁基材１０を構成する複数の基材層１１，１２，１３が熱可塑性樹脂を主材料とする場合には、積層した複数の基材層１１，１２，１３を加熱プレスする際に、基材層が流動しやすく、基材層に形成された導体パターン（第１接続電極および第２接続電極等）の位置ずれや変形が生じやすい。そのため、電気素子（絶縁基材）の外形と接続電極との位置関係のずれを抑制する点で、本発明の製造方法および構成が特に有効である。
（ｄ）さらに、本実施形態では、絶縁基材１０に形成される層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３が、樹脂材料を含む導電性ペーストを固化してなるビア導体である。これらビア導体は、複数の基材層１１，１２，１３の加熱プレス処理（後に詳述する）で同時に形成されるため、形成が容易である。また、導電性ペーストに樹脂材料が含まれるため、樹脂を主材料とする基材層と層間接続導体との高い接合性が得られる。なお、上記導電性ペーストに含まれる樹脂材料は、基材層の樹脂材料と同種であることが好ましい。
　なお、上述したように、複数の電気素子を含んだマザー基板を形成した後、そのマザー基板から複数の電気素子を切り出してもよい。但し、複数の電気素子を含むような大型のマザー基板では、製造時に導体パターン（第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２）の位置ずれや変形が生じやすい。このような場合でも、電気素子（絶縁基材）の外形と接続電極との位置関係のずれを抑制する点で、本発明の製造方法および構成が特に有効である。
　《第２の実施形態》
　第２の実施形態では、第３側面ＳＳ３を有する絶縁基材を備えた電気素子の例を示す。
　図６（Ａ）は第２の実施形態に係る電気素子１０２の外観斜視図であり、図６（Ｂ）は図６（Ａ）におけるＤ－Ｄ断面図である。
　電気素子１０２は、絶縁基材１０Ｂを備える点で、第１の実施形態に係る電気素子１０１と異なる。絶縁基材１０Ｂは、第１側面ＳＳ１および第２側面ＳＳ２以外に第３側面ＳＳ３を有する点で、第１の実施形態で説明した絶縁基材１０と異なる。絶縁基材１０Ｂの他の構成については、絶縁基材１０と実質的に同じである。
　図６（Ｂ）に示すように、第３側面ＳＳ３は、絶縁基材１０Ｂの側面（端面）のうち、絶縁基材１０Ｂの幅が主面（第１主面Ｓ１および第２主面Ｓ２）から積層方向（Ｚ軸方向）の中央付近に向かって広がる勾配を有する側面である。図示省略するが、第３側面ＳＳ３は、絶縁基材１０Ｂの側面（端面）のうち、電気素子１０２の線路部ＴＬ部分の側面である。
　第３側面ＳＳ３は、レーザーを照射して、絶縁基材１０Ｂを第１主面Ｓ１側および第２主面Ｓ２側の両方から切り出した切断面である。
　本実施形態で示すように、電気素子の絶縁基材は、第１側面ＳＳ１および第２側面ＳＳ２以外にその他の側面を有していてもよい。
　なお、絶縁基材を第１主面Ｓ１側および第２主面Ｓ２側の両方から切断することにより、絶縁基材の外形を精度良く切り出すことができる場合がある。例えば、一方主面側からレーザーを照射して切り出した側面の勾配が緩やかな場合には、レーザーの照射位置と絶縁基材の他方主面側の外形との間にずれが生じてしまい、規定の位置で絶縁基材を正確に切り出すことは難しくなるためである。
　《その他の実施形態》
　以上に示した各実施形態では、電気素子が、他の部材（回路基板）に面実装される電子部品である例を示したが、本発明の電気素子はこれに限定されるものではない。本発明の電気素子は、例えば、二つの部材間を接続するケーブル、または他の部材と部品との間を接続するケーブルでもよい。また、電気素子の絶縁基材は、屈曲部を有していてもよい。
　また、以上に示した各実施形態では、絶縁基材が、長手方向がＸ軸方向に一致する略矩形の平板である例を示したが、絶縁基材の形状は本発明の作用・効果を奏する範囲において適宜変更可能である。絶縁基材は、例えば平面形状が多角形、円形、楕円形、円弧状、Ｌ字形、Ｕ字形、Ｙ字形、Ｔ字形、クランク形等であってもよい。
　以上に示した各実施形態では、絶縁基材が、熱可塑性樹脂を主材料とする平板の例を示したが、この構成に限定されるものではない。絶縁基材は熱硬化性樹脂を主材料とする平板でもよい。また、絶縁基材は、例えば、低温同時焼成セラミックス（ＬＴＣＣ）の誘電体セラミックであってもよい。絶縁基材は、複数の樹脂の複合積層体であってもよく、例えばガラス／エポキシ基板等の熱硬化性樹脂シートと、熱可塑性樹脂シートとが積層されて形成される構成でもよい。また、絶縁基材は、複数の基材層を加熱プレス（一括プレス）してその表面同士を融着するものに限らず、各基材層間に接着材層を有する構成でもよい。
　また、以上の示した各実施形態では、絶縁基材が複数の基材層の積層体である例を示したが、この構成に限定されるものではない。絶縁基材は単層の平板でもよい。
　また、以上に示した各実施形態では、絶縁基材が、３つの基材層１１，１２，１３を積層してなる例を示したが、この構成に限定されるものではない。絶縁基材を形成する基材層の層数は、本発明の作用・効果を奏する範囲において適宜変更可能である。絶縁基材は、例えば単層であってもよい。さらに、絶縁基材の第１主面Ｓ１または第２主面Ｓ２に、例えば、エポキシ樹脂膜、ソルダーレジスト膜やカバーレイフィルム等の保護層が形成されていてもよい。
　以上に示した各実施形態では、第１接続部ＣＮ１、第２接続部ＣＮ２および線路部ＴＬを有する電気素子の例を示したが、電気素子が有する接続部および線路部の数は、電気素子に構成される回路によって適宜変更可能である。
　電気素子に構成される回路は、以上に示した各実施形態で説明した回路に限定されるものではない。電気素子には、例えば、各種伝送線路（例えば、ストリップライン、マイクロストリップライン、コプレーナライン等）が構成されていてもよい。また、電気素子には、例えば、インダクタ、キャパシタや各種フィルタ（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ）等の周波数フィルタが導体パターンで形成されていてもよい。また、電気素子には、チップ部品等の各種部品が主面に実装または埋設されていてもよい。
　なお、以上に示した各実施形態では、矩形の導体パターンである２つの第１接続電極Ｐ１１，Ｐ１２と、矩形の導体パターンである２つの第２接続電極Ｐ２１，Ｐ２２と、を備える電気素子の例を示したが、この構成に限定されるものではない。第１接続電極および第２接続電極の形状は、本発明の作用・効果を奏する範囲において適宜変更可能である。第１接続電極および第２接続電極の平面形状は、例えば、多角形、円形、楕円形、円弧状、リング状、Ｌ字形、Ｕ字形、Ｔ字形、Ｙ字形、クランク形等であってもよい。また、第１接続電極および第２接続電極の個数、配置は、電気素子に構成される回路に応じて適宜変更可能である。
　さらに、以上に示した各実施形態では、第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２が、信号用の電極である例を示したが、本発明の「接続電極」の用途はこれに限定されるものではない。接続電極は、例えばグランドに接続するためのグランド電極でもよく、他の部材に対する位置決め用の補助電極でもよい。なお、第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２には、例えばＮｉを下地としたＡｕめっき処理が施されていてもよい。また、第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２の表面に、はんだがプリコートされていてもよい。
　以上に示した各実施形態では、層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３が、樹脂材料を含んだビア導体である例を示したが、この構成に限定されるものではない。これら層間接続導体は、例えば絶縁基材を貫通して複数の導体パターン同士を互いに接続するスルーホールめっきやフィルドビアめっきでもよい。
　最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。
ＣＮ１…第１接続部
ＣＮ２…第２接続部
ＴＬ…線路部
ＤＬ１，ＤＬ２…分割線
ＬＲ…レーザー
Ｐ１１，Ｐ１２…第１接続電極
Ｐ２１，Ｐ２２…第２接続電極
ＰＳ…回路基板の上面
Ｓ１…絶縁基材の第１主面
Ｓ２…絶縁基材の第２主面
ＳＳ１…絶縁基材の第１側面
ＳＳ２…絶縁基材の第２側面
ＳＳ３…絶縁基材の第３側面
Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３…層間接続導体
１…金属筐体
１０，１０Ａ，１０Ｂ…絶縁基材
１１，１２，１３…基材層
２１，２２…導体パターン
３１…金属部材
５１，５２，５３，５４…部品
１０１，１０２…電気素子
２０１…マザー基板
３０１…回路基板
４０１…電子機器

Claims (12)

  1. 　互いに対向する第１主面および第２主面を有する絶縁基材と、前記第１主面に形成される第１接続電極と、前記第２主面に形成される第２接続電極と、を備える電気素子を含んだマザー基板を形成する、マザー基板形成工程と、
    　前記マザー基板形成工程の後に、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第１側面となる第１部分を前記第１主面側から切断し、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第２側面となる第２部分を前記第２主面側から切断して、前記マザー基板から前記電気素子を切り出す、切断工程と、
    　を備える、電気素子の製造方法。
  2. 　前記マザー基板形成工程は、
    　前記第１主面となる第１基材層の面に前記第１接続電極を形成し、前記第２主面となる第２基材層の面に前記第２接続電極を形成する、電極形成工程と、
    　前記第１基材層および前記第２基材層を含む複数の基材層を積層して加熱プレスする、積層体形成工程とを含む、請求項１に記載の電気素子の製造方法。
  3. 　前記積層体形成工程は、熱可塑性樹脂を主材料とする前記複数の基材層を積層して加熱プレスする工程を含む、請求項２に記載の電気素子の製造方法。
  4. 　前記切断工程は、レーザーで前記マザー基板から前記電気素子を切り出す工程を含む、請求項１から３のいずれかに記載の電気素子の製造方法。
  5. 　前記切断工程は、前記マザー基板から複数の前記電気素子を切り出す工程を含む、請求項１から４のいずれかに記載の電気素子の製造方法。
  6. 　第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
    　前記第１主面に形成される第１接続電極と、
    　前記第２主面に形成される第２接続電極と、
    　を備え、
    　前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
    　前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有する、電気素子。
  7. 　前記第１側面は、前記第１主面および前記第２主面に対向する平面方向において、前記第２接続電極よりも前記第１接続電極に近接し、
    　前記第２側面は、前記平面方向において、前記第１接続電極よりも前記第２接続電極に近接する、請求項６に記載の電気素子。
  8. 　前記絶縁基材は複数の基材層の積層体である、請求項６または７に記載の電気素子。
  9. 　前記絶縁基材は樹脂を主材料とする、請求項６から８のいずれかに記載の電気素子。
  10. 　前記樹脂は熱可塑性樹脂である、請求項９に記載の電気素子。
  11. 　電気素子と、前記電気素子が接続される他の部材と、を備え、
    　前記電気素子は、
    　　第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
    　　前記第１主面に形成される第１接続電極と、
    　　前記第２主面に形成される第２接続電極と、
    　　を有し、
    　　前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
    　　前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有し、
    　前記電気素子の前記第１接続電極または前記第２接続電極は、前記他の部材に接続される、電気素子の実装構造。
  12. 　前記第１側面は、前記第１主面および前記第２主面に対向する平面方向において、前記第２接続電極よりも前記第１接続電極に近接し、
    　前記第２側面は、前記平面方向において、前記第１接続電極よりも前記第２接続電極に近い、請求項１１に記載の電気素子の実装構造。
PCT/JP2019/022483 2018-06-11 2019-06-06 電気素子の製造方法、電気素子、および電気素子の実装構造 WO2019240000A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020525496A JP7095739B2 (ja) 2018-06-11 2019-06-06 電気素子の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-110776 2018-06-11
JP2018110776 2018-06-11

Publications (1)

Publication Number Publication Date
WO2019240000A1 true WO2019240000A1 (ja) 2019-12-19

Family

ID=68843299

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/022483 WO2019240000A1 (ja) 2018-06-11 2019-06-06 電気素子の製造方法、電気素子、および電気素子の実装構造

Country Status (2)

Country Link
JP (1) JP7095739B2 (ja)
WO (1) WO2019240000A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258189A (ja) * 2009-04-24 2010-11-11 Kyocera Corp 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
WO2011078349A1 (ja) * 2009-12-24 2011-06-30 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
JP2013077739A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2014220478A (ja) * 2013-04-30 2014-11-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010258189A (ja) * 2009-04-24 2010-11-11 Kyocera Corp 電子部品搭載用基板の製造方法および電子部品搭載用母基板の製造方法
WO2011078349A1 (ja) * 2009-12-24 2011-06-30 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
JP2013077739A (ja) * 2011-09-30 2013-04-25 Kyocera Corp 配線基板ならびにその配線基板を備えた電子装置および電子モジュール装置
JP2014220478A (ja) * 2013-04-30 2014-11-20 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板

Also Published As

Publication number Publication date
JP7095739B2 (ja) 2022-07-05
JPWO2019240000A1 (ja) 2021-05-13

Similar Documents

Publication Publication Date Title
JP6149920B2 (ja) リジッドフレキシブル基板およびその製造方法
US11510315B2 (en) Multilayer substrate, interposer, and electronic device
JP2005072095A (ja) 電子回路ユニットおよびその製造方法
US9673501B2 (en) Laminated flat cable and method for producing same
CN211606926U (zh) 内插器以及电子设备
US9444126B2 (en) High-frequency signal line
JP6673304B2 (ja) 多層基板
CN210899888U (zh) 多层基板以及电子设备
US20220151065A1 (en) Resin multilayer substrate and method for manufacturing resin multilayer substrate
WO2019240000A1 (ja) 電気素子の製造方法、電気素子、および電気素子の実装構造
JP6870751B2 (ja) インターポーザおよび電子機器
CN211828497U (zh) 树脂多层基板以及电子设备
WO2020067320A1 (ja) 樹脂多層基板
CN219204859U (zh) 多层基板
US11924980B2 (en) Method for manufacturing multilayer substrate and multilayer substrate
CN218587412U (zh) 多层基板
WO2020203724A1 (ja) 樹脂多層基板、および樹脂多層基板の製造方法
WO2023243157A1 (ja) 接合プリント配線板および接合プリント配線板の製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19818982

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2020525496

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19818982

Country of ref document: EP

Kind code of ref document: A1