JPWO2019240000A1 - 電気素子の製造方法、電気素子、および電気素子の実装構造 - Google Patents

Abstract

電気素子の製造方法は、マザー基板形成工程と、切断工程と、を備える。マザー基板形成工程は、互いに対向する第１主面（Ｓ１）および第２主面（Ｓ２）を有する絶縁基材（１０Ａ）、第１主面（Ｓ１）に形成される第１接続電極（Ｐ１１，Ｐ１２）と、第２主面（Ｓ２）に形成される第２接続電極と、を備える電気素子（１０１）を含むマザー基板（２０１）を形成する工程である。切断工程は、第１部分（マザー基板（２０１）から電気素子を切り出したときに第１側面（ＳＳ１）となる部分）を第１主面（Ｓ１）側から切断し、第２部分（マザー基板（２０１）から電気素子を切り出したときに第２側面（ＳＳ２）となる部分）を第２主面（Ｓ２）側から切断して、マザー基板（２０１）から電気素子を切り出す工程である。

Description

本発明は、マザー基板から電気素子を切り出す工程を含む電気素子の製造方法、その製造方法によって得られた電気素子、およびその電気素子の実装構造に関する。

従来、複数の子基板（電気素子）を集合してなるマザー基板（集合基板）を製造し、このマザー基板から多数の子基板を切り出すことが一般的に行われている（特許文献１）。

特開２０１３−２３２５３７号公報

電気素子には、両主面にそれぞれ接続電極が設けられる場合がある。しかし、この場合、マザー基板を製造する際に、一方の主面に形成される接続電極と、他方の主面に形成される接続電極とで位置ずれが生じると、マザー基板から電気素子を切り出したときに電気素子の外形（外周）と接続電極との位置関係が規定の位置からずれることがある。特に、一方の主面に形成された接続電極を基準にしてマザー基板から電気素子を切り出す場合、他方の主面に形成された接続電極と電気素子の外形との位置関係が規定より大きくずれる虞がある。

そして、このような電気素子を他の部材（例えば、回路基板等）に実装しようとすると、他の部材に実装された部品や構造物に接触して電気素子が実装できない場合や、接続電極と他の部材の電極との位置が合わずに接合不良等の問題が生じる虞がある。

本発明の目的は、絶縁基材の両主面に接続電極がそれぞれ形成される構成において、絶縁基材の外形と接続電極との位置関係の精度を高め、且つ、他の部材等への実装性を高めた電気素子を提供することにある。

本発明の電気素子の製造方法は、
互いに対向する第１主面および第２主面を有する絶縁基材と、前記第１主面に形成される第１接続電極と、前記第２主面に形成される第２接続電極と、を備える電気素子を含んだマザー基板を形成する、マザー基板形成工程と、
前記マザー基板形成工程の後に、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第１側面となる第１部分を前記第１主面側から切断し、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第２側面となる第２部分を前記第２主面側から切断して、前記マザー基板から前記電気素子を切り出す、切断工程と、
を備えることを特徴とする。

上記製造方法によれば、第１接続電極が形成された第１主面側から第１部分を切断し、第２接続電極が形成された第２主面側から第２部分を切断するため、接続電極と絶縁基材の外形との位置関係のずれを抑制した電気素子を容易に得ることができる。

本発明の電気素子は、
第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
前記第１主面に形成される第１接続電極と、
前記第２主面に形成される第２接続電極と、
を備え、
前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有することを特徴とする。

第１主面側からのレーザーを照射することによって第１側面を形成し、第２主面側からのレーザーの照射を照射することによって第２側面を形成した場合には、このような構成となる。この場合には、絶縁基材の外形と、絶縁基材の両主面に形成される接続電極との位置関係の精度を高め、且つ、他の部材等への実装性を高めた電気素子を実現できる。

本発明の電気素子の実装構造は、
電気素子と、前記電気素子が接続される他の部材と、を備え、
前記電気素子は、
第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
前記第１主面に形成される第１接続電極と、
前記第２主面に形成される第２接続電極と、
を有し、
前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有し、
前記電気素子の前記第１接続電極または前記第２接続電極は、前記他の部材に接続されることを特徴とする。

この構成によれば、絶縁基材の外形と接続電極との位置関係のずれに起因する接合不良や、他の部材への実装不良を抑制した、電気素子の実装構造を実現できる。

本発明によれば、絶縁基材の両主面に接続電極がそれぞれ形成される構成において、絶縁基材の外形と接続電極との位置関係の精度を高め、且つ、他の部材への実装性を高めた電気素子を実現できる。

図１（Ａ）は第１の実施形態に係る電気素子１０１の外観斜視図であり、図１（Ｂ）は電気素子１０１の断面図である。 図２（Ａ）は図１（Ａ）におけるＡ−Ａ断面図であり、図２（Ｂ）は図１（Ａ）におけるＢ−Ｂ断面図である。 図３は、第１の実施形態に係る電子機器４０１の主要部を示す斜視図である。 図４は、電気素子１０１の製造工程を順に示す断面図である。 図５は、電気素子１０１の製造工程を順に示す断面図である。 図６（Ａ）は第２の実施形態に係る電気素子１０２の外観斜視図であり、図６（Ｂ）は図６（Ａ）におけるＤ−Ｄ断面図である。

以降、図を参照して幾つかの具体的な例を挙げて、本発明を実施するための複数の形態を示す。各図中には同一箇所に同一符号を付している。要点の説明または理解の容易性を考慮して、便宜上実施形態を分けて示すが、異なる実施形態で示した構成の部分的な置換または組み合わせが可能である。第２の実施形態以降では第１の実施形態と共通の事柄についての記述を省略し、異なる点についてのみ説明する。特に、同様の構成による同様の作用効果については実施形態毎には逐次言及しない。

《第１の実施形態》
図１（Ａ）は第１の実施形態に係る電気素子１０１の外観斜視図であり、図１（Ｂ）は電気素子１０１の断面図である。図２（Ａ）は図１（Ａ）におけるＡ−Ａ断面図であり、図２（Ｂ）は図１（Ａ）におけるＢ−Ｂ断面図である。

電気素子１０１は、後に詳述するように、例えば回路基板上に面実装される電子部品である。電気素子１０１は、第１接続部ＣＮ１と、第２接続部ＣＮ２と、線路部ＴＬとを有する。第１接続部ＣＮ１には、図１（Ａ）に示す上面に電極（第１接続電極Ｐ１１，Ｐ１２）が露出しており、第２接続部ＣＮ２には、図１（Ｂ）に示す下面に電極（第２接続電極Ｐ２１，Ｐ２２）が露出している。

電気素子１０１は、絶縁基材１０、第１接続電極Ｐ１１，Ｐ１２、第２接続電極Ｐ２１，Ｐ２２、導体パターン２１，２２、層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３等を備える。

絶縁基材１０は、熱可塑性樹脂を主材料とし、長手方向がＸ軸方向に一致する略矩形の平板である。絶縁基材１０は、第１主面Ｓ１、第１主面Ｓ１に対向する第２主面Ｓ２、第１側面ＳＳ１および第２側面ＳＳ２を有する。第１接続電極Ｐ１１，Ｐ１２は絶縁基材１０の第１主面Ｓ１に形成され、第２接続電極Ｐ２１，Ｐ２２は絶縁基材１０の第２主面Ｓ２に形成されている。導体パターン２１，２２および層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３は、絶縁基材１０の内部に形成されている。絶縁基材１０は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とする平板である。

絶縁基材１０は、熱可塑性樹脂を主材料とする複数の基材層１３，１２，１１をこの順に積層して形成される積層体である。複数の基材層１１，１２，１３は、それぞれ可撓性を有し、長手方向がＸ軸方向に一致する矩形の平板である。複数の基材層１１，１２，１３は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とするシートである。

基材層１１の表面には、第１接続電極Ｐ１１，Ｐ１２が形成されている。第１接続電極Ｐ１１，Ｐ１２は、基材層１１の第１端（図１（Ｂ）における基材層１１の左側端）付近に配置される矩形の導体パターンである。第１接続電極Ｐ１１，Ｐ１２は、例えばＣｕ箔等の導体パターンである。

また、基材層１１には、層間接続導体Ｖ１１，Ｖ２１が形成されている。

基材層１２の表面には、導体パターン２１，２２が形成されている。導体パターン２１，２２は、図示省略するが、Ｙ軸方向およびＸ軸方向に延伸するＬ字形の線状導体パターンである。導体パターン２１，２２は、例えばＣｕ箔等の導体パターンである。

また、基材層１２には、層間接続導体Ｖ１２，Ｖ２２が形成されている。

基材層１３の裏面には、第２接続電極Ｐ２１，Ｐ２２が形成されている。第２接続電極Ｐ２１，Ｐ２２は、基材層１３の第２端（図１（Ｂ）における基材層１３の右側端）付近に配置される矩形の導体パターンである。第２接続電極Ｐ２１，Ｐ２２は、例えばＣｕ箔等の導体パターンである。

また、基材層１３には、層間接続導体Ｖ１３，Ｖ２３が形成されている。

図示省略するが、第１接続電極Ｐ１１は、層間接続導体Ｖ１１を介して導体パターン２１の第１端に接続される。導体パターン２１の第２端は、層間接続導体Ｖ１２，Ｖ１３を介して第２接続電極Ｐ２１に接続される。また、第１接続電極Ｐ１２は、層間接続導体Ｖ２１を介して導体パターン２２の第１端に接続される。導体パターン２２の第２端は、層間接続導体Ｖ２２，Ｖ２３を介して第２接続電極Ｐ２２に接続される。

図１（Ｂ）、図２（Ａ）および図２（Ｂ）に示すように、第１側面ＳＳ１は、絶縁基材１０の側面のうち、絶縁基材１０の幅が第１主面Ｓ１から第２主面Ｓ２に向かって広がる勾配を有し、その少なくとも一部が第１接続電極Ｐ１１，Ｐ１２に近接する側面である。後に詳述するように、第１側面ＳＳ１は、マザー基板から電気素子を切り出したときに、絶縁基材を第１主面Ｓ１側から第２主面Ｓ２に向かって切断した切断面である。なお、ここでいう幅とは、平面方向（例えば、Ｘ軸方向またはＹ軸方向）の長さを言う。

図２（Ａ）に示す第１側面ＳＳ１および層間接続導体Ｖ１１，Ｖ２１は、いずれも上面側の幅が下面側の幅よりも短く、下面側から上面側に向かって先細ったテーパー状である。この構成によれば、層間接続導体Ｖ１１，Ｖ２１が上面側から下面側に向かって先細ったテーパー状の場合と比べて、第１側面ＳＳ１と（層間接続導体Ｖ１１，Ｖ２１がそれぞれ接続される）第１接続電極Ｐ１１，Ｐ１２とをより近接させることができる。後に詳述するように、第１側面ＳＳ１は第１主面Ｓ１側から絶縁基材を切断して形成される面である。したがって、上記構成により、第１接続電極Ｐ１１，Ｐ１２により近接した位置での切断が可能となるため、より小さな絶縁基材１０を加工形成することが可能となり、形状加工の自由度が高まる（形状加工の幅が広がる）。

また、第２側面ＳＳ２は、絶縁基材１０の側面（端面）のうち、絶縁基材１０の幅が第２主面Ｓ２から第１主面Ｓ１に向かって勾配を有し、その少なくとも一部が第２接続電極Ｐ２１，Ｐ２２に近接する側面である。後に詳述するように、第２側面ＳＳ２は、マザー基板から電気素子を切り出したときに、絶縁基材を第２主面Ｓ２側から第１主面Ｓ１に向かって切断した切断面である。図示省略するが、第１側面ＳＳ１と第２側面ＳＳ２との境界は、絶縁基材１０の長手方向（Ｘ軸方向）における中央付近である。

図２（Ｂ）に示す第２側面ＳＳ２および層間接続導体Ｖ１３，Ｖ２３は、いずれも下面側の幅が上面側の幅よりも短く、上面側から下面側に向かって先細ったテーパー状である。この構成によれば、層間接続導体Ｖ１３，Ｖ２３が下面側から上面側に向かって先細ったテーパー状の場合と比べて、第２側面ＳＳ２と（層間接続導体Ｖ１３，Ｖ２３がそれぞれ接続される）第２接続電極Ｐ２１，Ｐ２２とをより近接させることができる。後に詳述するように、第２側面ＳＳ２は第２主面Ｓ２側から絶縁基材を切断して形成される面である。したがって、上記構成により、第２接続電極Ｐ２１，Ｐ２２により近接した位置での切断が可能となるため、より小さな絶縁基材１０を加工形成することが可能となり、形状加工の自由度が高まる（形状加工の幅が広がる）。

また、図１（Ｂ）に示すように、第１側面ＳＳ１は、第１主面Ｓ１および第２主面Ｓ２に対向する平面方向（例えば、Ｘ軸方向）において、第２接続電極Ｐ２１，Ｐ２２よりも第１接続電極Ｐ１１，Ｐ１２に近接している。第２側面ＳＳ２は、平面方向において、第１接続電極Ｐ１１，Ｐ１２よりも第２接続電極Ｐ２１，Ｐ２２に近接している。

ここで、本明細書における「接続電極に近接する側面」とは、積層方向（Ｚ軸方向）から視て、絶縁基材１０の側面のうち、接続電極に最短距離に位置する部分を言う。

電気素子１０１は例えば次のように用いられる。図３は、第１の実施形態に係る電子機器４０１の主要部を示す斜視図である。

電子機器４０１は、電気素子１０１、回路基板３０１、部品５１，５２，５３，５４、金属筐体１および金属部材３１等を備える。回路基板３０１は例えばガラス／エポキシ基板である。部品５１，５２，５３，５４は、例えばチップ型インダクタやチップ型キャパシタ等のチップ部品、ＲＦＩＣ素子またはインピーダンス整合回路等である。なお、電子機器４０１は、上記以外の構成も備えるが、図３では、図示省略している。

電気素子１０１および部品５１，５２，５３，５４は、回路基板３０１の上面ＰＳに実装される。電気素子１０１の第２接続部ＣＮ２（第２接続電極）は、回路基板３０１の上面ＰＳに形成されたランド（不図示）に直接はんだ付けされる。また、部品５１，５２，５３，５４は、回路基板３０１の上面ＰＳに形成されたランド（不図示）に直接はんだ付けされる。また、電気素子１０１の第１接続部ＣＮ１（第１接続電極）は、金属部材３１等を介して金属筐体１に接続されている。具体的には、電気素子１０１の第１接続部ＣＮ１は、コネクタ（不図示）を介して金属部材３１の一端に接続され、金属部材３１の他端はネジ（不図示）を介して金属筐体１に接続されている。

本実施形態では、金属部材３１および回路基板３０１が、本発明の「他の部材」に相当する。

なお、本実施形態に係る電気素子１０１は、例えば次に示すような工程で製造される。図４および図５は、電気素子１０１の製造工程を順に示す断面図である。

まず、図４中の（１）および図５中の（１）に示すように、複数の基材層１１，１２，１３を準備する。基材層１１，１２，１３は、例えば液晶ポリマー（ＬＣＰ）またはポリエーテルエーテルケトン（ＰＥＥＫ）を主材料とするシートである。

その後、複数の基材層１１，１２，１３に、第１接続電極Ｐ１１，Ｐ１２、第２接続電極Ｐ２１，Ｐ２２および導体パターン２１，２２を形成する。具体的には、基材層１１，１２，１３の片側の面に金属箔（例えばＣｕ箔）をラミネートし、その金属箔をフォトリソグラフィでパターニングする。これにより、基材層１１の表面（後に絶縁基材の第１主面となる面）に第１接続電極Ｐ１１，Ｐ１２を形成し、基材層１２の表面に導体パターン２１，２２を形成し、基材層１３の裏面（後に絶縁基材の第２主面となる面）に第２接続電極Ｐ２１，Ｐ２２を形成する。

なお、本実施形態では、基材層１１が本発明における「第１基材層」に相当し、基材層１３が本発明における「第２基材層」に相当する。基材層１１の表面（後に１主面となる第１基材層の面）に第１接続電極Ｐ１１，Ｐ１２を形成し、後に第２主面となる基材層１３の裏面（後に第２主面となる第２基材層の面）に第２接続電極Ｐ２１，Ｐ２２を形成するこの工程が、本発明の「電極形成工程」の一例である。

また、基材層１１には層間接続導体Ｖ１１，Ｖ２１が形成され、基材層１２には層間接続導体Ｖ１２，Ｖ２２が形成され、基材層１３には層間接続導体Ｖ１３，Ｖ２３が形成される。層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３は、基材層に貫通孔を設けた後、その貫通孔にＣｕ，Ｓｎもしくはそれらの合金等の金属粉と樹脂材料とを含む導電性ペーストを配設（充填）し、後の加熱プレスによって導電性ペーストを固化させることによって設けられる。

次に、複数の基材層１３，１２，１１をこの順に積層し、積層した複数の基材層１１，１２，１３を加熱プレスすることにより、図４中の（２）および図５中の（２）に示す集合基板状態の絶縁基材１０Ａが形成されるとともに、マザー基板２０１が形成される。マザー基板２０１は、電気素子を含んだ集合基板である。

このように、電気素子を含んだマザー基板２０１を形成するこの工程が、本発明の「マザー基板形成工程」の一例である。また、第１基材層（基材層１１）および第２基材層（基材層１３）を含む複数の基材層１１，１２，１３を積層して加熱プレスするこの工程が、本発明の「積層体形成工程」の一例である。

次に、図４中の（３）に示すように、マザー基板２０１から第１部分を第１主面Ｓ１側から切断し、図５中の（３）に示すように、マザー基板２０１から第２部分を第２主面Ｓ２側から切断する。具体的には、集合基板状態の絶縁基材１０Ａの第１主面Ｓ１側から図４中の（２）に示す分割線ＤＬ１に沿ってレーザーＬＲを照射し、第１部分を切断する。また、絶縁基材１０Ａの第２主面Ｓ２側から図５中の（２）に示す分割線ＤＬ２に沿ってレーザーＬＲを照射し、第２部分を切断する。

なお、本発明の「第１部分」とは、マザー基板２０１から電気素子を切り出したときに、電気素子が備える絶縁基材１０の第１側面ＳＳ１となる部分であり、集合基板状態の絶縁基材１０Ａのうち分割線ＤＬ１で示される部分である。第１側面ＳＳ１は、絶縁基材１０Ａを第１主面Ｓ１側から第２主面Ｓ２に向かって切り出した切断面である。

また、本発明の「第２部分」とは、マザー基板２０１から電気素子を切り出したときに、電気素子が備える絶縁基材１０の第２側面ＳＳ２となる部分であり、集合基板状態の絶縁基材１０Ａのうち分割線ＤＬ２で示される部分である。第２側面ＳＳ２は、絶縁基材１０Ａを第２主面Ｓ２側から第１主面Ｓ１に向かって切り出した切断面である。

このようにして、マザー基板２０１から電気素子（１０１）が切り出される。

「マザー基板形成工程」の後に、第１部分を第１主面Ｓ１側から切断し、第２部分を第２主面Ｓ２側から切断して、マザー基板２０１から電気素子１０１を切り出すこの工程が、本発明の「切断工程」の一例である。

なお、図４および図５では、マザー基板２０１から一つの電気素子が切り出される例を示したが、この製造方法に限定されるものではない。例えば、複数の電気素子を含んだマザー基板を形成し、そのマザー基板から複数の電気素子を切り出してもよい。さらに、電気素子にはチップ部品等の部品が実装または収納されていてもよい。その場合には、マザー基板に部品を実装してから電気素子を切り出してもよい。

上記製造方法によって電気素子１０１を製造することにより、次のような作用効果を奏する。

（ａ）マザー基板２０１を形成する際、第１主面Ｓ１に形成される第１接続電極Ｐ１１，Ｐ１２と、第２主面Ｓ２に形成される第２接続電極Ｐ２１，Ｐ２２とで位置ずれが生じると、マザー基板２０１から電気素子１０１を切り出したときに、電気素子が備える絶縁基材の外形と接続電極との位置関係が規定の位置からずれることがある。特に、一方主面に形成された接続電極を基準にして、マザー基板を一方主面側から電気素子を切り出した場合には、他方主面に形成された接続電極と電気素子が備える絶縁基材の外形との位置関係が大きくずれる虞がある。

一方、上記製造方法によれば、第１接続電極Ｐ１１，Ｐ１２が形成された第１主面Ｓ１側から第１部分（マザー基板２０１から電気素子を切り出したときに、第１側面ＳＳ１となる部分）を切断し、第２接続電極Ｐ２１，Ｐ２２が形成された第２主面Ｓ２側から第２部分（マザー基板２０１から電気素子を切り出したときに、第２側面ＳＳ２となる部分）を切断する。これにより、絶縁基材１０の外形と接続電極との位置関係（第１側面ＳＳ１と第１接続電極Ｐ１１，Ｐ１２との位置関係、および第２側面ＳＳ２と第２接続電極Ｐ２１，Ｐ２２との位置関係）のずれが抑制され、絶縁基材１０の外形と接続電極との位置関係の精度を高めることができる。

なお、外部の回路に接続される接続電極が設けられている場合には、電気素子（絶縁基材）の外形と接続電極との間には高い位置精度が要求される。しかし、長尺状の電気素子や複雑な形状の電気素子を、一方主面側から切り出す場合には、絶縁基材の外形と接続電極との位置関係にずれが生じやすい。そのため、電気素子（絶縁基材）の外形と接続電極との位置関係のずれを抑制する点で、本発明の製造方法および構成が特に有効である。

（ｂ）電気素子（絶縁基材）の外形と接続電極との位置関係が規定の位置からずれていると、部品が高密度に実装された回路基板（他の部材）等にその電気素子を実装する場合に、部品やその他の構造物に接触して電気素子が実装できないことがある。なお、電気素子を無理に回路基板に実装した場合には、電気素子の絶縁基材に応力が掛かってしまい、電気素子が破損する虞がある。また、電気素子を回路基板に実装できたとしても、接続電極と回路基板の電極との位置が合わずに接合不良等の問題が生じる虞がある。

一方、本実施形態によれば、絶縁基材１０の外形と接続電極との位置関係（第１側面ＳＳ１と第１接続電極Ｐ１１，Ｐ１２との位置関係、および第２側面ＳＳ２と第２接続電極Ｐ２１，Ｐ２２との位置関係）の精度が高い電気素子１０１を容易に製造できる。そのため、このような電気素子１０１を回路基板３０１に実装することで、絶縁基材の外形と接続電極との位置関係のずれに起因する接合不良や、回路基板への実装不良を抑制できる。

（ｃ）本実施形態では、絶縁基材１０が、熱可塑性樹脂を主材料とする複数の基材層１１，１２，１３を積層して形成される。この構成によれば、後に詳述するように、積層した複数の基材層１１，１２，１３を加熱プレス（一括プレス）することにより、絶縁基材１０を容易に形成できるため、電気素子１０１の製造工程が削減され、コストを低く抑えることができる。また、この構成により、容易に組成変形が可能で、且つ、所望の形状を維持（保持）できる電気素子１０１を実現できる。

但し、絶縁基材１０が複数の基材層１１，１２，１３の積層体である場合には、複数の基材層１１，１２，１３を積層する際の積みずれ等により、第１接続電極Ｐ１１，Ｐ１２と第２接続電極Ｐ２１，Ｐ２２との位置関係にずれが生じやすい。特に、絶縁基材１０を構成する複数の基材層１１，１２，１３が熱可塑性樹脂を主材料とする場合には、積層した複数の基材層１１，１２，１３を加熱プレスする際に、基材層が流動しやすく、基材層に形成された導体パターン（第１接続電極および第２接続電極等）の位置ずれや変形が生じやすい。そのため、電気素子（絶縁基材）の外形と接続電極との位置関係のずれを抑制する点で、本発明の製造方法および構成が特に有効である。

（ｄ）さらに、本実施形態では、絶縁基材１０に形成される層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３が、樹脂材料を含む導電性ペーストを固化してなるビア導体である。これらビア導体は、複数の基材層１１，１２，１３の加熱プレス処理（後に詳述する）で同時に形成されるため、形成が容易である。また、導電性ペーストに樹脂材料が含まれるため、樹脂を主材料とする基材層と層間接続導体との高い接合性が得られる。なお、上記導電性ペーストに含まれる樹脂材料は、基材層の樹脂材料と同種であることが好ましい。

なお、上述したように、複数の電気素子を含んだマザー基板を形成した後、そのマザー基板から複数の電気素子を切り出してもよい。但し、複数の電気素子を含むような大型のマザー基板では、製造時に導体パターン（第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２）の位置ずれや変形が生じやすい。このような場合でも、電気素子（絶縁基材）の外形と接続電極との位置関係のずれを抑制する点で、本発明の製造方法および構成が特に有効である。

《第２の実施形態》
第２の実施形態では、第３側面ＳＳ３を有する絶縁基材を備えた電気素子の例を示す。

図６（Ａ）は第２の実施形態に係る電気素子１０２の外観斜視図であり、図６（Ｂ）は図６（Ａ）におけるＤ−Ｄ断面図である。

電気素子１０２は、絶縁基材１０Ｂを備える点で、第１の実施形態に係る電気素子１０１と異なる。絶縁基材１０Ｂは、第１側面ＳＳ１および第２側面ＳＳ２以外に第３側面ＳＳ３を有する点で、第１の実施形態で説明した絶縁基材１０と異なる。絶縁基材１０Ｂの他の構成については、絶縁基材１０と実質的に同じである。

図６（Ｂ）に示すように、第３側面ＳＳ３は、絶縁基材１０Ｂの側面（端面）のうち、絶縁基材１０Ｂの幅が主面（第１主面Ｓ１および第２主面Ｓ２）から積層方向（Ｚ軸方向）の中央付近に向かって広がる勾配を有する側面である。図示省略するが、第３側面ＳＳ３は、絶縁基材１０Ｂの側面（端面）のうち、電気素子１０２の線路部ＴＬ部分の側面である。

第３側面ＳＳ３は、レーザーを照射して、絶縁基材１０Ｂを第１主面Ｓ１側および第２主面Ｓ２側の両方から切り出した切断面である。

本実施形態で示すように、電気素子の絶縁基材は、第１側面ＳＳ１および第２側面ＳＳ２以外にその他の側面を有していてもよい。

なお、絶縁基材を第１主面Ｓ１側および第２主面Ｓ２側の両方から切断することにより、絶縁基材の外形を精度良く切り出すことができる場合がある。例えば、一方主面側からレーザーを照射して切り出した側面の勾配が緩やかな場合には、レーザーの照射位置と絶縁基材の他方主面側の外形との間にずれが生じてしまい、規定の位置で絶縁基材を正確に切り出すことは難しくなるためである。

《その他の実施形態》
以上に示した各実施形態では、電気素子が、他の部材（回路基板）に面実装される電子部品である例を示したが、本発明の電気素子はこれに限定されるものではない。本発明の電気素子は、例えば、二つの部材間を接続するケーブル、または他の部材と部品との間を接続するケーブルでもよい。また、電気素子の絶縁基材は、屈曲部を有していてもよい。

また、以上に示した各実施形態では、絶縁基材が、長手方向がＸ軸方向に一致する略矩形の平板である例を示したが、絶縁基材の形状は本発明の作用・効果を奏する範囲において適宜変更可能である。絶縁基材は、例えば平面形状が多角形、円形、楕円形、円弧状、Ｌ字形、Ｕ字形、Ｙ字形、Ｔ字形、クランク形等であってもよい。

以上に示した各実施形態では、絶縁基材が、熱可塑性樹脂を主材料とする平板の例を示したが、この構成に限定されるものではない。絶縁基材は熱硬化性樹脂を主材料とする平板でもよい。また、絶縁基材は、例えば、低温同時焼成セラミックス（ＬＴＣＣ）の誘電体セラミックであってもよい。絶縁基材は、複数の樹脂の複合積層体であってもよく、例えばガラス／エポキシ基板等の熱硬化性樹脂シートと、熱可塑性樹脂シートとが積層されて形成される構成でもよい。また、絶縁基材は、複数の基材層を加熱プレス（一括プレス）してその表面同士を融着するものに限らず、各基材層間に接着材層を有する構成でもよい。

また、以上の示した各実施形態では、絶縁基材が複数の基材層の積層体である例を示したが、この構成に限定されるものではない。絶縁基材は単層の平板でもよい。

また、以上に示した各実施形態では、絶縁基材が、３つの基材層１１，１２，１３を積層してなる例を示したが、この構成に限定されるものではない。絶縁基材を形成する基材層の層数は、本発明の作用・効果を奏する範囲において適宜変更可能である。絶縁基材は、例えば単層であってもよい。さらに、絶縁基材の第１主面Ｓ１または第２主面Ｓ２に、例えば、エポキシ樹脂膜、ソルダーレジスト膜やカバーレイフィルム等の保護層が形成されていてもよい。

以上に示した各実施形態では、第１接続部ＣＮ１、第２接続部ＣＮ２および線路部ＴＬを有する電気素子の例を示したが、電気素子が有する接続部および線路部の数は、電気素子に構成される回路によって適宜変更可能である。

電気素子に構成される回路は、以上に示した各実施形態で説明した回路に限定されるものではない。電気素子には、例えば、各種伝送線路（例えば、ストリップライン、マイクロストリップライン、コプレーナライン等）が構成されていてもよい。また、電気素子には、例えば、インダクタ、キャパシタや各種フィルタ（ローパスフィルタ、ハイパスフィルタ、バンドパスフィルタ、バンドエリミネーションフィルタ）等の周波数フィルタが導体パターンで形成されていてもよい。また、電気素子には、チップ部品等の各種部品が主面に実装または埋設されていてもよい。

なお、以上に示した各実施形態では、矩形の導体パターンである２つの第１接続電極Ｐ１１，Ｐ１２と、矩形の導体パターンである２つの第２接続電極Ｐ２１，Ｐ２２と、を備える電気素子の例を示したが、この構成に限定されるものではない。第１接続電極および第２接続電極の形状は、本発明の作用・効果を奏する範囲において適宜変更可能である。第１接続電極および第２接続電極の平面形状は、例えば、多角形、円形、楕円形、円弧状、リング状、Ｌ字形、Ｕ字形、Ｔ字形、Ｙ字形、クランク形等であってもよい。また、第１接続電極および第２接続電極の個数、配置は、電気素子に構成される回路に応じて適宜変更可能である。

さらに、以上に示した各実施形態では、第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２が、信号用の電極である例を示したが、本発明の「接続電極」の用途はこれに限定されるものではない。接続電極は、例えばグランドに接続するためのグランド電極でもよく、他の部材に対する位置決め用の補助電極でもよい。なお、第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２には、例えばＮｉを下地としたＡｕめっき処理が施されていてもよい。また、第１接続電極Ｐ１１，Ｐ１２および第２接続電極Ｐ２１，Ｐ２２の表面に、はんだがプリコートされていてもよい。

以上に示した各実施形態では、層間接続導体Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３が、樹脂材料を含んだビア導体である例を示したが、この構成に限定されるものではない。これら層間接続導体は、例えば絶縁基材を貫通して複数の導体パターン同士を互いに接続するスルーホールめっきやフィルドビアめっきでもよい。

最後に、上述の実施形態の説明は、すべての点で例示であって、制限的なものではない。当業者にとって変形および変更が適宜可能である。本発明の範囲は、上述の実施形態ではなく、特許請求の範囲によって示される。さらに、本発明の範囲には、特許請求の範囲内と均等の範囲内での実施形態からの変更が含まれる。

ＣＮ１…第１接続部
ＣＮ２…第２接続部
ＴＬ…線路部
ＤＬ１，ＤＬ２…分割線
ＬＲ…レーザー
Ｐ１１，Ｐ１２…第１接続電極
Ｐ２１，Ｐ２２…第２接続電極
ＰＳ…回路基板の上面
Ｓ１…絶縁基材の第１主面
Ｓ２…絶縁基材の第２主面
ＳＳ１…絶縁基材の第１側面
ＳＳ２…絶縁基材の第２側面
ＳＳ３…絶縁基材の第３側面
Ｖ１１，Ｖ１２，Ｖ１３，Ｖ２１，Ｖ２２，Ｖ２３…層間接続導体
１…金属筐体
１０，１０Ａ，１０Ｂ…絶縁基材
１１，１２，１３…基材層
２１，２２…導体パターン
３１…金属部材
５１，５２，５３，５４…部品
１０１，１０２…電気素子
２０１…マザー基板
３０１…回路基板
４０１…電子機器

Claims (12)

1. 互いに対向する第１主面および第２主面を有する絶縁基材と、前記第１主面に形成される第１接続電極と、前記第２主面に形成される第２接続電極と、を備える電気素子を含んだマザー基板を形成する、マザー基板形成工程と、
   前記マザー基板形成工程の後に、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第１側面となる第１部分を前記第１主面側から切断し、前記マザー基板から前記電気素子を切り出したときに前記絶縁基材の第２側面となる第２部分を前記第２主面側から切断して、前記マザー基板から前記電気素子を切り出す、切断工程と、
   を備える、電気素子の製造方法。
2. 前記マザー基板形成工程は、
   前記第１主面となる第１基材層の面に前記第１接続電極を形成し、前記第２主面となる第２基材層の面に前記第２接続電極を形成する、電極形成工程と、
   前記第１基材層および前記第２基材層を含む複数の基材層を積層して加熱プレスする、積層体形成工程とを含む、請求項１に記載の電気素子の製造方法。
3. 前記積層体形成工程は、熱可塑性樹脂を主材料とする前記複数の基材層を積層して加熱プレスする工程を含む、請求項２に記載の電気素子の製造方法。
4. 前記切断工程は、レーザーで前記マザー基板から前記電気素子を切り出す工程を含む、請求項１から３のいずれかに記載の電気素子の製造方法。
5. 前記切断工程は、前記マザー基板から複数の前記電気素子を切り出す工程を含む、請求項１から４のいずれかに記載の電気素子の製造方法。
6. 第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
   前記第１主面に形成される第１接続電極と、
   前記第２主面に形成される第２接続電極と、
   を備え、
   前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
   前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有する、電気素子。
7. 前記第１側面は、前記第１主面および前記第２主面に対向する平面方向において、前記第２接続電極よりも前記第１接続電極に近接し、
   前記第２側面は、前記平面方向において、前記第１接続電極よりも前記第２接続電極に近接する、請求項６に記載の電気素子。
8. 前記絶縁基材は複数の基材層の積層体である、請求項６または７に記載の電気素子。
9. 前記絶縁基材は樹脂を主材料とする、請求項６から８のいずれかに記載の電気素子。
10. 前記樹脂は熱可塑性樹脂である、請求項９に記載の電気素子。
11. 電気素子と、前記電気素子が接続される他の部材と、を備え、
    前記電気素子は、
    第１主面、前記第１主面に対向する第２主面、第１側面および第２側面を有する絶縁基材と、
    前記第１主面に形成される第１接続電極と、
    前記第２主面に形成される第２接続電極と、
    を有し、
    前記第１側面は、前記絶縁基材の幅が前記第１主面から前記第２主面に向かって広がる勾配を有し、
    前記第２側面は、前記絶縁基材の幅が前記第２主面から前記第１主面に向かって広がる勾配を有し、
    前記電気素子の前記第１接続電極または前記第２接続電極は、前記他の部材に接続される、電気素子の実装構造。
12. 前記第１側面は、前記第１主面および前記第２主面に対向する平面方向において、前記第２接続電極よりも前記第１接続電極に近接し、
    前記第２側面は、前記平面方向において、前記第１接続電極よりも前記第２接続電極に近い、請求項１１に記載の電気素子の実装構造。

Images