JP2005072095A - 電子回路ユニットおよびその製造方法 - Google Patents

Abstract

【課題】 小型薄型化が促進しやすい電子回路ユニットとその製造方法を提供する。
【解決手段】 電子回路ユニット２０は、部品搭載面に電子部品３３が実装されている回路基板２１と、部品搭載面上に積層・圧着されて配線パターン３２および電子部品３３を被覆する絶縁層２２と、絶縁層２２上に形成された金属箔等からなるシールド層２３とを備えており、四隅に配設された柱状導電部を介してシールド層２３と接地パターンとが導通されているので、金属板製のシールドケースは不要である。この電子回路ユニット２０は大判積層体を分割して多数個取りされたものであり、各柱状導電部は導電材を充填したスルーホールを四分割して形成される。なお、絶縁層２２は半硬化状態のプリプレグ材を加熱圧着して形成されたものである。
【選択図】 図１

Description

本発明は、回路基板に実装されている電子部品に対してシールドが必要な高周波回路ユニット等の小型の電子回路ユニットと、大判基板を格子状に分割することによってこの種の電子回路ユニットが多数個取りできるようにした電子回路ユニットの製造方法とに関する。

従来より、大判基板を各部品実装領域ごとに格子状に分割して電子回路ユニットを多数個取りするという技術が知られており、部品実装領域に配設されている電子部品に対してシールドが必要な電子回路ユニットを製造する場合には、分割工程前に大判基板の各部品実装領域にシールドケースを一括して取り付けておくことによって作業効率を高めた製造方法が提案されている（例えば、特許文献１参照）。図１２はかかる従来技術によって製造された電子回路ユニットの斜視図、図１３は該電子回路ユニットの製造工程図である。以下、これらの図を参照して従来技術を説明する。

図１２に示す電子回路ユニット１は例えばＶＣＯ（電圧制御発振器）であり、片面（部品搭載面２ａ）にチップコンデンサや半導体等の電子部品３（図１３参照）が実装された平面視方形状の回路基板２と、これらの電子部品３を覆って回路基板２に取り付けられたシールドケース４とを備えている。回路基板２の部品搭載面２ａには図示せぬ配線パターンが形成されており、この配線パターンのランド部に電子部品３が半田付けされていると共に、配線パターンから導出された入出力端子等の側面電極が、回路基板２の側面の四隅に位置する凹溝５の壁面に形成されている。また、回路基板２の側面には複数箇所に、シールドケース４の脚片４ａを挿入して半田付けするための凹溝６が形成されている。シールドケース４は金属板を箱形に折り曲げ加工したもので、回路基板２の部品搭載面２ａに対向する方形状の天板部の四辺からそれぞれ回路基板２側へ延在する側壁部４ｂを有しており、各側壁部４ｂの先端に前記脚片４ａが突設されている。後述するように回路基板２は電子部品実装後の大判基板をダイシングブレードによって分割したものであり、この分割工程でダイシングブレードとシールドケース４の側壁部４ｂとの間には接触を回避するためのクリアランスが必要なので、各側壁部４ｂは回路基板２の側面よりも内側に配置されている。

このように構成された電子回路ユニット１を製造する際には、まず、多数個の電子回路ユニット１に対応する配線パターンや接地パターン等が形成された大判基板１０を用意する。この大判基板１０の片面は縦横に延びる境界線によって多数の部品実装領域に区分されており、各境界線上には前記凹溝５，６にそれぞれ対応するスルーホールが形成されている。そして、各部品実装領域に形成されている前記配線パターンのランド部にクリーム半田を塗布し、このクリーム半田上に電子部品３を搭載した後、大判基板１０をリフロー炉へ搬送して電子部品３を半田付けする。次に、大判基板１０の底面側から凹溝６に対応するスルーホール内にクリーム半田を塗布した後、各部品実装領域ごとに、電子部品３を覆うように配置したシールドケース４の脚片４ａを該スルーホール内へ挿入し、この状態で大判基板１０をリフロー炉へ搬送して脚片４ａを半田付けすることにより、各シールドケース４を前記接地パターンに導通させた状態で大判基板１０に固定する。しかる後、図１３に示すように、前記境界線に沿って大判基板１０をダイシングブレード１１にて切断し、大判基板１０を各部品実装領域に対応する個々の回路基板２に細かく分割することにより、シールドケース４付きの電子回路ユニット１を多数個取りすることができる。なお、個々の電子回路ユニット１を電気的に独立した状態にした段階で、周波数調整や性能確認等が行われる。
特開平１０−０１３０７８号公報（第６−８頁、図１）

上述した従来技術において、電子回路ユニット１のシールドケース４の側壁部４ｂは、近傍に実装されている電子部品３との間に接触を回避するためのクリアランスＣ１が必要であると共に、分割工程でダイシングブレード１１との接触を回避するためのクリアランスＣ２が必要であり、これらのクリアランスＣ１，Ｃ２は、金属板を折り曲げ加工してなるシールドケース４の寸法のばらつきを吸収できる値でなければならない。そのため、この電子回路ユニット１の最外周部に実装されている電子部品３と回路基板２の側面との間には、図１３に示すように、クリアランスＣ１，Ｃ２に側壁部４ｂの板厚を加えたやや広い寸法Ａが必要であり、従来は、かかる寸法Ａを見込んで回路基板２の外形寸法を設定しなければならないことが電子回路ユニット１の小型化を阻害する要因となっていた。また、シールドケース４の天板部も電子部品３との間に所定のクリアランスＣ３が必要なため、従来の電子回路ユニット１は、電子部品３の上方に該クリアランスＣ３と該天板部の板厚とを加えた寸法Ｂを見込んで全体の高さ寸法を設定しなければならないが、この寸法Ｂが薄型化を促進するうえで障害となっていた。

本発明は、このような従来技術の実情に鑑みてなされたもので、その第１の目的は、小型薄型化が促進しやすい電子回路ユニットを提供することにある。また、本発明の第２の目的は、小型薄型化が促進しやすい電子回路ユニットを効率よく製造できる製造方法を提供することにある。

上述した第１の目的を達成するため、本発明の電子回路ユニットでは、配線パターンが形成されている片面に電子部品が実装された回路基板と、該回路基板の前記片面上に積層・圧着されて前記配線パターンおよび前記電子部品を被覆する絶縁層と、該絶縁層上に形成された導電材料からなるシールド層とを備え、前記回路基板および前記絶縁層を一体化してなる積層体の側壁に配設された柱状導電部を介して、該回路基板の前記片面とは逆側の面に形成されている接地パターンと前記シールド層とを導通させる構成とした。

このように構成された電子回路ユニットは、回路基板の部品搭載面に積層・圧着されている絶縁層上に金属箔等からなるシールド層を設け、このシールド層を接地パターンと導通させているので、部品搭載面に実装されている電子部品を該シールド層でシールドすることができ、金属板製のシールドケースが不要となる。それゆえ、寸法のばらつきが大きいシールドケースとの接触を回避するために回路基板上の電子部品の周囲に広めのクリアランスを確保する必要がなくなると共に、シールドケースの外側にダイシングブレード等の分割手段との接触を回避するためのクリアランスを確保する必要がなくなり、電子回路ユニット全体の小型化や薄型化が促進できる。また、シールド層の厚みはシールドケースの板厚に比べて極めて薄く形成できるため、この点でも電子回路ユニットの小型薄型化に有利となる。

かかる構成の電子回路ユニットは、前記柱状導電部が導電材料を充填したスルーホールを分割して形成されたものであることが好ましく、これにより大判基板から電子回路ユニットを多数個取りする分割工程で該柱状導電部に不所望な割れが発生しにくくなると共に、シールド層と接地パターンとの導通の信頼性が高まる。

また、かかる構成の電子回路ユニットは、前記積層体が平面視方形状であって、該積層体の四隅に前記柱状導電部が配設されていることが好ましく、これにより大判基板から電子回路ユニットを効率よく多数個取りできると共に、電子回路ユニットのスペースファクタを悪化させることなく柱状導電部を形成することができる。

また、かかる構成の電子回路ユニットは、前記絶縁層が半硬化状態のプリプレグ材を加熱圧着して形成されたものであることが好ましく、これにより薄くて絶縁性に富み、かつ表面が平坦な絶縁層を簡単に形成することができる。この場合、前記回路基板が前記絶縁層と同じプリプレグ材を接着層として積層された多層基板であれば、同一材料が有効利用できるため製造管理が容易となり、低コスト化にも有利となる。

また、上述した第２の目的を達成するため、本発明の電子回路ユニットの製造方法では、片面に格子状に区分された多数の部品実装領域を有して各部品実装領域に配線パターンが形成されていると共に他面に接地パターンが形成されている大判基板に対して、各部品実装領域にそれぞれ電子部品を実装する電子部品実装工程と、この電子部品実装工程後に、前記大判基板の前記片面（部品搭載面）上に絶縁層を積層し、該絶縁層を前記配線パターンおよび前記電子部品を被覆した状態で該大判基板に圧着させる絶縁層圧着工程と、この絶縁層圧着工程後に、前記絶縁層の上面に導電材料からなるシールド層を形成するシールド層形成工程と、このシールド層形成工程後に、前記大判基板および前記絶縁層を一体化してなる大判積層体に多数のスルーホールを形成して前記接地パターンと前記シールド層とを導通させるスルーホール形成工程と、このスルーホール形成工程後に、前記大判積層体を前記部品実装領域ごとに分割して個々の電子回路ユニットを多数個取りする分割工程とを備え、前記分割工程で前記スルーホールが各電子回路ユニットごとに分割されるようにした。

このようにして電子回路ユニットを製造すると、絶縁層上に形成した金属箔等からなるシールド層によって電子部品をシールドすることができるため、多数個取りされる各電子回路ユニットに金属板製のシールドケースを取り付ける必要がなくなる。それゆえ、電子回路ユニットに実装されている電子部品の周囲に、寸法のばらつきが大きいシールドケースとの接触を回避するための広めのクリアランスを確保する必要がなくなると共に、シールドケースの外側にダイシングブレード等の分割手段との接触を回避するためのクリアランスを確保する必要がなくなり、電子回路ユニットの小型化や薄型化が促進できる。また、シールド層の厚みはシールドケースの板厚に比べて極めて薄く形成できるため、この点でも電子回路ユニットの小型薄型化に有利となる。

かかる電子回路ユニットの製造方法は、前記シールド層形成工程で、前記シールド層が前記部品実装領域に対応する形状にパターニングされていることか好ましく、これにより隣接する部品実装領域どうしの間をシールド層の存しない直線状領域となすことができるため、分割工程でシールド層を切断しなくて済み、それゆえシールド層にバリが生じる虞がなくなる。

また、かかる電子回路ユニットの製造方法は、前記スルーホール形成工程で、前記部品実装領域の四隅に相当する位置にそれぞれ前記スルーホールを形成することが好ましく、これにより大判基板から電子回路ユニットを効率よく多数個取りできると共に、電子回路ユニットのスペースファクタを悪化させることなくスルーホールを形成することができる。

また、かかる電子回路ユニットの製造方法は、前記スルーホール形成工程と前記分割工程との間に、前記各スルーホール内に導電材料を充填するスルーホール充填工程を含んでいることが好ましく、これにより分割工程でスルーホールに不所望な割れが発生しにくくなると共に、シールド層と接地パターンとの導通の信頼性が高まる。

また、かかる電子回路ユニットの製造方法において、前記絶縁層は半硬化状態のプリプレグ材を加熱圧着して形成されたものであることが好ましく、これにより薄くて絶縁性に富み、かつ表面が平坦な絶縁層を簡単に形成することができる。この場合、前記大判基板が、前記絶縁層と同じプリプレグ材を接着層として積層された多層基板であれば、同一材料が有効利用できるため製造管理が容易となり、低コスト化にも有利となる。

本発明の電子回路ユニットは、回路基板上にプリプレグ材等からなる絶縁層を積層・圧着し、この絶縁層上に形成した金属箔等からなるシールド層を柱状導電部を介して接地パターンと導通させているので、寸法のばらつきが大きくて板厚も厚い金属板製のシールドケースを省略でき、電子回路ユニット全体の小型化や薄型化が促進しやすくなる。

また、本発明の電子回路ユニットの製造方法は、電子部品を実装した大判基板上にプリプレグ材等からなる絶縁層を積層・圧着し、この絶縁層上に形成した金属箔等からなるシールド層をスルーホールを介して接地パターンと導通させた後、大判基板を格子状に分割して個々の電子回路ユニットを多数個取りするというものなので、寸法のばらつきが大きくて板厚も厚い金属板製のシールドケースを各電子回路ユニットに取り付ける必要がなくなり、小型薄型化が促進しやすい電子回路ユニットを効率よく製造することができる。

以下、発明の実施の形態を図面を参照して説明すると、図１は本発明の実施形態例に係る電子回路ユニットの断面図、図２は該電子回路ユニットの分解斜視図、図３は該電子回路ユニットの底面を示す斜視図、図４〜図１１は該電子回路ユニットの製造工程図である。

図１〜図３に示す電子回路ユニット２０は平面視方形状のＶＣＯ（電圧制御発振器）であり、この電子回路ユニット２０は、多層基板である回路基板２１と、回路基板２１の部品搭載面３１に積層・圧着された絶縁層２２と、絶縁層２２上に形成されたシールド層２３とによって主に構成されている。回路基板２１および絶縁層２２を一体化してなる積層体２５の四隅には、この積層体２５の側壁に沿って高さ方向に延びる柱状導電部２４が形成されている。この柱状導電部２４は、後述するスルーホール５１を四分割して形成されたものであり、シールド層２３は柱状導電部２４を介して、回路基板２１の底面の四隅に形成されている接地パターン３６と導通されている。なお、図１，２では図示省略しているが、シールド層２３の表面はレジスト層３７（図９〜図１１参照）によって覆われている。

回路基板２１は図２に示すような多層基板であり、下層から順に端子電極層２６、第１のグラウンド層２７、共振素子配線層２８、第２のグラウンド層２９、同調素子配線層３０、および電子部品搭載層（部品搭載面）３１によって構成されており、これら各層２６〜３１はプリプレグ材を接着層として積層されている。このプリプレグ材は例えばガラスクロスにエポキシ樹脂を含浸させたもので、対向する２層のコア材の間に半硬化状態のプリプレグ材を介設して加熱圧着することにより、両コア材どうしを絶縁状態を保って接着することができる。図１および図３に示すように、かかる回路基板２１の上面（部品搭載面３１）には、配線パターン３２のランド部に半田付けされたチップコンデンサや半導体等の各種電子部品３３が実装されており、配線パターン３２は内部のスルーホール３４を介して、回路基板２１の底面（端子電極層２６）に設けられた入出力端子等の電極パターン３５と接続されている。

絶縁層２２は半硬化状態のプリプレグ材を回路基板２１の部品搭載面３１に積層して加熱圧着することにより形成されたものであり、使用するプリプレグ材の厚み（枚数）を適宜選択することによって、配線パターン３２および電子部品３３を被覆した絶縁層２２の表面を加圧によって平坦にすることができる。この絶縁層２２の材料であるプリプレグ材は、多層基板である前記回路基板２１で接着層として使用されているプリプレグ材と同じものである。また、シールド層２３は絶縁層２２上に銅箔等をめっきして形成されたものであり、このシールド層２３の四隅は前記柱状導電部２４の上端と接続されている。

このように構成された電子回路ユニット２０の製造方法を主に図４〜図１１に基づいて説明すると、まず図４に示すように、多数個の電子回路ユニット２０に対応する配線パターン３２やスルーホール３４等が形成された大判基板４０を用意する（大判基板準備工程）。この大判基板４０は図８に示すような多層基板であり、下層から順に大判端子電極層４１、第１の大判グラウンド層４２、大判共振素子配線層４３、第２の大判グラウンド層４４、大判同調素子配線層４５、および大判電子部品搭載層４６によって構成されており、これら各層４１〜４６はプリプレグ材を接着層として積層されている。最上層である大判電子部品搭載層４６は縦横に延びる格子状の境界線によって多数の部品実装領域に区分されており、各部品実装領域がそれぞれ１個の電子回路ユニット２０に対応している。また、最下層（底面）である大判端子電極層４１には前記接地パターン３６や前記電極パターン３５が形成されている。

この後、図５に示すように、大判基板４０の上面（大判電子部品搭載層４６）に、多数の電子回路ユニット２０に対応するチップコンデンサや半導体等の電子部品３３を実装する（電子部品実装工程）。すなわち、各部品実装領域に形成されている配線パターン３２のランド部にクリーム半田を塗布し、このクリーム半田上に種々の電子部品３３を搭載した後、大判基板４０をリフロー炉へ搬送してこれらの電子部品３３を半田付けする。

次なる工程として、大判基板４０の上面に半硬化状態のプリプレグ材を積層して加熱加圧することにより、図６に示すように、大判基板４０上に積層・圧着されて配線パターン３２および電子部品３３を被覆する絶縁層２２を形成する（絶縁層圧着工程）。この絶縁層２２の材料であるプリプレグ材は、大判基板４０で使用されているプリプレグ材と同じものである。なお、図中の符号５０は、こうして大判基板４０と絶縁層２２とを一体化してなる大判積層体を示している。

この後、図７に示すように、絶縁層２２の上面にめっき処理を施して銅箔等からなるシールド層２３を形成する（シールド層形成工程）。このシールド層２３は図８に示すような形状、つまり各部品実装領域に対応する形状にパターニングされるため、前記境界線に相当する格子状の直線部分には交点部を除いてシールド層２３は形成されていない。

次に、図９に示すように、大判基板４０および絶縁層２２を一体化してなる大判積層体５０に多数のスルーホール５１を形成する（スルーホール形成工程）。これらのスルーホール５１は格子状に区分された各部品実装領域の四隅（前記交点部）に対応する位置に設けられ、各スルーホール５１の上端はシールド層２３に接続される。また、各スルーホール５１の下端は、大判基板４０の底面に形成されている接地パターン３６に接続される。したがって、シールド層２３はスルーホール５１を介して接地パターン３６と導通された状態となり、これにより、大判積層体５０は個々の電子回路ユニット２０ごとに周波数特性を測定することが可能となる。そして、大判積層体５０の状態で個々の電子回路ユニット２０ごとに周波数調整を行った後、シールド層２３の表面にレジスト層３７を形成し、さらに、各スルーホール５１内にそれぞれ、図１０に示すように銀ペースト等の導電材５２を充填する（スルーホール充填工程）。

しかる後、大判積層体５０を前記境界線に沿ってダイシングブレード等で切断することにより、図１１に示すように、大判積層体５０を各部品実装領域ごとに分割して個々の電子回路ユニット２０を多数個取りする（分割工程）。このとき、導電材５２が充填されている各スルーホール５１は四分割されて柱状導電部２４となるため、平面視方形状の電子回路ユニット２０の四隅に柱状導電部２４が配設されることになる。なお、こうして大判積層体５０を個々の電子回路ユニット２０に分割する際には、予め図示せぬ粘着テープを貼り付けておくことにより各電子回路ユニット２０がばらばらにならないようにしておき、個々の電子回路ユニット２０の性能確認を行った後、該粘着テープを取り外す。

上述したように本実施形態例に係る電子回路ユニット２０は、回路基板２１の部品搭載面３１に積層・圧着されている絶縁層２２上に銅箔等からなるシールド層２３を設け、このシールド層２３を柱状導電部２４を介して接地パターン３６と導通させているので、部品搭載面３１に実装されている電子部品３３はシールド層２３によってシールドされることになり、よって寸法のばらつきが大きい金属板製のシールドケースが不要となっている。そして、金属板製のシールドケースの場合は側壁部近傍に広いクリアランスを確保する必要があったが、この電子回路ユニット２０の場合は、部品搭載面３１の最外周部に位置する電子部品３３と絶縁層２２の側面との間隔が狭くても信頼性が損なわれる心配はないので、無駄なクリアランスが極めて少ない外形寸法に設定することができ、小型化が促進されている。また、シールド層２３の厚みは金属板製のシールドケースの板厚に比べて極めて薄く形成できるため、この電子回路ユニット２０は薄型化も促進されている。

また、この電子回路ユニット２０は、平面視方形状で四隅に柱状導電部２４が配設されているため、大判基板４０から効率よく多数個取りできると共に、電子回路ユニット２０のスペースファクタを悪化させることなく柱状導電部２４を形成することができる。なお、この柱状導電部２４は導電材５２を充填したスルーホール５１を四分割したものなので、大判基板４０の分割工程で柱状導電部２４に不所望な割れは発生しにくく、シールド層２３と接地パターン３６との導通の信頼性も高い。

また、この電子回路ユニット２０の絶縁層２２は、半硬化状態のプリプレグ材を加熱圧着して形成したものなので、薄くて絶縁性に富み、かつ表面が平坦な絶縁層２２を簡単に形成することができる。しかも、この絶縁層２２の材料であるプリプレグ材は、多層基板である回路基板２１（大判基板４０）の接着層として使用されているプリプレグ材と同じものなので、同一材料が有効利用できて製造管理が容易となり、コストアップも抑制できる。

なお、本実施形態例では、図７に示すシールド層形成工程において、シールド層２３を各部品実装領域に対応する形状にパターニングし、隣接する部品実装領域どうしの間をシールド層２３が存しない直線状領域となしているので、その後の分割工程でシールド層２３を切断しなくて済み、それゆえシールド層２３にバリが生じる虞はない。

本発明の実施形態例に係る電子回路ユニットの断面図である。 該電子回路ユニットの分解斜視図である。 該電子回路ユニットの底面を示す斜視図である。 該電子回路ユニットの製造時の大判基板準備工程を示す説明図である。 該電子回路ユニットの製造時の電子部品実装工程を示す説明図である。 該電子回路ユニットの製造時の絶縁層圧着工程を示す説明図である。 該電子回路ユニットの製造時のシールド層形成工程を示す説明図である。 図７に対応する分解斜視図である。 該電子回路ユニットの製造時のスルーホール形成工程を示す説明図である。 該電子回路ユニットの製造時のスルーホール充填工程を示す説明図である。 該電子回路ユニットの製造時の分割工程を示す説明図である。 従来の電子回路ユニットを示す斜視図である。 従来の電子回路ユニットの製造工程図である。

符号の説明

２０ 電子回路ユニット
２１ 回路基板
２２ 絶縁層
２３ シールド層
２４ 柱状導電部
２５ 積層体
３１ 部品搭載面
３２ 配線パターン
３３ 電子部品
３６ 接地パターン
４０ 大判基板
５０ 大判積層体
５１ スルーホール
５２ 導電材

Claims (11)

1. 配線パターンが形成されている片面に電子部品が実装された回路基板と、該回路基板の前記片面上に積層・圧着されて前記配線パターンおよび前記電子部品を被覆する絶縁層と、該絶縁層上に形成された導電材料からなるシールド層とを備え、前記回路基板および前記絶縁層を一体化してなる積層体の側壁に配設された柱状導電部を介して、該回路基板の前記片面とは逆側の面に形成された接地パターンと前記シールド層とを導通させたことを特徴とする電子回路ユニット。
2. 請求項１の記載において、前記柱状導電部が導電材料を充填したスルーホールを分割して形成されたものであることを特徴とする電子回路ユニット。
3. 請求項１または２の記載において、前記積層体が平面視方形状であって、該積層体の四隅に前記柱状導電部が配設されていることを特徴とする電子回路ユニット。
4. 請求項１〜３のいずれかの記載において、前記絶縁層は半硬化状態のプリプレグ材を加熱圧着して形成されたものであることを特徴とする電子回路ユニット。
5. 請求項４の記載において、前記回路基板が前記絶縁層と同じプリプレグ材を接着層として積層された多層基板であることを特徴とする電子回路ユニット。
6. 片面に格子状に区分された多数の部品実装領域を有して各部品実装領域に配線パターンが形成されていると共に他面に接地パターンが形成されている大判基板に対して、各部品実装領域にそれぞれ電子部品を実装する電子部品実装工程と、
   前記電子部品実装工程後に、前記大判基板の前記片面上に絶縁層を積層し、該絶縁層を前記配線パターンおよび前記電子部品を被覆した状態で該大判基板に圧着させる絶縁層圧着工程と、
   前記絶縁層圧着工程後に、前記絶縁層の上面に導電材料からなるシールド層を形成するシールド層形成工程と、
   前記シールド層形成工程後に、前記大判基板および前記絶縁層を一体化してなる大判積層体に多数のスルーホールを形成して前記接地パターンと前記シールド層とを導通させるスルーホール形成工程と、
   前記スルーホール形成工程後に、前記大判積層体を前記部品実装領域ごとに分割して個々の電子回路ユニットを多数個取りする分割工程とを備え、
   前記分割工程で前記スルーホールが各電子回路ユニットごとに分割されるようにしたことを特徴とする電子回路ユニットの製造方法。
7. 請求項６の記載において、前記シールド層形成工程で、前記シールド層が前記部品実装領域に対応する形状にパターニングされることを特徴とする電子回路ユニットの製造方法。
8. 請求項６または７の記載において、前記スルーホール形成工程で、前記部品実装領域の四隅に相当する位置にそれぞれ前記スルーホールを形成することを特徴とする電子回路ユニットの製造方法。
9. 請求項６〜８のいずれかの記載において、前記スルーホール形成工程と前記分割工程との間に、前記各スルーホール内に導電材料を充填するスルーホール充填工程を含むことを特徴とする電子回路ユニットの製造方法。
10. 請求項６〜９のいずれかの記載において、前記絶縁層は半硬化状態のプリプレグ材を加熱圧着して形成されたものであることを特徴とする電子回路ユニットの製造方法。
11. 請求項１０の記載において、前記大判基板が前記絶縁層と同じプリプレグ材を接着層として積層された多層基板であることを特徴とする電子回路ユニットの製造方法。
    

Images