JPH10270819A - 表面実装用電子部品とその製造方法 - Google Patents
表面実装用電子部品とその製造方法Info
- Publication number
- JPH10270819A JPH10270819A JP9077456A JP7745697A JPH10270819A JP H10270819 A JPH10270819 A JP H10270819A JP 9077456 A JP9077456 A JP 9077456A JP 7745697 A JP7745697 A JP 7745697A JP H10270819 A JPH10270819 A JP H10270819A
- Authority
- JP
- Japan
- Prior art keywords
- back surface
- lead
- electronic component
- conductor film
- out conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】
【課題】マザーボード上に半田付けで実装される配線基
板等の電子部品に関し、半田のメニスカスの確認が容易
で、半導体素子等の搭載用面積を減らさず、導出用導体
膜を所定の形状にした表面実装用電子部品とその製造方
法を提供する。 【解決手段】表面２と裏面３と側面４とを有する略板形
状で、その裏面３と側面４とのコーナー部において１段
以上の階段形状とした接続用端子たる導出用導体膜６，
６′を設けた配線基板１等の表面実装用電子部品。上記
導出用導体膜６等を２段以上の略連続的な階段形状とし
たものや、或いは裏面３と互いに隣接する二つの側面
４，４との三隅部に形成される導出用導体膜６″も含ま
れる。
板等の電子部品に関し、半田のメニスカスの確認が容易
で、半導体素子等の搭載用面積を減らさず、導出用導体
膜を所定の形状にした表面実装用電子部品とその製造方
法を提供する。 【解決手段】表面２と裏面３と側面４とを有する略板形
状で、その裏面３と側面４とのコーナー部において１段
以上の階段形状とした接続用端子たる導出用導体膜６，
６′を設けた配線基板１等の表面実装用電子部品。上記
導出用導体膜６等を２段以上の略連続的な階段形状とし
たものや、或いは裏面３と互いに隣接する二つの側面
４，４との三隅部に形成される導出用導体膜６″も含ま
れる。
Description
【０００１】
【発明の属する技術分野】本発明は、プリント基板等の
マザーボード上に半田付けにて実装される各種の配線基
板や、チップ抵抗体、チップコンデンサ、チップインダ
クタ等の表面実装用電子部品とその製造方法に関する。
マザーボード上に半田付けにて実装される各種の配線基
板や、チップ抵抗体、チップコンデンサ、チップインダ
クタ等の表面実装用電子部品とその製造方法に関する。
【０００２】
【従来の技術】一般にプリント基板等のマザーボード上
に実装される配線基板は、例えば積層された複数のセラ
ミック層の間に所要パターンの導体配線層を有し、この
導体配線層とマザーボードを導通するため、セラミック
層を貫通するビアを介して、配線基板の裏面と側面に跨
って設けられた接続用端子を半田付け等により、マザー
ボード側の接続用端子と導通する接続が行われている。
この接続は、実装後に半田付け部のメニスカスを目視で
確認する必要があるため、上記接続用端子を配線基板の
側面にまで形成している。
に実装される配線基板は、例えば積層された複数のセラ
ミック層の間に所要パターンの導体配線層を有し、この
導体配線層とマザーボードを導通するため、セラミック
層を貫通するビアを介して、配線基板の裏面と側面に跨
って設けられた接続用端子を半田付け等により、マザー
ボード側の接続用端子と導通する接続が行われている。
この接続は、実装後に半田付け部のメニスカスを目視で
確認する必要があるため、上記接続用端子を配線基板の
側面にまで形成している。
【０００３】例えば、図１０(Ａ)及び(Ｂ)に示す配線基
板１００には、断面略Ｌ字状の接続用端子１０４が裏面
１０１と側面１０２に跨って、該裏面１０１と側面１０
２とがなすコーナーに沿って複数個形成されており、こ
の端子１０４と内部の導体配線層１０６，１０７とを導
通するようにビア１０８，１０９が介在している。
板１００には、断面略Ｌ字状の接続用端子１０４が裏面
１０１と側面１０２に跨って、該裏面１０１と側面１０
２とがなすコーナーに沿って複数個形成されており、こ
の端子１０４と内部の導体配線層１０６，１０７とを導
通するようにビア１０８，１０９が介在している。
【０００４】また、図１０(Ｃ)及び(Ｄ)に示す配線基板
１１０には、その側面１１２に半円形状の凹部１１４や
半長円形状の凹部１１６が形成され、これらの凹部１１
４，１１６を覆い且つ裏面１１１にまで及ぶ接続用端子
１１５，１１７が形成されている。そして、各端子１１
５，１１７は内部の導体配線層１１８とビア１１９を介
して導通されている。
１１０には、その側面１１２に半円形状の凹部１１４や
半長円形状の凹部１１６が形成され、これらの凹部１１
４，１１６を覆い且つ裏面１１１にまで及ぶ接続用端子
１１５，１１７が形成されている。そして、各端子１１
５，１１７は内部の導体配線層１１８とビア１１９を介
して導通されている。
【０００５】更に、図１０(Ｅ)，(Ｆ)に示すセラミック
製の配線基板１２０は、裏面１２１と側面１２２とのコ
ーナーに沿って傾斜面１２３を形成し、この裏面１２１
と傾斜面１２３に跨る断面略逆ヘ形状の接続用端子１２
４を、傾斜面１２３に沿って複数個設けたものである。
そして、接続用端子１２４と内部の導体配線層１２６，
１２８を導通するため、接続用端子１２４の裏面側の部
分１２５との間にビア１２７，１２９が図示のように介
在されている(特開平８−９７５２９号公報)。
製の配線基板１２０は、裏面１２１と側面１２２とのコ
ーナーに沿って傾斜面１２３を形成し、この裏面１２１
と傾斜面１２３に跨る断面略逆ヘ形状の接続用端子１２
４を、傾斜面１２３に沿って複数個設けたものである。
そして、接続用端子１２４と内部の導体配線層１２６，
１２８を導通するため、接続用端子１２４の裏面側の部
分１２５との間にビア１２７，１２９が図示のように介
在されている(特開平８−９７５２９号公報)。
【０００６】ところが、前記配線基板１００は、その略
Ｌ字状の接続用端子１０４を形成するため、基板１００
の裏面１０１にメタライズインクで通常のスクリーン印
刷を行う他に、側面１０２にも別途を印刷を要する。上
記端子１０４は、基板１００に複数個設けられるが、例
えばセラミック製の基板１００を大きなグリーンシート
から多数個取りして製造する場合、途中で側面１０２へ
の印刷ができない。このため、個別の基板１００に分割
した後に出現する側面１０２に印刷せざるを得ず、工数
が多大となりコスト高になるという問題点を有する。
Ｌ字状の接続用端子１０４を形成するため、基板１００
の裏面１０１にメタライズインクで通常のスクリーン印
刷を行う他に、側面１０２にも別途を印刷を要する。上
記端子１０４は、基板１００に複数個設けられるが、例
えばセラミック製の基板１００を大きなグリーンシート
から多数個取りして製造する場合、途中で側面１０２へ
の印刷ができない。このため、個別の基板１００に分割
した後に出現する側面１０２に印刷せざるを得ず、工数
が多大となりコスト高になるという問題点を有する。
【０００７】また、前記配線基板１１０では、各凹部１
１４，１１６を片側とする貫通孔内に真空吸引等により
導体ペーストを塗布し、焼成後に切断して側面１１２及
び接続用端子１１５，１１７を形成するため、各凹部１
１４，１１６の存在によって基板１１０の表面１１３が
狭くなり、この表面１１３上に搭載する図示しない半導
体素子等の搭載面積が制限される。また、基板１１０の
高性能化に応じて、内部の導体配線層１１８を高密度化
する際にも、その配線パターンを周囲に拡げられないと
いう問題点を有する。
１４，１１６を片側とする貫通孔内に真空吸引等により
導体ペーストを塗布し、焼成後に切断して側面１１２及
び接続用端子１１５，１１７を形成するため、各凹部１
１４，１１６の存在によって基板１１０の表面１１３が
狭くなり、この表面１１３上に搭載する図示しない半導
体素子等の搭載面積が制限される。また、基板１１０の
高性能化に応じて、内部の導体配線層１１８を高密度化
する際にも、その配線パターンを周囲に拡げられないと
いう問題点を有する。
【０００８】更に、前記配線基板１２０は、多数個取り
で製造する場合、前記傾斜面１２３を得るため、予めグ
リーンシートに分割線に沿って断面Ｖ形の溝を形成し、
このＶ形溝内にメタライズインクでスクリーン印刷を行
った後、Ｖ形溝の底で切断される(前記公報参照)。しか
し、スクリーンと傾斜面１２３が離れているため、メタ
ライズインクがＶ形溝内に溜まり、傾斜面１２３を伝っ
て横方向に拡がり、所定の接続用端子１２４の形状にで
きず、場合によっては、隣接する端子１２４同士が短絡
してしまうという問題点を有する。
で製造する場合、前記傾斜面１２３を得るため、予めグ
リーンシートに分割線に沿って断面Ｖ形の溝を形成し、
このＶ形溝内にメタライズインクでスクリーン印刷を行
った後、Ｖ形溝の底で切断される(前記公報参照)。しか
し、スクリーンと傾斜面１２３が離れているため、メタ
ライズインクがＶ形溝内に溜まり、傾斜面１２３を伝っ
て横方向に拡がり、所定の接続用端子１２４の形状にで
きず、場合によっては、隣接する端子１２４同士が短絡
してしまうという問題点を有する。
【０００９】
【発明が解決すべき課題】本発明は、以上のような従来
の表面実装用配線基板等が抱える問題点を解決し、多数
個取りによる量産もでき、基板等の表面上の搭載用面積
を減らすことなく、マザーボードとの接続に用いられる
接続用端子を所定の形状に容易且つ確実に形成できると
共に、半田のメニスカスの確認も容易に行える表面実装
用電子部品と、これを得るための製造方法を提供するこ
とを目的とする。
の表面実装用配線基板等が抱える問題点を解決し、多数
個取りによる量産もでき、基板等の表面上の搭載用面積
を減らすことなく、マザーボードとの接続に用いられる
接続用端子を所定の形状に容易且つ確実に形成できると
共に、半田のメニスカスの確認も容易に行える表面実装
用電子部品と、これを得るための製造方法を提供するこ
とを目的とする。
【００１０】
【課題を解決するための手段】本発明は、前記課題を解
決するため、配線基板等の表面実装用電子部品を構成す
る互いに積層される複数のセラミック層等を、裏面側と
側面側とに跨って接続用端子たる導出用導体膜をその厚
さ方向に階段形状に形成することに着目して成されたも
のである。即ち、本発明の表面実装用電子部品は、表
面、裏面及びこれらの周囲間に介在する側面を有する略
板形状の表面実装用電子部品であって、上記裏面と側面
とがなすコーナー部において導出用導体膜を該電子部品
の厚さ方向に１段以上の階段形状にして設けたことを特
徴とする。
決するため、配線基板等の表面実装用電子部品を構成す
る互いに積層される複数のセラミック層等を、裏面側と
側面側とに跨って接続用端子たる導出用導体膜をその厚
さ方向に階段形状に形成することに着目して成されたも
のである。即ち、本発明の表面実装用電子部品は、表
面、裏面及びこれらの周囲間に介在する側面を有する略
板形状の表面実装用電子部品であって、上記裏面と側面
とがなすコーナー部において導出用導体膜を該電子部品
の厚さ方向に１段以上の階段形状にして設けたことを特
徴とする。
【００１１】また、前記導出用導体膜を、２段以上の連
続的な略階段形状にして設けた表面実装用電子部品も含
む。これらの構成によれば、マザーボードとの半田付け
部のメニスカスを容易に目視で確認でき、且つ表面上の
半導体素子等の搭載用面積を減らさない表面実装用電子
部品を提供することができる。尚、前記導出用導体膜
を、前記裏面と互いに隣接する二つの側面との三隅部に
おいて設けた表面実装用電子部品とすることもできる。
これにより、一つの電子部品に導出用導体膜をより多く
形成することができる。
続的な略階段形状にして設けた表面実装用電子部品も含
む。これらの構成によれば、マザーボードとの半田付け
部のメニスカスを容易に目視で確認でき、且つ表面上の
半導体素子等の搭載用面積を減らさない表面実装用電子
部品を提供することができる。尚、前記導出用導体膜
を、前記裏面と互いに隣接する二つの側面との三隅部に
おいて設けた表面実装用電子部品とすることもできる。
これにより、一つの電子部品に導出用導体膜をより多く
形成することができる。
【００１２】また、前記階段形状の導出用導体膜のうち
隣接する前記裏面に平行な段部間が、少なくとも内部に
形成されたビアにより短絡されている表面実装用電子部
品も含まれる。これにより、階段形状の導出用導体膜全
体を確実に単一の導体とすることができる。尚、前記表
面上に他の電子部品を搭載するための接続用パッドを設
け、該接続用パッドを内部のビア等を介して前記導出用
導体膜に導通させることもできる。また、前記表面と裏
面との間に、前記導出用導体膜に導通する導体配線層、
及び／又はメタルプレーン層を所望数内設した表面実装
用電子部品とすることもできる。これにより、例えば配
線基板を高密度な構造にでき、セラミック層等の薄肉化
や高密度の配線パターンを有する導体配線層を内設し得
る。
隣接する前記裏面に平行な段部間が、少なくとも内部に
形成されたビアにより短絡されている表面実装用電子部
品も含まれる。これにより、階段形状の導出用導体膜全
体を確実に単一の導体とすることができる。尚、前記表
面上に他の電子部品を搭載するための接続用パッドを設
け、該接続用パッドを内部のビア等を介して前記導出用
導体膜に導通させることもできる。また、前記表面と裏
面との間に、前記導出用導体膜に導通する導体配線層、
及び／又はメタルプレーン層を所望数内設した表面実装
用電子部品とすることもできる。これにより、例えば配
線基板を高密度な構造にでき、セラミック層等の薄肉化
や高密度の配線パターンを有する導体配線層を内設し得
る。
【００１３】また、本発明は、前記表面実装用電子部品
を得るため、表面と裏面を有する少なくとも１枚のセラ
ミックグリーンシートに分割線を横切るようにして貫通
孔を形成する工程と、上記貫通孔の内壁及び上記グリー
ンシートの裏面のうち該貫通孔の周縁に焼成後に導出用
導体膜となる導体ペースト層を形成する工程と、上記貫
通孔の内壁及び周縁の導体ペースト層が１段又は複数段
の階段形状となるようにして、上記グリーンシートの表
面上に他のグリーンシートを少なくとも１枚以上積層し
て、グリーンシート積層体を形成する工程と、該グリー
ンシート積層体を焼成してセラミック積層体を形成する
工程と、上記分割線に沿ってセラミック積層体を複数に
分割し、分割により形成された側面と裏面とがなすコー
ナー部において、導出用導体膜を厚さ方向に１段以上の
階段形状にして設けた電子部品を取り出す工程と、を有
することを特徴とする配線基板等の表面実装用電子部品
の製造方法も提案する。これより、所定形状の導出用導
体膜を階段形状に形成したセラミックからなる配線基板
等の表面実装用電子部品を確実に製造でき、また多数個
取りによって量産も可能となる。尚、上記貫通孔には平
面視にて、円形、楕円形、又は長円形等が含まれる
を得るため、表面と裏面を有する少なくとも１枚のセラ
ミックグリーンシートに分割線を横切るようにして貫通
孔を形成する工程と、上記貫通孔の内壁及び上記グリー
ンシートの裏面のうち該貫通孔の周縁に焼成後に導出用
導体膜となる導体ペースト層を形成する工程と、上記貫
通孔の内壁及び周縁の導体ペースト層が１段又は複数段
の階段形状となるようにして、上記グリーンシートの表
面上に他のグリーンシートを少なくとも１枚以上積層し
て、グリーンシート積層体を形成する工程と、該グリー
ンシート積層体を焼成してセラミック積層体を形成する
工程と、上記分割線に沿ってセラミック積層体を複数に
分割し、分割により形成された側面と裏面とがなすコー
ナー部において、導出用導体膜を厚さ方向に１段以上の
階段形状にして設けた電子部品を取り出す工程と、を有
することを特徴とする配線基板等の表面実装用電子部品
の製造方法も提案する。これより、所定形状の導出用導
体膜を階段形状に形成したセラミックからなる配線基板
等の表面実装用電子部品を確実に製造でき、また多数個
取りによって量産も可能となる。尚、上記貫通孔には平
面視にて、円形、楕円形、又は長円形等が含まれる
【００１４】
【発明の実施の形態】以下に本発明の実施に好適な形態
を図面と共に説明する。図１はセラミック製の配線基板
１に関し、同図(Ａ)に示すように、この基板１は、表面
２と裏面３と周囲の側面４からなる略平板形状を呈す
る。基板１の裏面３と各側面４とがなすコーナー部に
は、２段の階段形状に凹んだ導出用導体膜６,６′,６″
が形成されている。導出用導体膜６は裏面３側からの平
面視で半長円形、導出用導体膜６′は半円形を各々２段
にしたものである。また、導出用導体膜６″は、裏面３
と隣接する二つの側面４との三隅部に形成され、平面視
で略扇形を２段にしたものである。
を図面と共に説明する。図１はセラミック製の配線基板
１に関し、同図(Ａ)に示すように、この基板１は、表面
２と裏面３と周囲の側面４からなる略平板形状を呈す
る。基板１の裏面３と各側面４とがなすコーナー部に
は、２段の階段形状に凹んだ導出用導体膜６,６′,６″
が形成されている。導出用導体膜６は裏面３側からの平
面視で半長円形、導出用導体膜６′は半円形を各々２段
にしたものである。また、導出用導体膜６″は、裏面３
と隣接する二つの側面４との三隅部に形成され、平面視
で略扇形を２段にしたものである。
【００１５】図１(Ｂ)に示すように、基板１は上下に複
数のセラミック層１０〜１６を一体に積層し、それらの
間に所望の配線パターンを有する導体配線層１７〜２２
を内設している。また、その表面２上には半導体素子Ｃ
が搭載され、この素子Ｃと導通するための接続用パッド
９が設けられる。更に、このパッド９と導通する導体配
線層１９との間には、中間に図示しないビアカバーを介
して複数のビアからなるビア部２３が埋設されている。
尚、このビア部２３と不導通とされる導体配線層１７，
１８には、ビア部２３と離間する隙間１７ａ，１８ａが
形成される。
数のセラミック層１０〜１６を一体に積層し、それらの
間に所望の配線パターンを有する導体配線層１７〜２２
を内設している。また、その表面２上には半導体素子Ｃ
が搭載され、この素子Ｃと導通するための接続用パッド
９が設けられる。更に、このパッド９と導通する導体配
線層１９との間には、中間に図示しないビアカバーを介
して複数のビアからなるビア部２３が埋設されている。
尚、このビア部２３と不導通とされる導体配線層１７，
１８には、ビア部２３と離間する隙間１７ａ，１８ａが
形成される。
【００１６】また、裏面３と側面４のコーナー部に２段
に形成された導出用導体膜６は、裏面３側の第１段部７
と、中間の第２段部８とからなる。第２段部８の水平部
８ａは、セラミック層１５，１６間に進入すると共に、
導出用導体膜６が導通する導体配線層１９との間に上記
同様のビア部２４が埋設されている。この導出用導体膜
６は、前記のように２段に形成されているので、図示し
ないプリント基板などのマザーボート上の接続用端子と
半田付けした際、半田のメニスカスＭが側方から目視で
容易に確認でき、配線基板１の実装を確実に行える。
に形成された導出用導体膜６は、裏面３側の第１段部７
と、中間の第２段部８とからなる。第２段部８の水平部
８ａは、セラミック層１５，１６間に進入すると共に、
導出用導体膜６が導通する導体配線層１９との間に上記
同様のビア部２４が埋設されている。この導出用導体膜
６は、前記のように２段に形成されているので、図示し
ないプリント基板などのマザーボート上の接続用端子と
半田付けした際、半田のメニスカスＭが側方から目視で
容易に確認でき、配線基板１の実装を確実に行える。
【００１７】図２(Ａ)は、導出用導体膜６，６′を裏面
３と側面４のコーナー部側から眺めた状態を示す。何れ
も２段に凹んだ階段形状の第１、第２の段部７，８とそ
の周囲の裏面３と側面４に渉って導体膜６，６′が形成
されている。また、図２(Ｂ)は、導出用導体膜６″を裏
面３と隣接する二つの側面４，４のコーナ部側から眺め
た状態を示す。尚、図２(Ｃ)に示すように、導出用導体
膜６を３段に凹んだ階段形状にもでき、係る３段の階段
形状は導出用導体膜６′,６″にも適用できる。
３と側面４のコーナー部側から眺めた状態を示す。何れ
も２段に凹んだ階段形状の第１、第２の段部７，８とそ
の周囲の裏面３と側面４に渉って導体膜６，６′が形成
されている。また、図２(Ｂ)は、導出用導体膜６″を裏
面３と隣接する二つの側面４，４のコーナ部側から眺め
た状態を示す。尚、図２(Ｃ)に示すように、導出用導体
膜６を３段に凹んだ階段形状にもでき、係る３段の階段
形状は導出用導体膜６′,６″にも適用できる。
【００１８】次に、前記配線基板１の多数個取りの製造
方法について説明する。図３(Ａ)は、アルミナ等からな
る大きなグリーンシート３０を示し、格子状の破線は、
後述する分割が予定されている分割すべき位置を仮想的
に表した分割線３１で、実際に破線が描かれている訳で
はない。各分割線３１に囲まれたシート部分３２は、縦
横それぞれ１０mmの正方形である。前記２段の階段形状
を有する導出用導体膜６，６′を形成するため、前記裏
面３側のセラミック層１４，１５となるグリーンシート
３０は、図３(Ｂ)に示すように、分割線３１に沿って円
形及び長円形の貫通孔３４，３６が図示しない打抜き加
工機により穿設される。尚、前記導出用導体膜６″を得
る場合には、分割線３１の交点に円形の貫通孔を同様に
穿設すれば良い。
方法について説明する。図３(Ａ)は、アルミナ等からな
る大きなグリーンシート３０を示し、格子状の破線は、
後述する分割が予定されている分割すべき位置を仮想的
に表した分割線３１で、実際に破線が描かれている訳で
はない。各分割線３１に囲まれたシート部分３２は、縦
横それぞれ１０mmの正方形である。前記２段の階段形状
を有する導出用導体膜６，６′を形成するため、前記裏
面３側のセラミック層１４，１５となるグリーンシート
３０は、図３(Ｂ)に示すように、分割線３１に沿って円
形及び長円形の貫通孔３４，３６が図示しない打抜き加
工機により穿設される。尚、前記導出用導体膜６″を得
る場合には、分割線３１の交点に円形の貫通孔を同様に
穿設すれば良い。
【００１９】次に、上記貫通孔３４，３６の内壁とこれ
に隣接するシート部分３２の周縁上には、真空吸引しつ
つ印刷することにより、導体ペースト層(図示せず)が形
成される。また、各シート部分３２の表面上には、タン
グステンやモリブデン等の導体ペーストをスクリーン印
刷することにより、所要配線パターンを有する導体ペー
スト層が形成される。この印刷は、各セラミック層１０
〜１６となるグリーンシート３０にそれぞれ行われる。
尚、表面２側のセラミック層１０となるグリーンシート
３０には、前記接続用パッド９となる部分にもペースト
が塗布される。
に隣接するシート部分３２の周縁上には、真空吸引しつ
つ印刷することにより、導体ペースト層(図示せず)が形
成される。また、各シート部分３２の表面上には、タン
グステンやモリブデン等の導体ペーストをスクリーン印
刷することにより、所要配線パターンを有する導体ペー
スト層が形成される。この印刷は、各セラミック層１０
〜１６となるグリーンシート３０にそれぞれ行われる。
尚、表面２側のセラミック層１０となるグリーンシート
３０には、前記接続用パッド９となる部分にもペースト
が塗布される。
【００２０】次に、セラミック層１４〜１６となる各グ
リーンシート３０を積層すると、図３(Ｃ)に示すよう
に、２段の階段形状を有する導出用導体膜６，６′が形
成される。そして、全てのグリーンシート３０を積層し
てグリーンシート積層体を形成し、その後分割線３１に
沿ってブレーク溝を形成する。次いで、この積層体を約
1500℃において所定時間に渉り焼成してセラミック積層
体を形成した後、ブレーク溝、即ち分割線３１に沿って
切断すると、各シート部分３２は、図４に示すような全
体形状を有する配線基板１となり、各セラミック層１０
〜１６が一体となった配線基板１を得ることができる。
図５は、図４中のイ−イに沿って切断した端面図を示
し、各導出用導体膜６，６′が２段の階段形状に形成さ
れると共に、第２，３の各水平部がセラミック層１４〜
１６間に延在している状態を示す。
リーンシート３０を積層すると、図３(Ｃ)に示すよう
に、２段の階段形状を有する導出用導体膜６，６′が形
成される。そして、全てのグリーンシート３０を積層し
てグリーンシート積層体を形成し、その後分割線３１に
沿ってブレーク溝を形成する。次いで、この積層体を約
1500℃において所定時間に渉り焼成してセラミック積層
体を形成した後、ブレーク溝、即ち分割線３１に沿って
切断すると、各シート部分３２は、図４に示すような全
体形状を有する配線基板１となり、各セラミック層１０
〜１６が一体となった配線基板１を得ることができる。
図５は、図４中のイ−イに沿って切断した端面図を示
し、各導出用導体膜６，６′が２段の階段形状に形成さ
れると共に、第２，３の各水平部がセラミック層１４〜
１６間に延在している状態を示す。
【００２１】尚、図６(Ａ)に示すように、裏面３側のセ
ラミック層１５，１６となる前記グリーンシート３０の
各貫通孔３４，３６の内壁に導体ペースト層を形成する
ときには、各シート３０の表面からと裏面からの２回の
真空吸引印刷を行い、断面略Ｌ字状の各導体ペースト層
４４，４６の図中における垂直部同士を重ねて形成し、
且つ上下に重なるシート３０の導体ペースト層４４，４
６の図中における水平部同士も一部が重なるように積層
すると、確実に各シート３０間で導通するようになるの
で好ましい。
ラミック層１５，１６となる前記グリーンシート３０の
各貫通孔３４，３６の内壁に導体ペースト層を形成する
ときには、各シート３０の表面からと裏面からの２回の
真空吸引印刷を行い、断面略Ｌ字状の各導体ペースト層
４４，４６の図中における垂直部同士を重ねて形成し、
且つ上下に重なるシート３０の導体ペースト層４４，４
６の図中における水平部同士も一部が重なるように積層
すると、確実に各シート３０間で導通するようになるの
で好ましい。
【００２２】また、各シート３０の片面からしか印刷で
きず、導体ペースト層４４しか形成できない場合は、こ
れら同士では接続が不安定になる可能性がある。そこ
で、図６(Ｂ)に示すように、各シート３０に形成した導
体ペースト層４４の水平部４４ａから下方に貫通するビ
ア４０を各シート３０内に形成し、隣接する導体ペース
ト層４４の水平部４４ａから上記ビア４０の図中下端の
位置まで延びる接続用パッド４３を形成すると良い。係
るビア４０とパッド４３とにより、各導体ペースト層４
４は焼成後において互いに導通された導出用導体膜６，
６′とすることができる。
きず、導体ペースト層４４しか形成できない場合は、こ
れら同士では接続が不安定になる可能性がある。そこ
で、図６(Ｂ)に示すように、各シート３０に形成した導
体ペースト層４４の水平部４４ａから下方に貫通するビ
ア４０を各シート３０内に形成し、隣接する導体ペース
ト層４４の水平部４４ａから上記ビア４０の図中下端の
位置まで延びる接続用パッド４３を形成すると良い。係
るビア４０とパッド４３とにより、各導体ペースト層４
４は焼成後において互いに導通された導出用導体膜６，
６′とすることができる。
【００２３】次に、異なる配線基板５０とその製造方法
について説明する。図７(Ａ)はグリーンシート積層体６
０を示し、前記同様のグリーンシート６２〜６４を積層
し、裏面６１側に広狭２段の溝６６，６８を設けてい
る。これらの溝６６，６８を得るには、裏面６１をなす
グリーンシート６２，６２、及びこれに隣接するグリー
ンシート６３，６３を溝６６，６８を形成するようにそ
れぞれ間隔を明けて積層する。尚、導出用導体膜５６と
なる導体ペースト層５５が各シート６２〜６４に形成さ
れている。また、各シート６２〜６４間やそれらの内部
には、前記同様の導体配線層及びビア(図示せず)が適宜
設けられている。
について説明する。図７(Ａ)はグリーンシート積層体６
０を示し、前記同様のグリーンシート６２〜６４を積層
し、裏面６１側に広狭２段の溝６６，６８を設けてい
る。これらの溝６６，６８を得るには、裏面６１をなす
グリーンシート６２，６２、及びこれに隣接するグリー
ンシート６３，６３を溝６６，６８を形成するようにそ
れぞれ間隔を明けて積層する。尚、導出用導体膜５６と
なる導体ペースト層５５が各シート６２〜６４に形成さ
れている。また、各シート６２〜６４間やそれらの内部
には、前記同様の導体配線層及びビア(図示せず)が適宜
設けられている。
【００２４】そして、このグリーンシート積層体６０を
前記と同様に焼成した後、上記狭い溝６８の中央に沿っ
た分割線６９において、切断し左右に分割すると、図７
(Ｂ)に示すように、上記切断によって出現した側面５４
と裏面５３とがなすコーナー部に、２段の階段形状を有
する導出用導体膜５６が複数形成された配線基板５０を
得ることができる。尚、上記例においては、グリーンシ
ート６３，６３を間隔を明けてシート６４上に積層する
ことで溝６８を、また、グリーンシート６２，６２を間
隔を明けてシート６３上に積層することで、溝６６を形
成した例を示した。
前記と同様に焼成した後、上記狭い溝６８の中央に沿っ
た分割線６９において、切断し左右に分割すると、図７
(Ｂ)に示すように、上記切断によって出現した側面５４
と裏面５３とがなすコーナー部に、２段の階段形状を有
する導出用導体膜５６が複数形成された配線基板５０を
得ることができる。尚、上記例においては、グリーンシ
ート６３，６３を間隔を明けてシート６４上に積層する
ことで溝６８を、また、グリーンシート６２，６２を間
隔を明けてシート６３上に積層することで、溝６６を形
成した例を示した。
【００２５】しかし、図８(Ａ)に示すように、複数のグ
リーンシート７２〜７４を用意し、裏面７１をなすシー
ト７２とこれに隣接するシート７３に、幅及び長径方向
の寸法が順に小さくなる長円形状の貫通孔７５，７７を
各々重なるよう打ち抜いて穿設し、これらを積層したセ
ラミック積層体７０を分割しても良い。即ち、グリーン
シート７２，７３の貫通孔７５，７７の両側の４カ所
と、シート７４上の２カ所に導体ペースト層７６をそれ
ぞれ形成し、これらを積層してセラミック積層体７０を
形成して焼成する。
リーンシート７２〜７４を用意し、裏面７１をなすシー
ト７２とこれに隣接するシート７３に、幅及び長径方向
の寸法が順に小さくなる長円形状の貫通孔７５，７７を
各々重なるよう打ち抜いて穿設し、これらを積層したセ
ラミック積層体７０を分割しても良い。即ち、グリーン
シート７２，７３の貫通孔７５，７７の両側の４カ所
と、シート７４上の２カ所に導体ペースト層７６をそれ
ぞれ形成し、これらを積層してセラミック積層体７０を
形成して焼成する。
【００２６】その後、貫通孔７５の長径方向に沿う分割
線７９ａと貫通孔７５の両端部と交差する矩形の分割線
７９ｂに沿って積層体７０を切断すると、図８(Ｂ)に示
すように、該切断によって出現する側面８２と裏面７１
とがなすコーナー部に２段階の階段形状をなす導出用導
体膜７８が２カ所に形成された一対の配線基板８０を得
る。同時に矩形の分割線７９ｂに沿う切断によって、配
線基板８０の図中前後に新たな側面８４が形成される。
尚、基板８０，８０の周囲におけるセラミック積層体７
０の周辺残部８６は、分割線７９ａに沿う切断により左
右に分断されるので、各基板８０を容易に取り出すこと
ができる。
線７９ａと貫通孔７５の両端部と交差する矩形の分割線
７９ｂに沿って積層体７０を切断すると、図８(Ｂ)に示
すように、該切断によって出現する側面８２と裏面７１
とがなすコーナー部に２段階の階段形状をなす導出用導
体膜７８が２カ所に形成された一対の配線基板８０を得
る。同時に矩形の分割線７９ｂに沿う切断によって、配
線基板８０の図中前後に新たな側面８４が形成される。
尚、基板８０，８０の周囲におけるセラミック積層体７
０の周辺残部８６は、分割線７９ａに沿う切断により左
右に分断されるので、各基板８０を容易に取り出すこと
ができる。
【００２７】図９は、本発明の階段形状の導出用導体膜
の他の形態に関する。図９(Ａ)は、裏面９３を有するセ
ラミック層９１の側端部とこれに隣接するセラミック層
９２の側端部との間に１段の段差を設け、裏面９３と側
面９４とがなすコーナー部に１段の階段形状で且つ断面
略Ｌ字形の導出用導体膜９０を形成した基板を示す。こ
の導体膜９０は、最もシンプルであるが、マザーボード
等との半田付け部のメニスカスを目視で確認するために
は、上記セラミック層９１の厚さを少なくとも約０．５
mm以上にする必要がある。尚、導体膜９０は、裏面９３
側からの平面視で半円形、半長円形、又は略扇形等の形
状を呈する。
の他の形態に関する。図９(Ａ)は、裏面９３を有するセ
ラミック層９１の側端部とこれに隣接するセラミック層
９２の側端部との間に１段の段差を設け、裏面９３と側
面９４とがなすコーナー部に１段の階段形状で且つ断面
略Ｌ字形の導出用導体膜９０を形成した基板を示す。こ
の導体膜９０は、最もシンプルであるが、マザーボード
等との半田付け部のメニスカスを目視で確認するために
は、上記セラミック層９１の厚さを少なくとも約０．５
mm以上にする必要がある。尚、導体膜９０は、裏面９３
側からの平面視で半円形、半長円形、又は略扇形等の形
状を呈する。
【００２８】図９(Ｂ)は、上記と同じ段差を設けた裏面
９３と側面９４とがなすコーナー部に、１段の階段形状
で且つセラミック層９２の図中下面にも導体膜を設けた
断面略Ｚ字形の導出用導体膜９５を形成した基板を示
す。また、図９(Ｃ)は、裏面９３を有するセラミック層
９１の側端部とこれに隣接するセラミック層９２の側端
部を垂直に揃え、上方のセラミック層９６，９７の側端
部の間に段差を設け、裏面９３と側面９４とがなすコー
ナー部に、２段の階段形状で且つ断面略Ｌ字形を二つ連
続させた形状の導出用導体膜９８を形成した基板を示
す。
９３と側面９４とがなすコーナー部に、１段の階段形状
で且つセラミック層９２の図中下面にも導体膜を設けた
断面略Ｚ字形の導出用導体膜９５を形成した基板を示
す。また、図９(Ｃ)は、裏面９３を有するセラミック層
９１の側端部とこれに隣接するセラミック層９２の側端
部を垂直に揃え、上方のセラミック層９６，９７の側端
部の間に段差を設け、裏面９３と側面９４とがなすコー
ナー部に、２段の階段形状で且つ断面略Ｌ字形を二つ連
続させた形状の導出用導体膜９８を形成した基板を示
す。
【００２９】この導体膜９８は、セラミック層９１，９
２の側端部に沿って垂直方向に長い導体膜部分９９を有
するので、上記セラミック層９１，９２が薄肉化しても
マザーボード等との半田付け部のメニスカスを目視で容
易に確認することができる。尚、上記導体膜９５，９８
も裏面９３側からの平面視で半円形、半長円形、又は略
扇形等の形状の何れかを用いる。
２の側端部に沿って垂直方向に長い導体膜部分９９を有
するので、上記セラミック層９１，９２が薄肉化しても
マザーボード等との半田付け部のメニスカスを目視で容
易に確認することができる。尚、上記導体膜９５，９８
も裏面９３側からの平面視で半円形、半長円形、又は略
扇形等の形状の何れかを用いる。
【００３０】本発明は、以上において説明した各形態に
限定されるものではない。例えば、前記セラミック製の
配線基板に替えて、樹脂製の配線基板に適用することも
できる。尚、樹脂製配線基板の材質としては、エポキシ
やＢＴ樹脂、ポリイミド樹脂、ガラスエポキシ樹脂、ガ
ラスＢＴ樹脂等を用いることができる。前記配線基板に
用いるセラミックとしては、アルミナの他に窒化アルミ
ニウムやガラスセラミック、ムライト等を用いることも
できる。また、前記セラミック製配線基板の製造方法に
おいて、焼成と分割切断の各工程の順序を逆にすること
もできる。
限定されるものではない。例えば、前記セラミック製の
配線基板に替えて、樹脂製の配線基板に適用することも
できる。尚、樹脂製配線基板の材質としては、エポキシ
やＢＴ樹脂、ポリイミド樹脂、ガラスエポキシ樹脂、ガ
ラスＢＴ樹脂等を用いることができる。前記配線基板に
用いるセラミックとしては、アルミナの他に窒化アルミ
ニウムやガラスセラミック、ムライト等を用いることも
できる。また、前記セラミック製配線基板の製造方法に
おいて、焼成と分割切断の各工程の順序を逆にすること
もできる。
【００３１】更に、本発明は、例えばマルチチップモジ
ュール等の表面実装型配線基板に限らず、トランジスタ
やＦＥＴ等の半導体素子、チップ抵抗体、チップコンデ
ンサ、又はチップインダクタンス等の表面実装用電子部
品、或いは、これらを組み合わせた例えばチップフィル
タ等の表面実装用電子機器、更には情報通信、コンピュ
ータ、家庭電化製品用の各種電子部品にも適用すること
ができる。また、配線基板の表面上に搭載する半導体素
子や他の素子或いは電子部品にも本発明の階段形状の導
出用導体膜を用いることもできる。
ュール等の表面実装型配線基板に限らず、トランジスタ
やＦＥＴ等の半導体素子、チップ抵抗体、チップコンデ
ンサ、又はチップインダクタンス等の表面実装用電子部
品、或いは、これらを組み合わせた例えばチップフィル
タ等の表面実装用電子機器、更には情報通信、コンピュ
ータ、家庭電化製品用の各種電子部品にも適用すること
ができる。また、配線基板の表面上に搭載する半導体素
子や他の素子或いは電子部品にも本発明の階段形状の導
出用導体膜を用いることもできる。
【００３２】
【発明の効果】以上において説明した本発明の表面実装
用電子部品によれば、マザーボード等との接続を確実且
つ容易に行え、その半田付け部のメニスカスを容易に目
視で確認でき、表面上に搭載する半導体素子等の搭載用
面積を減らすことなく有効に活用することができる。ま
た、請求項４の発明によれば、以上のような電子部品で
あって、且つ所要形状を有する導出用導体膜を正確に形
成した表面実装用電子部品を確実に製造することができ
る。
用電子部品によれば、マザーボード等との接続を確実且
つ容易に行え、その半田付け部のメニスカスを容易に目
視で確認でき、表面上に搭載する半導体素子等の搭載用
面積を減らすことなく有効に活用することができる。ま
た、請求項４の発明によれば、以上のような電子部品で
あって、且つ所要形状を有する導出用導体膜を正確に形
成した表面実装用電子部品を確実に製造することができ
る。
【図１】(Ａ)は本発明の電子部品たる配線基板の一形態
を示す斜視図、(Ｂ)は(Ａ)中のＢ−Ｂ断面図である。
を示す斜視図、(Ｂ)は(Ａ)中のＢ−Ｂ断面図である。
【図２】(Ａ)及び(Ｂ)は図１の配線基板の各部分斜視
図、(Ｃ)は(Ａ)中の導出用導体膜の異なる形態を示す部
分斜視図である。
図、(Ｃ)は(Ａ)中の導出用導体膜の異なる形態を示す部
分斜視図である。
【図３】(Ａ)乃至(Ｃ)は本発明の配線基板の各製造工程
を説明する部分斜視図である。
を説明する部分斜視図である。
【図４】本発明の配線基板の一形態を示す斜視図であ
る。
る。
【図５】図４中のイ−イ線に沿って切断した端面図であ
る。
る。
【図６】(Ａ)は図４の配線基板を得るための部分分解断
面図、(Ｂ)は同じ基板を得るための部分分解斜視図であ
る。
面図、(Ｂ)は同じ基板を得るための部分分解斜視図であ
る。
【図７】(Ａ)及び(Ｂ)は異なる形態の配線基板を得るた
めの製造工程を示す部分斜視図である。
めの製造工程を示す部分斜視図である。
【図８】(Ａ)及び(Ｂ)は更に異なる形態の配線基板を得
るための製造工程を示す斜視図又は部分斜視図である。
るための製造工程を示す斜視図又は部分斜視図である。
【図９】(Ａ)乃至(Ｃ)は、それぞれ本発明の配線基板に
おける導出用導体膜の異なる各形態を示す部分断面図で
ある。
おける導出用導体膜の異なる各形態を示す部分断面図で
ある。
【図１０】(Ａ)乃至(Ｆ)は従来の各種配線基板を示す部
分断面図又は部分斜視図である。
分断面図又は部分斜視図である。
１，５０，８０………………………………………配線基
板(電子部品) ２，５２………………………………………………表面 ３，５３，６１，７１，９３………………………裏面 ４，５４，８２，８４，９４………………………側面 ６,６′,６″,５６,７８,９０，９５,９８…………導出
用導体膜 ３０，６２〜６４，７２〜７４……………………グリー
ンシート ３１，６９，７９ａ，７９ｂ………………………分割線 ３４,３６,７５,７７…………………………………貫通
孔 ４０……………………………………………………ビア ５５，７６……………………………………………導体ペ
ースト層 ６０，７０……………………………………………グリー
ンシート積層体
板(電子部品) ２，５２………………………………………………表面 ３，５３，６１，７１，９３………………………裏面 ４，５４，８２，８４，９４………………………側面 ６,６′,６″,５６,７８,９０，９５,９８…………導出
用導体膜 ３０，６２〜６４，７２〜７４……………………グリー
ンシート ３１，６９，７９ａ，７９ｂ………………………分割線 ３４,３６,７５,７７…………………………………貫通
孔 ４０……………………………………………………ビア ５５，７６……………………………………………導体ペ
ースト層 ６０，７０……………………………………………グリー
ンシート積層体
Claims (4)
- 【請求項１】表面、裏面及びこれらの周囲間に介在する
側面を有する略板形状の表面実装用電子部品であって、 上記裏面と側面とがなすコーナー部において導出用導体
膜を該電子部品の厚さ方向に１段以上の階段形状にして
設けたことを特徴とする配線基板等の表面実装用電子部
品。 - 【請求項２】前記導出用導体膜を、２段以上の略連続的
な階段形状にして設けたことを特徴とする請求項１に記
載の表面実装用電子部品。 - 【請求項３】前記階段形状の導出用導体膜のうち隣接す
る前記裏面に平行な段部間が、少なくとも内部に形成さ
れたビアにより短絡されていることを特徴とする請求項
１又は２に記載の表面実装用電子部品。 - 【請求項４】表面と裏面を有する少なくとも１枚のセラ
ミックグリーンシートに分割線を横切るようにして貫通
孔を形成する工程と、 上記貫通孔の内壁及び上記グリーンシートの裏面のうち
該貫通孔の周縁に焼成後に導出用導体膜となる導体ペー
スト層を形成する工程と、 上記貫通孔の内壁及び周縁の導体ペースト層が１段又は
複数段の階段形状となるようにして、上記グリーンシー
トの表面上に他のグリーンシートを少なくとも１枚以上
積層して、グリーンシート積層体を形成する工程と、 該グリーンシート積層体を焼成してセラミック積層体を
形成する工程と、 上記分割線に沿ってセラミック積層体を複数に分割し、
分割により形成された側面と裏面とがなすコーナー部に
おいて、導出用導体膜を厚さ方向に１段以上の階段形状
にして設けた電子部品を取り出す工程と、 を有することを特徴とする配線基板等の表面実装用電子
部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9077456A JPH10270819A (ja) | 1997-03-28 | 1997-03-28 | 表面実装用電子部品とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9077456A JPH10270819A (ja) | 1997-03-28 | 1997-03-28 | 表面実装用電子部品とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10270819A true JPH10270819A (ja) | 1998-10-09 |
Family
ID=13634523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9077456A Pending JPH10270819A (ja) | 1997-03-28 | 1997-03-28 | 表面実装用電子部品とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10270819A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072378A1 (de) * | 1999-05-20 | 2000-11-30 | Siemens Aktiengesellschaft | Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung |
| JP2000340698A (ja) * | 1999-06-01 | 2000-12-08 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2002164658A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | モジュール基板 |
| JP2003218490A (ja) * | 2002-01-24 | 2003-07-31 | Sharp Corp | プリント配線板およびその製造方法 |
| JP2003309340A (ja) * | 2002-04-15 | 2003-10-31 | Kyocera Corp | 回路基板 |
| JP2004165305A (ja) * | 2002-11-11 | 2004-06-10 | Alps Electric Co Ltd | 面実装型回路モジュール |
| JP2004342930A (ja) * | 2003-05-16 | 2004-12-02 | Hitachi Aic Inc | 非貫通導通穴を有する多層基板 |
| JP2005159094A (ja) * | 2003-11-27 | 2005-06-16 | Kyocera Corp | 配線基板 |
| JP2005166931A (ja) * | 2003-12-02 | 2005-06-23 | Murata Mfg Co Ltd | 回路基板装置 |
| JP2007250659A (ja) * | 2006-03-14 | 2007-09-27 | Murata Mfg Co Ltd | 回路モジュールおよびその製造方法 |
| JP2015177141A (ja) * | 2014-03-18 | 2015-10-05 | Fdk株式会社 | 電子回路モジュール用基板、電子回路モジュール用基板のための多面取り基板、及び電子回路モジュール用基板の製造方法 |
| JP2016025239A (ja) * | 2014-07-22 | 2016-02-08 | 京セラ株式会社 | 配線基板、電子装置および電子装置の実装構造 |
| JPWO2016031691A1 (ja) * | 2014-08-29 | 2017-04-27 | 株式会社村田製作所 | 多層回路基板の製造方法および多層回路基板 |
| US9929067B2 (en) | 2016-04-26 | 2018-03-27 | Canon Kabushiki Kaisha | Ceramic package, method of manufacturing the same, electronic component, and module |
| JP2018166161A (ja) * | 2017-03-28 | 2018-10-25 | 京セラ株式会社 | 配線基体および撮像装置 |
| JP2020053566A (ja) * | 2018-09-27 | 2020-04-02 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130756A (ja) * | 1990-09-21 | 1992-05-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05218653A (ja) * | 1992-01-31 | 1993-08-27 | Sumitomo Metal Ind Ltd | セラミック多層回路基板 |
| JPH0837250A (ja) * | 1994-07-21 | 1996-02-06 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
-
1997
- 1997-03-28 JP JP9077456A patent/JPH10270819A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130756A (ja) * | 1990-09-21 | 1992-05-01 | Mitsubishi Electric Corp | 半導体装置 |
| JPH05218653A (ja) * | 1992-01-31 | 1993-08-27 | Sumitomo Metal Ind Ltd | セラミック多層回路基板 |
| JPH0837250A (ja) * | 1994-07-21 | 1996-02-06 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000072378A1 (de) * | 1999-05-20 | 2000-11-30 | Siemens Aktiengesellschaft | Substrat mit mindestens zwei metallisierten polymerhöckern für die lötverbindung mit einer verdrahtung |
| JP2000340698A (ja) * | 1999-06-01 | 2000-12-08 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2001223286A (ja) * | 2000-02-10 | 2001-08-17 | New Japan Radio Co Ltd | リードレスチップキャリア用基板及びリードレスチップキャリア |
| JP2002164658A (ja) * | 2000-11-29 | 2002-06-07 | Sharp Corp | モジュール基板 |
| JP2003218490A (ja) * | 2002-01-24 | 2003-07-31 | Sharp Corp | プリント配線板およびその製造方法 |
| JP2003309340A (ja) * | 2002-04-15 | 2003-10-31 | Kyocera Corp | 回路基板 |
| JP2004165305A (ja) * | 2002-11-11 | 2004-06-10 | Alps Electric Co Ltd | 面実装型回路モジュール |
| JP2004342930A (ja) * | 2003-05-16 | 2004-12-02 | Hitachi Aic Inc | 非貫通導通穴を有する多層基板 |
| JP2005159094A (ja) * | 2003-11-27 | 2005-06-16 | Kyocera Corp | 配線基板 |
| JP2005166931A (ja) * | 2003-12-02 | 2005-06-23 | Murata Mfg Co Ltd | 回路基板装置 |
| JP2007250659A (ja) * | 2006-03-14 | 2007-09-27 | Murata Mfg Co Ltd | 回路モジュールおよびその製造方法 |
| JP2015177141A (ja) * | 2014-03-18 | 2015-10-05 | Fdk株式会社 | 電子回路モジュール用基板、電子回路モジュール用基板のための多面取り基板、及び電子回路モジュール用基板の製造方法 |
| JP2016025239A (ja) * | 2014-07-22 | 2016-02-08 | 京セラ株式会社 | 配線基板、電子装置および電子装置の実装構造 |
| JPWO2016031691A1 (ja) * | 2014-08-29 | 2017-04-27 | 株式会社村田製作所 | 多層回路基板の製造方法および多層回路基板 |
| US10123414B2 (en) | 2014-08-29 | 2018-11-06 | Murata Manufacturing Co., Ltd. | Multilayer circuit board using laser direct structuring additive |
| US9929067B2 (en) | 2016-04-26 | 2018-03-27 | Canon Kabushiki Kaisha | Ceramic package, method of manufacturing the same, electronic component, and module |
| JP2018166161A (ja) * | 2017-03-28 | 2018-10-25 | 京セラ株式会社 | 配線基体および撮像装置 |
| JP2020053566A (ja) * | 2018-09-27 | 2020-04-02 | 京セラ株式会社 | 電子素子実装用基板、電子装置、および電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760227B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JPH10270819A (ja) | 表面実装用電子部品とその製造方法 | |
| JP2976049B2 (ja) | 積層電子部品 | |
| JP2005072095A (ja) | 電子回路ユニットおよびその製造方法 | |
| JPS5826826B2 (ja) | 集積回路用セラミック・パッケ−ジ | |
| JP3301896B2 (ja) | チップキャリア用基板及びその製造方法 | |
| JP4160923B2 (ja) | 電子部品 | |
| JP2873645B2 (ja) | セラミック多層配線基板の製造方法 | |
| JP3426988B2 (ja) | 多数個取り配線基板 | |
| JP3855798B2 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JPH113836A (ja) | 積層電子部品 | |
| JP4651152B2 (ja) | 多数個取りセラミック配線基板 | |
| JPH118157A (ja) | 積層電子部品の製造方法 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JPH0685465A (ja) | Ｓｍｄモジュール用基板及びその製造方法 | |
| JP3493291B2 (ja) | 多層回路基板 | |
| JP3842683B2 (ja) | 多数個取り配線基板 | |
| JP4558004B2 (ja) | 電子部品、シールドカバー、多数個取り用母基板、配線基板及び電子機器 | |
| JPH1126639A (ja) | 配線基板集合体及びこれから得られた配線基板 | |
| JP4276284B2 (ja) | 電子部品の製造方法および電子部品用母基板 | |
| JP4666812B2 (ja) | 多数個取り電子部品搭載用基板 | |
| JP4392138B2 (ja) | 多数個取りセラミック配線基板の製造方法 | |
| JP4511573B2 (ja) | 電子部品およびこれを備えた電子機器 | |
| JP4558058B2 (ja) | 電子部品 | |
| JPH1127078A (ja) | チップ型圧電振動部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051028 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051108 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060307 |