JPH0837250A - 積層電子部品およびその製造方法 - Google Patents

積層電子部品およびその製造方法

Info

Publication number
JPH0837250A
JPH0837250A JP6169646A JP16964694A JPH0837250A JP H0837250 A JPH0837250 A JP H0837250A JP 6169646 A JP6169646 A JP 6169646A JP 16964694 A JP16964694 A JP 16964694A JP H0837250 A JPH0837250 A JP H0837250A
Authority
JP
Japan
Prior art keywords
conductor
electronic component
laminated electronic
external electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6169646A
Other languages
English (en)
Other versions
JP3147666B2 (ja
Inventor
Norio Sakai
範夫 酒井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP16964694A priority Critical patent/JP3147666B2/ja
Priority to US08/504,696 priority patent/US5600101A/en
Publication of JPH0837250A publication Critical patent/JPH0837250A/ja
Application granted granted Critical
Publication of JP3147666B2 publication Critical patent/JP3147666B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
    • Y10T29/4916—Simultaneous circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【目的】 基板の主面上の、別の電子部品を実装できる
面積が広く、外部電極の配置ピッチが細かい積層電子部
品、および、外部電極が簡便に形成でき、製造中の親基
板の状態で特性測定が行える積層電子部品の製造方法を
提供する。 【構成】 親積層体４の図面上の上部は、導体８を有す
るビアホール７と、導体８に接続する内部回路（図示せ
ず）と、を備えた絶縁性シート５を複数枚積層してな
る。この親積層体４の一方の主面４ａに、Ｖ字状のスリ
ット９を設けることにより、ビアホール７および、ビア
ホール７に充填された導体８を分断し、スリット９内に
導体８を露出させる。露出した導体８は、親積層体４を
切断、分割して得られる個々の積層電子部品１の外部電
極となる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、電子機器に内蔵される
積層電子部品、とくに移動体通信機用のモジュール、半
導体パッケージ、およびハイブリッドＩＣ等を構成する
積層電子部品に関する。
【０００２】
【従来の技術】従来の積層電子部品の構成を図７、図８
を用いて説明する。図７において、５１は積層電子部品
であり、基板５２の各側面５２ａ、５２ｂに外部電極５
３を形成してなるものである。ここで、基板５２は、内
部回路（図示せず）を備える絶縁性シート（図示せず）
を含む複数枚の絶縁性シートを積層して親積層体（図示
せず）を形成し、この親積層体を個々の基板５２の寸法
に合わせて切断、分割した後、焼成してなるものであ
る。また、外部電極５３は、基板５２の側面に、厚み方
向に導体を塗布してなるものである。このように構成さ
れる積層電子部品５１においては、基板５２の各側面５
２ａ、５２ｂに導体を塗布する際、必然的に基板５２の
両主面５２ｃにも導体が付着し、その結果、外部電極５
３の両端部５３ａが基板５２の両主面５２ｃに形成され
ることとなる。
【０００３】次に、図８において、６１は積層電子部品
であり、基板６２の各側面６２ａ、６２ｂに形成された
凹部６３に、外部電極６４を備えてなるものである。こ
こで、基板６２は、内部回路（図示せず）を備える絶縁
性シート（図示せず）を含む複数枚の絶縁性シートを積
層して親積層体６５を形成し、この親積層体６５に設け
たスルーホール６６の内周面に導体を塗布し、さらに、
個々の基板６２の寸法に合わせて親積層体６５を切断、
分割した後、焼成してなるものである。そして、親積層
体６５を切断する際、スルーホール６６を分断すること
により、凹部６３が形成されるとともに、この凹部６３
内に露出した導体が、外部電極６４となるものである。
このように構成される積層電子部品６１においては、ス
ルーホール６６の内周面に導体を塗布する際、必然的
に、スルーホール６６の開口部周辺にも導体が付着し、
その結果、外部電極６４の両端部６４ａが、基板６２の
両主面６２ｃ上の凹部６３の両端部６３ａ周辺に形成さ
れることとなる。
【０００４】
【発明が解決しようとする課題】しかしながら、図７に
示す積層電子部品５１において、外部電極５３は、導体
を塗布して形成されるため、基板５２の両主面５２ｃに
設けられる外部電極５３の両端部５３ａの形状は一定で
なく、その寸法も所定のものより大きくなる場合があ
る。このため、基板５２に別の電子部品を実装する場
合、このような別の電子部品を実装できる面積が制限さ
れるとともに、外部電極５３の配置ピッチを細かくする
ことが困難となるものである。さらに、外部電極５３を
形成するために、基板５２の各側面５２ａ、５２ｂに別
々に金属ペーストを塗布しなければならず、作業の手間
がかさむものである。
【０００５】また、積層電子部品５１と同様に、図８に
示す積層電子部品６１においても、基板６２の両主面６
４ｃに設けられる外部電極６４の両端部６４ａの形状は
一定でなく、その寸法も所定のものより大きくなる場合
がある。このため、基板６２に別の電子部品を実装する
場合、このような別の電子部品を実装できる面積が制限
されるとともに、外部電極６４の配置ピッチを細かくす
ることが困難となるものである。さらに、スルーホール
６６は、ドリルを用いて形成されるが、そのときの直径
は一定の寸法、例えば０．３mmより小さくすることが困
難であり、このことも、外部電極６４の配置ピッチに制
約を加えることとなる。
【０００６】さらに、積層電子部品５１、６１はいずれ
も、少なくとも需要者側に出荷する前に特性測定を行わ
なければならない。しかしながら、原則として、機能的
に独立したチップの状態にしてからでないと、これらの
特性測定は不可能である。すなわち、積層電子部品５１
においては、基板５２に金属ペーストを塗布し、外部電
極５３を形成しなければ特性測定ができず、積層電子部
品６１においては、スルーホール６６を分断した状態
で、親積層体６５を切断、分割することにより外部電極
６４を形成しなければ、特性測定ができないものであ
る。
【０００７】そこで、本発明においては、基板の主面を
別の電子部品を実装するために広く利用することがで
き、外部電極の配置ピッチを細かくすることができる積
層電子部品を提供するとともに、外部電極を形成する作
業が簡便で、しかも、製造中の親基板の状態で、個々の
積層電子部品の特性測定が行える積層電子部品の製造方
法を提供することを目的とする。
【０００８】
【課題を解決するための手段】上記の目的を達成するた
め、本発明にかかる積層電子部品においては、内部回路
を備える絶縁性シートを含む複数枚の絶縁性シートを積
層してなり、主面と側面を有する基板を備え、該基板の
側面の一部に傾斜部を形成するとともに、該傾斜部に導
体を付与し、該導体を外部電極としたことを特徴とす
る。さらに、前記外部電極の両端部を、それぞれ前記基
板の傾斜部に設けたことを特徴とする。また、前記外部
電極の両端部のうち、一方の端部を前記基板の一方の主
面に設け、他方の端部を前記基板の傾斜部に設けたこと
を特徴とする。さらに、前記傾斜部に凹部を形成すると
ともに、該凹部に導体を付与し、該導体を前記外部電極
としたことを特徴とする。
【０００９】また、本発明にかかる積層電子部品の製造
方法においては、導体を有するビアホールと、前記導体
に接続する内部回路と、を備える絶縁性シートを含む複
数枚の絶縁性シートを積層してなる親積層体を用い、前
記親積層体の一方の主面に、前記ビアホールおよび前記
導体を分断するＶ字状のスリットを形成し、前記スリッ
ト内に前記導体を露出させる工程と、前記スリットに連
続する切断面を形成し、前記親積層体を切断、分割する
工程と、を含むことを特徴とする。さらに、前記導体
が、前記ビアホールに充填されることを特徴とする。ま
た、前記導体が、前記ビアホールの内周面に塗布される
ことを特徴とする。
【００１０】
【作用】本発明にかかる積層電子部品によれば、ビアホ
ールに付与された導体を外部電極とするので、外部電極
の端部を基板の一方の主面に設ける場合、その端部の形
状および寸法は、ビアホールの開口部の形状および寸法
によって規定され、一定のものとなる。
【００１１】また、本発明にかかる積層電子部品の製造
方法によれば、親積層体にスリットを形成し、予めビア
ホールに付与された導体を露出させることにより、外部
電極が簡便に形成される。
【００１２】さらに、本発明にかかる積層電子部品の製
造方法によれば、親積層体にスリットを形成し、予めビ
アホールに付与された導体を分断することにより、個々
の積層電子部品が互いに機能的に独立した状態となる。
【００１３】
【実施例】本発明の一実施例にかかる積層電子部品の構
成を、図１を用いて説明する。図１において、１は積層
電子部品であり、基板２を備えてなるものである。ここ
で、基板２は、対向する主面２ａ、２ｂ、一方の対向す
る側面２ｃ、および他方の対向する側面２ｄを有し、さ
らに、これら側面２ｃ、２ｄに、それぞれ一方の主面２
ａに連続する傾斜部２ｃ１、２ｄ１を形成してなるもの
である。そして、この各傾斜部２ｃ１、２ｄ１には、内
部回路に接続する外部電極３が形成される。ここで、外
部電極３は、一方の端部３ａを基板２の一方の主面２ａ
に設け、他方の端部３ｂを各側面２ｃ、２ｄに設けてな
るものである。
【００１４】次に、本発明の一実施例にかかる積層電子
部品の製造方法を、図２、図３を用いて説明する。ま
ず、図２に示す親積層体４が準備される。親積層体４
は、例えばセラミックから構成される絶縁性シート５を
複数枚積層してなるものである。ここで、絶縁性シート
５を積層する際、図２における上部に配されるシート５
には、切断線６に沿ってビアホール７が形成される。次
に、これら絶縁性シート５に導電膜や抵抗膜を印刷する
ことにより、切断線６によって区画される個々の積層電
子部品１の内部回路（図示せず）が形成される。さら
に、ビアホール７に導体８が充填され、この導体８と内
部回路が接続される。また、各絶縁性シート５に形成さ
れたビアホール７、およびビアホール７に充填された導
体８は、絶縁性シート５の積層方向に沿って連続した状
態となり、親積層体４の一方の主面４ａ上のビアホール
７の開口部には、導体８が露出するものである。
【００１５】次に、図３に示すように、例えばダイシン
グソーによって、親積層体４の一方の主面４ａに、図２
における切断線６に沿って、Ｖ字状のスリット９を形成
することにより、ビアホール７および、ビアホール７に
充填された導体８が親積層体４の厚み方向に沿って分断
され、スリット９内に導体８が露出される。このような
スリット９を形成することにより、図１に示す積層電子
部品１を構成する基板２の、各側面２ｃ、２ｄの一部を
なす傾斜部２ｃ１、２ｄ１が形成され、そこに露出され
た導体８は、外部電極３となるものである。この後、親
積層体４は焼成される。ここで、導体８がスリット９に
よって分断されることにより、個々の積層電子部品１と
なる部分は、互いに他のものに対して機能的に独立した
状態となる。したがって、焼成後の親積層体４の状態の
まま、スリット９内に露出された導体８（外部電極３）
を介して、個々の積層電子部品１の特性測定を行うこと
ができるものである。また、焼成後の親積層体４の状態
で、需要者側への出荷を行ってもよいものである。
【００１６】そして、最終的に、スリット９に連続する
切断面を形成して親積層体４を切断、分割することによ
り、機能的に独立した複数個の積層電子部品１が形成さ
れる。このとき、好ましくは、スリット９の底部９ａ
と，親積層体４の他方の主面４ｂに、それぞれ切り込み
１０、１１を設けると、親積層体４の切断、分割が容易
となるものである。なお、切り込み１０および１１は、
いずれか一方が省略されてもよいものである。
【００１７】このように、本発明にかかる積層電子部品
１によれば、ビアホール７に充填された導体８を外部電
極３とするので、基板２の一方の主面２ａに設けられる
外部電極３の一方の端部３ａの形状および寸法は、ビア
ホール７の開口部の形状および寸法によって規定され、
一定のものとなる。また、ビアホール７は、積層する前
の各絶縁性シート５に形成するため、ドリルを用いるこ
となく、パンチングにより比較的小さい径のものを形成
することができる。
【００１８】これらのことから、積層電子部品１におい
ては、基板の側面に塗布した導体を外部電極とする場合
と比べて、外部電極３の配置ピッチを細かくすることが
できるとともに、基板２の一方の主面２ａを、別の電子
部品を実装するために広く利用することができる。さら
に、基板２の他方の主面２ｂについては、外部電極３の
両端部３ａ、３ｂのどちらも設けられないので、その全
面を、別の電子部品を実装するために利用することがで
きる。
【００１９】また、本発明にかかる積層電子部品の製造
方法によれば、親積層体４にＶ字状のスリット９を形成
し、このスリット９内に、予めビアホール７に充填され
た導体８を露出させることにより、外部電極３を形成す
るので、基板の側面に導体を塗布して外部電極を形成す
る場合と比べて、外部電極を形成する作業が簡便であ
る。
【００２０】さらに、本発明にかかる積層電子部品の製
造方法によれば、親積層体４にＶ字状のスリット９を形
成し、予めビアホール７に充填された導体８を分断する
ことにより、個々の積層電子部品１となる部分を、互い
に機能的に独立した状態にすることができ、これによ
り、焼成後の親積層体４の状態で、個々の積層電子部品
１の特性測定を効率的に行うことができる。
【００２１】なお、本実施例の積層電子部品１は、外部
電極３の一方の端部３ａを、基板２の一方の主面２ａに
設けてなるものであるが、図４に示す積層電子部品２１
のように、外部電極２３の両端部２３ａ、２３ｂを、そ
れぞれ基板２の傾斜部２ｃ１、２ｄ１に設けてもよいも
のである。このような外部電極２３は、図２に示す親積
層体４の最上層を除く層を構成する絶縁性シート５にの
み、ビアホール７を形成し、このビアホール７に導体８
を充填し、親積層体４にスリット９を設け、さらに焼成
した後、親積層体４を切断、分割することによって形成
されるものである。このような構成を備える積層電子部
品２１によれば、基板２の両主面２ａ、２ｂの全面を、
他の電子部品を実装するために利用することができる。
【００２２】また、必要に応じて、図１に示す外部電極
３と、図４に示す外部電極２３を一個の積層電子部品に
混在させてもよいものである。さらに、図１に示す外部
電極３と、例えば、基板２の側面２ｃ、２ｄに導体を塗
布してなる外部電極を一個の積層電子部品に混在させて
もよいものである。
【００２３】さらに、本実施例の積層電子部品１は、親
積層体４のビアホール７に充填された導体８を外部電極
３とするものであるが、図５に示すように、側面２ｃ、
２ｄの傾斜部２ｃ１、２ｄ１に、凹部３２を形成してな
る基板２を備え、この凹部３２内に付与した導体を外部
電極３３とする積層電子部品３１を形成してもよいもの
である。ここで、凹部３２および外部電極３３の一方の
端部３２ａ、３３ａは、基板２の一方の主面２ａに設け
られ、他方の端部３２ｂ、３３ｂは、基板２の各傾斜部
２ｃ１、２ｄ１に設けられるものである。そして、積層
電子部品３１は、図２における絶縁性シート５に設けた
ビアホール７の内周面に導体８を塗布し、これら絶縁性
シート５を積層してなる親積層体４にスリット９を設
け、このスリット９内に、ビアホール７の内周面に沿っ
て凹部状をなす導体８を露出させ、さらに焼成した後、
親積層体４を切断、分割してなるものである。このよう
に構成される積層電子部品３１においては、ビアホール
に充填された導体を外部電極とする場合に比べて、外部
電極３３を構成する導体８が少量でよいため、製造コス
トを低減させることができるものである。
【００２４】なお、積層電子部品３１のように、基板に
凹部を有してなる積層電子部品において、凹部および外
部電極の各両端部を、基板の各傾斜部に設けてもよいも
のである。
【００２５】また、本実施例の積層電子部品の製造方法
においては、一つのビアホール７に充填された導体８を
分断して、二つの積層電子部品１のための外部電極３を
形成するものであるが、スリット９の幅寸法が、ビアホ
ール７の径寸法の大部分を占める場合には、図６に示す
ように、スリット９を形成してビアホール７の一方の半
部７ａを削り取り、他方の半部７ｂを残した状態で、導
体８を露出させることにより、外部電極４３を形成して
もよいものである。
【００２６】さらに、本実施例においては、導体８を充
填するためのビアホール７の開口部が円形である場合に
ついて説明したが、開口部が矩形等の他の形状をなすビ
アホールに導体８を充填し、このような導体８から外部
電極を構成してもよいものである。
【００２７】
【発明の効果】本発明にかかる積層電子部品によれば、
ビアホールに付与された導体を外部電極とするため、基
板の一方の主面に設けられる外部電極の端部の形状およ
び寸法は、ビアホールの開口部の形状および寸法によっ
て規定され、一定のものとなる。また、ビアホールは、
積層する前の各絶縁性シートに形成するため、ドリルを
用いることなく、パンチングにより比較的小さい径のも
のを形成することができる。これらのことから、基板の
側面に塗布した導体を外部電極とする場合と比べて、外
部電極の配置ピッチを細かくすることができるととも
に、基板の主面を、別の電子部品を実装するために広く
利用することができ、部品実装の高密度化が図れるもの
である。しかも、基板の他方の主面については、外部電
極の端部が設けられないので、その全面を、別の電子部
品を実装するために利用することができ、部品実装のさ
らなる高密度化を実現できるものである。
【００２８】また、本発明にかかる積層電子部品の製造
方法によれば、親積層体にスリットを形成し、このスリ
ット内に、予めビアホールに付与された導体を露出させ
ることにより、外部電極を形成することができ、外部電
極を形成する作業が簡便なものとなる。
【００２９】さらに、本発明にかかる積層電子部品の製
造方法によれば、親積層体にスリットを形成して、予め
ビアホールに充填された導体を分断することにより、個
々の積層電子部品となる部分を、互いに機能的に独立し
た状態にすることができる。これにより、焼成後の親積
層体の状態で、個々の積層電子部品の特性測定を効率的
に行うことができる。そして、特性測定を行った後、こ
の親積層体の状態で需要者側に出荷すれば、個々の積層
電子部品がチップの状態にある場合に比べて、梱包等の
取り扱いが容易である。しかも、この状態であれば、需
要者側において、親積層体を切断、分割するだけで、複
数個の積層電子部品を得ることができ、積層電子部品の
実装が効率的に行えるものである。
【図面の簡単な説明】
【図１】本発明の一実施例にかかる積層電子部品の斜視
図である。
【図２】図１に示す積層電子部品を製造するために用い
られる親積層体の斜視図である。
【図３】図２に示す親積層体に、スリットが形成された
状態を示す要部拡大斜視図である。
【図４】本発明の他の実施例にかかる積層電子部品の斜
視図である。
【図５】本発明のさらに他の実施例にかかる積層電子部
品の斜視図である。
【図６】本発明のさらに他の実施例にかかる積層電子部
品の要部拡大平面図である。
【図７】従来の積層電子部品の斜視図である。
【図８】他の従来の積層電子部品の斜視図である。
【符号の説明】
１、２１、３１ 積
層電子部品 ２ 基
板 ２ａ、２ｂ 主
面 ２ｃ、２ｄ 側
面 ２ｃ１、２ｄ１ 傾
斜部 ３、２３、３３ 外
部電極 ３ａ、３ｂ、２３ａ、２３ｂ、３３ａ、３３ｂ 端
部 ４ 親
積層体 ４ａ 主
面 ５ 絶
縁性シート ７ ビ
アホール ８ 導
体 ９ ス
リット ３２ 凹
部 ３２ａ、３２ｂ 端
部

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 内部回路を備える絶縁性シートを含む複
    数枚の絶縁性シートを積層してなり、主面と側面を有す
    る基板を備え、 該基板の側面の一部に傾斜部を形成するとともに、該傾
    斜部に導体を付与し、該導体を外部電極としたことを特
    徴とする積層電子部品。
  2. 【請求項２】 前記外部電極の両端部を、それぞれ前記
    基板の傾斜部に設けたことを特徴とする請求項１に記載
    の積層電子部品。
  3. 【請求項３】 前記外部電極の両端部のうち、一方の端
    部を前記基板の一方の主面に設け、他方の端部を前記基
    板の傾斜部に設けたことを特徴とする請求項１に記載の
    積層電子部品。
  4. 【請求項４】 前記傾斜部に凹部を形成するとともに、
    該凹部に導体を付与し、該導体を前記外部電極としたこ
    とを特徴とする請求項１乃至３に記載の積層電子部品。
  5. 【請求項５】 導体を有するビアホールと、前記導体に
    接続する内部回路と、を備える絶縁性シートを含む複数
    枚の絶縁性シートを積層してなる親積層体を用い、 前記親積層体の一方の主面に、前記ビアホールおよび前
    記導体を分断するＶ字状のスリットを形成し、前記スリ
    ット内に前記導体を露出させる工程と、 前記スリットに連続する切断面を形成し、前記親積層体
    を切断、分割する工程と、 を含むことを特徴とする積層電子部品の製造方法。
  6. 【請求項６】 前記導体が、前記ビアホールに充填され
    ることを特徴とする請求項５に記載の積層電子部品の製
    造方法。
  7. 【請求項７】 前記導体が、前記ビアホールの内周面に
    塗布されることを特徴とする請求項５に記載の積層電子
    部品の製造方法。
JP16964694A 1994-07-21 1994-07-21 積層電子部品およびその製造方法 Expired - Lifetime JP3147666B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP16964694A JP3147666B2 (ja) 1994-07-21 1994-07-21 積層電子部品およびその製造方法
US08/504,696 US5600101A (en) 1994-07-21 1995-07-20 Multilayer electronic component and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16964694A JP3147666B2 (ja) 1994-07-21 1994-07-21 積層電子部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPH0837250A true JPH0837250A (ja) 1996-02-06
JP3147666B2 JP3147666B2 (ja) 2001-03-19

Family

ID=15890343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16964694A Expired - Lifetime JP3147666B2 (ja) 1994-07-21 1994-07-21 積層電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US5600101A (ja)
JP (1) JP3147666B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270819A (ja) * 1997-03-28 1998-10-09 Ngk Spark Plug Co Ltd 表面実装用電子部品とその製造方法
US6751101B2 (en) 2000-11-02 2004-06-15 Murata Manufacturing Co., Ltd. Electronic component and method of producing the same
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
JP2006185958A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 電子部品収納用パッケージおよび電子装置
US7156935B2 (en) 2002-04-26 2007-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic laminated body
JP2014007243A (ja) * 2012-06-22 2014-01-16 Kyocera Corp 配線基板および電子装置
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
JPWO2014155811A1 (ja) * 2013-03-25 2017-02-16 株式会社村田製作所 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JPWO2015115180A1 (ja) * 2014-01-31 2017-03-23 株式会社村田製作所 電子部品及びその製造方法

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
US5877561A (en) * 1995-07-28 1999-03-02 Lg Semicon Co., Ltd. Plate and column type semiconductor package having heat sink
US5963796A (en) * 1996-07-29 1999-10-05 Lg Semicon Co., Ltd. Fabrication method for semiconductor package substrate and semiconductor package
KR0179834B1 (ko) * 1995-07-28 1999-03-20 문정환 컬럼형 패키지
US6100787A (en) * 1997-05-28 2000-08-08 Motorola, Inc. Multilayer ceramic package with low-variance embedded resistors
JP3304828B2 (ja) 1997-06-10 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3239806B2 (ja) * 1997-06-26 2001-12-17 株式会社村田製作所 電子部品の製造方法
JPH1167960A (ja) * 1997-08-20 1999-03-09 Nec Corp 半導体パッケージとその実装基板
RU2133522C1 (ru) 1997-11-03 1999-07-20 Закрытое акционерное общество "Техно-ТМ" Способ изготовления и контроля электронных компонентов
US6047463A (en) 1998-06-12 2000-04-11 Intermedics Inc. Embedded trimmable resistors
US6256880B1 (en) * 1998-09-17 2001-07-10 Intermedics, Inc. Method for preparing side attach pad traces through buried conductive material
CN1198489C (zh) * 1999-04-09 2005-04-20 松下电器产业株式会社 高频组件的制造方法
JP2001124961A (ja) * 1999-10-29 2001-05-11 Kyocera Corp 光部品実装用基板及びその製造方法
US6288345B1 (en) * 2000-03-22 2001-09-11 Raytheon Company Compact z-axis DC and control signals routing substrate
US7506438B1 (en) * 2000-11-14 2009-03-24 Freescale Semiconductor, Inc. Low profile integrated module interconnects and method of fabrication
US20020117753A1 (en) * 2001-02-23 2002-08-29 Lee Michael G. Three dimensional packaging
US6890836B2 (en) * 2003-05-23 2005-05-10 Texas Instruments Incorporated Scribe street width reduction by deep trench and shallow saw cut
JP4111222B2 (ja) * 2003-07-22 2008-07-02 株式会社村田製作所 表面実装型部品
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US7750441B2 (en) * 2006-06-29 2010-07-06 Intel Corporation Conductive interconnects along the edge of a microelectronic device
US7791173B2 (en) * 2007-01-23 2010-09-07 Samsung Electronics Co., Ltd. Chip having side pad, method of fabricating the same and package using the same
JP2009200422A (ja) * 2008-02-25 2009-09-03 Panasonic Corp 半導体装置とその製造方法及び実装方法
JP5218087B2 (ja) * 2009-01-19 2013-06-26 三菱電機株式会社 半導体装置
WO2011077962A1 (ja) * 2009-12-24 2011-06-30 株式会社 村田製作所 電子部品の製造方法
US8362515B2 (en) * 2010-04-07 2013-01-29 Chia-Ming Cheng Chip package and method for forming the same
CN103703524B (zh) * 2011-08-31 2016-08-17 株式会社村田制作所 电子部件及其制造方法
USD668658S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD689053S1 (en) * 2011-11-15 2013-09-03 Connectblue Ab Module
USD680119S1 (en) * 2011-11-15 2013-04-16 Connectblue Ab Module
USD668659S1 (en) * 2011-11-15 2012-10-09 Connectblue Ab Module
USD692896S1 (en) * 2011-11-15 2013-11-05 Connectblue Ab Module
USD680545S1 (en) * 2011-11-15 2013-04-23 Connectblue Ab Module
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9780465B1 (en) * 2016-09-20 2017-10-03 Northrop Grumman Systems Corporation Angled circuit board connector
US10608159B2 (en) 2016-11-15 2020-03-31 Northrop Grumman Systems Corporation Method of making a superconductor device
US10276504B2 (en) 2017-05-17 2019-04-30 Northrop Grumman Systems Corporation Preclean and deposition methodology for superconductor interconnects
US10763419B2 (en) 2017-06-02 2020-09-01 Northrop Grumman Systems Corporation Deposition methodology for superconductor interconnects
US10985059B2 (en) 2018-11-01 2021-04-20 Northrop Grumman Systems Corporation Preclean and dielectric deposition methodology for superconductor interconnect fabrication
KR20200115769A (ko) * 2019-03-25 2020-10-08 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
US11380461B2 (en) 2019-07-02 2022-07-05 Northrop Grumman Systems Corporation Superconducting flexible interconnecting cable connector

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3185947A (en) * 1959-11-16 1965-05-25 Arf Products Inductive module for electronic devices
US3964087A (en) * 1975-05-15 1976-06-15 Interdyne Company Resistor network for integrated circuit
US4400762A (en) * 1980-08-25 1983-08-23 Allen-Bradley Company Edge termination for an electrical circuit device
US4437141A (en) * 1981-09-14 1984-03-13 Texas Instruments Incorporated High terminal count integrated circuit device package
US4821007A (en) * 1987-02-06 1989-04-11 Tektronix, Inc. Strip line circuit component and method of manufacture
US4956694A (en) * 1988-11-04 1990-09-11 Dense-Pac Microsystems, Inc. Integrated circuit chip stacking
US4907128A (en) * 1988-12-15 1990-03-06 Grumman Aerospace Corporation Chip to multilevel circuit board bonding
US5060369A (en) * 1990-01-31 1991-10-29 Ford Motor Company Printed wiring board construction
US5140745A (en) * 1990-07-23 1992-08-25 Mckenzie Jr Joseph A Method for forming traces on side edges of printed circuit boards and devices formed thereby
JP2554542Y2 (ja) * 1992-02-17 1997-11-17 台灣杜邦股▲ふん▼有限公司 プリント回路基板
US5276963A (en) * 1992-02-21 1994-01-11 Coors Electronic Package Company Process for obtaining side metallization and articles produced thereby
JP2976049B2 (ja) * 1992-07-27 1999-11-10 株式会社村田製作所 積層電子部品
US5383095A (en) * 1993-10-29 1995-01-17 The Whitaker Corporation Circuit board and edge-mountable connector therefor, and method of preparing a circuit board edge
GB2283863A (en) * 1993-11-16 1995-05-17 Ibm Direct chip attach module
US5486657A (en) * 1994-06-09 1996-01-23 Dell Usa, L.P. Beveled edge circuit board with channeled connector pads

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270819A (ja) * 1997-03-28 1998-10-09 Ngk Spark Plug Co Ltd 表面実装用電子部品とその製造方法
US6751101B2 (en) 2000-11-02 2004-06-15 Murata Manufacturing Co., Ltd. Electronic component and method of producing the same
US6760227B2 (en) 2000-11-02 2004-07-06 Murata Manufacturing Co., Ltd. Multilayer ceramic electronic component and manufacturing method thereof
US7156935B2 (en) 2002-04-26 2007-01-02 Murata Manufacturing Co., Ltd. Method of manufacturing ceramic laminated body
JP2006185958A (ja) * 2004-12-24 2006-07-13 Kyocera Corp 電子部品収納用パッケージおよび電子装置
JP4562516B2 (ja) * 2004-12-24 2010-10-13 京セラ株式会社 電子部品収納用パッケージおよび電子装置
JP2014007243A (ja) * 2012-06-22 2014-01-16 Kyocera Corp 配線基板および電子装置
JPWO2014155811A1 (ja) * 2013-03-25 2017-02-16 株式会社村田製作所 積層型インダクタ素子の製造方法、積層型インダクタ素子、及び積層体
JP2015012157A (ja) * 2013-06-28 2015-01-19 京セラ株式会社 配線基板および電子装置
JPWO2015115180A1 (ja) * 2014-01-31 2017-03-23 株式会社村田製作所 電子部品及びその製造方法
US10340072B2 (en) 2014-01-31 2019-07-02 Murata Manufacturing Co., Ltd. Electronic component and method of manufacturing the same

Also Published As

Publication number Publication date
US5600101A (en) 1997-02-04
JP3147666B2 (ja) 2001-03-19

Similar Documents

Publication Publication Date Title
JP3147666B2 (ja) 積層電子部品およびその製造方法
JP3223708B2 (ja) 積層電子部品およびその製造方法
JP2870371B2 (ja) 積層電子部品、その製造方法およびその特性測定方法
US5604328A (en) Multilayer electronic component
US5831833A (en) Bear chip mounting printed circuit board and a method of manufacturing thereof by photoetching
US4539622A (en) Hybrid integrated circuit device
US8240035B2 (en) Circuit module and manufacturing method for the same
JP2976049B2 (ja) 積層電子部品
JP2000286354A (ja) 半導体装置の製造方法及び半導体装置
WO2007080680A1 (ja) インダクタの製造方法
US6506982B1 (en) Multi-layer wiring substrate and manufacturing method thereof
JPH077130A (ja) 電子コンポーネントパッケージの３次元相互接続方法及びそれによって形成される３次元コンポーネント
JPH1167554A (ja) 積層型コイル部品及びその製造方法
GB2225670A (en) Carrier substrate for electrical circuit element
JPH0368555B2 (ja)
JP3227648B2 (ja) 多層回路基板及びその製造方法
JP2715934B2 (ja) 多層印刷配線基板装置及びその製造方法
JPH10242335A (ja) 半導体装置
JP2000068149A (ja) 積層電子部品及びその製造方法
US6048424A (en) Method for manufacturing ceramic laminated substrate
JP7244294B2 (ja) セラミックパッケージおよびその製造方法
JPH0563373A (ja) 電力用ハイブリツドｉｃの構造
JP2001044068A (ja) 小型な表面実装用部品及びその製造方法
JPH10200257A (ja) 多層回路基板及びその製造方法
JPS62123745A (ja) セラミックパッケージ型半導体装置の製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090112

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 13

EXPY Cancellation because of completion of term