JP2009200422A - 半導体装置とその製造方法及び実装方法 - Google Patents

半導体装置とその製造方法及び実装方法 Download PDF

Info

Publication number
JP2009200422A
JP2009200422A JP2008043213A JP2008043213A JP2009200422A JP 2009200422 A JP2009200422 A JP 2009200422A JP 2008043213 A JP2008043213 A JP 2008043213A JP 2008043213 A JP2008043213 A JP 2008043213A JP 2009200422 A JP2009200422 A JP 2009200422A
Authority
JP
Japan
Prior art keywords
semiconductor device
electrode
mounting
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008043213A
Other languages
English (en)
Inventor
Yasuhide Hara
泰秀 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2008043213A priority Critical patent/JP2009200422A/ja
Priority to US12/238,978 priority patent/US20090212400A1/en
Publication of JP2009200422A publication Critical patent/JP2009200422A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06183—On contiguous sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83194—Lateral distribution of the layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体装置を基板に実装する構造において、実装高さが低く且つ平行度が高い実装を安価に可能とする半導体装置とその製造方法及び実装方法とを実現する。
【解決手段】半導体装置２は、表面に活性領域１１を有する半導体基板１３と、半導体基板１３の表面の周縁部に設けられた少なくとも１つの電極パッド１２と、半導体基板１３を貫通し且つ電極パッド１２と接続する貫通電極１４とを備える。半導体基板１３の周縁部が切削させることにより半導体基板１３の側方に露出した部分の貫通電極１４が外部電極１６を構成している。
【選択図】図１

Description

本発明は、半導体装置とその製造方法及び実装方法に関し、特に、チップサイズパッケージの薄型化に関する。
近年、電子機器の薄型化と共に、半導体装置の高密度実装化に対する要求が強くなっている。更に、微細加工技術の進歩による半導体装置の高集積化と合わせて、チップサイズパッケージ又はベアチップの半導体装置を直接実装する、いわゆるチップ実装技術が提案されている。
このような動向は、半導体装置を備える光学デバイスにおいても同様であり、種々の構成が示されている。その中で半導体ウエハレベルの実装が可能な半導体装置の代表的な例について説明する。
図８（ａ）〜（ｅ）は、従来の半導体装置１０２の製造方法を示す断面図である。まず、図８（ａ）に示すように、表面に複数の活性領域１１１を備え且つ周辺部に電極パッド１１２が設けられた半導体装置１０２をその面内に複数個含む半導体ウエハ１４０を用意する。
次に、図８（ｂ）に示すように、半導体ウエハ１４０に含まれる各半導体装置１０２の電極パッド１１２に対し、半導体ウエハ１４０裏面より半導体装置１０２を貫通するスルーホール１０４を形成する。このスルーホール１０４の形成はエッチングにより行い、径が１０〜１２０μｍのマイクロホールとする。
次に、図８（ｃ）に示すように、形成したスルーホール１０４に対して導電材１０５を充填して充填ビア構造の形成を行う。更に、該充填ビア構造を介して表面の電極パッド１１２と電気的に接続するように、半導体装置１０２の底面に導体パターン１０６を形成する。尚、スルーホール１０４に導電材１０５を充填するのに代えて、スルーホール１０４の内壁に金属メッキを施すことにより、表面の電極パッド１１２と電気的に接続する導体パターン１０６を半導体装置１０２の底面に形成することも可能である。
最後に、図８（ｄ）に示すように、ダイシングブレード１１７を用いて半導体ウエハ１４０を半導体装置１０２ごとに切断分離する。これにより、図８（ｅ）に示すように、半導体装置１０２の表面と裏面とがスルーホール１０４を介して接続されたチップ状の半導体装置１０２を得ることができる。
また、このような一般的な半導体ウエハレベルの他に、半導体ウエハ１４０に貫通電極を形成することなく半導体ウエハ１４０の裏面に電極パッドを形成する方法もある。特許文献１に開示されているこのような例について、図９（ａ）〜（ｄ）を参照して説明する。
この技術によると、まず図９（ａ）に示す通り、表面に活性領域１１１と電極パッド１１２とをそれぞれ備える半導体装置１０２を複数含む半導体ウエハ１４０を用意する。次に、各半導体装置１０２の裏面に、導体層よりなる配線パターン１２２を形成する。
次に、図９（ｂ）に示す通り、複数の半導体装置１０２の間の分割領域に対して半導体ウエハ１４０の表面からＶ字型のダイシングブレード１１４による切削を行ない、Ｖ字型の溝部１１５を形成する。
次に、図９（ｃ）に示す通り、Ｖ字型の溝部１１５に沿ってダイシングブレード１１７による切断を行なう。これにより、個々の半導体装置１０２が分割される。
次に、分割された各半導体装置１０２の側面に対して導体層１１８を形成する。該導体層１１８により、半導体装置１０２の表面の電極パッド１１２と、裏面の配線パターン１２２を接続する。
このような方法によっても、半導体ウエハ１４０の裏面に半導体装置１０２の外部電極を露出させることができる。
次に、従来の半導体装置を基板に実装した構造について説明する。図１０は、図８（ｅ）に示す従来の半導体装置１０２を基板１３０上に実装した状態を示す断面図である。図１０に示す通り、半導体装置１０２の裏面に設けられた導体パターン１０６と、基板１３０の表面に設けられた導体パターン１０７とが半田バンプ１０８等により接続される。これにより、スルーホールに埋め込まれた導電材１０５を介して半導体装置１０２の電極パッド１１２と基板１３０とが電気的に接続されている。
このように、貫通電極を用いた実装方法の場合、基板１３０の表面から半導体装置１０２の上端までの高さ（図１０に示す高さＨ）は、最低でも半導体装置１０２の厚さプラス８０μｍ程度は必要となる。
より詳しく述べると、半導体装置１０２の裏面に設けられた導体パターン１０６の厚さが１０〜２０μｍ程度、基板１３０に設けられた導体パターン１０７の厚さが５０μｍ程度、これらの導体パターン同士を接続する半田バンプ１０８の厚さが２０〜３０μｍ程度はそれぞれ必要となり、これらを合計すると８０〜１００μｍとなる。
尚、貫通電極を用いる以前には、半導体装置１０２の表面に設けられた電極パッド１１２と基板１３０に設けられた導体パターンとを金ワイヤーによって接続する方法が取られており、この場合、半導体装置１０２上面から最低でも１００μｍ程度の高さを必要としていた。
このような金ワイヤーを用いる方法に比べると、貫通電極を用いる実装方法の場合には必要な高さが低くなり（前記通り、半導体装置の厚さプラス８０〜１００μｍ程度）且つ安定している。
特開２００３−１７６２１号公報
しかしながら、昨今の半導体装置の厚さは１５０〜３００μｍ程度にまで薄くなっており、その実装に必要な８０〜１００μｍ程度という高さは、半導体装置の実装時の高さに対して大きな割合を占めるようになっている。このため、更に実装時の高さを低くすることのできる半導体装置の実装方法が求められている。これを実現することが課題の一つである。
また、半導体装置１０２がＣＣＤ（Charge Coupled Device ）等の光学デバイスであった場合、基板１３０に対する実装時の高さを低くすることのみならず、基板１３０と半導体装置１０２との実装時における平行度（半導体装置１０２が基板１３０に対して斜めになっているために位置によって異なる値となる基板１３０の上面から半導体装置１０２下面までの高さの差）も重要である。具体的に、光学デバイスの場合、該平行度は１０μｍ以下であることが必要とされる。
図１０に示すように貫通電極を利用し且つ半田バンプ１０８を用いた実装を行なう場合、半導体装置１０２と基板１３０との平行度を１０μｍ以下とすることは可能である。しかし、半導体装置１０２が実装された基板１３０をモジュールとして、更に別の基板に二次実装する場合、前記平行度が１０μｍ以上に劣化することがある。これは、二次実装の際の熱により、電気接続材料であり且つ半導体装置１０２を基板１３０に固定する材料である半田が軟化し、更に、熱により基板１３０が反ることによって応力が生じるために、半田そのものが変形して半導体装置１０２が傾くことによる。
このような平行度の劣化を防ぐ対策としては、半導体装置１０２と基板１３０との間にアンダーフィルを注入して硬化させる工法が一般的である。しかし、アンダーフィルを注入する工程は、基板１３０と半導体装置１０２との間の４０〜１００μｍ程度の隙間に樹脂を注入する工程であるため、精度良くディスペンスノズルを接地すると共に毛細管現象を利用した浸透によりアンダーフィル材料を充填する必要がある。このようなアンダーフィル工程を追加すると、製造コスト及び製造時間が増大するという問題がある。
このようなことから、必要な平行度を保つことができるより簡易な実装方法が求められている。このことも課題の一つとなっている。
以上の課題に鑑み、本発明は、半導体装置を基板に実装した際の実装高さを低くすると共に、実装時における半導体装置と基板との平行度を容易に確保することのできる半導体装置とその製造方法及び実装方法を提供する。
前記の課題を解決するため、本発明に係る半導体装置は、表面に活性領域を有する半導体基板と、半導体基板の表面の周縁部に設けられた少なくとも１つの電極パッドと、半導体基板を貫通し且つ電極パッドと接続する貫通電極とを備え、半導体基板の周縁部が切削されることにより半導体基板の側方に露出した部分の貫通電極が外部電極を構成している。
尚、半導体基板の周縁部が裏面から切削されて切削面が設けられ、貫通電極は電極パッドから切削面にまで達し且つ切削面に露出する部分の貫通電極が外部電極となっていることが好ましい。
また、前記の目的を達成するため、本発明に係る半導体装置の実装方法は、本発明の半導体装置を半導体装置の裏面を実装基板に固定する工程と、半導体装置の側方に露出している外部電極と実装基板に設けられた基板電極とを電気的に接続する工程とを備える。
このような本発明の半導体装置及びその実装方法によると、半導体装置の裏面を接着材料等により実装基板に固定することによって実装を行なうことができる。また、半導体装置と実装基板との電気的接続については、裏面の周縁部が切削されることにより貫通電極が半導体装置の側方に露出した部分である外部電極を用いて行なうことができる。
このため、従来の半導体装置を実装した場合には、半導体装置と実装基板との間にそれぞれの電極及び電極同士を接続する半田バンプ等が挟まれる構造となるのに比べて、本発明の半導体装置を実装した際の実装高さは低くなる。
また、半田バンプを介して実装を行なっていた従来の場合には、熱による半田バンプの変形等により実装の平行度が劣化する場合があった。これに対し、実装基板上に半導体装置の裏面を接着剤等により固定する本発明の場合、平行度の劣化を回避することができる。また、容易に高い平行度をもって実装を行なうことができる。
また、本発明の半導体装置の実装方法において、基板電極が弾性を有することが好ましい。
このようにすると、半導体装置を実装する際に、位置合わせのマージンが大きくなる。つまり、実装時に位置合わせがずれたとしても、位置合わせズレが比較的小さいものであれば、弾性を有する基板電極が変形することによって対応し、半導体装置と実装基板との電気的接続を確保することができる。この結果、基板電極が弾性を有しない構成である場合に比べて位置合わせの精度が低くても、問題なく実装することができる。
また、本発明の半導体装置において、外部電極上に、導電性材料からなる突起部が設けられていることが好ましい。
また、本発明の半導体装置の実装方法において、基板電極上に、半導体装置の外部電極よりも小さい電極突起部が設けられており、電極突起部を介して基板電極と貫通電極とが電気的に接続されることが好ましい。
このようにすると、半導体装置を実装基板に実装する際に位置精度を向上することができると共に、半導体装置と実装基板との電気的接続をより確実にすることができる。
前記の目的を達成するため、本発明の半導体装置の製造方法は、個片化によりそれぞれが半導体装置となる複数のチップ領域を有する半導体ウエハを準備する工程（ａ）と、複数のチップ領域のそれぞれにおいて、活性領域を有する表面の周縁部に少なくとも１つの電極パッドを設けると共に、半導体ウエハの裏面から電極パッドにまで達する貫通電極を設ける工程（ｂ）と、工程（ｂ）の後に、複数のチップ領域のそれぞれにおける裏面の周縁部を切削することにより、貫通電極をチップ領域の側面に露出させて外部電極とする工程（ｃ）と、工程（ｃ）の後に、複数のチップ領域を個片化してそれぞれ半導体装置とする工程（ｄ）とを備える。
本発明の半導体装置の製造方法によると、本発明の半導体装置、つまり、裏面の周縁部が切削されて設けられた切削面に貫通電極が露出して外部電極を構成している半導体装置を製造することができる。このような半導体装置及びその実装方法の効果は、既に説明した通りである。
尚、本発明の半導体装置の製造方法において、工程（ｃ）は、隣り合うチップ領域同士の間の分割ラインを含む部分に半導体ウエハの裏面からＶ字型の断面を有する溝部を形成することにより行ない、工程（ｄ）において、前記溝部に沿って個片化を行なうことが好ましい。
このようにすると、隣り合う二つのチップ領域の周縁部に対して同時に切削を行なうことができる。また、切削面を、半導体装置の裏面に対して垂直未満の傾斜した面として設けることが容易にできる。
また、本発明の半導体装置の製造方法において、工程（ｃ）の後に、外部電極上に導電性材料からなる突起部を設ける工程を更に備えることが好ましい。
このようにすると、外部電極上に突起部を有する半導体装置を製造することができる。このような半導体装置及びその実装方法の効果は、既に説明した通りである。
本発明の半導体装置とその製造方法及び実装方法によると、電極、半田バンプ等を間に挟むことなく半導体装置の裏面を実装基板に対して固定することにより、半導体装置を実装基板に実装した際の高さを従来よりも低くすることができる。また、半導体装置の実装基板に対する平行度を高くすることが容易であると共に、その劣化を防ぐことができる。
以下に、本発明の実施形態について、図面を参照しながら説明する。但し、参照する図面はいずれも模式的なものであるから、寸法は必ずしも実際の形状と同じではない。また、以下の実施形態において、半導体装置としては、実装時の平行度が特に重要な光学デバイスである固体撮像装置を例として説明する。具体的には、カメラモジュール、携帯電話、デジタルスチルカメラ、医療用内視鏡スコープ等に使用される装置を考える。しかし、半導体装置を光学デバイスに限るものではなく、システムＬＳＩ等についても各実施形態の内容を適用することは可能である。
（第１の実施形態）
図１（ａ）〜（ｄ）は、第１の実施形態に係る半導体装置２を示す図である。個々に述べると、図１（ａ）は半導体装置２を表面から見た平面図、図１（ｂ）は図１（ａ）のIb-Ib'線における断面図、図１（ｃ）は側面図、図１（ｄ）は半導体装置２を裏面から見た底面図である。また、前記の通り、本実施形態では半導体装置２の例として固体撮像装置を想定している。
図１（ａ）〜（ｄ）に示す通り、シリコンからなる半導体基板１３を用いて形成された本実施形態の半導体装置２は、その表面に活性領域１１を備え且つ表面の周縁部に電極パッド１２を備えている。また（特に図１（ｂ）に示す通り）、半導体基板１３を貫通して、裏面から電極パッド１２にまで達するようにスルーホールが設けられ、該スルーホールが導電材により埋め込まれて貫通電極１４が形成されている。更に、半導体基板１３の裏面において、周縁部が切削されることにより切削面１５が設けられている。このため、貫通電極１４は切削面１５に露出しており、該露出部分が外部電極１６として機能する。
尚、活性領域１１に設けられた電気回路と電極パッド１２とは電気的に接続されており、結果として、外部電極１６から前記の電気回路まで電気的な経路が構成されている。
以上の各構成要素について、より詳しく述べる。
半導体基板１３を貫通するスルーホールは、直径が２０μｍ〜１２０μｍ程度のマイクロホールである。また、スルーホールは、半導体基板１３の裏面から表面まで貫通し、その内部を導電材にて埋め込むことにより形成される貫通電極１４が表面の電極パッド１２に接触するようになっていればよい。つまり、スルーホールが半導体基板１３だけを貫通し、電極パッド１２の下面に貫通電極１４が接触している構成であっても良い。また、スルーホールが電極パッド１２を下面から一部削るか又は貫通し、その部分についても導電材を埋め込むことにより貫通電極１４と電極パッド１２とが接触していても良い。
また、貫通電極１４は、スルーホールにＣｕ等の導電材を充填した充填ビア構造として形成している。しかし、この構造に代えて、スルーホールの内壁にＡｕ、Ｃｕ等の金属メッキを施すことにより電極パッド１２に対する電気的接続を得る構造であっても良い。
このような貫通電極１４は、半導体基板１３の裏面において、周縁の四辺の角が切削されることにより裏面に対して斜めになった面である切削面１５に露出している。該露出面が、外部電極１６として機能する。前記の通りスルーホールの直径は２０〜１２０μｍ程度であるから、切削面１５における外部電極１６の直径も同じく２０〜１２０μｍ程度となる。
以上のような構造を有することにより、半導体装置２を実装基板に実装すると、従来に比べて実装基板表面から半導体装置上面までの高さ（実装高さ）を低くすることができる。この点については、後に更に詳しく説明する。
次に、半導体装置２の製造方法について説明する。
まず、図２（ａ）及び（ｂ）は、それぞれ順に、半導体装置２を製造するために用いる半導体ウエハの表面及び裏面を示す図である。図２（ｂ）に示すように、半導体ウエハ４０には、分割ライン４２に沿って分割されることにより個々の半導体装置としてチップ化されるチップ領域４３を複数有している。ここで、半導体ウエハ４０の材料はシリコンであっても良いし、ＧｅＡｓ等の化合物半導体であっても良い。
それぞれのチップ領域４３において、図２（ａ）に示すように表面には各種の素子等を備える活性領域１１を設ける。また、表面の周縁部に電極パッド１２を設けると共に、半導体ウエハ４０を貫通して裏面から電極パッド１２にまで達するスルーホール４をエッチング、レーザー等により設ける。
ここで、スルーホール４は直径を２０〜１２０μｍ程度とすると共に、電極パッド１２に到達するか又は電極パッド１２を裏面から彫り込むように形成する。また、貫通電極１４及び外部電極１６の寸法（ここでは直径）は、半導体装置２の形成に用いる半導体ウエハ４０厚さと、半導体装置２表面の電極パッド１２の大きさ及びそのピッチとによって決定される。具体的に、通常、半導体ウエハ４０の厚さは２００μｍ〜６５０μｍ程度、電極パッド１２の幅は５０μｍ〜１５０μｍ、電極パッド１２のピッチは６０μｍ〜２００μｍ程度である。これに対し、貫通電極１４の直径は電極パッド１２の幅の４０〜８０％に設定するのが望ましい。よって、２０μｍ〜１２０μｍ程度となる。
このようにすると、スルーホール４を形成する際の位置精度及び直径の加工精度が±１０％であれば、隣接する電極パッド１２に影響を与えるおそれがない。
次に、形成したスルーホール４に対してＣｕ等の導電材を充填し、充填ビア構造を有する貫通電極１４を形成する。また、導電材の充填に代えて、スルーホール４の内壁にＡｕ、Ｃｕ等の金属メッキを施すことにより貫通電極１４を形成しても良い。
以上により、半導体装置２が有する電極パッド１２を半導体装置２の裏面へと電気的に導き出すために、半導体ウエハ４０の状態において貫通電極１４を形成する工程が終了する。
次に、貫通電極１４を半導体装置２の側方に露出させる工程及びチップ化の工程を説明する。図３（ａ）〜（ｆ）は、この工程を説明するための断面図である。
まず、図３（ａ）に示す通り、前記の行程を終えた半導体ウエハ４０に対し、その表面（活性領域１１及び電極パッド１２が設けられた側の面）にダイシング用のダイシングシート２５を貼り付ける。尚、図には、分割ライン４２にそって分割されることにより半導体装置となる複数並んだチップ領域４３のうち一つを拡大して示している。
次に、図３（ｂ）に示す通り、各チップ領域４３の間の分割ライン４２を含む領域において、半導体ウエハ４０の裏面の側からダイシングブレード２０を用いた切削（第１の切削）を行なう。この際、Ｖ字型の先端形状を有するダイシングブレード２０を用いる。また、チップ領域４３における貫通電極１４が形成された周縁部を切削するようにする。
図３（ｃ）に、前記切削を終えた状態を示す。切削により、半導体ウエハ４０として見た場合には、分割ライン４２に沿ってＶ字型の断面形状を有する溝部２１が形成される。また、個々のチップ領域４３として見た場合には、裏面周縁部の四辺の角が切削されて裏面に対して傾斜した切削面１５が形成される。溝部２１の側壁と考えることのできる該切削面１５に貫通電極１４が露出し、このように露出した部分の貫通電極１４が外部電極１６として機能する。
尚、切削面１５が半導体ウエハ４０の裏面に対して成す角度は、３０°〜６０°を基本とする。但し、貫通電極１４が切削面１５に露出するようにする点が重要であって、切削面１５は任意に設定しても良い。
例えば、半導体ウエハ４０の厚さを３００μｍ、分割ライン４２から貫通電極１４までの距離を５０〜１５０μｍ程度とする。ここで、通常の幅３０μｍ程度のブレードを用いてダイシングを行なうと、ブレードの偏心の影響を含めて幅５０μｍ程度に切削される。このことから、隣り合うチップ領域４３にそれぞれ備えられ且つ分割ライン４２を挟んで向き合っている貫通電極１４同士の間の距離（ピッチ）としては、前記５０〜１５０μｍの２倍にブレードで切削される幅５０μｍ程度を加えた１５０〜３００μｍ程度とすればよい。
このとき、先端角度９０°のダイシングブレード２０を用いてダイシングを行なう。このようにすると、切削面１５を形成して貫通電極１４を露出させる加工を、隣り合う２列のチップ領域４３のそれぞれに対して同時に行なうことができる。この他にも、ダイシングブレード２０の幅及び先端角度を変更することにより、隣り合う２列のチップ領域４３に対して同時に加工を行なうことは可能である。
また、Ｖ字型のダイシングブレード２０を用いてテーパー面（半導体ウエハ４０の裏面に対して傾斜した面）として切削面１５を形成し、該切削面１５に外部電極１６を構成する例を説明したが、これには限定されない。例えば、Ｕ字型のダイシングブレードを用いてＲ曲面を有する切削面１５を形成し、そのＲ曲面に貫通電極１４を露出させて外部電極１６としても良い。更に、半導体ウエハ４０の裏面に対して垂直に切削を行ない、チップ領域４３の側方に貫通電極１４を露出させて外部電極１６としても良い。この場合、半導体ウエハ４０の裏面に垂直な切削面１５が形成されることになる。
次に、図３（ｄ）に示すように、溝部２１の箇所に対し、ダイシングブレード２０よりも幅の狭いダイシングブレード２２を用いて再度の切削（第２の切削）を行なう。これにより、図３（ｅ）に示すように、半導体ウエハ４０の各チップ領域４３を半導体装置２として分割する。
その後、図３（ｆ）に示すように、ダイシングシート２５から剥がすことにより、半導体装置２を得る。
ここで、半導体ウエハをダイシングする際には、半導体ウエハの裏面をダイシングシートに貼り付けて行なわれるのが一般的である。また、チップ領域間のスクライブレーンを光学的に認識して切断を行なう。このため、保護のためのガラス等の材料が半導体ウエハの表面に貼り付けられている場合、ガラス等により光が屈折するために分割ラインの認識される位置にずれが生じることがある。また、ガラス等の材料が不透明であった場合、光学的な位置検出そのものが不可能になることもある。
これに対し、本実施形態の場合、半導体ウエハ４０の表面（活性領域１１が設けられている側の面）をダイシングシート２５に貼り付けた状態にてダイシングを行なう。この際、半導体ウエハの裏面において、貫通電極１４を認識ターゲットとしてチップ領域４３の間の分割ライン４２を検出することができ、精度良く切削を行なうことが可能である。更に、切削の後、切削端の位置と貫通電極１４の位置とを認識させることにより、切削精度を検出することも可能である。
次に、半導体装置２の実装方法について説明する。図４（ａ）〜（ｄ）は、半導体装置２の実装方法を説明する図である。また、ここでは半田ボール１８を使用する場合を述べる。
図４（ａ）に、半導体装置２を実装するための実装基板３０の断面図を示している。ここで、実装基板３０上には、半導体装置２と電気的接続を得るための電極パターン１７が形成されている。更に、電極パターン１７上には、半田ボール１８が形成されている。
半田ボール１８を形成する方法としては、電極パターン１７にフラックスを塗布した後に半田ボール１８を搭載する方法がある。また、半田ペーストを電極パターン１７上にスクリーン印刷にて転写する方法も一般的である。ここでは、どのような方法により形成した半田ボール１８であっても良い。
次に、図４（ｂ）に示すように、実装基板３０における半導体装置２を実装する領域に、例えばエポキシ系の熱硬化性樹脂である接着材料３１を塗布する。次に、接着材料３１の硬化温度（１００℃〜１５０℃程度）に実装基板３０を加熱し、半導体装置２を実装基板３０上に載置する（図４（ｃ））。この際、半田ボール１８の融点（一般に、２２０℃〜２６５℃）は接着材料３１の前記硬化温度よりも高いため、半田ボール１８の融解を伴うことなく、半導体装置２が実装基板３０上に接着される。
尚、接着材料３１としては、エポキシ系の熱硬化性樹脂の他に、Ａｇペースト、ＤＡＦ（die attach film、後述の変形例にて説明する）、ＵＶ硬化樹脂等を用いても良く、特に制限はない。
また、この際、実装基板３０の電極パターン１７上に設けられた半田ボール１８と、半導体装置２の外部電極１６とを接触させる。このためには、半田ボール１８の大きさを必要に合わせて設定しておく。本実施形態の半導体装置２の場合、貫通電極１４の直径が２０μｍ〜１２０μｍ程度であること、半導体装置２を実装する際の位置精度が±２５μｍ程度であること、及び、半導体装置２の厚さが３００μｍであることから、半田ボール１８の直径は１００μｍ〜３００μｍ程度とするのが良い。但し、これには限らず、半導体装置２の外部電極１６と実装基板３０上の半田ボール１８とが接触する大きさであれば、半田ボール１８の大きさは任意に設定して良い。
次に、半導体装置２が接着された実装基板３０を、半田ボール１８の融点にまで加熱する。これにより、半導体装置２の側方（切削面１５）に露出している外部電極１６と、実装基板３０上の電極パターン１７とが半田ボール１８によって電気的に接続される。この状態を図４（ｄ）に示している。ここで、実装基板３０の電極パターン１７から半田ボール１８を介して外部電極１６に、外部電極１６から貫通電極１４を介して電極パッド１２に、電極パッド１２から更に活性領域１１に設けられている素子等に、電気的な接続が行なわれる。また、外部電極１６が半導体装置２の裏面ではなく切削面１５に露出していることから、半導体装置２の裏面を実装基板３０に直接貼り付ける実装方法が可能となっている。
図４（ｄ）の状態において、半導体装置２は、その裏面を基準として実装基板３０上に接着材料３１により接着されている。このため、実装基板３０と半導体装置２との平行度が高く、５〜１０μｍ程度以下とすることができる。
また、実装基板３０上に接着材料３１のみを介して半導体装置２を実装することにより、実装基板３０の表面から半導体装置２の上面までの実装高さＨ（接着材料３１の塗布厚＋半導体装置２の厚さ）を低くすることができる。例えば、接着材料３１の塗布厚は５〜４０μｍ程度であり、これが半導体装置２の厚さの他に実装のために必要な高さである。
従来の半導体装置及び半田ボールを用いる実装方法（図１０を参照）の場合の実装高さは、半導体装置１０２の厚さに加え、実装基板１３０上の導体パターンの厚さ、半導体装置１０２裏面の導体パターンの厚さ及び半田バンプ１０８の厚さを合わせて８０〜１００μｍ程度であった。このように、本実施形態により、明らかに実装高さＨを低くすることが実現している。
また、アンダーフィルを行なう技術とは異なり、半導体装置と実装基板との間に毛細管現象を利用して樹脂を注入する工程は不要であるから、製造コスト及び製造時間の増大を避けることができる。
（変形例）
次に、第１の実施形態の変形例について図面を参照して説明する。ここでは、半導体装置２の実装に、ＤＡＦ（die attach film ）等の熱硬化性材料を利用する工法を説明する。図５（ａ）〜（ｆ）は、本変形例を説明するための図である。
ＤＡＦの貼り付けは、半導体ウエハの状態において行なうのが一般的である。そのため、貫通電極を備える従来の半導体装置には、ＤＡＦが貫通電極を覆ってしまうことから、ＤＡＦを用いる工法は適用できなかった。しかしながら、以下に説明する通り、第１の実施形態に係る半導体装置の場合はＤＡＦを用いる工法が適用可能である。
初めに、第１の実施形態において図２（ａ）及び（ｂ）に示す貫通電極１４及び電極パッド１２が形成された半導体ウエハ４０の裏面に対し、ＤＡＦ２６を貼り付ける。更に、ＤＡＦ２６の側を上にして半導体ウエハ４０の表面をダイシングシート２５に貼り付ける。この状態を図５（ａ）に示す。図５（ａ）は、第１の実施形態における図３（ａ）と比較すると、半導体ウエハ４０裏面に貼り付けたＤＡＦ２６の存在が相違点である。
次に、次に、ＤＡＦ２６を通して半導体ウエハ４０の貫通電極１４の位置を検出し、分割位置として認識する。この際、ＤＡＦ２６が透光性の材質であれば可視光により貫通電極１４の位置を検出することができる。また、ＤＡＦ２６が不透明体であれば、赤外線、Ｘ線等を利用して貫通電極１４の位置を検出するようにする。
次に、図５（ｂ）及び（ｃ）に示す通り、Ｖ字型の先端形状を有するダイシングブレード２０を用いてＤＡＦ２６及び半導体ウエハ４０の切削を行ない、溝部２１を形成する。これにより、個々のチップ領域４３について切削面１５を形成すると共に貫通電極１４を切削面１５に露出させて外部電極１６とする。この工程は、半導体ウエハ４０裏面のＤＡＦ２６を切削する点の他は、第１の実施形態において図３（ｂ）及び（ｃ）を参照して説明したのと同様である。
次に、図５（ｄ）及び（ｅ）に示す通り、ダイシングブレード２０よりも幅の狭いダイシングブレード２２を用いて個々のチップ領域４３を半導体装置２として分割する。最後に、図５（ｆ）に示す通り、ダイシングシート２５を剥がして半導体装置２を得る。
製造された半導体装置２を第１の実施形態の場合と比較すると、裏面にＤＡＦ２６が貼り付けられている点のみが異なっている。尚、貫通電極１４上にも一旦ＤＡＦ２６を貼り付けるが（図５（ａ））、その後に切削して除去している（図５（ｃ））。このため、ＤＡＦ２６を用いる工法が適用可能となっている。
このようなＤＡＦ２６が貼り付けられた半導体装置２の実装については、実装基板３０上に塗布した接着材料３１の代わりにＤＡＦ２６を用いて接着を行なう点を除き、図４（ａ）〜（ｄ）に示した第１の実施形態における実装方法と同様である。
以上のように、該変形例によると、実装高さＨを低くすることのできる効果及び実装の平行度を高くすることのできる効果を実現すると共に、ＤＡＦを用いた工法が適用可能である。
（第２の実施の形態）
次に、第２の実施形態に係る半導体装置２ａ及びその実装方法について図面を参照して説明する。図６（ａ）は、第２の実施形態に係る半導体装置２ａを実装基板３０ａに実装した状態の断面を示す図であり、図６（ｂ）は図６（ａ）における半導体装置２ａの周縁部付近を拡大して示す図である。
図６（ａ）及び（ｂ）に示す通り、半導体装置２ａは、第１の実施形態の半導体装置２に対し、外部電極１６上にバンプ３２を更に備える構成である。バンプ３２は、半田バンプ、Ａｕバンプ、Ａｕスタットバンプ、Ｃｕバンプ等の導電性金属材料により構成し且つ外部電極１６の表面から凸になった形状を有している。その他の点については、半導体装置２と同じ符号を用いることにより詳しい説明を省略する。
また、実装基板３０ａ上の電極パターン１７は、半導体装置２ａのバンプ３２と接する部分が切削面１５に応じて斜め加工されて傾斜面１７ａとなっている。
半導体装置２ａを実装する際、実装基板３０ａに対して垂直に半導体装置２ａに力５１を加え、押し付ける。これにより、外部電極１６上のバンプ３２が電極パターン１７の傾斜面１７ａに圧接され、確実に電気的な接続を得ることができる。このとき、外部電極１６が設けられている切削面１５と、電極パターン１７の傾斜面１７ａとがいずれも力５１の方向に対して傾斜しているため、半導体装置２ａに対してその内側方向への力５２が働く。このような力５２は半導体装置２ａの四辺において働き、半導体装置２ａが横方向にずれることにより最終的には互いに釣りあって横方向の合力が０となる。この結果、半導体装置２ａと実装基板３０ａに垂直に押し付けることによって自己整合的に位置精度良く実装を行なうことができる。
尚、半導体装置２ａと実装基板３０ａとの接着には、第１の実施形態と同様に、Ａｇペースト、エポキシ樹脂、ＤＦＡ等の接着材料３１を用いることができる。
以上のように、第２の実施形態によると、第１の実施形態と同様に実装高さＨを低くし且つ実装の平行度を向上することができるのに加えて、実装の位置精度を容易に向上することができる。
（第３の実施の形態）
次に、第３の実施形態に係る半導体装置２ｂ及びその実装方法について図面を参照して説明する。図７（ａ）は、第３の実施形態に係る半導体装置２を実装基板３０ｂに実装した状態の断面を示す図であり、図７（ｂ）は図７（ａ）における半導体装置２の周縁部付近を拡大して示す図である。
ここで、半導体装置２については、第１の実施形態における半導体装置２と同様であるから詳しい説明は省略する。
図７（ａ）及び（ｂ）に示す通り実装基板３０ｂは、半導体装置２の切削面１５と接する斜面４５と、外部電極１６に電気的に接続される電極パターン３３とを備えている。ここで、電極パターン３３は、バネ性（弾性変形領域）を備える材料からなる。材料は、Ｃｕ、バネ鋼等の金属材料又は導電性であり且つ弾性変形領域を有する材料であればよく、具体例としてはＣｕ、バネ鋼等が挙げられる。また、電極パターン３３の外部電極１６との接触部分には、外部電極１６よりも小さい寸法の凸部３３ａが設けられている。
半導体装置２を実装基板３０ｂに実装する際には、バネ性を有する電極パターン３３の凸部３３ａが外部電極１６に圧接されることにより、確実に電気的な接続が得られる。また、電極パターン３３がバネ性を有することにより、半導体装置２の実装位置が設計上の位置からずれたとしても、該ずれが小さいものであれば、電極パターン３３が変形して電気的接続を保証することができる。
また、斜面４５と切削面１５とを接触させて、半導体装置２を実装基板３０ｂに垂直に押し付けることにより、第２の実施形態の場合と同様に、自己整合的に位置精度を向上することができる。
半導体装置２と実装基板３０ｂとを接着する接着材料３１については、やはり第１の実施形態と同様である。
以上のように、本実施形態の半導体装置２及び実装基板３０ｂを用いると、実装高さＨを低くし且つ実装の平行度を向上することができると共に、実装の位置精度向上及び電気的接続の確実性向上を実現することができる。
本発明によると、実装時において基板との平行度が高く且つ実装高さが低い薄型の半導体装置を安価に実現することができるため、光学デバイス及びカメラモジュールとして有用であり、デジタルスチルカメラ、デジタルビデオカメラ、携帯カメラモジュール、その他のカメラモジュール等の薄型化及びコスト削減にも利用可能である。
図１（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置を示し、図１（ａ）は平面図、図１（ｂ）は図１（ａ）におけるIb-Ib'線における断面図、図１（ｃ）は側面図、図１（ｄ）は底面図である。 図２（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体装置の製造工程を説明するための図であり、特に、分割により半導体装置となるチップ領域を含む半導体ウエハの表面及び裏面を示す図である。 図３（ａ）〜（ｆ）は、半導体ウエハを加工して本発明の第１の実施形態に係る個々の半導体装置を製造する工程を説明する図である。 図４（ａ）〜（ｄ）は、本発明の第１の実施形態に係る半導体装置を実装基板に実装する工程を説明する図である。 図５（ａ）〜（ｆ）は、本願の第１の実施形態の変形例における半導体装置の製造方法を説明する図である。 図６（ａ）は、本願の第２の実施形態を説明する図であり、半導体装置を実装基板に実装した状態を示している。図６（ｂ）は、図６（ａ）の一部を拡大して示す図である。 図７（ａ）は、本願の第３の実施形態を説明する図であり、半導体装置を実装基板に実装した状態を示している。図７（ｂ）は、図７（ａ）の一部を拡大して示す図である。 図８（ａ）〜（ｅ）は、一従来技術に係る半導体装置及びその製造方法を説明する図である。 図９（ａ）〜（ｄ）は、他の従来技術に係る半導体装置及びその製造方法を説明する図である。 図１０は、従来技術に係る半導体装置の実装方法及び実装高さについて説明する図である。
符号の説明
２ 半導体装置
２ａ 半導体装置
２ｂ 半導体装置
４ スルーホール
１１ 活性領域
１２ 電極パッド
１３ 半導体基板
１４ 貫通電極
１５ 切削面
１６ 外部電極
１７ 電極パターン
１７ａ 傾斜面
１８ 半田ボール
２０ ダイシングブレード
２１ 溝部
２２ ダイシングブレード
２５ ダイシングシート
２６ ＤＡＦ
３０ 実装基板
３０ａ 実装基板
３０ｂ 実装基板
３１ 接着材料
３２ バンプ
３３ 電極パターン
３３ａ 凸部
４０ 半導体ウエハ
４２ 分割ライン
４３ チップ領域
４５ 斜面
５１ 力
５２ 力

Claims (9)

  1. 表面に活性領域を有する半導体基板と、
    前記半導体基板の表面の周縁部に設けられた少なくとも１つの電極パッドと、
    前記半導体基板を貫通し且つ前記電極パッドと接続する貫通電極とを備え、
    前記半導体基板の周縁部が切削されることにより前記半導体基板の側方に露出した部分の前記貫通電極が外部電極を構成していることを特徴とする半導体装置。
  2. 請求項１において、
    前記半導体基板の周縁部が裏面から切削されて切削面が設けられ、
    前記貫通電極は前記電極パッドから前記切削面にまで達し且つ前記切削面に露出する部分の前記貫通電極が前記外部電極となっていることを特徴とする半導体装置。
  3. 請求項１又は２において、
    前記外部電極上に、導電性材料からなる突起部が設けられていることを特徴とする半導体装置。
  4. 請求項１〜３のいずれか一つに記載の半導体装置を実装基板に実装する方法であって、
    前記半導体装置の裏面を前記実装基板に固定する工程と、
    前記半導体装置の側方に露出している前記外部電極と前記実装基板に設けられた基板電極とを電気的に接続する工程とを備えることを特徴とする半導体装置の実装方法。
  5. 請求項４において、
    前記基板電極が弾性を有することを特徴とする半導体装置の実装方法。
  6. 請求項４又は５において、
    前記基板電極上に、前記半導体装置の前記外部電極よりも小さい電極突起部が設けられており、
    前記電極突起部を介して前記基板電極と前記貫通電極とが電気的に接続されることを特徴とする半導体装置の実装方法。
  7. 個片化によりそれぞれが半導体装置となる複数のチップ領域を有する半導体ウエハを準備する工程（ａ）と、
    前記複数のチップ領域のそれぞれにおいて、活性領域を有する表面の周縁部に少なくとも１つの電極パッドを設けると共に、前記半導体ウエハの裏面から前記電極パッドにまで達する貫通電極を設ける工程（ｂ）と、
    前記工程（ｂ）の後に、前記複数のチップ領域のそれぞれにおける裏面の周縁部を切削することにより、前記貫通電極を前記チップ領域の側方に露出させて外部電極とする工程（ｃ）と、
    前記工程（ｃ）の後に、前記複数のチップ領域を個片化してそれぞれ半導体装置とする工程（ｄ）とを備えることを特徴とする半導体装置の製造方法。
  8. 請求項７において、
    前記工程（ｃ）は、隣り合う前記チップ領域同士の間の分割ラインを含む部分に前記半導体ウエハの裏面からＶ字型の断面を有する溝部を形成することにより行ない、
    前記工程（ｄ）において、前記溝部に沿って個片化を行なうことを特徴とする半導体装置の製造方法。
  9. 請求項７又は８において、
    工程（ｃ）の後に、前記外部電極上に導電性材料からなる突起部を設ける工程を更に備えることを特徴とする半導体装置の製造方法。
JP2008043213A 2008-02-25 2008-02-25 半導体装置とその製造方法及び実装方法 Pending JP2009200422A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008043213A JP2009200422A (ja) 2008-02-25 2008-02-25 半導体装置とその製造方法及び実装方法
US12/238,978 US20090212400A1 (en) 2008-02-25 2008-09-26 Semiconductor device and manufacturing method and mounting method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008043213A JP2009200422A (ja) 2008-02-25 2008-02-25 半導体装置とその製造方法及び実装方法

Publications (1)

Publication Number Publication Date
JP2009200422A true JP2009200422A (ja) 2009-09-03

Family

ID=40997487

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008043213A Pending JP2009200422A (ja) 2008-02-25 2008-02-25 半導体装置とその製造方法及び実装方法

Country Status (2)

Country Link
US (1) US20090212400A1 (ja)
JP (1) JP2009200422A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460386B2 (ja) 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102019129411A1 (de) * 2019-09-12 2021-03-18 Wika Alexander Wiegand Se & Co. Kg Aufnehmerkörper mit einem Messelement und Herstellungsverfahren für einen Aufnehmerkörper

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3147666B2 (ja) * 1994-07-21 2001-03-19 株式会社村田製作所 積層電子部品およびその製造方法
JP3497722B2 (ja) * 1998-02-27 2004-02-16 富士通株式会社 半導体装置及びその製造方法及びその搬送トレイ
JP4035034B2 (ja) * 2002-11-29 2008-01-16 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP4141340B2 (ja) * 2003-07-16 2008-08-27 三洋電機株式会社 半導体装置の製造方法
JP3990347B2 (ja) * 2003-12-04 2007-10-10 ローム株式会社 半導体チップおよびその製造方法、ならびに半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7460386B2 (ja) 2020-02-14 2024-04-02 株式会社ディスコ 被加工物の加工方法

Also Published As

Publication number Publication date
US20090212400A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
US7833810B2 (en) Method of fabricating isolation structures for CMOS image sensor chip scale packages
US7446307B2 (en) Sensor semiconductor device and fabrication method of the sensor semiconductor device
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
KR100546411B1 (ko) 플립 칩 패키지, 그 패키지를 포함하는 이미지 센서 모듈및 그 제조방법
US9825006B2 (en) Electronic component device and manufacturing method thereof
JP2012059832A5 (ja)
US8980694B2 (en) Fabricating method of MPS-C2 package utilized form a flip-chip carrier
KR20090038490A (ko) 반도체 장치 및 그 제조 방법
JP2009064839A (ja) 光学デバイス及びその製造方法
KR20090029660A (ko) 반도체 장치의 제조 방법
US9397137B2 (en) Interconnect structure for CIS flip-chip bonding and methods for forming the same
WO2014054451A1 (ja) 半導体装置及びその製造方法
JP4184371B2 (ja) 半導体チップ、半導体装置およびそれらの製造方法
JP2006013440A (ja) 固体撮像装置及びその製造方法
JP2006100535A (ja) 半導体装置及びその製造方法
JP2008147472A (ja) 半導体装置および半導体装置の製造方法
US20080203511A1 (en) Sensor-type semiconductor package and method for fabricating the same
JP2009076497A (ja) 半導体装置の製造方法
JP2006156544A (ja) 基板の実装構造およびその実装方法
CN106024819B (zh) Cmos图像传感器的晶圆级封装方法
JP2009200422A (ja) 半導体装置とその製造方法及び実装方法
JP2002368155A (ja) 配線基板、半導体装置及び配線基板の製造方法
JP4688443B2 (ja) 半導体装置の製造方法
JP2005353854A (ja) 配線基板およびそれを用いた半導体装置
JP3827978B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110901

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120124