JP2009076497A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2009076497A
JP2009076497A JP2007241375A JP2007241375A JP2009076497A JP 2009076497 A JP2009076497 A JP 2009076497A JP 2007241375 A JP2007241375 A JP 2007241375A JP 2007241375 A JP2007241375 A JP 2007241375A JP 2009076497 A JP2009076497 A JP 2009076497A
Authority
JP
Japan
Prior art keywords
metal layer
wiring pattern
internal connection
support plate
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007241375A
Other languages
English (en)
Other versions
JP2009076497A5 (ja
JP5064158B2 (ja
Inventor
Kiyohiro Machida
洋弘 町田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007241375A priority Critical patent/JP5064158B2/ja
Priority to KR1020080089605A priority patent/KR20090029646A/ko
Priority to TW097135581A priority patent/TW200917365A/zh
Priority to US12/212,171 priority patent/US7615408B2/en
Priority to EP08164619.2A priority patent/EP2040294B1/en
Priority to CNA2008101612052A priority patent/CN101393877A/zh
Publication of JP2009076497A publication Critical patent/JP2009076497A/ja
Publication of JP2009076497A5 publication Critical patent/JP2009076497A5/ja
Application granted granted Critical
Publication of JP5064158B2 publication Critical patent/JP5064158B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】本発明は、半導体装置の製造コストの低減を図ることができると共に、内部接続端子に対する配線パターンの形成位置の精度を向上させることのできる半導体装置の製造方法を提供することを課題とする。
【解決手段】半導体基板３５に形成された複数の半導体チップ１１の電極パッド２３に内部接続端子１２を形成し、内部接続端子１２が形成された複数の半導体チップ１１を覆う樹脂部材本体１３−１と突出部１３−２とを有した樹脂部材１３を形成し、樹脂部材本体１３−１上に金属層３９を形成し、突出部１３−２をアライメントマークとして用いて、配線パターン１４の形成領域に対応する部分の金属層３９上を覆うレジスト膜４８を形成し、その後、レジスト膜４８をマスクとして、金属層３９をエッチングして、内部接続端子１２と電気的に接続された配線パターン１４を形成する。
【選択図】図２２

Description

本発明は、半導体装置の製造方法に係り、電極パッドを備えた半導体チップと、電極パッドに配設された内部接続端子と、内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法に関する。
従来の半導体装置には、電極パッドを備えた半導体チップと、電極パッドに配設された内部接続端子と、内部接続端子と電気的に接続された配線パターンと、を備え、平面視した状態で半導体チップと略同じ大きさとされたチップサイズパッケージと呼ばれる半導体装置（例えば、図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置１００は、半導体チップ１０１と、内部接続端子１０２と、樹脂層１０３と、配線パターン１０４と、ソルダーレジスト１０６と、外部接続端子１０７とを有する。
半導体チップ１０１は、薄板化された半導体基板１１０と、半導体集積回路１１１と、複数の電極パッド１１２と、保護膜１１３とを有する。半導体集積回路１１１は、半導体基板１１０の表面側に設けられている。半導体集積回路１１１は、拡散層、絶縁層、及び配線パターン等（図示せず）から構成されている。複数の電極パッド１１２は、半導体集積回路１１１上に設けられている。複数の電極パッド１１２は、半導体集積回路１１１に設けられた配線パターンと電気的に接続されている。保護膜１１３は、半導体集積回路１１１上に設けられている。保護膜１１３は、半導体集積回路１１１を保護するための膜である。
内部接続端子１０２は、電極パッド１１２上に設けられている。内部接続端子１０２の上端部は、樹脂層１０３から露出されている。内部接続端子１０２の上端部は、配線パターン１０４と接続されている。樹脂層１０３は、内部接続端子１０２が設けられた側の半導体チップ１０１を覆うように設けられている。
配線パターン１０４は、樹脂層１０３上に設けられている。配線パターン１０４は、内部接続端子１０２と接続されている。配線パターン１０４は、内部接続端子１０２を介して、電極パッド１１２と電気的に接続されている。配線パターン１０４は、外部接続端子１０７が配設されるパッド１０４Ａを有する。ソルダーレジスト１０６は、パッド１０４Ａを除いた部分の配線パターン１０４を覆うように、樹脂層１０３上に設けられている。
図２〜図１０は、従来の半導体装置の製造工程を示す図である。図２〜図１０において、図１に示す従来の半導体装置１００と同一構成部分には同一符号を付す。
始めに、図２に示す工程では、薄板化される前の半導体基板１１０の表面側に、半導体集積回路１１１、複数の電極パッド１１２、及び保護膜１１３を有した半導体チップ１０１を形成する。次いで、図３に示す工程では、複数の電極パッド１１２上に内部接続端子１０２を形成する。この段階では、複数の内部接続端子１０２には、高さのばらつきがある。
次いで、図４に示す工程では、複数の内部接続端子１０２に平坦な板１１５を押し当てて、複数の内部接続端子１０２の高さを揃える。これにより、複数の内部接続端子１０２の上面１０２Ａは、略平坦な面とされる。次いで、図５に示す工程では、内部接続端子１０２が形成された側の半導体チップ１０１及び内部接続端子１０２を覆うように樹脂層１０３を形成する。
次いで、図６に示す工程では、内部接続端子１０２の上面１０２Ａが樹脂層１０３から露出するまで、樹脂層１０３を研磨する。このとき、樹脂層１０３の上面１０３Ａが内部接続端子１０２の上面１０２Ａと略面一となるように研磨を行う。これにより、図６に示す構造体の上面（具体的には、樹脂層１０３の上面１０３Ａ及び内部接続端子１０２の上面１０２Ａ）は、平坦な面になる。
次いで、図７に示す工程では、平坦な面とされた図６に示す構造体の上面に配線パターン１０４を形成する。具体的には、配線パターン１０４は、例えば、図６に示す構造体の上面に金属箔（図示せず）を貼り付け、次いで、金属箔上を覆うようにレジスト（図示せず）を塗布し、次いで、このレジストを露光、現像することで配線パターン１０４の形成領域に対応する部分の金属箔上にレジスト膜（図示せず）を形成する。その後、上記レジスト膜をマスクとして金属箔をエッチングすることで、配線パターン１０４を形成する（サブトラクティブ法）。その後、レジスト膜を除去する。上記レジストの露光領域は、半導体集積回路１１１上に形成されたアライメントマーク（図示せず）の位置を赤外線又はＸ線透過機能を有した露光装置（図示せず）が検出することにより決定される。
次いで、図８に示す工程では、樹脂層１０３上に、パッド１０４Ａ以外の部分の配線パターン１０４を覆うソルダーレジスト１０６を形成する。
次いで、図９に示す工程では、半導体基板１１０の裏面側から半導体基板１１０を研磨して、半導体基板１１０を薄板化する。次いで、図１０に示す工程では、パッド１０４Ａに外部接続端子１０７を形成する。これにより、半導体装置１００が製造される（例えば、特許文献１参照。）。
特許第３６１４８２８号公報
しかしながら、従来の半導体装置１００の製造方法では、複数の内部接続端子１０２の高さを揃える工程や、樹脂層１０３を研磨して複数の内部接続端子１０２の上面１０２Ａを樹脂層１０３から露出させる工程が必要であるため、工程数の増加により、半導体装置１００の製造コストが増加してしまうという問題があった。
また、配線パターン１０４を形成するためのレジスト膜を形成する際に使用する赤外線又はＸ線透過機能を有した露光装置は、高価であるため、半導体装置１００の製造コストが増加してしまうという問題があった。
さらに、赤外線又はＸ線透過機能を有した露光装置を用いた場合、アライメントマークの検出精度が十分でないため、内部接続端子１０２に対する配線パターン１０４の位置精度が低下してしまうという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体装置の製造コストの低減を図ることができると共に、内部接続端子に対する配線パターンの位置精度を向上させることのできる半導体装置の製造方法を提供することを目的とする。
本発明の一観点によれば、電極パッドを備えた複数の半導体チップと、前記半導体チップが形成される半導体チップ形成領域を複数有する半導体基板と、前記電極パッドに配設された内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記複数の半導体チップの前記電極パッドに前記内部接続端子を形成する内部接続端子形成工程と、支持板に前記配線パターンの母材となる金属層が設けられた金属層付き支持板を準備する金属層付き支持板準備工程と、前記半導体チップと対向する部分の前記金属層付き支持板に貫通部を形成する貫通部形成工程と、前記内部接続端子と対向する部分の前記金属層に導電性端子を形成する導電性端子形成工程と、前記内部接続端子と前記導電性端子とが対向するように、前記複数の半導体チップと前記金属層付き支持板とを対向配置させると共に、前記金属層付き支持板を押圧して、前記内部接続端子と前記金属層とを圧着する圧着工程と、前記圧着工程後に、前記複数の半導体チップと前記金属層付き支持板との間、及び前記貫通部を樹脂で封止する封止工程と、前記封止工程後に前記支持板を除去して、前記支持板の前記貫通部に対応する部分の前記樹脂に突出部を形成する突出部形成工程と、前記突出部をアライメントマークとして用いて、前記配線パターンの形成領域に対応する部分の前記金属層上を覆うレジスト膜を形成するレジスト膜形成工程と、前記レジスト膜をマスクとして、前記金属層をエッチングして、前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、複数の半導体チップの電極パッドに内部接続端子を形成し、支持板に配線パターンの母材となる金属層が設けられた金属層付き支持板に貫通部を形成し、その後、内部接続端子と対向する部分の金属層に導電性端子を形成し、次いで、内部接続端子と導電性端子とが対向するように、複数の半導体チップと金属層付き支持板とを対向配置させると共に、金属層付き支持板を押圧して、内部接続端子と金属層とを圧着した後、複数の半導体チップと金属層付き支持板との間及び貫通部を樹脂で封止することにより、複数の内部接続端子の高さを揃える工程、及び配線パターンと接続される部分の内部接続端子を樹脂から露出させるための樹脂研磨工程が不要となる。これにより、工程数を削減することが可能となるので、半導体装置の製造コストの低減を図ることができる。
また、封止工程後に支持板を除去して、支持板の貫通部に対応する部分の樹脂に突出部を形成し、その後、突出部をアライメントマークとして用いて、配線パターンの形成領域に対応する部分の金属層上を覆うレジスト膜を形成し、その後、レジスト膜をマスクとして金属層をエッチングして配線パターンを形成することにより、内部接続端子に対する配線パターンの形成位置の精度を向上させることができる。
さらに、レジスト膜を形成する際、ＣＣＤカメラを備えた安価な露光装置を用いてアライメントマークである突出部の位置を検出することが可能となるため、半導体装置の製造コストを低減することができる。
本発明の他の観点によれば、電極パッドを備えた複数の半導体チップと、前記半導体チップが形成される半導体チップ形成領域を複数有する半導体基板と、前記電極パッドに配設された内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、前記複数の半導体チップの前記電極パッドに前記内部接続端子を形成する内部接続端子形成工程と、支持板に金属層が設けられた金属層付き支持板を準備する金属層付き支持板準備工程と、前記半導体チップと対向する部分の前記金属層付き支持板に貫通部を形成する貫通部形成工程と、前記内部接続端子と対向する部分の前記金属層に導電性端子を形成する導電性端子形成工程と、前記内部接続端子と前記導電性端子とが対向するように、前記複数の半導体チップと前記金属層付き支持板とを対向配置させると共に、前記金属層付き支持板を押圧して、前記内部接続端子と前記金属層とを圧着する圧着工程と、前記圧着工程後に、前記複数の半導体チップと前記金属層付き支持板との間、及び前記貫通部を樹脂で封止する封止工程と、前記封止工程後、前記支持板を除去して、前記支持板の前記貫通部に対応する部分の前記樹脂に突出部を形成する突出部形成工程と、前記突出部をアライメントマークとして用いて、前記金属層上に前記配線パターンの形成領域に対応する部分に開口部を有したレジスト膜を形成するレジスト膜形成工程と、前記金属層を給電層とする電解めっき法により、前記開口部に露出された部分の前記金属層にめっき膜を形成するめっき膜形成工程と、前記めっき膜形成工程後に、前記レジスト膜を除去するレジスト膜除去工程と、前記めっき膜が形成されていない部分の前記金属層を除去して、前記金属層及び前記めっき膜よりなる前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
本発明によれば、複数の半導体チップの電極パッドに内部接続端子を形成し、支持板に配線パターンの母材となる金属層が設けられた金属層付き支持板に貫通部を形成し、次いで、内部接続端子と対向する部分の金属層に導電性端子を形成し、その後、内部接続端子と導電性端子とが対向するように、複数の半導体チップと金属層付き支持板を対向配置させると共に、金属層付き支持板を押圧して、内部接続端子と導電性端子とを圧着させ、その後、複数の半導体チップと金属層付き支持板との間及び貫通部を樹脂で封止することにより、複数の内部接続端子の高さを揃える工程、及び配線パターンと接続される部分の内部接続端子を樹脂から露出させるための樹脂研磨工程が不要となる。これにより、工程数を削減することが可能となるので、半導体装置の製造コストの低減を図ることができる。
また、封止工程後に支持板を除去して、支持板の貫通部に対応する部分の樹脂に突出部を形成し、その後、突出部をアライメントマークとして用いて、金属層上に配線パターンの形成領域に対応する部分に開口部を有したレジスト膜を形成し、次いで、金属層を給電層とする電解めっき法により、開口部に露出された部分の金属層にめっき膜を形成し、その後、レジスト膜を除去し、次いで、めっき膜が形成されていない部分の金属層を除去して、金属層及びめっき膜よりなる配線パターンを形成することにより、内部接続端子に対する配線パターンの形成位置の精度を向上させることができる。
さらに、レジスト膜を形成する際、ＣＣＤカメラを備えた安価な露光装置を用いてアライメントマークである突出部の位置を検出することが可能となるため、半導体装置の製造コストを低減することができる。
本発明によれば、半導体装置の製造コストの低減を図ることができると共に、内部接続端子に対する配線パターンの形成位置の精度を向上させることができる。
次に、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図１１は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図１１を参照するに、第１の実施の形態の半導体装置１０は、半導体チップ１１と、内部接続端子１２と、樹脂部材１３と、配線パターン１４と、導電性端子１６と、ソルダーレジスト１７と、外部接続端子１８とを有する。
半導体チップ１１は、半導体基板２１と、半導体集積回路２２と、電極パッド２３と、保護膜２４とを有する。半導体基板２１は、半導体集積回路２２を形成するための基板であり、薄板化されている。半導体基板２１としては、例えば、シリコンからなる基板を用いることができる。半導体基板２１の厚さは、例えば、１００μｍ〜３００μｍとすることができる。
半導体集積回路２２は、半導体基板２１の表面２１Ａ側に設けられている。半導体集積回路２２は、半導体基板２１に形成された拡散層（図示せず）、半導体基板２１上に積層された絶縁層（図示せず）、及び積層された絶縁層に設けられ、拡散層（図示せず）と電気的に接続された配線パターン（図示せず）等から構成されている。
電極パッド２３は、半導体集積回路２２上に複数設けられている。電極パッド２３は、半導体集積回路２２に設けられた配線パターン（図示せず）と電気的に接続されている。電極パッド２３の材料としては、例えば、ＡｌやＡｌ合金（例えば、Ａｌ−Ｓｉ−Ｃｕ合金）等を用いることができる。
保護膜２４は、半導体集積回路２２上に設けられている。保護膜２４は、半導体集積回路２２を保護するための膜である。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
内部接続端子１２は、電極パッド２３上に設けられている。内部接続端子１２は、半導体集積回路２２と配線パターン１４とを電気的に接続するための端子である。内部接続端子１２の上端部の上面１２Ａは、略平坦な面とされている。内部接続端子１２の上端部の上面１２Ａは、配線パターン１４の下面と接触している。これにより、電極パッド２３は、配線パターン１４と電気的に接続されている。また、内部接続端子１２の上端部の上面１２Ａは、後述する樹脂部材本体１３−１（樹脂部材１３の構成要素の１つ）の上面１３−１Ａと略面一とされている。内部接続端子１２の高さＨ１は、例えば、３０μｍ〜５０μｍとすることができる。
内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。内部接続端子１２としてＡｕバンプを用いる場合、内部接続端子１２は、例えば、ボンディング法やめっき法により形成することができる。
図１２は、図１１に示す半導体装置に設けられた樹脂部材を説明するための平面図である。図１２において、図１１に示す半導体装置１０と同一構成部分には同一符号を付す。
図１１及び図１２を参照するに、樹脂部材１３は、樹脂部材本体１３−１と、突出部１３−２とを有する。樹脂部材本体１３−１は、内部接続端子１２の側面、内部接続端子１２が設けられていない部分の電極パッド２３の上面、及び保護膜２４の上面を覆うように設けられている。樹脂部材本体１３−１は、平面視四角形とされている。樹脂部材本体１３−１の上面１３−１Ａは、略平坦な面とされている。樹脂部材本体１３−１の上面１３−１Ａは、内部接続端子１２の上端部の上面１２Ａと略面一とされている。樹脂部材本体１３−１の上面１３−１Ａには、配線パターン１４が形成されている。ソルダーレジスト１７と保護膜２４との間に配置された部分の樹脂部材本体１３−１の厚さＭ１は、例えば、３０μｍ〜５０μｍとすることができる。
突出部１３−２は、円筒形状とされており、樹脂部材本体１３−１の上面１３−１に設けられている。突出部１３−２は、樹脂部材本体１３−１の４つの角部の近傍にそれぞれ１つずつ配置されている。突出部１３−２は、配線パターン１４をパターニングするための後述するレジスト膜を露光処理する際のアライメントマークとして用いる部材である。突出部１３−２の直径Ｒ１は、例えば、１００μｍとすることができる。また、突出部１３−２の高さＨ2は、例えば、５０μｍとすることができる。上記構成とされた樹脂部材１３としては、例えば、アンダーフィル樹脂やモールド樹脂（例えば、エポキシ樹脂）等を用いることができる。
このように、配線パターン１４が形成される樹脂部材本体１３−１の上面１３−１に突出部１３−２を設けることにより、配線パターン１４の母材となる金属層（樹脂部材本体１３−１の上面１３−１に形成される金属層）をパターニングするためのレジスト膜を露光処理する際のアライメントマークとして突出部１３−２を用いることが可能となる。これにより、従来よりもレジスト膜の形成位置の精度が向上するため、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。
配線パターン１４は、内部接続端子１２の上端部の上面１２Ａと接触するように、樹脂部材本体１３−１の上面１３−１Ａに設けられている。配線パターン１４は、内部接続端子１２を介して、半導体集積回路２２と電気的に接続されている。配線パターン１４は、パッド部２７を有する。パッド部２７は、外部接続端子１８を配設するためのパッドであり、内部接続端子１２から離間した位置に配置されている。配線パターン１４としては、例えば、Ｃｕ膜を用いることができる。配線パターン１４としてＣｕ膜を用いた場合、配線パターン１４の厚さは、例えば、１２μｍとすることができる。
導電性端子１６は、内部接続端子１２と対向する部分の配線パターン１４の下面に設けられている。導電性端子１６は、内部接続端子１２の上端部の側面を覆うように配置されている。導電性端子１６は、内部接続端子１２と配線パターン１４とを固定するためのものである。導電性端子１６としては、例えば、導電性ペースト（具体的には、例えば、ＡｇペーストやＣｕペースト等）やバンプ（具体的には、例えば、Ａｕバンプ，Ｃｕバンプ等）等を用いることができる。
ソルダーレジスト１７は、パッド部２７を除いた部分の配線パターン１４と突出部１３−２とを覆うように、樹脂部材１３上に設けられている。ソルダーレジスト１７は、パッド部２７を露出する開口部２９を有する。
外部接続端子１８は、パッド部２７上に設けられている。外部接続端子１８は、マザーボード等の実装基板（図示せず）に設けられた外部接続用パッド（図示せず）と接続される端子である。外部接続端子１８としては、例えば、はんだバンプを用いることができる。
本実施の形態の半導体装置によれば、配線パターン１４が形成される樹脂部材本体１３−１の上面１３−１に突出部１３−２を設けることにより、配線パターン１４の母材となる金属層（樹脂部材本体１３−１の上面１３−１に形成される金属層）をパターニングするためのレジスト膜を露光処理する際、アライメントマークとして突出部１３−２を用いることが可能となる。これにより、従来よりもレジスト膜の形成位置の精度が向上するため、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。
また、配線パターン１４の母材となる金属層（樹脂部材本体１３−１の上面１３−１に形成される金属層）をパターニングするためのレジスト膜（図示せず）を形成する際、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）を用いてアライメントマークである突出部１３−２を検出することが可能となるため、半導体装置１０の製造コストを低減することができる。
なお、本実施の形態では、４つの突出部１３−２を平面視四角形とされた樹脂部材本体１３−１の角部に設けた場合を例に挙げて説明したが、４つの突出部１３−２は、配線パターン１４が形成される配線パターン形成領域以外の領域に対応する部分の樹脂部材本体１３−１上に設けてもよい。この場合、本実施の形態の半導体装置１０と同様な効果を得ることができる。
また、本実施の形態では、４つの突出部１３−２を設けた場合を例に挙げて説明したが、突出部１３−２は少なくとも２つ以上設けられておればよく、この場合も本実施の形態の半導体装置１０と同様な効果を得ることができる。
図１３〜図２７は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図２８は、金属層付き支持体に形成される貫通部を説明するための平面図である。図１３〜図２８において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。また、図１８〜図２７において、Ｂは半導体装置１０が形成される領域（以下、「半導体装置形成領域Ｂ」とする）、Ｃは複数の半導体装置１０を個片化する際に半導体基板３５を切断する位置（以下、「切断位置Ｃ」とする）をそれぞれ示している。
図１３〜図２８を参照して、第１の実施の形態の半導体装置の製造方法について説明する。始めに、図１３に示す工程では、複数の半導体チップ形成領域を有した半導体基板３５に、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した複数の半導体チップ１１を形成し、その後、電極パッド２３上に内部接続端子１２を形成する（内部接続端子形成工程）。半導体基板３５は、後述する図２７に示す工程において切断、個片化されることにより、図１１で説明した半導体基板２１となる基板である。半導体基板３５としては、例えば、Ｓｉウエハを用いることができる。半導体基板３５の厚さは、例えば、５００μｍ〜７７５μｍとすることができる。電極パッド２３の材料としては、ＡｌやＡｌ合金（例えば、Ａｌ−Ｓｉ−Ｃｕ合金）を用いることができる。保護膜２４としては、例えば、ＳｉＮ膜やＰＳＧ膜等を用いることができる。
内部接続端子１２としては、例えば、Ａｕバンプ、Ａｕめっき膜、無電解めっき法により形成されたＮｉ膜とそれを覆うＡｕ膜から構成される金属膜等を用いることができる。内部接続端子１２としてＡｕバンプを用いる場合、内部接続端子１２は、例えば、ボンディング法やめっき法により形成する。なお、この段階では、複数の内部接続端子１２には高さばらつきが存在する。また、この段階では、内部接続端子１２の上端部の上面は、平坦な面とされていない。
次いで、図１４に示す工程では、支持板３８の面３８Ａに配線パターン１４の母材となる金属層３９が貼り付けられた金属層付き支持板３７を準備する（金属層付き支持板準備工程）。金属層３９は、支持板３８から剥がすことが可能な状態で、支持板３８に貼り付けられている。支持板３８は、金属層３９を支持可能な板体で容易に剥離可能であればよい。具体的には、支持板３８としては、例えば、金属板（例えば、Ｃｕ板）、金属箔（例えば、Ｃｕ箔）、樹脂板等を用いることができる。支持板３８としてＣｕ箔を用いた場合、支持板３８の厚さは、例えば、３５μｍとすることができる。金属層３９としては、例えば、Ｃｕ層を用いることができる。金属層３９としてはＣｕ層を用いた場合、金属層３９の厚さは、例えば、１２μｍとすることができる。
次いで、図１５に示す工程では、図１３に示す半導体チップ１１と対向する部分の金属層付き支持板３７に貫通部４１を形成する（貫通部形成工程）。図２８に示すように、貫通部４１は、例えば、平面視四角形とされた半導体チップ１１の外形位置Ａの４つの角部と対向する部分の金属層付き支持板３７にそれぞれ１つずつ形成する。貫通部４１は、例えば、ルータ加工、ドリル加工、プレス加工等の方法により形成することができる。また、貫通部４１の形状は、円筒、四角柱、スリット（溝）形状等を用いることができる（図１５では、円筒形状とされた貫通部４１を例に挙げて図示している）。貫通部４１を円筒形状にした場合、貫通部４１の直径Ｒ２は、例えば、１００μｍとすることができる。
次いで、図１６に示す工程では、図１３に示す構造体に設けられた内部接続端子１２と対向する部分の金属層３９に導電性端子１６を形成する（導電性端子形成工程）。導電性端子１６としては、例えば、導電性ペースト（具体的には、例えば、Ａｇペースト，Ｃｕペースト等）やバンプ（具体的には、例えば、Ａｕバンプ，Ｃｕバンプ等）等を用いることができる。
次いで、図１７に示す工程では、金属層付き支持板３７に形成された貫通部４１をアライメントマークとして用いて、図１３に示す構造体に設けられた内部接続端子１２と、図１６に示す構造体に設けられた導電性端子１６とが対向するように、半導体基板３５に形成された複数の半導体チップ１１と金属層付き支持体３７とを対向配置させる。
次いで、図１８に示す工程では、内部接続端子１２及び導電性端子１６を加熱（導電性端子１６としてＡｕバンプを用いた場合の加熱温度は、例えば、１８０℃）した状態で、内部接続端子１２の上端部と金属層３９とが接触するように金属層付き支持体３７を押圧することで、内部接続端子１２と金属層３９とを圧着する（図１７及び図１８に示す工程が圧着工程）。このとき、複数の内部接続端子１２の上端部と金属層３９とが接触することで、複数の内部接続端子１２の高さが揃えられると共に、複数の内部接続端子１２の上端部の面１２Ａが略平坦な面になる。圧着工程後の内部接続端子１２の高さＨ１は、例えば、３０μｍ〜５０μｍとすることができる。また、保護膜２４と金属層３９との隙間は、例えば、３０μｍ〜５０μｍとすることができる。
このように、半導体基板３５に形成された複数の半導体チップ１１と金属層付き支持板３７とを対向配置する際のアライメントマークとして金属層付き支持板３７に形成された貫通部４１を用いることにより、内部接続端子１２に対する導電性端子１６の位置合わせを精度良く行うことが可能となるため、内部接続端子１２と導電性端子１６が設けられた部分の金属層３９（配線パターン１４）との電気的な接続信頼性を向上させることができる。
また、内部接続端子１２及び導電性端子１６を加熱した状態で、金属層付き支持体３７を押圧して、内部接続端子１２と金属層３９とを圧着することにより、従来、別々に行われていた複数の内部接続端子１２の高さを揃える工程と、内部接続端子１２と配線パターン１４とを接続する工程とを同時に行うことが可能となるため、半導体装置１０の製造コストを低減することができる。
次いで、図１９に示す工程では、半導体基板３５に形成された複数の半導体チップ１１と金属層付き支持基板３７との間、及び貫通部４１を樹脂で封止する（封止工程）。樹脂４６は、先に説明した図１１に示す樹脂部材１３の母材である。樹脂４６としては、例えば、アンダーフィル樹脂やモールド樹脂（例えば、エポキシ樹脂）等を用いることができる。
樹脂４６としてモールド樹脂を用いた場合、樹脂４６は、トランスファーモールド法により形成することができる。この場合、図１９に示すように、下部金型４３と上部金型４４との間に図１８に示す構造体を収容し、その後、下部金型４３と上部金型４４との間に樹脂４６を圧入することで、複数の半導体チップ１１と金属層付き支持基板３７との間、及び貫通部４１を樹脂４６で封止する。
また、トランスファーモールド法を用いて樹脂４６を形成する場合、上部金型４４と支持体３８とが接触しないように、上部金型４４と支持体３８との間に隙間を形成するとよい。このように、上部金型４４と支持体３８との間に隙間を形成することで、上部金型４４により金属層付き支持体３７が押圧されることがなくなるため、配線パターン１４の母材となる金属層１４が撓むことを防止できる。この場合、支持体３８の上面を覆うように樹脂４６が形成される。なお、図１９に示す工程では、樹脂部材１３の母材となる樹脂４６をトランスファーモールド法により形成した場合を例に挙げて図示している。
次いで、図２０に示す工程では、樹脂４６が形成された図１８に示す構造体から図１９に示す下部金型４３及び上部金型４４を除去する。
次いで、図２１に示す工程では、図２０に示す構造体に設けられた金属層３９から支持体３８を剥がして、支持体３８と共に支持体３８上に形成された樹脂４６を除去することにより、突出部１３−２を形成する（突出部形成工程）。これにより、樹脂部材本体１３−１及び突出部１３−２を備えた樹脂部材１３が形成される。
樹脂部材本体１３−１の厚さＭ１（保護膜２４と金属層３９との間に配置された部分の樹脂部材本体１３−１の厚さ）は、例えば、３０μｍ〜５０μｍとすることができる。突出部１３−２は、樹脂部材本体１３−１の４つの角部の近傍にそれぞれ１つずつ形成されている。突出部１３−２が円筒形状の場合、突出部１３−２の直径Ｒ１は、例えば、１００μｍとすることができる。突出部１３−２の高さＨ２は、例えば、５０μｍとすることができる。また、金属層３９の上面３９Ａを基準としたときの突出部１３−２の突出量Ｅは、例えば、３８μｍとすることができる。
次いで、図２２に示す工程では、突出部１３−２をアライメントマークとして用いて、配線パターン１４の形成領域に対応する部分の金属層３９上を覆うレジスト膜４８を形成する（レジスト膜形成工程）。レジスト膜４８は、金属層３９をエッチングする際のマスクとなる膜である。具体的には、レジスト膜４８がポジ型レジストの場合、金属層３９上にレジストを塗布後、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）を用いて、アライメントマークである突出部１３−２の位置を検出し、配線パターン１４の形成領域に対応する部分のレジストに光を照射して露光処理を行い、その後、露光後のレジストを現像処理することで、レジスト膜４８を形成する。
このように、配線パターン１４の母材となる金属層３９をパターニングするためのレジスト膜４８を露光処理する際のアライメントマークとして突出部１３−２を用いることにより、従来よりもレジスト膜４８の形成位置の精度が向上するため、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。
また、配線パターン１４の母材となる金属層３９をパターニングするためのマスクとなるレジスト膜（図示せず）を形成する際、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）を用いてアライメントマークである突出部１３−２の位置を検出することが可能となるため、半導体装置１０の製造コストを低減できる。
次いで、図２３に示す工程では、レジスト膜４８をマスクとして、図２２に示す金属層３９をエッチング（具体的には、例えば、異方性エッチング）することで、内部接続端子１２と接続された配線パターン１４を形成する（配線パターン形成工程）。図２１〜図２３では、配線パターン１４をサブトラクティブ法により形成する場合を例に挙げて図示している。
配線パターン１４は、外部接続端子１８が配設されるパッド部１７を有する。配線パターン１４の厚さは、金属層３９の厚さと略等しい。配線パターン１４の厚さは、例えば、１２μｍとすることができる。次いで、図２４に示す工程では、図２３に示すレジスト膜４８を除去する。
次いで、図２５に示す工程では、周知の手法により、樹脂部材本体１３−１の上面１３−１Ａにパッド部１７を除いた部分の配線パターン１４及び突出部１３−２を覆うソルダーレジスト１７を形成し、その後、パッド部１７に外部接続端子１８を形成する。ソルダーレジスト１７は、パッド部２７を露出する開口部２９を有する。外部接続端子１８としては、例えば、はんだバンプを用いることができる。
次いで、図２６に示す工程では、図２５に示す半導体基板３５の裏面３５Ｂ側から半導体基板３５を薄板化する。具体的には、半導体基板３５の裏面３５Ｂ側から半導体基板３５を研磨又は研削して、半導体基板３５を薄板化する。これにより、半導体基板３５の半導体装置形成領域Ｂに半導体装置１０に相当する構造体が形成される。半導体基板３５の薄板化には、例えば、バックサイドグラインダーを用いることができる。薄板化後の半導体基板３５の厚さは、例えば、１００μｍ〜３００μｍとすることができる。
次いで、図２７に示す工程では、図２６に示す構造体の切断位置Ｃに対応する部分を切断する。これにより、個片化されて、複数の半導体装置１０が製造される。
本実施の形態の半導体装置の製造方法によれば、内部接続端子１２及び導電性端子１６を加熱した状態で、金属層付き支持体３７を押圧して、内部接続端子１２と金属層３９とを圧着することにより、従来、別々に行われていた複数の内部接続端子１２の高さを揃える工程と、内部接続端子１２と配線パターン１４とを接続する工程とを同時に行うことが可能となるため、半導体装置１０の製造コストを低減することができる。
また、配線パターン１４の母材となる金属層３９をパターニングするためのマスクとなるレジスト膜４８を露光処理する際、アライメントマークとして突出部１３−２を用いることにより、従来よりもレジスト膜４８の形成位置の精度が向上するため、内部接続端子１２に対する配線パターン１４の形成位置の精度を向上させることができる。
さらに、配線パターン１４の母材となる金属層３９をパターニングするためのマスクとなるレジスト膜４８を形成する際、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）を用いてアライメントマークである突出部１３−２の位置を検出することが可能となるため、半導体装置１０の製造コストを低減することができる。
（第２の実施の形態）
図２９は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２９において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２９を参照するに、第２の実施の形態の半導体装置５０は、第１の実施の形態の半導体装置１０に設けられた配線パターン１４（サブトラクティブ法を用いて形成された配線パターン）の代わりに配線パターン５１を設けた以外は半導体装置５０と同様に構成される。
配線パターン５１は、金属層５４と、めっき膜５５とが積層された構成とされている。配線パターン５１は、外部接続端子１８が配設されるパッド部５２を有する。金属層５４は、内部接続端子１２の上端部の上面１２Ａ及び樹脂部材本体１３−１の上面１３−１Ａに設けられている。金属層５４の下面は、内部接続端子１２の上端部の上面１２Ａと接触している。金属層５４の下面には、内部接続端子１２を金属層５４に接続するための導電性端子１６が設けられている。金属層５４は、めっき膜５５を形成する際の給電層である。金属層５４としては、例えば、Ｃｕ層を用いることができる。金属層５４としてＣｕ層を用いた場合、金属層５４の厚さは、例えば、２μｍ〜３μｍとすることができる。
めっき膜５５は、金属層５４上に積層されている。めっき膜５５としては、例えば、Ｃｕめっき膜を用いることができる。めっき膜５５としてＣｕめっき膜を用いた場合、めっき膜５５の厚さは、例えば、１０μｍとすることができる。めっき膜５５は、例えば、電解めっき法により形成することができる。上記構成とされた配線パターン５１は、例えば、セミアディティブ法により形成することができる。
上記構成とされた第２の実施の形態の半導体装置５０は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
図３０〜図３７は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す図である。図３０〜図３７において、第２の実施の形態の半導体装置５０と同一構成部分には同一符号を付す。
図３０〜図３７を参照して、第２の実施の形態の半導体装置５０の製造方法について説明する。始めに、第１の実施の形態で説明した図１３に示す工程と同様な処理を行って、複数の半導体チップ形成領域を有した半導体基板３５に、半導体集積回路２２、電極パッド２３、及び保護膜２４を有した複数の半導体チップ１１を形成し、その後、電極パッド２３上に内部接続端子１２を形成する（内部接続端子形成工程）。
次いで、図３０に示す工程では、支持板３８の面３８Ａにめっき膜５５（図２９参照）を形成する際の給電層となる金属層５４が貼り付けられた金属層付き支持板５７を準備する（金属層付き支持板準備工程）。金属層５４は、支持板３８から剥がすことが可能な状態で、支持板３８に貼り付けられている。支持板３８は、金属層５４を支持可能なものであればよい。具体的には、支持板３８としては、例えば、金属板（例えば、Ｃｕ板）、金属箔（例えば、Ｃｕ箔）、樹脂板等を用いることができる。支持板３８としてＣｕ箔を用いた場合、支持板３８の厚さは、例えば、３５μｍとすることができる。金属層５４としては、例えば、Ｃｕ層を用いることができる。金属層５４としてはＣｕ層を用いた場合、金属層５４の厚さは、例えば、２μｍ〜３μｍとすることができる。
次いで、図３１に示す工程では、第１の実施の形態で説明した図１３に示す半導体チップ１１と対向する部分の金属層付き支持板５７に貫通部４１を形成する（貫通部形成工程）。貫通部４１は、例えば、平面視四角形とされた半導体チップ１１の外形位置Ａの４つの角部と対向する部分の金属層付き支持板３７にそれぞれ１つずつ形成する。貫通部４１は、例えば、ルータ加工、ドリル加工、プレス加工等の方法を用いて形成することができる。また、貫通部４１の形状は、円筒、四角柱、スリット（溝）形状等を用いることができる。貫通部４１を円筒形状にした場合、貫通部４１の直径Ｒ２は、例えば、１００μｍとすることができる。
次いで、図３２に示す工程では、第１の実施の形態で説明した図１３に示す構造体に設けられた内部接続端子１２と対向する部分の金属層５４に導電性端子１６を形成する（導電性端子形成工程）。導電性端子１６としては、例えば、導電性ペースト（具体的には、例えば、Ａｇペースト，Ｃｕペースト等）やバンプ（具体的には、例えば、Ａｕバンプ，Ｃｕバンプ等）等を用いることができる。
次いで、図３３に示す工程では、第１の実施の形態で説明した図１７〜図２１に示す工程（圧着工程、封止工程、突出部形成工程を含む）と同様な処理を行って、図３３に示す構造体を形成する。圧着工程後の内部接続端子１２の高さＨ１は、例えば、３０μｍ〜５０μｍとすることができる。また、保護膜２４と金属層３９との隙間は、例えば、３０μｍ〜５０μｍとすることができる。樹脂部材本体１３−１の厚さＭ１は、例えば、３０μｍ〜５０μｍとすることができる。突出部１３−２は、樹脂部材本体１３−１の４つの角部の近傍にそれぞれ１つずつ配置されている。突出部１３−２が円筒形状の場合、突出部１３−２の直径Ｒ１は、例えば、１００μｍとすることができる。突出部１３−２の高さＨ２は、例えば、５０μｍとすることができる。また、金属層３９の上面３９Ａを基準としたときの突出部１３−２の突出量Ｅは、例えば、４８μｍとすることができる。
次いで、図３４に示す工程では、突出部１３−２をアライメントマークとして用いて、配線パターン５１の形成領域（具体的には、配線パターン５１の構成要素の１つであるめっき膜５５の形成領域）に対応する部分に開口部６１Ａを有したレジスト膜６１を樹脂部材１３上及び金属層５４上に形成する（レジスト膜形成工程）。具体的には、レジスト膜６１がポジ型レジストの場合、レジスト膜６１は、レジストを塗布後、露光装置（図示せず）により露光処理を行う際、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）により、アライメントマークである突出部１３−２を用いて、配線パターン５１の形成領域に対応する部分のレジストに光を照射して露光処理を行い、その後、露光後のレジストを現像処理することで、開口部６１Ａを有したレジスト膜６１を形成する。レジスト膜６１は、配線パターン５１の形成領域に対応する部分の金属層５４上にのみめっき膜５５を形成するためのマスクである。
このように、配線パターン５１の母材となる金属層５４をパターニングするためのレジスト膜６１を露光処理する際のアライメントマークとして突出部１３−２を用いることにより、配線パターン５１の形成領域（具体的には、配線パターン５１の構成要素の１つであるめっき膜５５の形成領域）に対応する部分に形成されるレジスト膜６１の開口部６１Ａの形成位置の精度が向上するため、内部接続端子１２に対する配線パターン５１の形成位置の精度を向上させることができる。
また、配線パターン５１の母材となる金属層５４をパターニングするためのマスクとなるレジスト膜６１を形成する際、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）を用いてアライメントマークである突出部１３−２の位置を検出することが可能となるため、半導体装置５０の製造コストを低減できる。
次いで、図３５に示す工程では、金属層５４を給電層とする電解めっき法により、開口部６１Ａに露出された部分の金属層５４上にめっき膜５５を形成する（めっき膜形成工程）。めっき膜５５としては、例えば、Ｃｕめっき膜を用いることができる。めっき膜５５としてＣｕめっき膜を用いた場合、めっき膜５５の厚さは、例えば、１０μｍとすることができる。
次いで、図３６に示す工程では、図３５に示すレジスト膜６１を除去する（レジスト膜除去工程）。次いで、図３７に示す工程では、めっき膜５５が形成されていない部分の金属層５４を除去して、金属層５４及びめっき膜５５よりなる配線パターン５１を形成する（配線パターン形成工程）。
その後、第１の実施の形態で説明した図２５〜図２７に示す工程と同様な処理を行うことで、複数の半導体装置５０が製造される。
本実施の形態の半導体装置の製造方法によれば、配線パターン５１の母材となる金属層５４をパターニングするためのレジスト膜６１を露光処理する際のアライメントマークとして突出部１３−２を用いることにより、配線パターン５１の形成領域（具体的には、配線パターン５１の構成要素の１つであるめっき膜５５の形成領域）に対応する部分に形成されるレジスト膜６１の開口部６１Ａの形成位置の精度が向上するため、内部接続端子１２に対する配線パターン５１の形成位置の精度を向上させることができる。
また、配線パターン５１の母材となる金属層５４をパターニングするためのマスクとなるレジスト膜６１を形成する際、ＣＣＤカメラ（図示せず）を備えた安価な露光装置（図示せず）を用いてアライメントマークである突出部１３−２の位置を検出することが可能となるため、半導体装置５０の製造コストを低減できる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
本発明は、電極パッドを備えた半導体チップと、電極パッドに配設された内部接続端子と、内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法に適用できる。
従来の半導体装置の断面図である。 従来の半導体装置の製造工程を示す図（その１）である。 従来の半導体装置の製造工程を示す図（その２）である。 従来の半導体装置の製造工程を示す図（その３）である。 従来の半導体装置の製造工程を示す図（その４）である。 従来の半導体装置の製造工程を示す図（その５）である。 従来の半導体装置の製造工程を示す図（その６）である。 従来の半導体装置の製造工程を示す図（その７）である。 従来の半導体装置の製造工程を示す図（その８）である。 従来の半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 図１１に示す半導体装置に設けられた樹脂部材を説明するための平面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 金属層付き支持体に形成される貫通部を説明するための平面図である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第２の実施の形態に係る半導体装置の製造工程を示す図（その８）である。
符号の説明
１０，５０ 半導体装置
１１ 半導体チップ
１２ 内部接続端子
１３ 樹脂部材
１３−１ 樹脂部材本体
１３−１Ａ 上面
１３−２ 突出部
１４，５１ 配線パターン
１６ 導電性端子
１７ ソルダーレジスト
１８ 外部接続端子
２１，３５ 半導体基板
２１Ａ 表面
２２ 半導体集積回路
２３ 電極パッド
２４ 保護膜
２７，５２ パッド部
２９，６１Ａ 開口部
３５Ｂ 裏面
３７ 金属層付き支持板
３８ 支持板
３８Ａ 面
３９，５４ 金属層
３９Ａ 上面
４１ 貫通部
４３ 下部金型
４４ 上部金型
４６ 樹脂
４８，６１ レジスト膜
５５ めっき膜
Ａ 外形位置
Ｂ 半導体装置形成領域
Ｃ 切断位置
Ｅ 突出量
Ｈ１，Ｈ２ 高さ
Ｍ１ 厚さ
Ｒ１，Ｒ２ 直径

Claims (10)

  1. 電極パッドを備えた複数の半導体チップと、前記半導体チップが形成される半導体チップ形成領域を複数有する半導体基板と、前記電極パッドに配設された内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記複数の半導体チップの前記電極パッドに前記内部接続端子を形成する内部接続端子形成工程と、
    支持板に前記配線パターンの母材となる金属層が設けられた金属層付き支持板を準備する金属層付き支持板準備工程と、
    前記半導体チップと対向する部分の前記金属層付き支持板に貫通部を形成する貫通部形成工程と、
    前記内部接続端子と対向する部分の前記金属層に導電性端子を形成する導電性端子形成工程と、
    前記内部接続端子と前記導電性端子とが対向するように、前記複数の半導体チップと前記金属層付き支持板とを対向配置させると共に、前記金属層付き支持板を押圧して、前記内部接続端子と前記金属層とを圧着する圧着工程と、
    前記圧着工程後に、前記複数の半導体チップと前記金属層付き支持板との間、及び前記貫通部を樹脂で封止する封止工程と、
    前記封止工程後に、前記支持板を除去して、前記支持板の前記貫通部に対応する部分の前記樹脂に突出部を形成する突出部形成工程と、
    前記突出部をアライメントマークとして用いて、前記配線パターンの形成領域に対応する部分の前記金属層上を覆うレジスト膜を形成するレジスト膜形成工程と、
    前記レジスト膜をマスクとして、前記金属層をエッチングして、前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  2. 前記貫通部形成工程では、前記貫通部を少なくとも２つ以上形成することを特徴とする請求項１記載の半導体装置の製造方法。
  3. 前記貫通部形成工程では、前記貫通部を前記配線パターンが形成される配線パターン形成領域以外の領域に対応する部分の前記金属層付き支持板に形成することを特徴とする請求項１又は２記載の半導体装置の製造方法。
  4. 前記圧着工程では、前記金属層付き支持板に形成された前記貫通部をアライメントマークとして用いて、前記複数の半導体チップと前記金属層付き支持板を対向配置させることを特徴とする請求項１ないし３のうち、いずれか一項記載の半導体装置の製造方法。
  5. 前記封止工程では、前記樹脂をトランスファーモールド法により形成することを特徴とする請求項１ないし４のうち、いずれか一項記載の半導体装置の製造方法。
  6. 電極パッドを備えた複数の半導体チップと、前記半導体チップが形成される半導体チップ形成領域を複数有する半導体基板と、前記電極パッドに配設された内部接続端子と、前記内部接続端子と電気的に接続された配線パターンと、を備えた半導体装置の製造方法であって、
    前記複数の半導体チップの前記電極パッドに前記内部接続端子を形成する内部接続端子形成工程と、
    支持板に金属層が設けられた金属層付き支持板を準備する金属層付き支持板準備工程と、
    前記半導体チップと対向する部分の前記金属層付き支持板に貫通部を形成する貫通部形成工程と、
    前記内部接続端子と対向する部分の前記金属層に導電性端子を形成する導電性端子形成工程と、
    前記内部接続端子と前記導電性端子とが対向するように、前記複数の半導体チップと前記金属層付き支持板とを対向配置させると共に、前記金属層付き支持板を押圧して、前記内部接続端子と前記金属層とを圧着する圧着工程と、
    前記圧着工程後に、前記複数の半導体チップと前記金属層付き支持板との間、及び前記貫通部を樹脂で封止する封止工程と、
    前記封止工程後、前記支持板を除去して、前記支持板の前記貫通部に対応する部分の前記樹脂に突出部を形成する突出部形成工程と、
    前記突出部をアライメントマークとして用いて、前記金属層上に前記配線パターンの形成領域に対応する部分に開口部を有したレジスト膜を形成するレジスト膜形成工程と、
    前記金属層を給電層とする電解めっき法により、前記開口部に露出された部分の前記金属層にめっき膜を形成するめっき膜形成工程と、
    前記めっき膜形成工程後に、前記レジスト膜を除去するレジスト膜除去工程と、
    前記めっき膜が形成されていない部分の前記金属層を除去して、前記金属層及び前記めっき膜よりなる前記配線パターンを形成する配線パターン形成工程と、を含むことを特徴とする半導体装置の製造方法。
  7. 前記貫通部形成工程では、前記貫通部を少なくとも２つ以上形成することを特徴とする請求項６記載の半導体装置の製造方法。
  8. 前記貫通部形成工程では、前記貫通部を前記配線パターンが形成される配線パターン形成領域以外の領域に対応する部分の前記金属層付き支持板に形成することを特徴とする請求項６又は７記載の半導体装置の製造方法。
  9. 前記圧着工程では、前記金属層付き支持板に形成された前記貫通部をアライメントマークとして用いて、前記複数の半導体チップと前記金属層付き支持板を対向配置させることを特徴とする請求項６ないし８のうち、いずれか一項記載の半導体装置の製造方法。
  10. 前記封止工程では、前記樹脂をトランスファーモールド法により形成することを特徴とする請求項６ないし９のうち、いずれか一項記載の半導体装置の製造方法。
JP2007241375A 2007-09-18 2007-09-18 半導体装置とその製造方法 Expired - Fee Related JP5064158B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2007241375A JP5064158B2 (ja) 2007-09-18 2007-09-18 半導体装置とその製造方法
KR1020080089605A KR20090029646A (ko) 2007-09-18 2008-09-11 반도체 장치의 제조 방법
US12/212,171 US7615408B2 (en) 2007-09-18 2008-09-17 Method of manufacturing semiconductor device
TW097135581A TW200917365A (en) 2007-09-18 2008-09-17 Method of manufacturing semiconductor device
EP08164619.2A EP2040294B1 (en) 2007-09-18 2008-09-18 Method of manufacturing a semiconductor device
CNA2008101612052A CN101393877A (zh) 2007-09-18 2008-09-18 制造半导体器件的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007241375A JP5064158B2 (ja) 2007-09-18 2007-09-18 半導体装置とその製造方法

Publications (3)

Publication Number Publication Date
JP2009076497A true JP2009076497A (ja) 2009-04-09
JP2009076497A5 JP2009076497A5 (ja) 2010-09-02
JP5064158B2 JP5064158B2 (ja) 2012-10-31

Family

ID=40227776

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007241375A Expired - Fee Related JP5064158B2 (ja) 2007-09-18 2007-09-18 半導体装置とその製造方法

Country Status (6)

Country Link
US (1) US7615408B2 (ja)
EP (1) EP2040294B1 (ja)
JP (1) JP5064158B2 (ja)
KR (1) KR20090029646A (ja)
CN (1) CN101393877A (ja)
TW (1) TW200917365A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5126370B2 (ja) * 2008-12-16 2013-01-23 株式会社村田製作所 回路モジュール
JP5160498B2 (ja) * 2009-05-20 2013-03-13 ルネサスエレクトロニクス株式会社 半導体装置
JP2011258867A (ja) * 2010-06-11 2011-12-22 Casio Comput Co Ltd 半導体装置及びその製造方法
CN103205701A (zh) * 2012-01-16 2013-07-17 昆山允升吉光电科技有限公司 蒸镀掩模板及其制作方法
US9235674B2 (en) 2013-03-05 2016-01-12 Oracle International Corporation Mitigating electromigration effects using parallel pillars
WO2016179023A1 (en) * 2015-05-01 2016-11-10 Adarza Biosystems, Inc. Methods and devices for the high-volume production of silicon chips with uniform anti-reflective coatings
WO2018181552A1 (ja) * 2017-03-31 2018-10-04 国立研究開発法人産業技術総合研究所 ウェハ上のアライメントマークを用いる半導体パッケージの製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250876A (ja) * 2000-03-03 2001-09-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002118055A (ja) * 2000-10-11 2002-04-19 Sharp Corp アライメントマーク、半導体装置および半導体装置の製造方法
JP3614828B2 (ja) * 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2006013533A (ja) * 2005-07-28 2006-01-12 Oki Electric Ind Co Ltd 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69635397T2 (de) 1995-03-24 2006-05-24 Shinko Electric Industries Co., Ltd. Halbleitervorrichtung mit Chipabmessungen und Herstellungsverfahren
JP2843315B1 (ja) * 1997-07-11 1999-01-06 株式会社日立製作所 半導体装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
JPH10256306A (ja) 1997-03-12 1998-09-25 Hitachi Chem Co Ltd 回路板の製造法
US20030001286A1 (en) * 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP2004193497A (ja) * 2002-12-13 2004-07-08 Nec Electronics Corp チップサイズパッケージおよびその製造方法
TWI221330B (en) * 2003-08-28 2004-09-21 Phoenix Prec Technology Corp Method for fabricating thermally enhanced semiconductor device
US8067823B2 (en) 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
JP2008108849A (ja) 2006-10-24 2008-05-08 Shinko Electric Ind Co Ltd 半導体装置および半導体装置の製造方法
JP2008235555A (ja) 2007-03-20 2008-10-02 Shinko Electric Ind Co Ltd 電子装置の製造方法及び基板及び半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001250876A (ja) * 2000-03-03 2001-09-14 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002118055A (ja) * 2000-10-11 2002-04-19 Sharp Corp アライメントマーク、半導体装置および半導体装置の製造方法
JP3614828B2 (ja) * 2002-04-05 2005-01-26 沖電気工業株式会社 チップサイズパッケージの製造方法
JP2006013533A (ja) * 2005-07-28 2006-01-12 Oki Electric Ind Co Ltd 半導体装置

Also Published As

Publication number Publication date
CN101393877A (zh) 2009-03-25
TW200917365A (en) 2009-04-16
JP5064158B2 (ja) 2012-10-31
EP2040294A1 (en) 2009-03-25
US7615408B2 (en) 2009-11-10
EP2040294B1 (en) 2013-11-06
KR20090029646A (ko) 2009-03-23
US20090075422A1 (en) 2009-03-19

Similar Documents

Publication Publication Date Title
US8410614B2 (en) Semiconductor device having a semiconductor element buried in an insulating layer and method of manufacturing the same
JP5064157B2 (ja) 半導体装置の製造方法
JP4105202B2 (ja) 半導体装置の製造方法
JP5064158B2 (ja) 半導体装置とその製造方法
JP4312786B2 (ja) 半導体チップの製造方法
TW200832649A (en) Semiconductor device and method of manufacturing the same
JP2008211189A (ja) 半導体モジュールの製造方法、半導体モジュール、携帯機器
US20100213605A1 (en) Semiconductor device and method of manufacturing semiconductor device
JP4828515B2 (ja) 半導体装置の製造方法
JP4420965B1 (ja) 半導体装置内蔵基板の製造方法
JP2005353837A (ja) 半導体装置及びその製造方法
JP2009231815A (ja) 半導体素子、半導体モジュール、半導体モジュールの製造方法および携帯機器
US8053281B2 (en) Method of forming a wafer level package
US20220344300A1 (en) Electronic device and manufacturing method thereof
JP2004165190A (ja) 半導体装置及びその製造方法
TWI630665B (zh) 製作晶片封裝結構之方法
JP4062305B2 (ja) 半導体装置の製造方法
JP5048420B2 (ja) 半導体装置及びその製造方法
JP6678196B2 (ja) 半導体装置及び配線構造体の製造方法
JP2005044989A (ja) 半導体パッケージ及びその製造方法
US20110221066A1 (en) Method for manufacturing a semiconductor device and a semiconductor device
JP4214969B2 (ja) 半導体装置の製造方法
JP5436836B2 (ja) 半導体装置内蔵基板の製造方法
JP2021022591A (ja) 半導体装置の製造方法、および半導体装置
JP2004320061A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120808

R150 Certificate of patent or registration of utility model

Ref document number: 5064158

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150817

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees