JP2021022591A - 半導体装置の製造方法、および半導体装置 - Google Patents

Abstract

【課題】半導体装置の側面を封止する封止部材の厚さを削減し、半導体装置の小型化を実現する。【解決手段】半導体装置の製造方法は、内部回路と電気的に接続されているパッドを有する半導体素子が複数形成されたウェハのパッドを有する主面に、複数の半導体素子の間の切断領域に沿って溝を形成することと、ウェハの主面および溝を覆う保護膜を形成することと、パッドと電気的に接続され、保護膜の表面よりも突出している端子部を形成することと、保護膜および端子部が形成されたウェハを、保護膜を切断することなく主面とは反対側の裏面から切断領域に沿って切断することと、複数の半導体素子の主面とは反対側の裏面と、切断により形成された側面のうち保護膜で覆われていない部分とを保護部材で封止することと、保護部材および保護膜を複数の半導体素子の境界部に沿って切断することと、を備える。【選択図】図１

Description

本発明は、半導体装置の製造方法、および半導体装置に関する。

ボンディングワイヤによる内部配線を行わずに、ベアチップに外部接続用の端子を直接実装した半導体装置が知られている。例えば特許文献１には、扁平な直方体形状のベアチップの一面に外部接続用のバンプを設け、他の５面を保護樹脂により封止した構造の半導体装置が記載されている。

特開２０１８―２０６７９７号公報

特許文献１に記載された半導体装置は、所定の切り代を空けてサポートテープに貼り付けられた多数の半導体装置を一括して封止樹脂により封止し、その後、各半導体装置間の切り代において封止樹脂を切断し、半導体装置を個片化することにより製造される。封止樹脂は熱処理により行われるが、この熱処理によりサポートテープが変形し、サポートテープに貼り付けられている個々の半導体装置の位置が変位する恐れがある。
サポートテープが変形しても、各半導体装置の側面に十分な厚さの封止樹脂を残して封止樹脂を切断するためには、十分な切り代を確保する必要がある。しかし、切り代の増大は、今後ますます必要性が高まる半導体装置の小型化の妨げとなる。

本発明の第１の態様によると、半導体装置の製造方法は、内部回路と電気的に接続されているパッドを有する半導体素子が複数形成されたウェハの前記パッドを有する主面に、複数の前記半導体素子の間の切断領域に沿って溝を形成することと、前記ウェハの前記主面および前記溝を覆う保護膜を形成することと、前記パッドと電気的に接続され、前記保護膜の表面よりも突出している端子部を形成することと、前記保護膜および前記端子部が形成された前記ウェハを、前記保護膜を切断することなく、前記主面とは反対側の裏面から前記切断領域に沿って切断することと、前記保護膜に保持されている、切断された複数の前記半導体素子の、前記主面とは反対側の裏面と、前記切断により形成された側面のうち前記保護膜で覆われていない部分とを保護部材で封止することと、前記保護部材および前記保護膜を、前記切断領域に沿って切断することと、を備える。
本発明の第２の態様によると、半導体装置は、内部回路と電気的に接続されているパッドを主面に有する半導体素子と、前記半導体素子の、前記主面とは反対側の裏面と、前記主面および前記裏面と交差する側面の少なくとも一部とを覆う保護部材と、前記半導体素子の前記側面のうち前記保護部材に覆われていない部分と、前記主面とを覆う保護膜と、前記パッドと電気的に接続され、前記保護膜の表面よりも突出している端子部と、を備える。

本発明によれば、半導体装置の側面を封止する封止部材の厚さを削減し、半導体装置を小型化することができる。

第１実施形態の半導体装置を示す断面図。 図２（ａ）〜図２（ｄ）は、半導体装置の製造方法を説明するための断面図。 図３（ａ）〜図３（ｃ）は、図２に続く半導体装置の製造方法を説明するための断面図。 図４（ａ）〜図４（ｃ）は、図３に続く半導体装置の製造方法を説明するための断面図。 図４に続く半導体装置の製造方法を説明するための断面図。

（半導体装置の第１実施形態）
図１は、本発明の第１実施形態の半導体装置１が、プリント基板４０に実装された状態を表す断面図である。
半導体装置１は、半導体素子１０を含んでいる。半導体素子１０は、ダイオード等の単一回路、あるいは、集積回路、大規模集積回路等の電子回路を含んで構成される。パッド１１は、半導体装置１の内部の電子回路と電気的に接続されている。パッド１１は、例えばアルミニウム等の金属により構成される。

以下では、パッド１１が形成されている半導体素子１０の面を主面１０ａと呼び、半導体素子１０の主面１０ａとは反対側の面を裏面１０ｂと呼ぶ。半導体素子１０は、一例として、主面１０ａと裏面１０ｂとの間の距離が主面１０ａの各辺の長さより短い、扁平な直方体形状である。図１は断面図であるため、半導体素子１０の側面として、側面１０ｃおよび側面１０ｄのみが示されている。

本明細書においては、主面１０ａに垂直な方向を上下方向と呼ぶ。また、図１の上下方向とは逆になるが、図２における上下方向との整合性を重視して、半導体素子１０の裏面１０ｂから主面１０ａに向かう向きを「上向き」（上方向）と呼ぶ。すなわち、本明細書の「上向き」が、図１中では下向きに描かれていることに留意されたい。
図１、および以降の各図においては、半導体装置１の上下方向は、上下方向と直交する方向である水平方向に対して、拡大して描かれている。

半導体素子１０の主面１０ａの、パッド１１が形成されている部分以外には、ポリイミド等の樹脂を主成分とするパッシベーション膜１２が形成されている。そして、パッシベーション膜１２の上に、同じくポリイミド等の樹脂を主成分とする絶縁膜１３が形成されている。パッド１１の中心部は絶縁膜１３に覆われておらず、パッド１１には銅等の導体からなる配線層１４が接続されている。

パッシベーション膜１２、絶縁膜１３および配線層１４が形成された半導体素子１０の主面１０ａと、半導体素子１０の側面１０ｃ、１０ｄの上方向側（上側）の一部とは、保護膜１５で覆われている。保護膜１５の一部には開口部が設けられ、保護膜１５の開口部には、シード層１６と導電層１８とを含む端子部２５が形成されている。
端子部２５とパッド１１とは、配線層１４を介して電気的に接続されている。

後述するように、シード層１６は例えば無電解メッキまたはスパッタ法により形成された銅等の導電層であり、導電層１８は例えば電解メッキで形成された銅等の導電層である。シード層１６および導電層１８は、いずれも融点が５００℃以上の導体で形成されている。
端子部２５の導電層１８の上には、はんだ１９が形成されている。はんだ１９は、例えば錫、銀、鉛等の合金からなる、低融点（融点３００℃以下）の導体により構成されている。

保護部材３０は、半導体素子１０の表面のうち、側面１０ｃ、１０ｄ等のうちの保護膜１５で覆われていない部分と裏面１０ｂとを覆う、封止部材である。保護部材３０は、例えばエポキシ樹脂等の熱硬化樹脂により形成されている。従って、半導体素子１０の表面は全て、直接的に保護部材３０もしくは保護膜１５により、または、パッド１１、パッシベーション膜１２、絶縁膜１３を介して保護膜１５により覆われている。

後述する製造方法の説明で図２（ｄ）を参照して説明するとおり、保護膜１５の表面のうち端子部２５が突出している上端面１５ａの周縁部は、溝２１に保護膜１５が入り込むことにより、保護膜１５に凹みが生じる。すなわち、上端面１５ａの周縁部に沿って、面取り部２４が形成されている。
半導体装置１は、端子部２５がプリント基板４０の上の配線部にはんだ付けされることによりプリント基板４０に実装されて、プリント基板４０と保護膜１５の間にはアンダーフィル４１が充填される。従って、プリント基板４０に実装された状態において、保護膜１５の上端面１５ａは、プリント基板４０の表面に対向し、アンダーフィル４１を介して配置される。
なお、プリント基板４０およびアンダーフィル４１は、半導体装置１を構成するものではない。

仮に面取り部２４がない場合、プリント基板４０に実装された状態で振動や熱変動を受けると、プリント基板４０と半導体装置１の間に働く応力や熱による収縮作用が、アンダーフィル４１と保護膜１５の周縁部とが接する面に集中する。その結果、半導体装置１のプリント基板４０からの剥離を誘発する恐れがある。
面取り部２４を設けることにより、保護膜１５の周縁への応力の集中を緩和することができ、半導体装置１のプリント基板４０からの剥離を防止することができる。

また、第１実施形態の半導体装置１は、導電層１８を含む端子部２５が、保護膜１５の表面よりも突出して形成されているため、端子部２５をプリント基板の配線部に確実に、かつ高い接合力で、はんだ付けすることができる。

（半導体装置１の製造方法）
以下、図２から図４までを参照して、半導体装置１の製造方法を説明する。半導体装置１は、既知の方法で半導体素子１０が形成され、かつ、個々の半導体素子１０に切断される前の半導体基板（ウェハ）２０に対して、以下に示す各工程を順次実施することにより製造される。
なお、図２から図４では、ウェハ２０に形成される多数の半導体装置１のうち、２つの半導体装置１に対応する領域の近傍のみの断面図を示している。実際には、ウェハ２０には、図２から図４に図示する半導体装置１を形成するための半導体装置形成領域が多数形成される。

図２（ａ）に示すように、ウェハ２０には、それぞれ半導体装置１に組み込まれる複数の半導体素子１０が、以降の工程で切断される切断領域９により隔てられて配置されている。なお、図２（ａ）は断面図のため、紙面内の左右方向にのみ複数の半導体素子１０が配置され、その間に切断領域９が形成されているが、実際には、紙面に垂直な方向にも複数の半導体素子１０が配置され、その間にも切断領域９が形成されている。
図２（ａ）から図２（ｄ）においては、半導体素子１０主面１０ａと一致するウェハ２０の主面２０ａが、ウェハ２０の裏面２０ｂよりも図中で上になるように、ずなわち、図１とは、上下を反転して示している。

図２（ａ）に示すように、ウェハ２０の主面２０ａには、電極であるパッド１１が例えば蒸着等の方法により形成されている。前述の半導体素子１０の主面１０ａと同様に、ウェハ２０についても、パッド１１が形成されている面を主面２０ａと呼ぶ。ウェハ２０の主面２０ａのうち、パッド１１が形成されていない部分には、パッシベーション膜１２が形成されている。換言すれば、パッシベーション膜１２のうち、パッド１１の上部の領域には開口部が形成されており、パッド１１はパッシベーション膜１２の開口部から露出している。パッド１１の個数は、図２（ａ）に示した２個に限られず、任意の個数で良い。

（工程１）
工程１では、ウェハ２０に絶縁膜１３をコーティングする。絶縁膜１３は、一例としてポリイミドである。図２（ａ）に図示したウェハ２０の上にポリイミド樹脂を塗布し、所定のパターンが形成されているフォトマスクを使用して露光、現像、硬化することにより、フォトマスクと同形状の所定のパターンの絶縁膜１３が形成される。絶縁膜１３の厚さは、例えば５マイクロメートル程度である。パッド１１の少なくとも中央部の上には、絶縁膜１３を形成しない。

（工程２）
工程２では、ウェハ２０の上に、所望の形状の配線層１４を形成する。これにより、ウェハ２０は図２（ｂ）に示す状態になる。配線層１４の形成は、公知の各種の方法を用いて行うことができる。例えば、配線層１４の材料となる導体を、絶縁膜１３を含むウェハ２０の上に成膜し、リソグラフィーにより部分的にエッチングすることにより形成することができる。あるいは、絶縁膜１３を含むウェハ２０の上にソルダーレジストを形成およびパターニング（一部除去）し、ソルダーレジストが除去された部分に、導体をメッキすることにより形成することもできる。
工程２が終了した時点でのウェハ２０の状態を、図２（ｂ）に示す。

（工程３）
図２（ｃ）に示すように、工程３では、ウェハ２０の主面２０ａに、複数の半導体素子１０を隔てる前述の切断領域９に沿って、切断領域９内に溝２１を形成する。溝２１は、ダイシングソーによる切削により形成する。溝２１の深さは、ウェハ２０の厚さの１／４〜３／４程度であり、溝２１の幅はダイシングソーの幅と同程度の幅であり、例えば、３０〜１００μｍ程度である。この切削は、例えば、ダイシングソーの刃先の位置を、ウェハ２０の主面２０ａから所定の深さだけ下方に設定して行う。なお、溝２１は、リソグラフィーによるエッチングにより形成しても良い。

（工程４）
工程４では、溝２１を含むウェハ２０の主面２０ａに、保護膜１５を形成する。保護膜１５は、一例として弾性率が大きく、線膨張係数が小さく、かつ熱耐性の高いポリイミドを主成分とする材料により形成する。図２（ｃ）に示した溝２１の形成されたウェハ２０の主面２０ａ上にポリイミド樹脂を塗布し、所定のパターンが形成されているフォトマスクを使用して露光、現像、硬化する。ポリイミドは硬化温度が３００℃〜３５０℃のものが一般的に用いられるが、硬化時に発生する内部応力により、後述する工程１０におけるバックグラインドの後にウェハに反りが発生することがある。硬化温度が２００℃〜２５０℃の、より低温で硬化可能なポリイミドを用いる事で、硬化時の内部応力を緩和し、バックグラインドによりウェハが薄化した後でも反りの発生を低減することも可能である。

図２（ｄ）は、保護膜１５が形成された状態のウェハ２０を示す図である。ウェハ２０の主面２０ａは、概ね全面が保護膜１５に覆われている。ただし、保護膜１５のうち、配線層１４の一部に対応する部分は、上述のフォトマスク上のパターンに対応して、開口１５ｏとなっている。
また、保護膜１５の表面のうち、溝２１に対応する部分は、溝２１が主面２０ａに対して凹んでいる影響により、他の部分よりも凹み、凹部２２を形成している。

（工程５）
工程５では、電解めっきのためのシード層１６を形成する。図２（ｄ）に示した保護膜１５が形成されたウェハ２０上に、無電解メッキまたはスパッタ法等によりシード層１６を形成する。シード層１６は、ＵＢＭ（Ｕｎｄｅｒ Ｂｕｍｐ Ｍｅｔａｌｌｕｒｇｙ）として機能する薄膜である。シード層１６は、例えば密着層としてチタン（Ｔｉ）を形成し、その上に銅（Ｃｕ）を形成する。

（工程６）
工程６では、めっきレジスト１７を形成する。図３（ａ）に示すように、シード層１６の上に、めっきレジスト１７を塗布する。そして、その後の工程で端子部２５の導電層１８を形成すべき位置にめっきレジスト１７の開口を形成するように、所定のパターンが形成されたフォトマスクを使用して露光、現像する。
（工程７）
工程７では、端子部２５の導電層１８を形成する。図３（ａ）に示したように、めっきレジスト１７の開口に対して、電解めっきにより導電層１８を形成する。導電層１８は、例えば銅等により構成される。

（工程８）
工程８では、端子部２５の導電層１８の上に、電解めっきにより、はんだ１９を形成する。はんだ１９は、例えば錫および銀を含む金属により形成される。
図３（ａ）は、工程８が終了した状態のウェハ２０を示す。
なお、半導体装置１の実装厚みを低減するため、絶縁膜１３の表面からみた端子部２５とはんだ１９の厚みは、１５マイクロメートル以下であることが望ましい。例えば導電層１８の厚さを８マイクロメートル程度にし、はんだ１９の厚さを３マイクロメートル程度にすれば、そのような厚みを実現することができる。

（工程９）
工程９では、めっきレジスト１７を除去し、さらに、露出しているシード層１６を除去する。めっきレジスト１７は、例えば有機溶剤による洗浄により除去する。シード層１６は、酸性溶液によるエッチングにより除去する。
図３（ｂ）は、工程９が終了した状態のウェハ２０を示す。端子部２５の導電層１８は、保護膜１５の表面よりも上方に突出して形成されている。

（工程１０）
工程１０では、バックグラインドおよびサポートテープへの貼り付けを行う。バックグラインドにより、ウェハ２０を主面２０ａと対向する裏面側から研磨し、所定の厚さまで薄くする。
その後、ウェハ２０の主面２０ａ側（端子部２５が形成された側）に、サポートテープ２６を貼り付ける。端子部２５は、サポートテープ２６に埋没している。サポートテープ２６の表面には、保護膜１５の表面が接触している。
図３（ｃ）は、工程１０が終了した状態のウェハ２０を示す。ただし、図３（ｃ）では、図３（ｂ）までとは上下を反転して示している。

（工程１１）
工程１１では、ウェハ２０のダイシングを行う。すなわち、ウェハ２０を、切断領域９に沿って、複数の半導体素子１０に切断する。ただし、保護膜１５については完全には切断せず、従って、ウェハ２０のダイシング後も、複数の半導体素子１０は、保護膜１５により一体的に保持された状態を保つ。ただし、隣り合う半導体素子１０との保持力を失わない程度であれば、保護膜１５に切れ込みが入っても問題はない。

図４（ａ）は、工程１１が終了した状態のウェハ２０を示す。
ウェハ２０の切断は、例えばウェハ２０を、主面２０ａの反対側の裏面２０ｂからダイシングソーにより切削することにより行う。切削に際しては、ダイシングソーの刃先を、ウェハ２０を切断し、保護膜１５を切断しない位置に設定する。ウェハ２０の切断により、複数の半導体素子１０のそれぞれに側面１０ｃ、１０ｄが形成される。
工程１１においてダイシングソーにより切断される切断領域９内の切断部分２３の幅は、前述の工程３において形成する溝２１の幅と等しい。あるいは、切断部分２３の幅は、溝２１の幅よりも広くても良く、狭くても良い。

（工程１２）
工程１２では、樹脂封止を行う。例えば真空ラミネートにより、サポートテープ２６が貼り付けられている半導体素子１０の主面１０ａ（端子部２５が形成されている面）を除く５つの面（裏面１０ｂと４つの側面１０ｃ、１０ｄ等）を、保護部材３０により封止する。真空ラミネートは、例えば、フィルム状の熱硬化性樹脂からなる保護部材３０で保護膜１５に保持された複数の半導体素子１０を一括して覆い、１[ｈＰａ]以下の真空下で、０．２〜１[ＭＰａ]程度の圧力を加えながら、１００℃〜１５０℃で加熱することにより行う。

これにより、図４（ｂ）に示すように、複数の半導体素子１０の間に保護部材３０が充填されると共に、保護部材３０の上面３０ａが平坦になる。また、保護部材３０は、複数の半導体素子１０の間の主面１０ａの近傍に既に充填されている保護膜１５と密着する。従って、保護膜１５に保持されている、切断された複数の半導体素子１０の裏面１０ｂと、切断により形成された側面（１０ｃ、１０ｄ等）のうち保護膜１５で覆われていない部分とは、保護部材３０により封止される。
この結果、半導体素子１０の表面は全て、直接的に保護部材３０もしくは保護膜１５により、または、パッド１１、パッシベーション膜１２、絶縁膜１３を介して保護膜１５により覆われる。

上述のとおり、複数の半導体素子１０を一体的に保持している保護膜１５は、弾性率が大きく、線膨張係数が小さく、かつ熱耐性の高いポリイミドを主成分とする材料により形成されている。従って、保護膜１５に対する保護部材３０の樹脂封止による熱による膨張または収縮はないに等しく、この結果、樹脂封止に伴う複数の半導体素子１０の相互間の位置ずれを無くすことが出来る。

なお、半導体装置１の厚みをより薄くするためには、半導体素子１０の裏面１０ｂに接する保護部材３０の厚さは、３０マイクロメートル以下とすることが望ましい。また、半導体素子１０の側面間を保護部材３０で確実に封止するために、保護部材３０には充填剤（フィラー）が含まれていることが望ましい。樹脂中にミクロサイズ、ナノサイズのフィラーを分散することで、強度や耐熱性、難燃性、絶縁性を高め、薄型化および平坦化が容易となる。

ここで、更に保護部材３０の上面３０ａを平坦化するためのプレスを加えてもよい。保護部材３０の厚みが一定以上である場合、保護部材３０の上面３０ａに凹凸が生じる可能性があるが、このプレスを加えることにより、保護部材３０の上面３０ａを均一にすることができる。

（工程１３）
工程１３では、工程１２が終了した図４（ｂ）に示した状態から、サポートテープ２６を剥離し、保護部材３０の上面３０ａに新たにサポートテープ３１を貼り付ける。
図４（ｃ）は、工程１３が終了した状態を占めす図である。図４（ｃ）では、図４（ａ）および図４（ｂ）とは上下を反転して示している。

（工程１４）
工程１４では、保護膜１５および保護部材３０を、複数の半導体素子１０の境界部に沿って切断する。複数の半導体素子１０の境界部とは、工程１１で個々に切断された複数の半導体素子１０のそれぞれの間の部分であり、工程１０までにおける切断領域９の部分に相当する。 図５は、工程１４の終了後の半導体素子１０の状態を示す。図５では、保護膜１５および保護部材３０が保護膜１５側からダイシングソーにより切断部ＳＬで切断された後も、複数の半導体素子１０は保護膜１５に接着されたサポートテープ３１により支持されている。ただし、ダイシングソーにより保護膜１５および保護部材３０を切断する際に、サポートテープ３１も切断しても良い。

切断部ＳＬの幅は、工程３において形成した溝２１の幅、および工程１１において形成した切断部分２３の幅よりも狭い。従って、複数の半導体素子１０の側面１０ｃ、１０ｄは、工程１４における切断後も、保護膜１５および保護部材３０のいずれかにより覆われている。

その後、半導体素子１０の保護部材３０からサポートテープ３１を剥離することで、図１に示した半導体装置１が完成する。なお、図５と図１では、上下が逆転されて示されている。
図５に示した通り、保護膜１５の凹部２２は、工程１４において保護膜１５が切断されたのち、半導体装置１の保護膜１５の面取り部２４となる。

ところで、仮に上述の工程１２において個々の半導体素子１０の相互間の位置が大きく変動する場合には、半導体素子１０自体を切断しないように、ウェハ２０上の切断領域９の幅を大きくするか、または切断部ＳＬの幅を小さくするかの対策が必要となる。しかし、どちらの対策を採用する場合でも、図５の紙面内の左右方向および紙面の奥行方向の半導体装置１の大きさ、すなわち半導体素子１０と保護部材３０および保護膜１５の大きさは、増大するうえに、側面ごとに厚さにばらつきが生じる。さらに、ウェハ２０上の切断領域９の幅を大きくすると、ウェハ２０の全体の面積に占める切断領域９の割合が上がり、ウェハ２０上に形成できる半導体素子１０の数が減少し、すなわち半導体素子１０の収率が低下してしまう。

本例においては、上述のように、保護膜１５は、弾性率が大きく、線膨張係数が小さく、かつ熱耐性の高いポリイミドを主成分とする材料により形成されている。このため、保護部材３０による封止において保護膜１５に熱および圧力が加わっても、保護膜１５の変形はない。これにより、個々の半導体素子１０の相互間の位置の変動を防止できるため、保護部材３０および保護膜１５を切断領域９に沿って切断する際に、位置合わせに必要なマージンを小さくすることができる。この結果、半導体装置１の側面を封止する保護部材３０の厚さを削減し、小型化された半導体装置１を製造することができる。

（変形例）
上述の半導体装置１およびその製造方法においては、保護膜１５を、ポリイミドを主成分とする材料で形成するものとしたが、保護膜１５の材料はこれに限られるものではない。例えば、ポリベンゾオキサゾールを主成分とする材料を用いても良く、弾性率が２[ＧＰａ]以上、線膨張係数が５０×１０^−６[１／Ｋ]以下、かつ、熱分解温度５００℃以上の他の絶縁材料を使用しても良い。

また、上述の製造方法においては、はんだ１９は、めっきレジスト１７を除去する前に、めっきにより導電層１８上に形成されるものとしたが、めっきレジスト１７の除去後、あるいはさらに、シード層１６の除去後に、はんだ１９を印刷等により導電層１８上に形成しても良い。
あるいは、必ずしも、端子部２５の導電層１８の端部に、はんだ１９が形成されていなくてもよい。

（実施形態の作用効果）
上述した実施形態によれば、次の作用効果が得られる。
（１）実施形態および変形例の半導体装置の製造方法は、内部回路と電気的に接続されているパッド１１を有する半導体素子１０が複数形成されたウェハ２０のパッド１１を有する主面２０ａに、複数の半導体素子１０の間の切断領域９に沿って溝２１を形成することと、ウェハ２０の主面２０ａおよび溝２１を覆う保護膜１５を形成することと、パッド１１と電気的に接続され、保護膜１５の表面よりも突出している端子部２５を形成することと、と含んでいる。さらに、保護膜１５および端子部２５が形成されたウェハ２０を、保護膜１５を切断することなく、主面２０ａとは反対側の裏面２０ｂから切断領域９に沿って切断することと、保護膜１５に保持されている切断された複数の半導体素子１０の、主面１０ａとは反対側の裏面１０ｂと、切断により形成された側面１０ｃ、１０ｄのうち前記保護膜で覆われていない部分とを保護部材で封止することと、保護部材３０および保護膜１５を、複数の半導体素子１０の境界部に沿って切断することと、を含んでいる。
この構成においては、個々の半導体素子１０は、ウェハ２０から切断された後も保護膜１５により保持されている。そのため、保護部材３０による封止においても、個々の半導体素子１０の相互間の位置の変動を防止することができるため、保護部材３０および保護膜１５を複数の半導体素子１０の境界部に沿って切断する際の、位置合わせマージンを小さくすることができる。この結果、半導体装置１の側面を封止する保護部材３０の厚さを削減し、小型化された半導体装置１を製造することができる。
また、端子部２５を、保護膜１５の表面よりも突出して形成するため、端子部２５をプリント基板の配線層等により強固にはんだ付けすることのできる、すなわち信頼性の高い半導体装置１を製造することができる。

（２）さらに、保護膜１５の形成前に、パッド１１に電気的に接続する配線層１４の形成を行ない、端子部２５を配線層１４を介してパッド１１に電気的に接続させることで、端子部２５を、パッド１１の直上以外の位置に配置して半導体装置１を製造することができる。

（３）さらに、端子部２５を、融点が５００℃以上の導体で形成することにより、端子部２５の融点をはんだの融点よりも高温に設定すると、製造された半導体装置１をプリント基板等にはんだ付けした際にも、端子部２５は溶融して変形することがない。すなわち、端子部２５は保護膜１５の表面よりも突出した形状を維持する。これにより、プリント基板の配線層等に、より一層強固にはんだ付けできる半導体装置１を製造することができる。

（４）さらに、端子部２５のうち保護膜１５の表面よりも突出している部分にはんだ１９を形成することで、半導体装置１をプリント基板等に実装する際に別途はんだを供給する必要がなくなり、実装コストの低減された半導体装置１を製造することができる。
（５）さらに、保護部材３０による封止よりも前に、端子部２５に、めっきによりはんだ１９を形成することで、はんだ１９の形成における位置合わせ等の工程が不要になり、はんだ１９の形成に要するコストを低減することができる。

（６）さらに、保護膜１５として、弾性率が２[ＧＰａ]以上、線膨張係数が５０×１０^−６[１／Ｋ]以下、かつ、熱分解温度５００℃以上の絶縁材料を使用することで、保護部材３０による封止における個々の半導体素子１０の相互間の位置の変動を、一層防止することができる。

（７）さらに、溝２１の上部において、保護膜１５の表面に凹部２２を形成させることで、半導体装置１の保護膜１５の端部に面取り部２４を形成することができる。面取り部２４の形成により、プリント基板４０への実装後にプリント基板４０と保護膜１５の間に充填されるアンダーフィル４１に対して、保護膜１５の周縁部にかかる振動や収縮による応力が集中するのを防ぐこと出来る。

（８）実施形態および変形例の半導体装置は、内部回路と電気的に接続されているパッド１１を主面１０ａに有する半導体素子１０と、半導体素子１０の、主面１０ａとは反対側の裏面１０ｂと、主面１０ａおよび裏面１０ｂと交差する側面１０ｃ、１０ｄの少なくとも一部とを覆う保護部材３０と、半導体素子１０の側面１０ｃ、１０ｄのうち保護部材３０に覆われていない部分と、主面１０ａとを覆う保護膜１５と、パッド１１と電気的に接続され、保護膜１５の表面よりも突出している端子部２５と、を備えている。
この構成により、端子部２５は、保護膜１５の表面よりも突出しているため、端子部２５をプリント基板の配線層等により強固にはんだ付けすることのできる、すなわち信頼性の高い半導体装置１を製造することができる。

（９）さらに、半導体素子１０と保護膜１５との間に、パッド１１と電気的に接続している配線層１４を有し、端子部２５は、配線層１４を介してパッド１１と電気的に接続している構成とすることで、端子部２５を、パッド１１の直上以外の位置に配置した半導体装置１を実現できる。

（１０）さらに、端子部２５が融点が５００℃以上の導体で形成されている構成とすることで、端子部２５の融点をはんだの融点よりも高温に設定することができる。この構成により、半導体装置１をプリント基板等にはんだ付けした際にも、端子部２５は溶融して変形することがなく、保護膜１５の表面よりも突出した形状を維持する。これにより、プリント基板の配線層等に、より一層強固にはんだ付けできる半導体装置１が実現できる。

（１１）さらに、端子部２５のうち保護膜１５の表面よりも突出している部分にはんだが形成されている構成とすることにより、プリント基板等に実装する際に別途はんだを供給する必要がなく、実装コストの低減された半導体装置１を実現できる。

上記では、種々の実施の形態および変形例を説明したが、本発明はこれらの内容に限定されるものではない。本発明の技術的思想の範囲内で考えられるその他の態様も本発明の範囲内に含まれる。

１…半導体装置、１０…半導体素子、１１…パッド、１２…パッシベーション膜、１３…絶縁膜、１４…配線層、１５…保護膜、１６…シード層、１８…導電層、１９…はんだ、２０…半導体ウェハ、２１…溝、２５…端子部、２６…サポートテープ、３０…保護部材（封止樹脂）

Claims (15)

1. 内部回路と電気的に接続されているパッドを有する半導体素子が複数形成されたウェハの前記パッドを有する主面に、複数の前記半導体素子の間の切断領域に沿って溝を形成することと、
   前記ウェハの前記主面および前記溝を覆う保護膜を形成することと、
   前記パッドと電気的に接続され、前記保護膜の表面よりも突出している端子部を形成することと、
   前記保護膜および前記端子部が形成された前記ウェハを、前記保護膜を完全には切断することなく、前記主面とは反対側の裏面から前記切断領域に沿って切断することと、
   前記保護膜に保持されている、切断された複数の前記半導体素子の、前記主面とは反対側の裏面と、前記切断により形成された側面のうち前記保護膜で覆われていない部分とを保護部材で封止することと、
   前記保護部材および前記保護膜を、複数の前記半導体素子の境界部に沿って切断することと、
   を備える、半導体装置の製造方法。
2. 請求項１に記載の半導体装置の製造方法において、
   前記保護膜の形成前に、前記パッドに電気的に接続する配線層の形成を行うこと、をさらに備え、
   前記端子部を、前記配線層を介して前記パッドに電気的に接続させる、半導体装置の製造方法。
3. 請求項１または請求項２に記載の半導体装置の製造方法において、
   前記端子部を、融点が５００℃以上の導体で形成する、半導体装置の製造方法。
4. 請求項１から請求項３までのいずれか一項に記載の半導体装置の製造方法において、
   前記端子部のうち前記保護膜の表面よりも突出している部分にはんだを形成すること、をさらに備える、半導体装置の製造方法。
5. 請求項４に記載の半導体装置の製造方法において、
   前記保護部材による封止よりも前に、前記端子部に、めっきにより前記はんだを形成する、半導体装置の製造方法。
6. 請求項１から請求項５までいずれか一項に記載の半導体装置の製造方法において、
   前記保護膜として、弾性率が２[ＧＰａ]以上、線膨張係数が５０×１０^−６[１／Ｋ]以下、かつ、熱分解温度５００℃以上の絶縁材料を使用する、半導体装置の製造方法。
7. 請求項６に記載の半導体装置の製造方法において、
   前記保護膜として、ポリイミドまたはポリベンゾオキサゾールを主成分とする材料を使用する、半導体装置の製造方法。
8. 請求項１から請求項７までのいずれか一項に記載の半導体装置の製造方法において、
   前記溝の上部において、前記保護膜の表面に凹部を形成させる、半導体装置の製造方法。
9. 内部回路と電気的に接続されているパッドを主面に有する半導体素子と、
   前記半導体素子の、前記主面とは反対側の裏面と、前記主面および前記裏面と交差する側面の少なくとも一部とを覆う保護部材と、
   前記半導体素子の前記側面のうち前記保護部材に覆われていない部分と、前記主面とを覆う保護膜と、
   前記パッドと電気的に接続され、前記保護膜の表面よりも突出している端子部と、
   を備える、半導体装置。
10. 請求項９に記載の半導体装置において、
    前記半導体素子と前記保護膜との間に、前記パッドと電気的に接続している配線層を有し、
    前記端子部は、前記配線層を介して前記パッドと電気的に接続している、半導体装置。
11. 請求項９または請求項１０に記載の半導体装置において、
    前記端子部が、融点が５００℃以上の導体で形成されている、半導体装置。
12. 請求項９から請求項１１までのいずれか一項に記載の半導体装置において、
    前記端子部のうち前記保護膜の表面よりも突出している部分にはんだが形成されている、半導体装置。
13. 請求項９から請求項１２までのいずれか一項に記載の半導体装置において、
    前記保護膜の表面のうち前記端子部が突出している面の周縁部が面取りされている、半導体装置。
14. 請求項９から請求項１３までいずれか一項に記載の半導体装置において、
    前記保護膜は、弾性率が２[ＧＰａ]以上、線膨張係数が５０×１０^−６[１／Ｋ]以下、かつ、熱分解温度５００℃以上である、半導体装置。
15. 請求項１４に記載の半導体装置において、
    前記保護膜は、ポリイミドまたはポリベンゾオキサゾールを主成分とする材料で形成されている、半導体装置。
    

Images