KR20210052244A - 반도체 장치 및 반도체 장치의 제조 방법 - Google Patents

반도체 장치 및 반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20210052244A
KR20210052244A KR1020200132431A KR20200132431A KR20210052244A KR 20210052244 A KR20210052244 A KR 20210052244A KR 1020200132431 A KR1020200132431 A KR 1020200132431A KR 20200132431 A KR20200132431 A KR 20200132431A KR 20210052244 A KR20210052244 A KR 20210052244A
Authority
KR
South Korea
Prior art keywords
lead frame
wiring board
semiconductor device
electronic component
lead
Prior art date
Application number
KR1020200132431A
Other languages
English (en)
Inventor
후토시 츠카다
유키노리 하토리
요시유키 사와무라
Original Assignee
신꼬오덴기 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 신꼬오덴기 고교 가부시키가이샤 filed Critical 신꼬오덴기 고교 가부시키가이샤
Publication of KR20210052244A publication Critical patent/KR20210052244A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736—Metallic materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/117—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

본 발명은, 방열 효율을 향상하는 것을 과제로 한다.
이러한 과제를 해결하기 위한 수단으로서, 반도체 장치는, 금속으로 이루어지는 리드 프레임과, 상기 리드 프레임에 대향하는 배선 기판과, 상기 리드 프레임 및 상기 배선 기판 사이에 배치되는 전자 부품과, 상기 리드 프레임 및 상기 배선 기판을 접속하는 접속 부재와, 상기 리드 프레임 및 상기 배선 기판 사이에 충전되고, 상기 전자 부품 및 상기 접속 부재를 피복하는 봉지(封止) 수지를 갖고, 상기 리드 프레임은, 상기 배선 기판에 대향하고, 상기 봉지 수지에 의해서 피복되는 제1 면과, 상기 제1 면의 이면측에 위치하고, 상기 봉지 수지로부터 노출되는 제2 면과, 상기 제1 면 또는 상기 제2 면에 인접하고, 적어도 일부가 상기 봉지 수지로부터 노출되는 측면을 갖는다.

Description

반도체 장치 및 반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE AND METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은, 반도체 장치 및 반도체 장치의 제조 방법에 관한 것이다.
최근, 고밀도의 부품 실장을 실현하기 위하여, 예를 들면 IC(Integrated Circuit)칩 등의 전자 부품을 기판의 내부에 내장하는 반도체 장치가 주목받고 있다. 이와 같은 반도체 장치는, 예를 들면 2매의 유기 기판을 갖고, 한쪽의 유기 기판에 IC칩 등의 전자 부품이 실장되고, 이들 전자 부품이 다른 쪽의 유기 기판과의 사이에 끼워져서 구성된다. 2매의 유기 기판 사이의 공간에는, 예를 들면 봉지(封止) 수지가 충전된다.
이와 같이, 2매의 유기 기판 사이에 전자 부품을 내장함에 의해, 유기 기판의 외측의 면에도 전자 부품을 실장하는 삼차원적인 부품 실장이 가능하게 되고, 반도체 장치의 고밀도화 및 소형화를 실현할 수 있다.
국제공개 제2007/069606호
그러나, 전자 부품을 내장하는 반도체 장치에 있어서는, 전자 부품이 발하는 열을 충분히 방열하는 것이 곤란하다는 문제가 있다. 즉, 내장되는 전자 부품의 주위는, 열전도성이 낮은 봉지 수지에 의해서 피복되어 있기 때문에, 전자 부품이 발하는 열은, 열전도성이 높은 금속의 단자로부터 유기 기판을 통해서 방열된다. 그러나, 전자 부품의 표면적에 있어서 단자가 차지하는 면적은 작고, 방열의 효율은 그다지 높지 않다. 이 때문에, 특히 전자 부품의 발열량이 비교적 큰 것인 경우는, 이들 전자 부품의 단자로부터 충분한 방열을 하는 것이 곤란하다.
개시의 기술은, 이러한 점을 감안해서 이루어진 것이며, 방열 효율을 향상할 수 있는 반도체 장치 및 반도체 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본원이 개시하는 반도체 장치는, 하나의 태양에 있어서, 금속으로 이루어지는 리드 프레임과, 상기 리드 프레임에 대향하는 배선 기판과, 상기 리드 프레임 및 상기 배선 기판 사이에 배치되는 전자 부품과, 상기 리드 프레임 및 상기 배선 기판을 접속하는 접속 부재와, 상기 리드 프레임 및 상기 배선 기판 사이에 충전되고, 상기 전자 부품 및 상기 접속 부재를 피복하는 봉지 수지를 갖고, 상기 리드 프레임은, 상기 배선 기판에 대향하고, 상기 봉지 수지에 의해서 피복되는 제1 면과, 상기 제1 면의 이면측에 위치하고, 상기 봉지 수지로부터 노출되는 제2 면과, 상기 제1 면 또는 상기 제2 면에 인접하고, 적어도 일부가 상기 봉지 수지로부터 노출되는 측면을 갖는다.
본원이 개시하는 반도체 장치 및 반도체 장치의 제조 방법의 하나의 태양에 따르면, 방열 효율을 향상할 수 있다는 효과를 나타낸다.
도 1은, 일 실시형태에 따른 반도체 장치의 외관을 나타내는 도면.
도 2는, 일 실시형태에 따른 반도체 장치의 단면을 나타내는 모식도.
도 3은, 배선 기판의 제조 방법을 나타내는 플로도.
도 4는, 배선 기판의 단면을 나타내는 모식도.
도 5는, 부품의 실장을 설명하는 도면.
도 6은, 배선 기판의 구성을 나타내는 평면도.
도 7은, 배선 기판의 집합체를 나타내는 도면.
도 8은, 리드 프레임의 제조 방법을 나타내는 플로도.
도 9는, 리드 및 방열판 형성 공정을 설명하는 도면.
도 10은, 도금층 형성 공정을 설명하는 도면.
도 11은, 산화막 형성 공정을 설명하는 도면.
도 12는, 접속 부재 탑재 공정을 설명하는 도면.
도 13은, 리드 프레임의 구성을 나타내는 평면도.
도 14는, 리드 프레임의 집합체를 나타내는 도면.
도 15는, 반도체 장치의 제조 방법을 나타내는 플로도.
도 16은, 접합 공정을 설명하는 도면.
도 17은, 몰드 공정을 설명하는 도면.
도 18은, 부품의 실장을 설명하는 도면.
도 19는, 몰드 공정을 설명하는 도면.
도 20은, 홈부 형성 공정을 설명하는 도면.
도 21은, 홈부의 형성 위치의 일례를 나타내는 도면.
도 22는, 개편화(個片化) 공정을 설명하는 도면.
도 23은, 절단 위치의 일례를 나타내는 도면.
도 24는, 반도체 장치의 실장을 설명하는 도면.
도 25는, 반도체 장치의 변형예를 나타내는 도면.
도 26은, 반도체 장치의 다른 변형예를 나타내는 도면.
도 27은, 반도체 장치의 다른 변형예를 나타내는 도면.
도 28은, 반도체 장치의 다른 변형예를 나타내는 도면.
도 29는, 다른 실시형태에 따른 리드 프레임의 제조 방법을 설명하는 도면.
도 30은, 다른 실시형태에 따른 반도체 장치의 단면을 나타내는 모식도.
도 31은, 다른 실시형태에 따른 반도체 장치의 단면을 나타내는 모식도.
도 32는, 다른 실시형태에 따른 반도체 장치의 단면을 나타내는 모식도.
도 33은, 에칭 레지스트 형성 공정을 설명하는 도면.
도 34는, 에칭 공정을 설명하는 도면.
도 35는, 다른 실시형태에 따른 리드 프레임의 구성을 나타내는 하면도.
이하, 본원이 개시하는 반도체 장치 및 반도체 장치의 제조 방법의 일 실시형태에 대하여, 도면을 참조해서 상세히 설명한다. 또, 이 실시형태에 의해 본 발명이 한정되는 것은 아니다.
도 1은, 일 실시형태에 따른 반도체 장치(100)의 외관을 나타내는 도면이다. 도 1의 (a)는, 반도체 장치(100)의 측면도이고, 도 1의 (b)는, 반도체 장치(100)의 하면도이다. 또, 이하의 설명에 있어서는, 반도체 장치(100)를 실장 기판에 실장할 때에 실장 기판에 가까워지는 면을 「하면」이라 하고, 실장 기판으로부터 멀어지는 면을 「상면」이라 함과 함께, 이에 준거해서 상하 방향을 규정하지만, 반도체 장치(100)는, 예를 들면 상하 반전해서 제조 및 사용되어도 되고, 임의의 자세로 제조 및 사용되어도 된다.
도 1에 나타내는 반도체 장치(100)는, 배선 기판(110) 및 리드 프레임(120)을 갖고, 배선 기판(110)의 상면에 실장된 전자 부품을 피복하는 봉지 수지(101)와, 배선 기판(110)과 리드 프레임(120) 사이에 끼워져서 배치되는 전자 부품을 피복하는 봉지 수지(102)를 갖는다. 구체적으로는, 배선 기판(110)의 상면에는, 예를 들면 커패시터 및 인덕터 등의 전자 부품이 실장되고, 이들 전자 부품이 봉지 수지(101)에 의해서 피복되어 있다. 또한, 배선 기판(110)의 하면에는, 예를 들면 IC칩 등의 전자 부품이 실장되고, 이들 전자 부품은, 배선 기판(110)과 리드 프레임(120)에 의해서 사이에 끼워짐과 함께, 봉지 수지(102)에 의해서 피복되어 있다.
봉지 수지(101, 102)는, 예를 들면 알루미나, 실리카, 질화알루미늄 또는 탄화규소 등의 무기 필러를 함유하는 열경화성의 에폭시계 수지 등의 절연성 수지이다. 또, 봉지 수지(102)에 대해서는, 무기 필러의 충전율을 70wt%(중량 퍼센트) 이상 95wt% 이하로 해도 된다. 이와 같이 높은 충전율로 필러를 함유함에 의해, 봉지 수지(102)의 열전도율을 향상할 수 있다. 또한, 봉지 수지(102)에, 예를 들면 은 등의 금속 필러를 함유시킴에 의해, 방열성을 향상해도 된다. 봉지 수지(102)에 금속 필러를 함유시키는 경우에는, 전자 부품의 쇼트 방지를 위하여, 표면에 절연 처리를 실시한 금속 필러를 사용하는 것이 바람직하다.
봉지 수지(102)에 의해서 피복되는 리드 프레임(120)은, 도 1의 (b)에 나타내는 바와 같이, 리드(121) 및 방열판(122)을 갖는다. 리드(121) 및 방열판(122)의 하면은, 반도체 장치(100)의 하면에 있어서 봉지 수지(102)로부터 노출된다. 또한, 리드(121)의 옆쪽의 단부(端部)는, 반도체 장치(100)의 측면에 있어서 봉지 수지(102)로부터 노출된다. 리드(121)는, 배선 기판(110)의 배선층과 전기적으로 접속하는 한편, 방열판(122)은, 배선 기판(110)의 하면에 실장된 전자 부품에 대향하는 위치에 형성된다. 이 때문에, 전자 부품이 발하는 열은, 봉지 수지(102)로부터 방열판(122)에 전도되고, 비교적 대면적의 방열판(122)으로부터 효율적으로 방열된다.
반도체 장치(100)는, 하면으로부터 보았을 때 직사각형 형상을 갖는다. 반도체 장치(100)의 하면의 4변에는, 봉지 수지(102) 및 리드 프레임(120)이 컷아웃되어, 단차(100a)가 형성되어 있다. 그리고, 단차(100a)의 부근에 있어서는, 반도체 장치(100)의 하면의 4변을 따라, 리드(121)의 옆쪽의 단부가 봉지 수지(102)로부터 노출된다. 또, 반도체 장치(100)의 하면의 4변이 아닌, 대향하는 2변을 따라, 리드(121)의 옆쪽의 단부를 봉지 수지(102)로부터 노출시켜도 된다.
도 2는, 일 실시형태에 따른 반도체 장치(100)의 단면을 나타내는 모식도이다. 도 2에 나타내는 바와 같이, 반도체 장치(100)는, 배선 기판(110)과 리드 프레임(120)이 접속 부재(130)에 의해서 접속되어 구성된다. 그리고, 배선 기판(110)의 상면에는, 전자 부품(103)이 실장되고, 이들 전자 부품(103)이 봉지 수지(101)에 의해서 봉지된다. 또한, 배선 기판(110)의 하면에는, IC칩(140) 및 전자 부품(150)이 실장되고, IC칩(140) 및 전자 부품(150)은 봉지 수지(102)에 의해서 봉지된다. 여기에서는, IC칩(140)과 전자 부품(150)을 구별하고 있지만, IC칩(140)도 전자 부품의 일종이다.
배선 기판(110)은, 기판(111), 솔더 레지스트층(112), 상면 패드(113), 보호 절연층(114) 및 하면 패드(115)를 갖는다. 또, 도 2에 있어서는 도시를 생략하고 있지만, 상면 패드(113) 및 하면 패드(115)는, 기판(111) 중에 마련되는 비아 배선에 의해 전기적으로 접속된다.
기판(111)은, 절연성의 판 형상 부재이고, 배선 기판(110)의 기재이다. 기판(111)의 재료로서는, 예를 들면, 보강재인 유리 클로스(유리 직포)에 에폭시 수지를 주성분으로 하는 열경화성의 절연성 수지를 함침시켜서 경화시킨 유리 에폭시 수지 등을 사용할 수 있다. 보강재로서는, 유리 클로스로 한정하지 않으며, 예를 들면, 유리 부직포, 아라미드 직포, 아라미드 부직포, 액정 폴리머(LCP : Liquid Crystal Polymer) 직포 및 LCP 부직포 등을 사용할 수 있다. 또한, 열경화성의 절연성 수지로서는, 에폭시 수지 외에도, 예를 들면, 폴리이미드 수지 및 시아네이트 수지 등을 사용할 수 있다.
또, 기판(111)은, 단층의 절연성 부재로 한정되지 않으며, 절연층 및 배선층을 적층한 다층 구조의 적층 기판이어도 된다. 기판(111)이 적층 기판인 경우에는, 절연층을 관통하는 비아에 의해서, 이 절연층을 사이에 두는 배선층이 전기적으로 접속된다. 절연층의 재료로서는, 예를 들면, 에폭시 수지 및 폴리이미드 수지 등의 절연성 수지, 또는 이들 수지에 실리카나 알루미나 등의 필러를 혼입한 수지재를 사용할 수 있다. 또한, 배선층의 재료로서는, 예를 들면 구리(Cu) 또는 구리 합금을 사용할 수 있다.
솔더 레지스트층(112)은, 기판(111)의 상면을 피복하는 절연층이다. 솔더 레지스트층(112)의 일부에는 개구부가 마련되고, 개구부로부터 상면 패드(113)가 노출된다. 솔더 레지스트층(112)의 재료로서는, 예를 들면 에폭시계 수지나 아크릴계 수지 등의 절연성 수지를 사용할 수 있다.
상면 패드(113)는, 기판(111)의 상면의 배선층에 형성되고, 전자 부품(103)을 실장하기 위하여, 솔더 레지스트층(112)의 개구부로부터 노출된다. 배선 기판(110)의 상면에 전자 부품(103)이 실장될 때에는, 전자 부품(103)의 단자(103a)가 솔더(103b)에 의해서 상면 패드(113)에 접속된다. 상면 패드(113)의 재료로서는, 배선층과 마찬가지로, 예를 들면 구리 또는 구리 합금을 사용할 수 있다.
보호 절연층(114)은, 기판(111)의 하면을 피복하는 절연층이다. 보호 절연층(114)의 일부에는 개구부가 마련되고, 개구부로부터 하면 패드(115)가 노출된다. 보호 절연층(114)의 재료로서는, 예를 들면 에폭시계 수지나 아크릴계 수지 등의 절연성 수지를 사용할 수 있다.
하면 패드(115)는, 기판(111)의 하면의 배선층에 형성되고, 접속 부재(130)와의 접속 및 IC칩(140) 및 전자 부품(150)의 실장을 위하여, 보호 절연층(114)의 개구부로부터 노출된다. 즉, 일부의 하면 패드(115)에는, 접속 부재(130)가 접합된다. 또한, 일부의 하면 패드(115)에는, IC칩(140)이 접속된다. 구체적으로는, 예를 들면 솔더 범프(141)에 의해서 IC칩(140)이 하면 패드(115)에 플립칩 접속된다. 그리고, 배선 기판(110)과 IC칩(140) 사이에는 언더필재(142)가 충전된다. 또한, 일부의 하면 패드(115)에는, 전자 부품(150)의 단자(150a)가 솔더(150b)에 의해서 접속된다. 하면 패드(115)의 재료로서는, 배선층과 마찬가지로, 예를 들면 구리 또는 구리 합금을 사용할 수 있다.
리드 프레임(120)은, 예를 들면 구리 또는 구리 합금 등의 금속으로 이루어지는 도전성 부재이고, 리드(121) 및 방열판(122)을 갖는다. 리드 프레임(120)의 하면에는, 도금층(123)이 형성되어 있고, 반도체 장치(100)의 하면에 있어서 봉지 수지(102)로부터 노출된다. 도금층(123)은, 예를 들면 주석(Sn) 도금 또는 솔더 도금에 의해서 형성된다.
리드(121)는, 배선 기판(110)에 실장되는 IC칩(140)이나 전자 부품(103, 150)과 접속 부재(130)를 통해서 전기적으로 접속한다. 그리고, 리드(121)의 하면 및 측면(121a)은, 봉지 수지(102)로부터 노출되어 외부 단자로서 기능한다. 도금층(123)이 형성된 리드(121)의 하면의 옆쪽 단부에는, 단차가 마련되어 있다. 단차의 옆쪽의 측면(121a)은, 반도체 장치(100)의 측면에 있어서 봉지 수지(102)로부터 노출된다.
리드(121)의 상면의 접속 부재(130)에 대응하는 위치에는, 도금층(124)이 형성되어 있다. 도금층(124)은, 예를 들면 은(Ag) 도금 등의 귀금속 도금에 의해서 형성된다. 그리고, 리드(121)의 상면의 도금층(124) 이외의 부분과 방열판(122)에 대향하는 측면에는, 산화막(125)이 형성되어 있다. 즉, 봉지 수지(102)에 접촉하는 리드(121)의 상면 및 측면에는, 산화막(125)이 형성된다. 도금층(124)의 주위가 산화막(125)에 의해서 둘러싸여 있기 때문에, 접속 부재(130)의 솔더(132)가 도금층(124)의 주위까지 퍼지지 않고, 리드 프레임(120)과 접속 부재(130)의 위치 맞춤을 정확히 할 수 있다. 또, 도금층(124)으로서는, 은 도금 외에도 금(Au) 도금을 이용해도 된다. 또한, 리드(121)의 상면에, 니켈(Ni) 도금과 금 도금을 이 순서로 적층한 도금층이나, 니켈 도금과 팔라듐(Pd) 도금과 금 도금을 이 순서로 적층한 도금층을 이용해도 된다.
방열판(122)은, IC칩(140) 및 전자 부품(150)에 대향한다. 그리고, 방열판(122)은, 봉지 수지(102)를 통해서 IC칩(140) 및 전자 부품(150)으로부터 전도되는 열을 하면으로부터 방열한다. 방열판(122)은, 열전도성이 높은 리드 프레임(120)의 일부이고, IC칩(140) 및 전자 부품(150)에 대향하는 비교적 대면적의 판 형상 부분이기 때문에, 봉지 수지(102)로부터 전달되는 열을 효율적으로 방열할 수 있다. 방열판(122)의 하면에는, 도금층(123)이 형성되어 있고, 봉지 수지(102)에 접촉하는 방열판(122)의 상면 및 측면에는, 산화막(125)이 형성되어 있다.
리드(121) 및 방열판(122)의 봉지 수지(102)에 접촉하는 면에 산화막(125)이 형성됨에 의해, 리드 프레임(120)과 봉지 수지(102)의 밀착성을 향상할 수 있다. 즉, 산화막(125)이 포함하는 수산화물(예를 들면 Cu(OH)2)은, 봉지 수지(102)가 경화해서 생성하는 수산기(-OH)와 수소 결합을 함에 의해, 강력한 접착력을 발현한다. 이 때문에, 봉지 수지(102)에 접촉하는 면에 산화막(125)이 형성됨에 의해, 리드 프레임(120)과 봉지 수지(102)의 박리를 방지할 수 있고, 반도체 장치(100)의 신뢰성을 향상할 수 있다.
접속 부재(130)는, 예를 들면 구리 코어를 갖는 솔더 볼 등으로 형성되고, 배선 기판(110)과 리드 프레임(120)을 접속한다. 구체적으로는, 접속 부재(130)는, 대략 구 형상의 코어(131)와, 코어(131)의 외주면을 피복하는 솔더(132)를 갖는다. 코어(131)로서는, 예를 들면 구리(Cu), 금(Au), 니켈(Ni) 등의 금속으로 이루어지는 금속 코어나, 수지로 이루어지는 수지 코어 등을 사용할 수 있다. 솔더(132)로서는, 예를 들면 납(Pb)을 포함하는 합금, 주석(Sn)과 구리(Cu)의 합금, 주석(Sn)과 안티몬(Sb)의 합금, 주석(Sn)과 은(Ag)의 합금, 주석(Sn)과 은(Ag)과 구리(Cu)의 합금 등을 사용할 수 있다. 코어(131)의 직경은, IC칩(140) 및 전자 부품(150)의 배선 기판(110)의 하면으로부터의 높이를 고려해서 결정할 수 있다. 예를 들면, 코어(131)의 직경을, 배선 기판(110)의 하면으로부터의 IC칩(140) 및 전자 부품(150)의 높이 이상으로 해도 된다. 또한, 솔더(132)의 양은, 하면 패드(115)의 노출되는 면적 및 도금층(124)의 면적 등을 고려해서 결정할 수 있다.
이어서, 상기와 같이 구성되는 반도체 장치(100)의 제조 방법에 대하여 설명한다. 이하에서는, 배선 기판(110)의 제조 방법 및 리드 프레임(120)의 제조 방법에 대하여 설명한 후, 배선 기판(110) 및 리드 프레임(120)을 갖는 반도체 장치(100)의 제조 방법에 대하여 설명한다.
도 3은, 배선 기판(110)의 제조 방법을 나타내는 플로도이다.
우선, 기판(111)의 상면 및 하면에 배선층이 형성된다(스텝S101). 구체적으로는, 예를 들면 세미 애디티브법에 의해, 기판(111)의 상면 및 하면의 배선층이 순차 형성된다. 기판(111)의 상면의 배선층에는 상면 패드(113)가 포함되고, 기판 하면의 배선층에는 하면 패드(115)가 포함된다. 그리고, 기판(111)의 하면에는, 하면 패드(115)의 위치에 개구부를 갖는 보호 절연층(114)이 형성되고(스텝S102), 기판(111)의 상면에는, 상면 패드(113)의 위치에 개구부를 갖는 솔더 레지스트층(112)이 형성된다(스텝S103). 솔더 레지스트층(112) 및 보호 절연층(114)은, 예를 들면 기판(111)의 상면 및 하면에 감광성의 수지 필름을 라미네이트하거나, 또는 액상이나 페이스트상의 수지를 도포하고, 라미네이트 또는 도포된 수지를 포토리소그래피법에 의해 노광·현상해서 필요한 형상으로 패터닝함에 의해 얻어진다.
여기까지의 공정에 의해, 예를 들면 도 4에 나타내는 바와 같이, 기판(111)의 상면에는, 솔더 레지스트층(112)의 개구부(112a)로부터 상면 패드(113)가 노출되고, 기판(111)의 하면에는, 보호 절연층(114)의 개구부(114a)로부터 하면 패드(115a, 115b, 115c)가 노출되는 배선 기판(110)이 형성된다. 하면 패드(115a)는, 전자 부품(150)의 단자를 접속하는 패드이고, 하면 패드(115b)는, IC칩(140)을 플립칩 접속하는 패드이고, 하면 패드(115c)는, 접속 부재(130)에 접속하는 패드이다. 이 때문에, 이들 하면 패드(115a, 115b, 115c)가 노출되는 면적은, 서로 달라도 된다.
하면 패드(115a, 115b)에는, IC칩(140) 및 전자 부품(150)이 탑재되기 때문에, 솔더 페이스트가 인쇄된다(스텝S104). 그리고, 하면 패드(115a)의 위치에는 전자 부품(150)이 탑재되고, 하면 패드(115b)의 위치에는 IC칩(140)이 탑재된다(스텝S105). IC칩(140) 및 전자 부품(150)은, 리플로우 처리를 거쳐(스텝S106), 배선 기판(110)에 실장된다. 또한, 필요에 따라서, IC칩(140)과 배선 기판(110)의 하면 사이에는, 절연성 수지로 이루어지는 언더필재(142)가 충전된다(스텝S107).
여기까지의 공정에 의해, 예를 들면 도 5에 나타내는 바와 같이, 배선 기판(110)의 하면에는, 솔더 범프(141)에 의해서 하면 패드(115b)에 플립칩 접속된 IC칩(140)과, 솔더(150b)에 의해서 단자(150a)가 하면 패드(115a)에 접속된 전자 부품(150)이 실장된다. 이에 의해, 반도체 장치(100)의 상층을 형성하는 배선 기판(110)이 얻어진다.
도 6은, 배선 기판(110)을 하측 방향으로부터 본 평면도이다. 도 6에 나타내는 바와 같이, 배선 기판(110)의 하면에는, IC칩(140) 및 전자 부품(150)이 실장되어 있고, 보호 절연층(114)의 개구부로부터는 접속 부재(130)를 접속하기 위한 하면 패드(115c)가 노출되어 있다. 또, 도면을 간략화하기 위하여, IC칩(140) 및 전자 부품(150)의 배치는, 도 5와 도 6에서 반드시 일치하지는 않는다. 또한, IC칩(140) 및 전자 부품(150)의 배치는, 도 6에 나타내는 것으로 한정되지 않는다. 마찬가지로, 하면 패드(115c)가 노출되는 위치도, 도 6에 나타내는 것으로 한정되지 않는다. 단, IC칩(140)의 위치는, 리드 프레임(120)의 방열판(122)의 위치에 대응하고, 하면 패드(115c)의 위치는, 리드 프레임(120)의 도금층(124)의 위치에 대응한다.
이와 같은 배선 기판(110)은, 단체(單體)로 제조되는 것이 아닌, 복수의 배선 기판(110)이 배열되어 동시에 제조되는 것이 바람직하다. 즉, 예를 들면 도 7에 나타내는 바와 같이, 복수의 배선 기판(110)이 배열된 집합체(110a)로서 제조되는 것이 바람직하다. 집합체(110a)에 있어서는, 프레임체(110b)에 의해서 분할된 개개의 구획으로 배선 기판(110)이 제조된다. 단, 도 7에 있어서는, 배선 기판(110)의 상세한 구성의 도시를 생략하고 있다.
다음으로, 도 8은, 리드 프레임(120)의 제조 방법을 나타내는 플로도이다.
리드 프레임(120)의 제조에는, 예를 들면 두께 50∼200㎛ 정도의 구리 또는 구리 합금의 금속판을 사용할 수 있다. 금속판의 에칭 가공 또는 프레스 가공에 의해, 리드(121) 및 방열판(122)이 형성된다(스텝S201). 즉, 예를 들면 도 9에 나타내는 바와 같이, 금속판으로부터 리드(121) 및 방열판(122)이 성형된다. 리드(121)는, 리드 프레임(120)이 배선 기판(110)과 접합될 때에 하면 패드(115c)에 대향하는 위치에 마련되고, 상면으로부터 보았을 때 예를 들면 가늘고 긴 장방 형상을 갖는다. 리드 프레임(120)은, 복수의 리드(121)를 갖지만, 이들 리드(121)의 두께는 균등하다. 또한, 방열판(122)은, 리드 프레임(120)이 배선 기판(110)과 접합될 때에 IC칩(140)에 대향하는 위치에 마련되고, 상면으로부터 보았을 때 비교적 대면적의 장방 형상을 갖는다.
그리고, 리드(121)에는, 도금층(124)이 형성된다(스텝S202). 즉, 예를 들면 도 10에 나타내는 바와 같이, 리드(121)의 상면에 예를 들면 은 도금에 의해 도금층(124)이 형성된다. 도금층(124)은, 리드 프레임(120)이 배선 기판(110)과 접합될 때에 하면 패드(115c)에 대향하는 위치에 형성된다. 즉, 리드 프레임(120)이 배선 기판(110)과 접합될 때에는, 서로 대향하는 하면 패드(115c)와 도금층(124)이 접속 부재(130)에 의해서 접속된다. 전술한 바와 같이, 복수의 리드(121)의 두께는 균등하고, 특히, 각 리드(121)의 도금층(124)이 형성되는 부분의 두께는 균등하다. 또한, 도금층(124)의 폭(또는 직경)의 크기는, 상면으로부터 보았을 경우의 리드(121)의 단변 방향의 폭보다도 작게 하는 것이 바람직하다. 즉, 도금층(124)이 리드(121)의 상면으로부터 돌출하지 않도록 하는 것이 바람직하다.
도금층(124)의 형성에 있어서는, 예를 들면 감광성의 드라이 필름이 열압착에 의해 리드 프레임(120)의 상면에 라미네이트되고, 포토리소그래피법에 의해 드라이 필름을 패터닝해서 레지스트층이 형성된다. 그리고, 레지스트층을 도금 마스크로 한 전해 도금법 또는 무전해 도금법에 의해, 은(Ag) 등의 귀금속의 도금층(124)이 형성된다. 도금층(124)이 형성된 후, 예를 들면 알칼리성의 박리액에 의해, 레지스트층이 제거된다.
도금층(124)이 형성되면, 리드 프레임(120)의 양극 산화 처리에 의해, 산화막(125)이 형성된다(스텝S203). 즉, 리드 프레임(120)이 양극 산화되어, 예를 들면 도 11에 나타내는 바와 같이, 리드(121) 및 방열판(122)의 표면에 산화막(125)이 형성된다. 이때, 도금층(124)은, 예를 들면 은(Ag) 등의 귀금속 도금층이기 때문에, 양극 산화되는 경우는 없다. 따라서, 산화막(125)은, 도금층(124)이 형성된 부분을 제외한 리드(121)의 표면과 방열판(122)의 표면에 형성된다.
리드 프레임(120)의 양극 산화 처리는, 예를 들면 이하와 같이 해서 행해진다. 즉, 리드 프레임(120)은, 양극으로서 전해액인 양극 산화 처리액 중에 침지되고, 리드 프레임(120)과 대향 배치되는 백금(Pt) 등의 전극을 음극으로 한 통전(예를 들면, 펄스 전압의 인가)이 행해진다. 리드 프레임(120)이 구리 또는 구리 합금으로 이루어지는 경우에는, 양극 산화 처리액의 조성 및 처리 조건을 이하와 같이 설정할 수 있다.
양극 산화 처리액 :
아염소산나트륨(NaClO2) 0∼100g/L
수산화나트륨(NaOH) 5∼60g/L
인산삼나트륨(Na3PO4) 0∼200g/L
처리 조건 :
욕온 약 50∼80도
처리 시간 약 1∼20초간
전류 밀도 약 0.2∼10A/dm2
상기한 조건에 따라 리드 프레임(120)을 양극 산화함에 의해, 예를 들면 0.1∼0.2㎛의 두께의 산화막(125)이 형성된다. 산화막(125)의 두께는, 양극 산화 처리액의 조성, 전압 및 처리 시간 등의 처리 조건을 변경함에 의해, 조정할 수 있다. 산화막(125)은, 수산화물을 포함하는 구리산화막이고, 침 형상 결정을 갖는다. 수산화물로서는, 수산화제2구리(Cu(OH)2)를 포함한다. 또한, 침 형상 결정은, 예를 들면 약 0.5㎛ 이하의 입경을 갖고 있다.
리드 프레임(120)에 산화막(125)이 형성되면, 도금층(124)의 위치에 접속 부재(130)가 탑재된다(스텝S204). 그리고, 리플로우 처리가 행해짐에 의해(스텝S205), 코어(131)의 주위의 솔더(132)에 의해서, 접속 부재(130)가 도금층(124)에 접합된다. 이때, 도금층(124)의 주위에 산화막(125)이 형성되어 있기 때문에, 솔더(132)가 도금층(124)의 주위까지 퍼지지 않고, 접속 부재(130)의 위치 맞춤을 정확히 할 수 있다. 접속 부재(130)의 폭(또는 직경)의 크기는, 상면으로부터 보았을 경우의 리드(121)의 단변 방향의 폭보다도 작게 하는 것이 바람직하다. 즉, 접속 부재(130)가 리드(121)의 상면으로부터 돌출하지 않도록 하는 것이 바람직하다. 이에 의해, 인접하는 리드(121)의 상면에 접합된 접속 부재(130)끼리가 접촉하지 않고, 단락을 방지할 수 있다.
여기에서, 솔더(132)가 도금층(124)의 주위까지 퍼지지 않는 이유는, 이하와 같은 것이다. 즉, 접속 부재(130)의 탑재 시에는, 솔더(132)의 젖음성을 확보하기 위하여, 도금층(124)에 플럭스가 도포된다. 플럭스는, 금속층의 표면의 자연 산화막을 환원해서 제거하는 기능을 갖기 때문에, 도금층(124)의 주위의 산화막(125)에 플럭스가 유출되면, 산화막(125)이 환원되어 플럭스의 활성력이 저하한다. 이 결과, 도금층(124)의 주위에는, 솔더(132)의 젖음성이 얻어지지 않고, 솔더(132)가 퍼져나가는 것이 억제된다. 이와 같이, 산화막(125)이 플럭스의 활성력을 저하시키기 때문에, 솔더(132)는 도금층(124)의 주위까지 퍼지지 않고, 접속 부재(130)의 위치 맞춤을 정확히 할 수 있다.
또, 산화막(125)의 두께가 너무 얇은 경우에는, 플럭스의 활성력을 그다지 저하시키지 않는다. 한편, 산화막(125)의 두께가 너무 두꺼운 경우에는, 산화막(125)의 내부에서 박리가 발생할 우려가 있다. 그래서, 전술한 바와 같이 양극 산화 처리의 조건을 적절하게 설정함에 의해, 산화막(125)의 두께는, 예를 들면 0.1∼0.2㎛로 조정되어 있다.
이때까지의 공정에 의해, 예를 들면 도 12에 나타내는 바와 같이, 리드(121)의 도금층(124)에 접속 부재(130)가 접합되고, 도금층(124) 이외의 리드(121)의 표면에는 산화막(125)이 형성된다. 또한, 방열판(122)의 표면에도 산화막(125)이 형성된다. 이에 의해, 반도체 장치(100)의 하층을 형성하는 리드 프레임(120)이 얻어진다.
도 13은, 리드 프레임(120)을 상측 방향으로부터 본 평면도이다. 도 13에 나타내는 바와 같이, 리드 프레임(120)은, 가늘고 긴 장방 형상의 복수의 리드(121)와 비교적 대면적의 장방 형상의 방열판(122)을 갖는다. 방열판(122)은, 지지용 리드(121')에 의해서 주위의 프레임체(120b)에 접속하고, 지지되어 있다. 각각의 리드(121)에는, 하나 또는 2개의 접속 부재(130)가 접합되어 있다. 리드(121)에 접합되는 접속 부재(130)의 수는, 예를 들면 배선 기판(110)의 배선층과의 사이에서 흐르는 전류의 크기를 고려해서 결정된다. 즉, 예를 들면 비교적 큰 전류가 흐르는 리드(121)에 대해서는, 접속 부재(130)의 수를 많게 해서, 배선 기판(110)의 배선층과의 사이의 전기 저항을 저하시켜도 된다.
방열판(122)은, 슬릿(122a)에 의해서 2개로 분할되어 있다. 슬릿(122a)이 있음에 의해, 배선 기판(110)과 리드 프레임(120) 사이에 충전되는 봉지 수지(102)와 리드 프레임(120)의 밀착성을 향상할 수 있다. 또한, 예를 들면 배선 기판(110)에 2개의 IC칩(140)이 나열되어 탑재될 경우, 각각의 IC칩(140)에 대향하는 위치에 방열판(122)을 마련하고, 독립적으로 방열할 수 있다.
또, 리드(121) 및 방열판(122)의 배치는, 도 13에 나타내는 것으로 한정되지 않는다. 단, 리드(121)의 도금층(124) 및 접속 부재(130)의 위치는, 배선 기판(110)의 하면 패드(115c)의 위치에 대응하고, 방열판(122)의 위치는, 배선 기판(110)에 실장되는 IC칩(140)의 위치에 대응한다. 또한, 슬릿(122a)의 위치도, 도 13에 나타내는 것으로 한정되지 않으며, 예를 들면 방열판(122)의 중앙 부근이 천공되어 슬릿이 형성되어도 된다.
이와 같은 리드 프레임(120)은, 단체로 제조되는 것이 아닌, 복수의 리드 프레임(120)이 배열되어 동시에 제조되는 것이 바람직하다. 즉, 예를 들면 도 14에 나타내는 바와 같이, 복수의 리드 프레임(120)이 배열된 집합체(120a)로서 제조되는 것이 바람직하다. 집합체(120a)에 있어서는, 프레임체(120b)에 의해서 분할된 개개의 구획으로 리드 프레임(120)이 제조된다. 단, 도 14에 있어서는, 리드 프레임(120)의 상세한 구성의 도시를 생략하고 있다.
다음으로, 도 15는, 반도체 장치(100)의 제조 방법을 나타내는 플로도이다. 반도체 장치(100)는, 전술한 배선 기판(110) 및 리드 프레임(120)을 이용해서 제조된다.
배선 기판(110)과 리드 프레임(120)은, 예를 들면 TCB(Thermal Compression Bonding)법에 의해 접합된다(스텝S301). 구체적으로는, 리드 프레임(120)의 리드(121)에 접합된 접속 부재(130)가, 열과 압력에 의해서 배선 기판(110)의 하면 패드(115c)에 접합된다. 이때, 복수의 리드(121)의 특히 접속 부재(130)가 마련되는 부분의 두께가 균등하기 때문에, 모든 접속 부재(130) 및 하면 패드(115c)가 균일하게 가압되고, 접속 부재(130)와 하면 패드(115c)의 접속 불량을 방지할 수 있다. 이에 의해, 예를 들면 도 16에 나타내는 바와 같이, 배선 기판(110)과 리드 프레임(120)이 일체화된다. 배선 기판(110)과 리드 프레임(120) 사이에는, IC칩(140) 및 전자 부품(150)이 배치되고, IC칩(140) 및 전자 부품(150)은, 리드 프레임(120)의 방열판(122)에 대향한다. IC칩(140)의 하면과 방열판(122)의 상면 사이는, 예를 들면 40∼50㎛ 정도 이간해 있다. 이 간격은, 접속 부재(130)의 코어(131)의 직경에 따라서 조정 가능하다.
그리고, 예를 들면 트랜스퍼 몰드가 행해짐에 의해(스텝S302), 배선 기판(110)과 리드 프레임(120) 사이의 공간에 봉지 수지(102)가 충전된다. 트랜스퍼 몰드에서는, 접합된 배선 기판(110) 및 리드 프레임(120)이 금형에 수용되고, 유동화된 봉지 수지(102)가 금형 내에 주입된다. 그리고, 봉지 수지(102)가 소정의 온도(예를 들면 175도)로 가열되어 경화한다. 이에 의해, 예를 들면 도 17에 나타내는 바와 같이, 배선 기판(110)과 리드 프레임(120) 사이의 공간에 봉지 수지(102)가 충전되고, 접속 부재(130), IC칩(140) 및 전자 부품(150)이 봉지된다. IC칩(140) 및 전자 부품(150)이 봉지되어도, 이들 부품이 발하는 열은, 봉지 수지(102)를 통해서 방열판(122)에 전도된다. 결과적으로, 반도체 장치(100)의 방열 효율을 향상할 수 있다.
IC칩(140) 및 전자 부품(150)이 봉지되면, 배선 기판(110)의 상면에 전자 부품(103)이 탑재된다(스텝S303). 전자 부품(103)은, 리플로우 처리를 거쳐(스텝S304), 배선 기판(110)에 실장된다. 즉, 예를 들면 도 18에 나타내는 바와 같이, 전자 부품(103)의 단자(103a)가 솔더(103b)에 의해서 상면 패드(113)에 접속되고, 배선 기판(110)의 상면에 전자 부품(103)이 실장된다. 전자 부품(103)으로서는, 예를 들면 커패시터, 인덕터 및 저항 소자 등의 수동 부품을 사용할 수 있다. 또한, 전자 부품(103)은, 예를 들면 IC칩 등의 능동 부품이어도 된다.
그리고, 예를 들면 트랜스퍼 몰드가 행해짐에 의해(스텝S305), 배선 기판(110)의 상면의 전자 부품(103)이 봉지 수지(101)에 의해서 봉지된다. 봉지 수지(101)로서는, 예를 들면 필러를 함유하는 열경화성의 에폭시계 수지 등의 절연성 수지를 사용할 수 있다. 트랜스퍼 몰드에서는, 전자 부품(103)이 실장된 배선 기판(110) 및 리드 프레임(120)으로 이루어지는 구조체가 금형에 수용되고, 유동화된 봉지 수지(101)가 금형 내에 주입된다. 그리고, 봉지 수지(101)가 소정의 온도(예를 들면 175도)로 가열되어 경화한다. 이에 의해, 예를 들면 도 19에 나타내는 바와 같이, 배선 기판(110)의 상면 및 전자 부품(103)이 봉지 수지(101)에 의해서 피복되고, 전자 부품(103)이 봉지된다.
계속해서, 리드 프레임(120)의 하면에 홈부가 형성된다(스텝S306). 구체적으로는, 예를 들면 도 20에 나타내는 바와 같이, 리드(121)의 하면의 단부가 두께의 일부만 절단(하프컷)됨에 의해, 홈부(121b)가 형성된다. 이때, 리드(121) 사이의 봉지 수지(102)도 동시에 절단되기 때문에, 홈부(121b)와 일체인 홈부가 봉지 수지(102)에도 형성된다. 홈부(121b)의 깊이는 산화막(125)의 두께보다도 크기 때문에, 홈부(121b)가 형성되는 과정에서, 홈부(121b)의 위치의 산화막(125)은 제거된다. 따라서, 홈부(121b)에 있어서는, 리드 프레임(120)의 기재가 노출된다. 홈부(121b)는, 반도체 장치(100)의 측면으로 되는 위치에 형성된다. 즉, 도 20에 나타내는 구조체가 홈부(121b)를 통과하는 위치에서 상하 방향으로 절단됨에 의해, 반도체 장치(100)가 얻어진다.
여기에서, 배선 기판(110) 및 리드 프레임(120)은, 각각 집합체(110a, 120a)로서 형성되어 있고, 배선 기판(110)과 리드 프레임(120)의 접합이나 봉지 수지(101, 102)에 의한 트랜스퍼 몰드 등의 공정도 집합체(110a, 120a)인 채로 행해져 있다. 이 때문에, 홈부(121b)는, 집합체(120a)에 있어서 서로 인접하는 리드 프레임(120)에 걸쳐서 형성되어도 된다. 구체적으로는, 예를 들면 도 21에 나타내는 바와 같이, 인접하는 2개의 리드 프레임(120)의 단부와 프레임체(120b)의 범위를 절단(하프컷)함에 의해, 홈부(121b)가 형성되어도 된다. 홈부(121b)가 형성됨에 의해, 반도체 장치(100)의 측면에 있어서 노출되게 되는 리드(121)의 단부에는, 단차가 형성되게 된다. 또, 도 21에 있어서는, 도시한 2개의 리드 프레임(120) 사이에 형성되는 홈부(121b)만을 도시했지만, 홈부(121b)는, 모든 인접하는 리드 프레임(120) 사이에 형성된다. 따라서, 홈부(121b)는, 각 리드 프레임(120)의 4변에 형성된다.
홈부(121b)가 형성되면, 리드 프레임(120)의 하면의 산화막(125)이 제거된다(스텝S307). 또한, 산화막(125)의 제거와 함께, 리드(121) 및 방열판(122)의 하면에 발생한 봉지 수지(102)의 잔사가 제거된다. 산화막(125) 및 봉지 수지(102)의 잔사의 제거는, 예를 들면 산 처리, 알칼리 처리 또는 웨트 블라스트 처리에 의해서 행해진다. 산화막(125)이 제거됨에 의해, 리드(121) 및 방열판(122)의 하면에 있어서는, 리드 프레임(120)의 기재가 노출된다. 한편, 봉지 수지(102)에 접촉하는, 리드(121) 및 방열판(122)의 측면 및 상면의 산화막(125)은 잔존한다.
그리고, 리드(121) 및 방열판(122)의 하면에 도금층(123)이 형성된다(스텝S308). 즉, 리드 프레임(120)의 하면에, 전해 도금법 또는 무전해 도금법에 의해, 예를 들면 주석(Sn) 또는 솔더의 도금층(123)이 형성된다. 이때, 홈부(121b)의 내부에도 도금층(123)이 형성된다.
이때까지의 공정에 의해, 예를 들면 도 22에 나타내는 바와 같이, 반도체 장치(100)와 동등한 구조를 갖는 구조체가 얻어진다. 이 구조체는, 복수의 배선 기판(110)을 포함하는 집합체(110a)와, 복수의 리드 프레임(120)을 포함하는 집합체(120a)로 구성되어 있기 때문에, 개개의 배선 기판(110) 및 리드 프레임(120)을 잘라내는 개편화가 행해진다(스텝S309). 구체적으로는, 도 22에 나타내는 구조체가, 홈부(121b)를 통과하는 절단선 A에 있어서, 예를 들면 다이서 또는 슬라이서에 의해서 절단됨에 의해, 반도체 장치(100)가 얻어진다. 절단선 A가 홈부(121b)를 통과하기 때문에, 반도체 장치(100)의 측면에 있어서 노출되는 리드(121)의 단부는, 다른 부분에 비해서 얇아진 부분이다.
또, 홈부(121b)가 서로 인접하는 리드 프레임(120)에 걸쳐서 형성되는 경우에는, 예를 들면 도 23에 나타내는 바와 같이, 프레임체(120b)를 포함하는 범위 B를 절삭 가능한 다이싱 블레이드에 의해서 다이싱 가공함에 의해, 1회의 절단으로 인접하는 반도체 장치(100)를 분리할 수 있다. 이 경우에도, 범위 B가 홈부(121b)의 내부에 포함되기 때문에, 반도체 장치(100)의 측면에 있어서 노출되는 리드(121)의 단부는, 다른 부분에 비해서 얇아진 부분이다. 도 23에 있어서는, 도시한 2개의 리드 프레임(120) 사이의 절삭 범위 B만을 도시했지만, 이와 같은 절삭 범위는, 모든 인접하는 리드 프레임(120) 사이로 설정된다. 따라서, 각 리드 프레임(120)의 4변이 절삭 범위 B와 마찬가지의 절삭 범위에 있어서, 인접하는 리드 프레임(120)과 분리된다.
개편화에 의해 얻어지는 반도체 장치(100)는, 실장 기판에 실장하는 것이 가능하다. 구체적으로는, 리드 프레임(120)의 리드(121)를 단자로 해서, 반도체 장치(100)를 실장 기판에 실장할 수 있다. 도 24는, 반도체 장치(100)의 실장을 설명하는 도면이다.
도 24에 나타내는 바와 같이, 실장 기판(200)의 상면의 배선층에는, 패드(210)가 형성되어 있고, 패드(210)는, 솔더 레지스트층(220)의 개구부로부터 노출되어 있다. 반도체 장치(100)를 실장 기판(200)에 실장할 때에는, 반도체 장치(100)의 리드(121) 및 방열판(122)과 실장 기판(200)의 패드(210)의 위치 맞춤을 행하고, 솔더(230)에 의해서, 리드(121) 및 방열판(122)과 패드(210)가 접합된다. 이때, 리드(121)의 하면의 단부에는, 홈부(121b)에 의한 단차가 있기 때문에, 솔더(230)가 젖어 퍼져나가는 것이 촉진되고, 솔더(230)의 필렛이 리드(121)의 측면(121a)을 피복한다. 결과적으로, 반도체 장치(100)가 실장 기판(200)에 강고하게 접합되고, 접속의 신뢰성을 향상할 수 있다. 도 24에 나타내는 상태에서는, IC칩(140)이 발하는 열은, 봉지 수지(102)를 통해서 방열판(122)에 전도되고, 방열판(122)으로부터 솔더(230) 및 패드(210)를 경유해서 방열된다. 즉, IC칩(140)의 표면적의 대부분으로부터, 효율적으로 방열할 수 있다.
이상과 같이, 본 실시형태에 따르면, 접속 부재로 접속되는 배선 기판과 리드 프레임 사이에 IC칩을 실장하고, IC칩과 대향하는 위치에 리드 프레임의 방열판을 배치하고, 배선 기판과 리드 프레임 사이의 공간에 봉지 수지를 충전한다. 그리고, 리드 프레임의 리드를 봉지 수지로부터 노출시켜서, 외부 접속을 위한 단자로 한다. 이 때문에, IC칩에서 발하는 열이, IC칩의 주위의 봉지 수지를 통해서 방열판에 전도되고, 방열판으로부터 방열된다. 결과적으로, 반도체 장치의 방열 효율을 향상할 수 있다.
또, 상기 일 실시형태에 있어서는, 배선 기판(110)의 상면에 전자 부품(103)을 실장하는 것으로 했지만, 배선 기판(110)의 상면에의 전자 부품(103)의 실장 및 봉지 수지(101)에 의한 봉지는 생략되어도 된다. 즉, 예를 들면 도 25에 나타내는 바와 같이, 반도체 장치(100)는, 배선 기판(110)의 상면에는 전자 부품을 갖지 않고, 배선 기판(110)과 리드 프레임(120) 사이에, 봉지 수지(102)에 의해서 봉지된 IC칩(140) 및 전자 부품(150)만 갖고 있어도 된다. 또한, 배선 기판(110)의 상면에 전자 부품(103)이 실장되는 경우에도, 봉지 수지(101)에 의한 봉지가 생략되어도 된다. 이 경우에는, 반도체 장치(100)는, 배선 기판(110)의 상면에 실장되고, 노출되는 전자 부품(103)을 갖게 된다.
또한, 상기 일 실시형태에 있어서는, 접속 부재(130)가 예를 들면 구리 코어를 갖는 솔더 볼이고, 코어(131)가 대략 구 형상인 것으로 했지만, 접속 부재(130)의 형상은 임의의 것이어도 된다. 구체적으로는, 예를 들면 도 26에 나타내는 바와 같이, 구리 또는 구리 합금 등의 금속으로 이루어지는 원기둥 형상 또는 각기둥 형상의 접속 부재(135)가, 솔더(136)에 의해서 배선 기판(110)의 하면 패드(115) 및 리드 프레임(120)의 도금층(124)에 접합되어도 된다. 접속 부재(135)를 원기둥 형상 또는 각기둥 형상으로 함에 의해, 접속 부재(135)의 상하 각각의 단면이 하면 패드(115) 및 도금층(124)에 접합되고, 접합 면적을 크게 해서 신뢰성을 향상할 수 있다.
또한, 상기 일 실시형태에 있어서는, 배선 기판(110)과 리드 프레임(120) 사이의 공간에 봉지 수지(102)를 충전하는 것으로 했지만, 예를 들면, 도 27에 나타내는 바와 같이, 발열량이 큰 IC칩(140)과 방열판(122) 사이의 공간에 TIM(Thermal Interface Material)(105)을 배치하고, 배선 기판(110)과 리드 프레임(120) 사이의 공간에는 통상의 봉지 수지(106)를 충전해도 된다. TIM(105)으로서는, 예를 들면 에폭시계 수지나 폴리이미드계 수지 등의 절연성 수지 중에, 알루미나, 실리카, 질화알루미늄 또는 탄화규소 등의 필러나, 은 등의 금속 필러를 함유시킨 것을 사용할 수 있고, 봉지 수지(106)로서는, 봉지 수지(101)와 마찬가지의 수지를 사용할 수 있다.
또한, 상기 일 실시형태에 있어서는, 배선 기판(110)의 하면에 IC칩(140)을 실장하는 것으로 했지만, 리드 프레임(120)의 상면에 IC칩(140)을 실장하는 것도 가능하다. 이 경우, 예를 들면 도 28에 나타내는 바와 같이, IC칩(140)의 실장 위치에는, 리드(126)가 형성된다. 그리고, 리드(126)의 상면에는, 도금층(124)과 마찬가지의 도금층(127)이 형성되고, IC칩(140)은, 솔더 범프(143)에 의해서 도금층(127)에 플립칩 접속된다. 봉지 수지(102)에 접촉하는 리드(126)의 표면에는 산화막(125)이 형성되고, 봉지 수지(102)로부터 노출되는 리드(126)의 하면에는 도금층(123)이 형성되는 것은, 리드(121)와 마찬가지이다. 이 구성에 있어서는, IC칩(140)이 발하는 열은, 솔더 범프(143), 도금층(127) 및 리드(126)를 통해서 방열된다. 또한, IC칩(140)만이 아닌, 전자 부품(150)을 리드 프레임(120)의 상면에 실장하는 것도 가능하다.
(다른 실시형태)
(1) 도금층
상기 일 실시형태에 있어서는, 리드 프레임(120)에 도금층(124)을 형성하고, 도금층(124)의 주위에 산화막(125)을 형성함에 의해, 리드 프레임(120)과 접속 부재(130)의 위치 맞춤을 정확히 하는 것으로 했다. 그러나, 산화막(125)이 플럭스의 활성력을 저하시키기 때문에, 도금층(124)이 없어도 솔더(132)가 젖어 퍼져나가는 것을 제어해서, 접속 부재(130)의 위치 맞춤을 정확히 하는 것이 가능하다. 여기에서는, 도금층(124)을 갖지 않는 리드 프레임(120)의 제조 방법에 대하여, 도 29를 참조하면서 설명한다.
상기 일 실시형태와 마찬가지로, 리드 프레임(120)의 제조에는, 예를 들면 두께 50∼200㎛ 정도의 구리 또는 구리 합금의 금속판을 사용할 수 있다. 도 29의 (a)에 나타내는 바와 같이, 금속판의 에칭 가공 또는 프레스 가공에 의해, 리드(121) 및 방열판(122)이 형성된다. 그리고, 도 29의 (b)에 나타내는 바와 같이, 리드 프레임(120)의 양극 산화 처리에 의해, 리드(121) 및 방열판(122)의 표면에 산화막(125)이 형성된다. 즉, 리드(121) 및 방열판(122)의 전체 표면에 산화막(125)이 형성된다.
도 29의 (c)에 나타내는 바와 같이, 리드(121)의 접속 부재(130)와 접합되는 위치(125a)에 있어서, 산화막(125)이 제거된다. 산화막(125)의 제거는, 예를 들면 레이저 가공이나 블라스트 가공 등에 의해서 행하는 것이 가능하다. 산화막(125)의 제거에 의해, 위치(125a)에 있어서는, 리드 프레임(120)의 기재가 노출된다. 그리고, 도 29의 (d)에 나타내는 바와 같이, 위치(125a)에 접속 부재(130)가 탑재되고 리플로우 처리된다. 이때, 위치(125a)에 도포된 플럭스가 주위의 산화막(125)에 유출되면, 산화막(125)이 환원해서 플럭스의 활성력이 저하한다. 이 때문에, 접속 부재(130)의 솔더(132)는, 위치(125a)의 주위에는 젖어 퍼져나가지 않고, 접속 부재(130)의 위치 맞춤을 정확히 할 수 있다.
이와 같이, 리드(121)에 도금층(124)을 형성하지 않는 경우에도, 산화막(125)을 이용함에 의해, 리드 프레임(120)과 접속 부재(130)의 위치 맞춤을 정확히 할 수 있다. 또한, 도금층(124)의 형성 공정을 생략할 수 있기 때문에, 리드 프레임(120)의 제조 공정을 간략화할 수 있다.
(2) 언더필재
상기 일 실시형태에 있어서는, 배선 기판(110)의 하면과 IC칩(140) 사이에 언더필재(142)가 충전되는 것으로 했지만, 언더필재(142)는, 반드시 충전되지는 않아도 된다. 구체적으로는, 예를 들면 도 30에 나타내는 바와 같이, 솔더 범프(141)에 의해서 배선 기판(110)의 하면에 플립칩 접속된 IC칩(140)과, 배선 기판(110)의 하면 사이에는, 언더필재가 충전되지 않아도 된다. IC칩(140)이 실장되는 배선 기판(110)과 리드 프레임(120) 사이의 공간에는, 봉지 수지(102)가 충전되기 때문에, 언더필재의 충전이 생략되어도, IC칩(140)과 배선 기판(110) 사이의 공간에도 봉지 수지(102)가 충전된다. 이 결과, IC칩(140)이 배선 기판(110)으로부터 탈락하는 경우 등은 없고, IC칩(140)의 접속신뢰성이 저하하지 않는다.
언더필재의 충전을 생략함에 의해, 반도체 장치(100)의 제조 공정을 간략화할 수 있고, 제조 코스트를 저감할 수 있다. 또한, IC칩(140)의 주위에 언더필재가 퍼지는 경우가 없기 때문에, 배선 기판(110)의 하면에 있어서 IC칩(140)을 탑재하기 위한 영역의 면적을 작게 할 수 있고, 배선 기판(110)의 면을 유효하게 활용할 수 있다. 즉, 좁은 범위에 보다 많은 전자 부품을 실장하는 것이 가능하게 되고, 반도체 장치(100)를 소형화할 수 있음과 함께, 설계의 자유도를 향상시킬 수 있다.
또, 여기에서는 IC칩(140)의 실장 시에 언더필재의 충전을 생략하는 경우에 대하여 설명했지만, IC칩(140) 이외에도 예를 들면 플립칩 접속에 의해서 배선 기판(110)에 실장되는 전자 부품과 배선 기판(110) 사이에의 언더필재의 충전이 생략되어도 된다. 또한, 배선 기판(110)의 상면에 실장되는 전자 부품에 대해서도, 봉지 수지(101)에 의해서 피복되기 때문에, 언더필재의 충전을 생략하는 것이 가능하다.
언더필재의 충전이 생략되는 경우도, 예를 들면, 도 31에 나타내는 바와 같이, IC칩(140)과 방열판(122) 사이에 협지(挾持)되는 TIM(105)을 배치하고, 배선 기판(110)과 리드 프레임(120) 사이의 공간에는 통상의 봉지 수지(106)를 충전해도 된다. 이에 의해, 발열량이 큰 IC칩(140)이 발하는 열이 TIM(105)을 통해서 방열판(122)에 전달되고, 효율적인 방열이 가능하게 된다. 이때, 방열판(122)의 상면의 TIM(105)에 대응하는 위치에는, 도금층(128)이 형성되어도 된다. 도금층(128)은, 예를 들면 은(Ag) 도금 등의 귀금속 도금에 의해서 형성된다. 즉, 도금층(128)은, 도금층(124)과 마찬가지의 도금에 의해서 형성된다.
도금층(128)의 표면은, 주위의 산화막(125)의 표면과 비교해서 조화도(粗化度)가 낮고 평탄하기 때문에, TIM(105)이 도금층(128)에 접촉함에 의해, 산화막(125)에 접촉하는 경우와 비교해서, TIM(105)의 두께를 균일하게 할 수 있다. 이 결과, IC칩(140)과 방열판(122) 사이에 배치되는 TIM(105)의 두께가 균일하게 되고, IC칩(140)으로부터 발하는 열을 효율적으로 방열판(122)에 전도시킬 수 있다.
도금층(128)은, 리드(121)의 상면에 도금층(124)이 형성될 때에, 동시에 형성되도록 해도 된다. 즉, 하면 패드(115c)에 대향하는 위치에 도금층(124)이 형성됨과 동시에, IC칩(140)에 대향하는 위치에 도금층(128)이 형성되도록 해도 된다. 그리고, TIM(105)은, 디스펜스 또는 인쇄 등에 의해 IC칩(140)의 배면에 도포된 반경화 상태의 고열전도 수지가, 배선 기판(110)과 리드 프레임(120)이 접합될 때에 경화함에 의해 형성된다. 또, TIM(105)의 재료로 되는 고열전도 수지는, IC칩(140)의 배면에 도포되는 대신에, 도금층(128)의 표면에 도포되어도 된다.
(3) 리드 프레임 외연(外緣)의 단차
상기 일 실시형태에 있어서는, 리드 프레임(120)의 하면의 단부에 단차가 형성되는 것으로 했지만, 단차는, 단부 이외의 부분에도 형성되어도 된다. 구체적으로는, 예를 들면 도 32에 나타내는 바와 같이, 각 리드(121) 및 방열판(122)의 주위에 단차면(129)이 형성되도록 해도 된다. 이렇게 함에 의해, 리드(121) 및 방열판(122)의 단차면(129)보다도 아래쪽에 봉지 수지(102)가 충전되고, 단차면(129)이 봉지 수지(102)에 의해서 피복된다. 이 결과, 리드 프레임(120)이 반도체 장치(100)에 강고하게 접합되어 리드 프레임(120)의 탈락 등을 방지할 수 있다. 여기에서는, 리드(121) 및 방열판(122)의 주위에 단차면(129)이 형성되는 리드 프레임(120)의 제조 방법에 대하여 설명한다.
상기 일 실시형태와 마찬가지로, 리드 프레임(120)의 제조에는, 예를 들면 두께 50∼200㎛ 정도의 구리 또는 구리 합금의 금속판을 사용할 수 있다. 도 33에 나타내는 바와 같이, 금속판(300)의 상면 및 하면에 에칭 레지스트가 형성된다. 즉, 금속판(300)의 상면에는 에칭 레지스트(310)가 형성되고, 하면에는 에칭 레지스트(320)가 형성된다. 이들 에칭 레지스트(310, 320)는, 리드(121) 및 방열판(122)으로서 남기는 위치에 형성된다. 즉, 금속판(300)의 리드(121) 또는 방열판(122)으로서 남지 않는 부분에는, 에칭 레지스트의 공극이 형성된다. 구체적으로는, 금속판(300)의 상면에는 공극(310a)이 형성되고, 하면에는 공극(320a)이 형성된다. 여기에서, 하면의 공극(320a)은, 상면의 공극(310a)보다도 폭이 넓다.
이와 같은 에칭 레지스트가 형성된 금속판(300)을 에칭액에 침지함에 의해, 공극(310a, 320a)에 있어서 노출되는 금속판(300)이 표면으로부터 용해되어, 예를 들면 도 34에 나타내는 바와 같이, 리드(121)와 방열판(122)이 분리된 리드 프레임(120)이 형성된다. 그리고, 상면의 공극(310a)보다도 하면의 공극(320a)을 폭넓게 했기 때문에, 하면의 공극(320a) 중 상면의 공극(310a)과 중복하는 영역에서는, 금속판(300)이 상면 및 하면으로부터 용해되어, 리드(121) 및 방열판(122)이 완전하게 분리된다. 한편, 하면의 공극(320a) 중 상면의 공극(310a)과 중복하지 않는 영역에서는, 금속판(300)이 하면으로부터만 용해되어, 단차면(129)이 형성된다.
이와 같이, 금속판(300)의 상면 및 하면에 폭이 서로 다른 에칭 레지스트를 형성하고, 에칭액에 침지함에 의해, 리드(121) 및 방열판(122)의 외연에 단차면(129)을 갖는 리드 프레임을 형성할 수 있다. 즉, 예를 들면 도 35에 나타내는 바와 같이, 리드(121) 및 방열판(122)의 사선으로 나타내는 외연부에 단차면(129)을 형성할 수 있다. 그리고, 단차면(129)을 갖는 리드 프레임(120)이 배선 기판(110)에 접합되고, 배선 기판(110)과 리드 프레임(120) 사이의 공간에 봉지 수지(102)가 충전될 때, 봉지 수지(102)가 단차면(129)의 아래쪽에도 충전되어 리드 프레임(120)을 지지하고, 반도체 장치(100)로부터 리드 프레임(120)이 탈락하는 것을 방지할 수 있다.
101, 102, 106 : 봉지 수지
103, 150 : 전자 부품
110 : 배선 기판
111 : 기판
112 : 솔더 레지스트층
113 : 상면 패드
114 : 보호 절연층
115, 115a, 115b, 115c : 하면 패드
120 : 리드 프레임
121, 126 : 리드
122 : 방열판
123, 124, 127, 128 : 도금층
125 : 산화막
129 : 단차면
130, 135 : 접속 부재
140 : IC칩
141 : 솔더 범프
142 : 언더필재

Claims (12)

  1. 금속으로 이루어지는 리드 프레임과,
    상기 리드 프레임에 대향하는 배선 기판과,
    상기 리드 프레임 및 상기 배선 기판 사이에 배치되는 전자 부품과,
    상기 리드 프레임 및 상기 배선 기판을 접속하는 접속 부재와,
    상기 리드 프레임 및 상기 배선 기판 사이에 충전되고, 상기 전자 부품 및 상기 접속 부재를 피복하는 봉지(封止) 수지를 갖고,
    상기 리드 프레임은,
    상기 배선 기판에 대향하고, 상기 봉지 수지에 의해서 피복되는 제1 면과,
    상기 제1 면의 이면측에 위치하고, 상기 봉지 수지로부터 노출되는 제2 면과,
    상기 제1 면 또는 상기 제2 면에 인접하고, 적어도 일부가 상기 봉지 수지로부터 노출되는 측면을 갖는
    것을 특징으로 하는 반도체 장치.
  2. 제1항에 있어서,
    상기 리드 프레임은,
    상기 접속 부재에 접속되는 리드와,
    상기 제1 면이 상기 전자 부품에 대향하는 방열판
    을 갖는 것을 특징으로 하는 반도체 장치.
  3. 제2항에 있어서,
    상기 리드 프레임은,
    각각 상기 접속 부재에 접속되는 복수의 상기 리드를 갖고,
    복수의 상기 리드는,
    상기 접속 부재에 접속되는 부분의 두께가 균등한
    것을 특징으로 하는 반도체 장치.
  4. 제1항에 있어서,
    상기 제2 면은,
    상기 측면 근방의 단부(端部)에 형성된 단차
    를 갖는 것을 특징으로 하는 반도체 장치.
  5. 제1항에 있어서,
    상기 제1 면은,
    상기 접속 부재에 접속하는 위치에 형성된 도금층과,
    상기 도금층의 주위에 형성되고, 상기 봉지 수지에 접촉하는 산화막
    을 갖는 것을 특징으로 하는 반도체 장치.
  6. 제1항에 있어서,
    상기 제1 면은,
    상기 접속 부재에 접속하는 위치의 주위에 형성되고, 상기 봉지 수지에 접촉하는 산화막을 갖는 것을 특징으로 하는 반도체 장치.
  7. 제1항에 있어서,
    상기 봉지 수지는,
    필러를 함유하는 것을 특징으로 하는 반도체 장치.
  8. 제1항에 있어서,
    상기 봉지 수지는,
    상기 전자 부품과 상기 배선 기판 사이의 공간을 포함하는 상기 리드 프레임과 상기 배선 기판 사이의 공간에 충전되는 것을 특징으로 하는 반도체 장치.
  9. 제1항에 있어서,
    상기 리드 프레임과 상기 전자 부품 사이에 협지(挾持)되고, 상기 전자 부품이 발하는 열을 상기 리드 프레임에 전달하는 열 전달 부재를 더 갖는 것을 특징으로 하는 반도체 장치.
  10. 제9항에 있어서,
    상기 제1 면은,
    상기 열 전달 부재에 접촉하는 위치에 형성된 도금층을 갖는 것을 특징으로 하는 반도체 장치.
  11. 제1항에 있어서,
    상기 리드 프레임은,
    상기 제2 면과의 단차를 갖고, 상기 봉지 수지에 의해서 피복되는 단차면을 더 갖는 것을 특징으로 하는 반도체 장치.
  12. 금속으로 이루어지는 리드 프레임과 당해 리드 프레임에 대향하는 배선 기판 사이에 전자 부품을 배치하고,
    상기 리드 프레임과 상기 배선 기판을 접속 부재에 의해서 접합하고,
    상기 리드 프레임과 상기 배선 기판 사이에 봉지 수지를 충전하여, 상기 전자 부품 및 상기 접속 부재를 피복하는 공정을 갖고,
    상기 피복하는 공정은,
    상기 리드 프레임의 상기 배선 기판에 대향하는 제1 면을 상기 봉지 수지에 의해서 피복하고,
    상기 리드 프레임의 상기 제1 면의 이면측에 위치하는 제2 면을 상기 봉지 수지로부터 노출시키고,
    상기 리드 프레임의 상기 제1 면 또는 상기 제2 면에 인접하는 측면의 적어도 일부를 상기 봉지 수지로부터 노출시키는
    것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020200132431A 2019-10-30 2020-10-14 반도체 장치 및 반도체 장치의 제조 방법 KR20210052244A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2019196951 2019-10-30
JPJP-P-2019-196951 2019-10-30
JP2020095751A JP7463191B2 (ja) 2019-10-30 2020-06-01 半導体装置及び半導体装置の製造方法
JPJP-P-2020-095751 2020-06-01

Publications (1)

Publication Number Publication Date
KR20210052244A true KR20210052244A (ko) 2021-05-10

Family

ID=75713500

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200132431A KR20210052244A (ko) 2019-10-30 2020-10-14 반도체 장치 및 반도체 장치의 제조 방법

Country Status (3)

Country Link
JP (1) JP7463191B2 (ko)
KR (1) KR20210052244A (ko)
TW (1) TW202117973A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6653139B2 (ja) 2015-07-24 2020-02-26 株式会社三井ハイテック リードフレーム及びその製造方法
JP6764666B2 (ja) 2016-03-18 2020-10-07 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP6863819B2 (ja) 2017-05-11 2021-04-21 大口マテリアル株式会社 リードフレーム及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007069606A1 (ja) 2005-12-14 2007-06-21 Shinko Electric Industries Co., Ltd. チップ内蔵基板およびチップ内蔵基板の製造方法

Also Published As

Publication number Publication date
JP7463191B2 (ja) 2024-04-08
JP2021072434A (ja) 2021-05-06
TW202117973A (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
US8618669B2 (en) Combination substrate
KR101469698B1 (ko) 배선 기판 및 그 제조 방법
US8810040B2 (en) Wiring substrate including projecting part having electrode pad formed thereon
US9041211B2 (en) Semiconductor package and method for manufacturing the semiconductor package embedded with semiconductor chip
TWI437647B (zh) 具有凸塊／基座／凸緣層散熱座及增層電路之散熱增益型半導體組體
KR101985020B1 (ko) 배선기판의 제조방법
US9338886B2 (en) Substrate for mounting semiconductor, semiconductor device and method for manufacturing semiconductor device
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
US9935053B2 (en) Electronic component integrated substrate
US20100041183A1 (en) Semiconductor device and manufacturing method thereof
JP4550102B2 (ja) 半導体パッケージ及びその製造方法、半導体パッケージを備える半導体装置
JP2017174849A (ja) 半導体装置及び半導体装置の製造方法
JP6280710B2 (ja) 配線基板、発光装置及び配線基板の製造方法
JP7271337B2 (ja) 電子部品装置及び電子部品装置の製造方法
US20050073039A1 (en) Semiconductor device and method of fabricating the same
US9773763B2 (en) Semiconductor device
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP7463191B2 (ja) 半導体装置及び半導体装置の製造方法
US11452210B2 (en) Wiring substrate and electronic device
JP4295395B2 (ja) 回路基板の製造方法及びリードフレームの製造方法
US11393761B2 (en) Circuit board and its manufacturing method
JP7286450B2 (ja) 電子装置及び電子装置の製造方法
US11929342B2 (en) Semiconductor device with leads having step surfaces
JP2006173234A (ja) 半導体装置およびその製造方法
US11832388B2 (en) Wiring board

Legal Events

Date Code Title Description
A201 Request for examination