JP4295395B2 - 回路基板の製造方法及びリードフレームの製造方法 - Google Patents

回路基板の製造方法及びリードフレームの製造方法 Download PDF

Info

Publication number
JP4295395B2
JP4295395B2 JP18527199A JP18527199A JP4295395B2 JP 4295395 B2 JP4295395 B2 JP 4295395B2 JP 18527199 A JP18527199 A JP 18527199A JP 18527199 A JP18527199 A JP 18527199A JP 4295395 B2 JP4295395 B2 JP 4295395B2
Authority
JP
Japan
Prior art keywords
groove
circuit board
metal plate
resist
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18527199A
Other languages
English (en)
Other versions
JP2001015868A (ja
Inventor
洋一 松岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Machinery Manufacturing and Electronics Co Ltd
Original Assignee
Fuji Machinery Manufacturing and Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Machinery Manufacturing and Electronics Co Ltd filed Critical Fuji Machinery Manufacturing and Electronics Co Ltd
Priority to JP18527199A priority Critical patent/JP4295395B2/ja
Publication of JP2001015868A publication Critical patent/JP2001015868A/ja
Application granted granted Critical
Publication of JP4295395B2 publication Critical patent/JP4295395B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、各種電子回路用の回路基板、半導体チップの筐体となるパッケージ及びリードフレームとその製造方法に関する。
【0002】
【従来の技術】
電子回路用の回路基板等に半導体チップを実装してなる半導体素子、特に電力用半導体素子では、動作時の発熱による素子の温度上昇を抑えるために、回路基板等の放熱を良くする必要がある。従来は、この放熱特性を向上させるために、回路基板においては、導電パターンを構成する銅箔を厚くする事で対応してきた。また、電力用の半導体チップを封止するためのパッケージや半導体チップを実装するリードフレーム等においても、同様に良好な放熱特性が要求され、それぞれ、放熱特性を良好にする検討が進められている。
【0003】
【発明が解決しようとする課題】
しかしながら、回路基板において銅箔を厚くすると電気伝導性、熱伝導性は良くできるが、基板表面に銅箔の厚さに対応した凹凸が形成され、平坦性を失うという問題点があった。
また、通常、回路基板は、基板表面に形成された銅箔をエッチングすることにより所定のパターンが形成されるが、銅箔が100〜200μm以上の厚さになると、微細な回路パターンを形成することが困難であるという新たな問題が生じていた。
また、リードフレームで形成した回路パターンと樹脂板とを熱プレスで密着、させて融着した、金属板を用いた回路形成法もあるが、この方法では、配線(回路パターン)の自由度が低く、外部の回路との接続の方法も半田付け等に限られるという問題点があった。
また、パッケージにおいても、回路基板と同様に銅箔や電極を厚くすることにより対応しているが、上記回路基板と同様な問題点があった。
また、リードフレームは、通常、プレス等により金属薄板を打ち抜いて形成されるが、微細なパターンを形成することが困難であるという問題点があった。
【0004】
そこで、本発明は、放熱特性が良好で、かつ比較的微細な回路パターンを構成することができ、しかもパターン設計の自由度の高い回路基板製造方法を提供することを第1の目的とする。
さらに、本発明は、放熱特性が良好でかつ微細なパターンを形成することができるリードフレーム製造方法を提供することを第の目的とする。
【0005】
【課題を解決するための手段】
以上の目的を達成するために、本発明に係る回路基板の製造方法は、金属からなる複数の金属配線部が接着樹脂によって接合固定されてなる回路基板の製造方法であって、
金属板の一方の面に、上記複数の金属配線部に対応したパターン形状に第1のレジストを形成し、該第1のレジストをマスクとして上記金属板をエッチングすることにより上記金属板の一方の面に第1の溝を形成する第1の溝形成工程と、
上記第1の溝に接着剤を充填する第1の充填工程と、
上記金属板の他方の面に、上記複数の金属配線部に対応したパターン形状に第2のレジストを形成し、該第2のレジストをマスクとして上記金属板をエッチングすることにより上記第1の溝に連通する第2の溝を上記金属板の他方の面に形成する第2の溝形成工程と、
上記第2の溝に接着剤を充填する第2の充填工程とを備えたことを特徴とする。
以上のように構成された本発明に係る回路基板の製造方法により、金属配線部の金属を厚くできかつ上面及び下面の平坦性を良好にできる回路基板を製造することができる。
【0011】
また、本発明に係る回路基板の製造方法において、上記第2の充填工程の後に、上記金属板の一方の面に絶縁板を接合する絶縁体接合工程を含んでいてもよい。
【0012】
本発明に係るリードフレームの製造方法は、金属からなる複数のリード及びダイパットとが接着樹脂によって接合固定されてなるリードフレームの製造方法であって、
金属板の一方の面に、上記複数のリード及びダイパットに対応したパターン形状に第1のレジストを形成し、該第1のレジストをマスクとして上記金属板をエッチングすることにより上記金属板の一方の面に第1の溝を形成する第1の溝形成工程と、
上記第1の溝に接着剤を充填する第1の充填工程と、
上記金属板の他方の面に、上記複数のリード及びダイパットに対応したパターン形状に第2のレジストを形成し、該第2のレジストをマスクとして上記金属板をエッチングすることにより上記第1の溝に連通する第2の溝を上記金属板の他方の面に形成する第2の溝形成工程と、
上記第2の溝に接着剤を充填する第2の充填工程とを備えたことを特徴とする。
この本発明に係るリードフレームの製造方法により、金属板が該金属板に形成された貫通溝によって複数のリード部とダイパッド部とに分離され、その複数のリード部とダイパッド部とが上記貫通溝に充填された接着樹脂によって接合されてなるリードフレームを製造することができる。
【0013】
また、本発明に係るリードフレームの製造方法において、上記第1の溝に比較して、上記第2の溝の幅を広く形成し、かつ互いに隣接する第2の溝を少なくとも1部で連通させると、上記ダイパッドの厚さが、上記リードの厚さに比較して厚いリードフレームを製造することができる。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明に係る実施の形態について説明する。
実施の形態1.
本発明に係る実施の形態1の回路基板は、図1(j)に示すように、金属板の上面と下面にそれぞれ形成された互いに対向する溝2,3で構成される貫通溝4によって複数の金属配線部1に分離され、該複数の金属配線部1が上記貫通溝4に充填された接着樹脂5a,5bによって接合固定されてなる。このように構成された実施の形態1の回路基板は、金属配線部1を従来の回路基板の銅箔に比較して十分厚くできることから放熱性を良好にでき、かつ回路基板の上面及び下面を平坦にできる。
【0015】
(製造方法)
本実施の形態1の回路基板は、以下の各工程を含む製造方法により作製することができる。
工程1.
図1(a)に示す、例えば、125μm〜250μmの厚さの銅合金板(例えば、りん青銅)などの金属板100の上面と下面にそれぞれ、図1(b)に示すように、感光性フィルムレジスト101a,101bをロールラミネーター等を用いて貼り付ける。
【0016】
工程2.
次に、図1(c)に示すように、露光用パターンフィルム102aを介して、金属板100の上面に形成された感光性フィルムレジスト101aに紫外線を照射することにより、感光性フィルムレジスト101aを露光し、金属板100の下面に形成された感光性フィルムレジスト101bには紫外線を全面に照射することにより露光する。ここで、感光性フィルムレジスト101a,101bは、紫外線が照射されてない部分がアルカリにより溶解するレジストであり、露光用パターンフィルム102aには銅金属板100の上面に溝を形成すべき領域に対応させて紫外線を遮断するパターンが形成されている。
【0017】
工程3.
次に、図1(d)に示すように、アルカリ現像機を使用して、例えば、1wt%の炭酸ソーダ等のアルカリ現像液を現像スプレーノズル103から噴射することにより、露光された感光性フィルムレジスト101aのうちの紫外線が照射されていない部分を除去することにより、溝に対応する開口部が形成されたレジスト104を形成する。
工程4.
次に、図1(e)に示すように、エッチングスプレーノズル105から塩化第2鉄溶液等のエッチング液を噴射して、レジスト104をマスクとして、金属板100をエッチングすることにより、該金属板100の厚さの1/4〜3/4の深さを有する溝2を金属板100の上面に形成する。
【0018】
工程5.
次に、図1(f)に示すように、レジスト104及び感光性フィルムレジスト101bを除去する。
そして、図1(g)に示すように、溝2の内部の面を含む金属板100の上面を、黒化処理又は有機酸処理等により、表面粗さが1〜10μm程度になるように粗化する。尚、この粗化は、金属板100の上面全体を粗化する必要はなく、少なくとも溝2の内部の面のみを粗化すれば良い。
工程6.
次に、図1(h)に示すように、少なくとも溝2内に充填するように、金属板100の上面に熱硬化性エポキシ樹脂等からなる接着樹脂層106を、スクリーン印刷等で形成して硬化させる。この際、熱硬化性エポキシ樹脂等からなる接着樹脂層106を形成するようにした場合、例えば、熱風循環炉を用いて150℃、40分の条件で硬化させることができる。
【0019】
工程7.
そして、図1(i)に示すように、溝2以外の金属板100の上面に形成された接着樹脂層106を、研磨機107等を用いて除去する。
この際、研磨機107として、基板用バフ研磨機、ベルトサンダー研磨機等を用いることができる。
このようにして、溝2の内部のみに接着剤5aが充填された金属板100を作製する。
また、本製造方法では、工程6において、溝2の部分のみに、例えば溝部分のみの専用版を用いて塗布することにより、溝2の内部のみに接着剤5aを充填するようにして、この工程7を省略することができる。
【0020】
以上のような工程により、接着剤5aを充填した溝2を形成した後、同様の工程を用いて、金属板100の下面に、溝2の底面において溝2と連通する溝3を形成して、該溝3に接着剤5bを充填する。
以上のような製造工程により、図1(j)に示す、溝2,3で構成される貫通溝4に充填された接着剤5により、互いに分離されかつ互いに接合された複数の金属配線部1からなる実施の形態1の回路基板を製造することができる。
【0021】
以上のように製造された実施の形態1の回路基板は、従来の回路基板の銅箔に比較して、各金属配線部1の厚さを厚くできるので、電気伝導性、熱伝導性を良好にでき、かつ上面及び下面を平坦にできる。
また、実施の形態1の回路基板は、エッチングを用いて複数の配電部に分離しているので、比較的、微細な回路パターンを形成することができる。
【0022】
以上の実施の形態1の回路基板においては、図2(a)に示すように、必要に応じてソルダーレジスト12及びNi/Au等のメッキ層11を形成するようにしてもよい。
また、図2(b)は、本実施の形態1の回路基板110の応用例を示す模式図である。本応用例は、実施の形態1の回路基板の上面に、貫通溝4上に形成されたソルダーレジスト12を介して半導体チップ21が設けられ、半導体チップの電極(図示せず)と金属配線部1とがボンディングワイヤー22によって接続されている。また、回路基板110の下面には、ソルダーレジスト12を介して例えばチップ抵抗等のチップ部品23が設けられ、その両端の電極がそれぞれ金属配線部1にはんだ付けされ、別の場所には一端と他端がそれぞれ隣接する金属配線部1に接続された電子部品24が設けられている。尚、図2に示した応用例では、半導体チップ21、チップ部品23及び電子部品24等の各部品の下にソルダーレジスト12を形成した例を示しているが、本応用例ではソルダーレジスト12の上に又はソルダーレジスト12に代えて、部品の下にエラストマーを形成するようにしても良い。このようにすると、エラストマーの弾性により半導体チップ21、チップ部品23及び電子部品24等の各部品を保護することができる。
尚、本発明に係る実施の形態1の回路基板を複数個、絶縁体を介して又は直接積層して、多層の回路基板としてもよい。このようにすると、より高密度の配線を形成することができる。
本発明に係るこの多層回路基板は、具体的には例えば、以下のようにして作製することができる。
まず、図1(a)〜(i)までの工程により加工された金属板100を2枚準備し、図11(a)に示すように、プリプレグ150を間に挟んで積層する。ここで、プリプレグとは、強化繊維材料に樹脂を含浸させ未硬化状態のものをいう。
そして、プリプレグ150を硬化させた後、図11(b)に示すように、2枚の金属板100の各表面に溝3を形成して、各溝3に樹脂5bを充填する。
以上のようにして2つの金属板100が積層された積層回路基板が作製される。
以上のように積層回路基板の製造方法において、2つの回路基板の表面は平坦であるので、プリプレグ150と各回路基板の間に隙間ができないように積層することができる(埋め込み性を良好にできる)。
これに対して、従来の回路基板を同様の方法で積層しようとすると、電極部分が突出しているので、樹脂不足となりプリプレグの良好な埋め込みが困難である。
本発明ではさらに、図11(b)に示す積層回路基板をさらに積層して、4層、6層、8層又はそれ以上の積層回路基板を作製できる。
【0023】
実施の形態2.
実施の形態2の回路基板は、実施の形態1の回路基板110の一方の主面にさらに絶縁板31を接合し、その絶縁板31を利用して、半導体チップ等を収納する収納スペースを設けたものである。
本実施の形態2の回路基板は、以下のように製造される。
まず、図3(a)に示すように、絶縁板31に接着シート34を接合する。
次に、図3(b)に示すように、接着シート34が接合された絶縁板31に、開口部33,32を形成する。
そして、一方の主面を粗化した回路基板110と接着シート34とを密着させて加圧することにより、回路基板110と絶縁板31とを接合する。
尚、接着シート34として、熱硬化性エポキシ接着シートを使用する場合、例えば、真空熱プレス機等を用いて、170℃、60分の条件下で加圧することにより、接着シート34を溶融硬化させる。
以上のようにして、開口部33,32にそれぞれ対応した収納スペース35,36を備えた実施の形態2の回路基板が作製される。
【0024】
尚、実施の形態2の回路基板において、例えば、ガラスエポキシ絶縁板を絶縁板31として用いることができ、接着シート34としてはノンフロータイプのエポキシ接着シートを用いることができる。例えば、ノンフロータイプのエポキシ接着シートを用いる場合は、回路基板110と絶縁板31とを接着シート34を介して重ねた後、例えば、60kg/cm2の圧力で加圧し、160℃、60分の真空高温高圧下で融着、硬化する。
【0025】
また、絶縁板31が接着される回路基板110の一方の面は、露出した金属配線部のみを粗化するようにしても良いし、金属配線部及び接着樹脂部の双方の面を粗化するようにしても良い。このように回路基板の一方の面を粗化することにより、絶縁板31と回路基板110との接合強度を高くし、信頼性を向上させることができる。
さらに、回路基板110と絶縁板31とを、四隅に設けた位置合わせ穴を通したハトメピン、スチール鋼ピンを用いることにより容易に位置合わせすることができる。
【0026】
図4(a)は、実施の形態2の回路基板の概略構成を示す斜視図である。
本実施の形態2の回路基板は、図4(a)に示すように、部品(半導体チップ、チップ抵抗等)の収納スペース41,42及びボンディング用スペース43,44,45が形成されている。
ここで、図4において、図3と同様のものには、同様の符号を付して示している。
【0027】
図4(b)は、実施の形態2の回路基板を用いた応用例を示す平面図である。
本応用例では、収納スペース41の底面において、互いに電気的に分離された金属配線部50,51,52,53が露出され、その金属配線部50上に例えばダイオードであるチップ部品61a,61b,61cが設けられ、チップ部品61a,61b,61cの一方の電極がそれぞれ、ボンディングワイヤー22によって、金属配線部51,52,53に接続されている。尚、チップ部品61a,61b,61cの他方の電極は、例えば接地側であり、いずれも金属配線部50に接続される。また、収納スペース42の低部には、金属配線部54が露出され、例えばIC等の半導体チップ62が設けられ、その半導体チップ62の上面に設けられた電極が、ボンディングワイヤー22によってボンディングスペース43,44の金属配線部55,56,57,58に接続される。尚、収納スペースに設けられた半導体チップ等は、樹脂モールド等の方法により容易に封止することができる。
以上のように、回路基板110の金属配線部の形状及び絶縁板とによって構成される収納スペース位置等を、任意に組み合わせることにより、種々の回路を構成することができる。
以上、説明した内容から明らかなように、本実施の形態2の構成により、少なくとも1つの収納スペースを備えたパッケージとして利用することができる。
【0028】
(実施の形態1,2の回路基板の端子構造)
以下に、実施の形態1,2の回路基板の端子構造(外部接続端子構造)について説明する。
図5(a)(b)は、本実施の形態1,2の回路基板に外部回路との接続用にバンプを設けた端子構造(以下、単にバンプ接続構造という。)の一例を示している。
本バンプ接続構造は、回路基板110の下面にバンプ用凹部63を形成し、各バンプ用凹部63にはんだバンプ64を設けている。このようにして、容易に各金属配線部1と外部回路基板とを電気的に接続することができるバンプ接続構造を実現できる。
尚、各バンプ用凹部63は金属板100に溝3を形成するエッチング時に同時に形成することができ、各バンプ用凹部63形成用にエッチング工程を追加する必要はなく、工程数を増加させることはない。
【0029】
また、図6は、図5とは異なる他の端子構造の例を示す模式的な断面図である。本端子構造は、貫通溝において、一方の溝2のみに接着樹脂5aを充填し、溝3には、接着樹脂を充填しないようにする。そして、回路基板110の下面において、接着樹脂が充填されていない溝3の両側の所定の幅の部分を除いてソルダーレジスト12を形成する。最後に、図6において破線67で示すように、貫通溝の中心線に沿って分割する。
そして、この分割部分に露出された金属配線部の表面を外部回路との接続用端子とする。
すなわち、多くの回路基板を集合状態で製造する場合は、このように回路基板の下面の端部に容易に端子接続部を形成することができる。
【0030】
変形例.
本発明に係る変形例の回路基板は、実施の形態1の回路基板において、金属配線部の金属板の部分に半導体チップ等のチップ部品28を収納する収納スペースを設けた以外は、実施の形態1と同様に構成される。
すなわち、本変形例の回路基板は、図7(a)(b)に示すように、貫通溝に充填された接着樹脂5によって互いに分離された金属配線部1a,1b,1c,1d,1e,1f,1gを有し、さらに金属配線部1aに形成された収納スペース71を有する。この収納スペース71は、金属板の上面に溝3を形成する時に同時に金属配線部1aの中央部を所定の深さにエッチングをすることにより形成される。
以上のように構成された変形例の回路基板において、例えば、IC等の半導体チップ28は、収納スペース71に設けられ、半導体チップ28の上面の各電極がそれぞれ、金属配線部1b,1c,1d,1e,1f,1gにボンディングワイヤー22で接続される。
【0031】
以上の実施の形態1,2及び変形例の回路基板は、溝2と溝3とを全ての部分で対向させて貫通溝を形成するようにしたが、本発明はこれに限られるものではなく、溝2と溝3とを部分的に対向させるようにしても良い。
すなわち、図8(a)に示すような溝2aを、金属板100の上面に形成し、金属板100の下面には、図8(b)に示すような一部にエッチングされていない分離部分72を有する溝3bを形成するようにしてもよい。
尚、図8(c)は、接着樹脂が充填された貫通溝4aを示す平面図であり、図8(d)は、図8(c)のC−C’線についての断面図である。
【0032】
以上の実施の形態1,2及び変形例では、金属板100を用いたが、本発明はこれに限定されるものではなく、コバールやステンレス等の他の金属を用いてもよい。
また、以上の実施の形態1,2及び変形例では、エポキシ樹脂を接着樹脂として用いた例を示したが、本発明は接着樹脂の種類に限定されるものではなく、金属配線部として用いる金属板に応じて適宜選択することができる。
さらに、以上の実施の形態1,2及び変形例では、125μm〜250μmの厚さの金属板を用いた例を示したが、本発明は金属板の厚さに限定されるものではなく、種々の厚さの金属板を適宜選択して用いることができる。
またさらに、以上の実施の形態1,2及び変形例では、レジスト及びエッチング液等、特定のものを例として示したものもあるが、本発明はこれらのものに限定されるものではない。
【0033】
実施の形態3.
図9(a)(b)はそれぞれ、本発明に係る実施の形態3のリードフレームの構成を示す、平面図と断面図である。
本実施の形態3のリードフレームは、実施の形態1,2の回路基板を作製する方法と同様な方法を用いて製造され、互いに接着樹脂によって絶縁分離されたダイパッド351、複数のリード353,354及び補強板352とを備え、従来例に比較して放熱性と機械的強度に優れる。
【0034】
すなわち、本実施の形態3のリードフレームは以下のような製造方法により作製される。
まず、図10(a)に示すように、金属板300を準備し、図10(b)に示すように、液体レジスト301を金属板300を覆うように塗布する。
次に、図10(c)に示すように、リードを形成すべき領域に所定の間隔でレジスト301を除去してそのレジストをマスクとしてエッチングをすることにより、溝302を形成する。
その後、レジスト301を除去して、溝の内部表面を含む金属板の上面を粗化する。
【0035】
そして、図10(e)に示すように、実施の形態1と同様にして、溝302に接着樹脂を充填する。
同様にして、金属板300の下面に溝302に対向する溝303を形成して、金属板を貫通させる。ここで、溝303は、溝302より深くかつ広い幅に形成し、隣接する溝303同士が図10(f)に示すように側面の少なくとも1部において連通するように形成する。このようにして、溝302及び溝303によって形成されるリード353が金属板300の厚さより薄くなるように形成する。尚、ダイパッドの部分は、リードに比較して十分幅が広いので、ダイパットの両側に位置する溝303は互いに連通することはなく、ダイパッドの部分の厚さは金属板の厚さと同一に保たれる。
【0036】
このようにして、ダイパッド351の部分が厚く、リードの部分が薄いリードフレームを作製することができる。
また、以上のように構成された実施の形態3のリードフレームは、ダイパッド351、リード353,354及び補強板352が互いに接着樹脂によって固定されているので、従来例に比較して極めて高い強度を有している。
さらに、本実施の形態1のリードフレームは、エッチングを用いて作製されているので、リード353の間隔を狭くすることができ、かつ狭くしても接着樹脂によって絶縁分離されているので、隣接するリード353間での短絡を防止できる。
【0037】
【発明の効果】
以上詳細に説明したように、本発明に係る回路基板は、金属板が該金属板に形成された貫通溝によって複数の金属配線部に分離され、該複数の金属配線部が上記貫通溝に充填された接着樹脂によって接合固定されて構成されているので、金属配線部の金属を厚くでき放熱特性を良好にできる。
【0038】
さらに、本発明は、複数の上記回路基板を積層して構成することにより、より高密度配線が可能な回路基板を提供できる。
【0039】
また、本発明に係るパッケージは、金属板が該金属板に形成された貫通溝によって複数の金属配線部に分離され、該複数の金属配線部が上記貫通溝に充填された接着樹脂によって接合固定されてなる回路基板と、上記回路基板の一方の主面に接合された開口部を有する絶縁板と含んで構成されるので、金属配線部の金属を厚くでき、放熱特性を良好にできる。
【0040】
また、本発明に係るリードフレームは、金属板が該金属板に形成された貫通溝によって複数のリード部とダイパッド部とに分離され、その複数のリード部とダイパッド部とが上記貫通溝に充填された接着樹脂によって接合されてなり、上記ダイパッドの厚さを上記リードの厚さに比較して厚くしているので、各リード間の間隔を狭くでき、かつ放熱特性を良好にできる。
【0041】
また、本発明に係る回路基板の製造方法は、金属板の一方の面に第1の溝を形成する第1の溝形成工程と、上記第1の溝に接着剤を充填する第1の充填工程と、上記金属板の他方の面に、上記第1の溝に連通する第2の溝を上記金属板の他方の面に形成する第2の溝形成工程と、上記第2の溝に接着剤を充填する第2の充填工程とを備えているので、金属配線部の金属を厚くできかつ上面及び下面の平坦性を良好にでき、放熱特性が良好で、かつ比較的微細な配線パターンを有ししかも配線パターン設計の自由度の高い回路基板を製造することができる。
【0042】
本発明に係るリードフレームの製造方法は、金属板の一方の面に第1の溝を形成する第1の溝形成工程と、上記第1の溝に接着剤を充填する第1の充填工程と、上記金属板の他方の面に上記第1の溝に連通する第2の溝を上記金属板の他方の面に形成する第2の溝形成工程と、上記第2の溝に接着剤を充填する第2の充填工程とを備えているので、複数のリード部とダイパッド部とが上記貫通溝に充填された接着樹脂によって接合されてなる、機械的強度の高いリードフレームを製造することができる。
【0043】
また、本発明に係るリードフレームの製造方法において、上記第1の溝に比較して、上記第2の溝の幅を広く形成し、かつ互いに隣接する第2の溝を少なくとも1部で連通させると、上記ダイパッドの厚さが上記リードの厚さに比較して厚いリードフレームを製造することができる。従って、本発明のリードフレームの製造方法によれば、放熱特性が良好でかつリード間の間隔の狭い微細なパターンのリードフレームを製造することができる。
【図面の簡単な説明】
【図1】 本発明に係る実施の形態1の回路基板の製造方法における各工程を示す模式的な側面図(ただし、(j)は斜視図)である。
【図2】 実施の形態1の回路基板の応用例を示す断面図である。
【図3】 本発明に係る実施の形態2の回路基板の製造方法における絶縁板作製と接合工程を示す模式的な断面図である。
【図4】 (a)は実施の形態2の回路基板の構成を示す斜視図であり、(b)はその応用例を示す平面図である。
【図5】 (a)は、実施の形態1,2のバンプ構造を示す平面図であり、(b)は、(a)のA−A’線についての断面図である。
【図6】 実施の形態1,2の端子構造を示す断面図である。
【図7】 (a)は、本発明に係る回路基板の変形例を示す平面図であり、(b)は、(a)のB−B’線についての断面図である。
【図8】 (a)〜(c)は、本発明に係る回路基板の図7とは異なる変形例を示す平面図であり、(d)は(c)のC−C’線についての断面図である。
【図9】 (a)は、本発明に係る実施の形態3のリードフレームを示す平面図であり、(b)は、(a)のD−D’線についての断面図である。
【図10】 本発明に係る実施の形態3のリードフレームの製造方法における各工程を示す模式的な断面図である。
【図11】 本発明に係る積層回路基板の作製方法の一例を示す模式的な断面図である。
【符号の説明】
1,1a,1b,1c,1d,1e,1f,1g,50,51,52,53…金属配線部、2,2a,3,3b,302,303…溝、4…貫通溝、5,5a,5b…接着樹脂、11…メッキ層、12…ソルダーレジスト、21…半導体チップ、22…ボンディングワイヤー、23…チップ部品、31…絶縁板、34…接着シート、33,32…開口部、35,36,41,42,71…収納スペース、43,44,45…ボンディング用スペース、63…バンプ用凹部、64…はんだバンプ、100…金属板、101a,101b…感光性フィルムレジスト、102a,102b…露光用パターンフィルム、104,301…レジスト、106…接着樹脂層、110…回路基板、150…プリプレグ、351…ダイパッド、352…補強板、353,354…リード、

Claims (4)

  1. 金属からなる複数の金属配線部が接着樹脂によって接合固定されてなる回路基板の製造方法であって、
    金属板の一方の面に、上記複数の金属配線部に対応したパターン形状に第1のレジストを形成し、該第1のレジストをマスクとして上記金属板をエッチングすることにより上記金属板の一方の面に第1の溝を形成する第1の溝形成工程と、
    上記第1の溝に接着剤を充填する第1の充填工程と、
    上記金属板の他方の面に、上記複数の金属配線部に対応したパターン形状に第2のレジストを形成し、該第2のレジストをマスクとして上記金属板をエッチングすることにより上記第1の溝に連通する第2の溝を上記金属板の他方の面に形成する第2の溝形成工程と、
    上記第2の溝に接着剤を充填する第2の充填工程とを備えたことを特徴とする回路基板の製造方法。
  2. 上記回路基板の製造方法において、上記第2の充填工程の後に、上記金属板の一方の面に絶縁板を接合する絶縁体接合工程を含む請求項1記載の回路基板の製造方法。
  3. 金属からなる複数のリード及びダイパットとが接着樹脂によって接合固定されてなるリードフレームの製造方法であって、
    金属板の一方の面に、上記複数のリード及びダイパットに対応したパターン形状に第1のレジストを形成し、該第1のレジストをマスクとして上記金属板をエッチングすることにより上記金属板の一方の面に第1の溝を形成する第1の溝形成工程と、
    上記第1の溝に接着剤を充填する第1の充填工程と、
    上記金属板の他方の面に、上記複数のリード及びダイパットに対応したパターン形状に第2のレジストを形成し、該第2のレジストをマスクとして上記金属板をエッチングすることにより上記第1の溝に連通する第2の溝を上記金属板の他方の面に形成する第2の溝形成工程と、
    上記第2の溝に接着剤を充填する第2の充填工程とを備えたことを特徴とするリードフレームの製造方法。
  4. 上記第1の溝に比較して、上記第2の溝の幅を広く形成し、かつ互いに隣接する第2の溝を少なくとも1部で連通させる請求項3記載のリードフレームの製造方法。
JP18527199A 1999-06-30 1999-06-30 回路基板の製造方法及びリードフレームの製造方法 Expired - Fee Related JP4295395B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18527199A JP4295395B2 (ja) 1999-06-30 1999-06-30 回路基板の製造方法及びリードフレームの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18527199A JP4295395B2 (ja) 1999-06-30 1999-06-30 回路基板の製造方法及びリードフレームの製造方法

Publications (2)

Publication Number Publication Date
JP2001015868A JP2001015868A (ja) 2001-01-19
JP4295395B2 true JP4295395B2 (ja) 2009-07-15

Family

ID=16167916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18527199A Expired - Fee Related JP4295395B2 (ja) 1999-06-30 1999-06-30 回路基板の製造方法及びリードフレームの製造方法

Country Status (1)

Country Link
JP (1) JP4295395B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938525B2 (ja) * 2002-07-24 2007-06-27 株式会社ルネサステクノロジ 半導体装置の製造方法
ES2217952B1 (es) * 2002-12-30 2006-03-16 Lear Automotive (Eeds) Spain, S.L. Procedimiento para la fabricacion de placas de circuito impreso con espacios entre pistas protegidos.
JP5183045B2 (ja) * 2006-07-20 2013-04-17 三洋電機株式会社 回路装置
US8436250B2 (en) 2006-11-30 2013-05-07 Sanyo Electric Co., Ltd. Metal core circuit element mounting board
JP2010177329A (ja) * 2009-01-28 2010-08-12 Sharp Corp 樹脂複合リードフレームとその製造方法、及びその実装体
JP2014197652A (ja) * 2013-03-29 2014-10-16 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
JP6208451B2 (ja) * 2013-03-29 2017-10-04 国立大学法人東北大学 回路基板、電子ビーム発生装置、電子ビーム照射装置、電子ビーム露光装置、および製造方法
TWI769459B (zh) * 2020-05-22 2022-07-01 矽品精密工業股份有限公司 基板結構及其製法

Also Published As

Publication number Publication date
JP2001015868A (ja) 2001-01-19

Similar Documents

Publication Publication Date Title
US7704548B2 (en) Method for manufacturing wiring board
US7777328B2 (en) Substrate and multilayer circuit board
US7420128B2 (en) Electronic component embedded substrate and method for manufacturing the same
US9078384B2 (en) Wiring substrate and method of manufacturing the same
JP5026400B2 (ja) 配線基板及びその製造方法
KR101131288B1 (ko) 인쇄회로기판 및 그 제조방법
JPWO2007126090A1 (ja) 回路基板、電子デバイス装置及び回路基板の製造方法
JP2011258772A (ja) 配線基板及びその製造方法並びに半導体装置
JPH09162320A (ja) 半導体パッケージおよび半導体装置
JP2003318327A (ja) プリント配線板および積層パッケージ
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
JP5454681B2 (ja) モジュール基板およびその製造方法
JP2008124247A (ja) 部品内蔵基板及びその製造方法
JP3776637B2 (ja) 半導体装置
JP4295395B2 (ja) 回路基板の製造方法及びリードフレームの製造方法
JP4438389B2 (ja) 半導体装置の製造方法
JP2020129637A (ja) 電子装置及び電子装置の製造方法
JP7382210B2 (ja) 配線基板、電子装置及び配線基板の製造方法
JP2000261152A (ja) プリント配線組立体
JP4814129B2 (ja) 部品内蔵配線基板、配線基板内蔵用部品
JP2001077536A (ja) 電子回路内蔵プリント配線板およびその製造方法
JP4668822B2 (ja) 配線基板の製造方法
JP2009147177A (ja) 配線基板内蔵用コンデンサ及び配線基板
JP7463191B2 (ja) 半導体装置及び半導体装置の製造方法
KR100797693B1 (ko) 칩 내장형 인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060608

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080812

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090410

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120417

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130417

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140417

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees