JP6863819B2 - リードフレーム及びその製造方法 - Google Patents
リードフレーム及びその製造方法 Download PDFInfo
- Publication number
- JP6863819B2 JP6863819B2 JP2017094982A JP2017094982A JP6863819B2 JP 6863819 B2 JP6863819 B2 JP 6863819B2 JP 2017094982 A JP2017094982 A JP 2017094982A JP 2017094982 A JP2017094982 A JP 2017094982A JP 6863819 B2 JP6863819 B2 JP 6863819B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- solder
- base material
- frame base
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 229910000679 solder Inorganic materials 0.000 claims description 139
- 239000004065 semiconductor Substances 0.000 claims description 88
- 239000000463 material Substances 0.000 claims description 63
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 claims description 40
- 239000010407 anodic oxide Substances 0.000 claims description 36
- 239000007769 metal material Substances 0.000 claims description 34
- 239000010949 copper Substances 0.000 claims description 29
- 229960004643 cupric oxide Drugs 0.000 claims description 26
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 22
- JJLJMEJHUUYSSY-UHFFFAOYSA-L Copper hydroxide Chemical compound [OH-].[OH-].[Cu+2] JJLJMEJHUUYSSY-UHFFFAOYSA-L 0.000 claims description 22
- 229910052802 copper Inorganic materials 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 18
- 239000002356 single layer Substances 0.000 claims description 17
- BERDEBHAJNAUOM-UHFFFAOYSA-N copper(I) oxide Inorganic materials [Cu]O[Cu] BERDEBHAJNAUOM-UHFFFAOYSA-N 0.000 claims description 14
- KRFJLUBVMFXRPN-UHFFFAOYSA-N cuprous oxide Chemical compound [O-2].[Cu+].[Cu+] KRFJLUBVMFXRPN-UHFFFAOYSA-N 0.000 claims description 13
- 229940112669 cuprous oxide Drugs 0.000 claims description 13
- 239000005751 Copper oxide Substances 0.000 claims description 12
- 229910000431 copper oxide Inorganic materials 0.000 claims description 12
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 8
- 230000008569 process Effects 0.000 claims description 4
- 229920005989 resin Polymers 0.000 description 37
- 239000011347 resin Substances 0.000 description 37
- 239000010410 layer Substances 0.000 description 23
- 238000007789 sealing Methods 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 230000000740 bleeding effect Effects 0.000 description 12
- 238000005530 etching Methods 0.000 description 8
- 230000004907 flux Effects 0.000 description 6
- 239000007788 liquid Substances 0.000 description 5
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 229910000510 noble metal Inorganic materials 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 4
- 238000007747 plating Methods 0.000 description 4
- 229910015365 Au—Si Inorganic materials 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000006023 eutectic alloy Substances 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 238000006722 reduction reaction Methods 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 235000014676 Phragmites communis Nutrition 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-M hydroxide Chemical compound [OH-] XLYOFNOQVPJJNP-UHFFFAOYSA-M 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910001956 copper hydroxide Inorganic materials 0.000 description 1
- LBJNMUFDOHXDFG-UHFFFAOYSA-N copper;hydrate Chemical compound O.[Cu].[Cu] LBJNMUFDOHXDFG-UHFFFAOYSA-N 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000003623 enhancer Substances 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Description
本発明は、封止樹脂型の半導体装置に使用されるリードフレーム及びその製造方法に関する。
一般に、樹脂封止型半導体装置には、金属製のリードフレームと封止用樹脂が使用される。そして、リードフレームの基材には、主に銅合金が用いられ、封止用樹脂には、主にエポキシ樹脂が用いられる。しかるに、このタイプの半導体装置は、リードフレームの面と樹脂部との密着性に問題が生じることがある。
また、半導体装置を実装する際に用いる半田が鉛フリー化されるのに伴い、実装時のリフロー温度が高くなり、耐熱性の要求が強くなっている。
また、半導体装置を実装する際に用いる半田が鉛フリー化されるのに伴い、実装時のリフロー温度が高くなり、耐熱性の要求が強くなっている。
密着性の問題に着目した従来の技術として、例えば、次の特許文献１には、銅材で形成されたリードフレーム基材の面に黒化処理層を形成し、半導体装置の製造過程および実装時に高熱が加わっても封止樹脂とリードフレーム基材との密着力が低下しない、リードフレーム及び半導体装置、並びにそれらの製造方法が開示されている。
従来、樹脂封止型半導体装置の製造に際しては、リードフレーム基材に放熱性に優れた銅を用いるとともに、封止樹脂とリードフレーム基材との密着性を増すために、リードフレーム基材の面に黒化処理を施して酸化第二銅（ＣｕＯ）からなる黒化処理層を形成し、その後に封止樹脂層を形成していた。しかし、封止樹脂層形成時に黒化処理層の酸化第二銅とリードフレーム基材とが反応して、還元反応による酸化第一銅（Ｃｕ２Ｏ）層と、酸化反応による酸化第一銅層が形成され、還元反応による酸化第一銅層の膜が脆く、封止樹脂との密着性が低下する問題があった。
特許文献１に開示の技術は、この問題を解決するため、リードフレーム基材の面に黒化処理を施した後、リードフレーム基材を加熱し、黒化処理層とリードフレーム基材との間を酸化させて、リードフレーム基材の面に、酸化第一銅層、酸化第二銅層を形成することにより、還元反応による酸化第一銅の発生を防ぎ、封止樹脂のリードフレームからの剥離防止を図っている。
従来、樹脂封止型半導体装置の製造に際しては、リードフレーム基材に放熱性に優れた銅を用いるとともに、封止樹脂とリードフレーム基材との密着性を増すために、リードフレーム基材の面に黒化処理を施して酸化第二銅（ＣｕＯ）からなる黒化処理層を形成し、その後に封止樹脂層を形成していた。しかし、封止樹脂層形成時に黒化処理層の酸化第二銅とリードフレーム基材とが反応して、還元反応による酸化第一銅（Ｃｕ２Ｏ）層と、酸化反応による酸化第一銅層が形成され、還元反応による酸化第一銅層の膜が脆く、封止樹脂との密着性が低下する問題があった。
特許文献１に開示の技術は、この問題を解決するため、リードフレーム基材の面に黒化処理を施した後、リードフレーム基材を加熱し、黒化処理層とリードフレーム基材との間を酸化させて、リードフレーム基材の面に、酸化第一銅層、酸化第二銅層を形成することにより、還元反応による酸化第一銅の発生を防ぎ、封止樹脂のリードフレームからの剥離防止を図っている。
また、特許文献２には、特許文献１に開示の黒化処理と加熱による酸化処理とにより黒色酸化膜を形成する方法では黒色酸化膜の厚さが厚くなりすぎ、成膜に時間が長くかかり生産性が低いという問題点に着目し、黒化処理液に酸化強化剤を添加した黒化処理方法や黒化処理と陽極酸化処理とを併用する方法が提案されている。
そして、特許文献２には、これらの方法で作製されたリードフレーム基材の面が、酸化第一銅層、酸化第二銅層、水酸化第二銅（Ｃｕ（ＯＨ）２）層からなる３層構造の水酸化物含有酸化銅の被膜で覆われた構成とすることで、封止樹脂との密着性を維持しながら、水酸化物含有酸化銅の被膜の厚さを０．０２〜０．２μｍと薄くでき、また、黒化処理時間を１〜２０秒に短縮できる旨の記載がある。
そして、特許文献２には、これらの方法で作製されたリードフレーム基材の面が、酸化第一銅層、酸化第二銅層、水酸化第二銅（Ｃｕ（ＯＨ）２）層からなる３層構造の水酸化物含有酸化銅の被膜で覆われた構成とすることで、封止樹脂との密着性を維持しながら、水酸化物含有酸化銅の被膜の厚さを０．０２〜０．２μｍと薄くでき、また、黒化処理時間を１〜２０秒に短縮できる旨の記載がある。
上述したように、半導体装置を実装する際に用いる半田が鉛フリー化されるのに伴い、実装時のリフロー温度が高くなっている。詳しくは、鉛半田の融点が１８３℃であるのに対し、鉛フリー半田の融点は、２２０〜２４０℃もしくは２４０〜２６０℃である。このため、従来、リードフレームと封止樹脂との密着性については、鉛フリー半田の融点（２２０〜２４０℃もしくは２４０〜２６０℃）を前提としたリフロー時の温度を想定して検討されてきた。
しかしながら、最近では、例えば、パワー半導体を用いるパワー半導体装置において、３００℃を上回る、３６０℃前後での耐熱性が要求されることがある。そして、従来、パワー半導体素子は、Ｓｉ結晶で作製されていたが、最近は、ＳｉＣ結晶でも作製されるようになってきた。ＳｉＣ結晶のバンドギャップは、Ｓｉ結晶のバンドギャップに比べてはるかに大きい。このため、ＳｉＣ結晶でパワー半導体素子を作製すれば２５０℃以上の高温での動作が可能となるとして、高温での動作を前提としたパワー半導体装置が検討されてきている。そこで、ＳｉＣ結晶で作製したパワー半導体素子とリードフレームとの接合に、導電性のよいＡｕ−Ｓｉ共晶合金が検討されている。ところで、Ａｕ−Ｓｉ共晶合金の融点は３６０℃である。このため、封止樹脂とリードフレームとの密着力は、Ａｕ−Ｓｉ共晶合金の融点３６０℃の加熱下において十分な強さを維持することが必要となる。
しかも、半田リフロー温度が高くなることで半田濡れ広がりを制御する必要が生じている。
一般に、リードフレームに半導体素子を搭載する際には、半導体素子表面に設けられたリードフレームとの電気的な接続部と、リードフレーム側の接続部とを半田接合させる。このときに高温による半田濡れ広がりが生じて隣り合う接続部同士が半田ブリードによって繋がってしまうと、回路がショートする虞が生じる。また、隣り合う接続部同士が半田ブリードによって繋がってしまうと、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができ、更には充填された樹脂とブリードした半田との密着力が低下する結果、封止樹脂のリードフレームからの剥離の懸念も生じる。
一般に、リードフレームに半導体素子を搭載する際には、半導体素子表面に設けられたリードフレームとの電気的な接続部と、リードフレーム側の接続部とを半田接合させる。このときに高温による半田濡れ広がりが生じて隣り合う接続部同士が半田ブリードによって繋がってしまうと、回路がショートする虞が生じる。また、隣り合う接続部同士が半田ブリードによって繋がってしまうと、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができ、更には充填された樹脂とブリードした半田との密着力が低下する結果、封止樹脂のリードフレームからの剥離の懸念も生じる。
本発明は、上記従来の課題を鑑み、半導体装置の実装時に、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂とリードフレーム基材との密着性を良好な状態に維持し、且つ、半田ブリードを防止しながら半田接合による半導体装置との良好な接続が可能なリードフレーム及びその製造方法を提供することを目的とする。
上記目的を達成するため、本発明によるリードフレームは、金属材料より形成されるリードフレーム基材の面における、電気的な接続をするための半田を介在させる部分以外の領域には、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜からなり、且つ、該単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた陽極酸化膜が形成され、半導体素子と電気的な接続をするための半田を介在させる部分には、リードフレーム基材の面に形成された前記陽極酸化膜が除去されてなる、前記金属材料が露出する開口部が形成されていることを特徴としている。
また、本発明のリードフレームにおいては、前記リードフレーム基材の面における、前記半導体素子と電気的な接続をするための半田を介在させる部分とは反対側の面における外部機器と電気的な接続をするための半田を介在させる部分には、リードフレーム基材の当該反対側の面に形成された前記陽極酸化膜が除去されてなる、前記金属材料が露出する開口部が形成されているのが好ましい。
また、本発明のリードフレームにおいては、前記開口部において前記金属材料が露出する面は、レーザー加工により前記陽極酸化膜が除去されてなるのが好ましい。
また、本発明によるリードフレームの製造方法は、銅または銅合金の金属材料を所定形状のリードフレーム基材に形成する工程と、形成された前記リードフレーム基材の面に、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜からなり、且つ、該単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた陽極酸化膜を形成する工程と、前記陽極酸化膜が形成された前記リードフレーム基材における電気的な接続をするための半田を介在させる部分の前記陽極酸化膜を除去して前記金属材料が露出する開口部を形成する工程と、を有することを特徴としている。
また、本発明のリードフレームの製造方法においては、レーザー加工によって前記陽極酸化膜を除去するのが好ましい。
本発明によれば、半導体装置の実装時に、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂とリードフレーム基材との密着性を良好な状態に維持し、且つ、半田ブリードを防止しながら半田接合による半導体装置との良好な接続が可能なリードフレーム及びその製造方法が得られる。
本発明の実施形態の説明に先立ち、本発明を導出するに至った経緯、及び本発明の作用効果について説明する。
本発明者は、試行錯誤の末、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂との密着性を向上させるべく、リードフレーム基材の全面に陽極酸化膜を形成した。
詳しくは、銅又は銅合金等の金属材料に所定形状が形成されたリードフレーム基材を黒化処理液に浸漬し、リードフレーム基材を陽極として通電することにより、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜として形成され、且つ、単層膜が平均長さ４００ｎｍ以上の針状結晶構造となっている酸化銅の被膜である陽極酸化膜を形成した。
本発明者は、試行錯誤の末、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂との密着性を向上させるべく、リードフレーム基材の全面に陽極酸化膜を形成した。
詳しくは、銅又は銅合金等の金属材料に所定形状が形成されたリードフレーム基材を黒化処理液に浸漬し、リードフレーム基材を陽極として通電することにより、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜として形成され、且つ、単層膜が平均長さ４００ｎｍ以上の針状結晶構造となっている酸化銅の被膜である陽極酸化膜を形成した。
上記陽極酸化膜を形成したリードフレームを用いた半導体素子の搭載について試行錯誤を繰り返したところ、上記陽極酸化膜は３００℃を上回る、３６０℃前後の高熱が加わっても樹脂との密着性を良好な状態に維持できるが、半田をはじくため、例えば、半導体素子をフリップチップ接続するタイプのリードフレームに上記陽極酸化膜を形成すると、半導体素子の接続が困難になってしまうことが判明した。
このため、本発明者は、リードフレームに半導体素子をフリップチップ接続するための半田濡れ性を確保する必要があると考えた。
しかし、上記陽極酸化膜を形成していない銅又は銅合金等の金属材料がそのまま露出したリードフレームを用いた場合、半田濡れ性は確保でき、半導体素子と接続は良好になる一方、濡れ広がりが生じてしまい隣り合う接続部同士が半田ブリードによって繋がってしまう虞がある。
そして、隣り合う接続部同士が半田ブリードによって繋がってしまうと、回路がショートする虞が生じる。また、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができ、更には充填された樹脂とブリードした半田との密着力が低下する結果、封止樹脂のリードフレームからの剥離の懸念も生じる。
また、半田濡れ性を確保するために最表面に貴金属めっき層を形成することも考えられるが、貴金属めっきを用いるとコストが高くなり、しかも、貴金属と樹脂との相性如何によって封止樹脂との密着不良を生じる虞がある。
しかし、上記陽極酸化膜を形成していない銅又は銅合金等の金属材料がそのまま露出したリードフレームを用いた場合、半田濡れ性は確保でき、半導体素子と接続は良好になる一方、濡れ広がりが生じてしまい隣り合う接続部同士が半田ブリードによって繋がってしまう虞がある。
そして、隣り合う接続部同士が半田ブリードによって繋がってしまうと、回路がショートする虞が生じる。また、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができ、更には充填された樹脂とブリードした半田との密着力が低下する結果、封止樹脂のリードフレームからの剥離の懸念も生じる。
また、半田濡れ性を確保するために最表面に貴金属めっき層を形成することも考えられるが、貴金属めっきを用いるとコストが高くなり、しかも、貴金属と樹脂との相性如何によって封止樹脂との密着不良を生じる虞がある。
ここで、本発明者は、上記陽極酸化膜を形成したリードフレームにおいて、上記陽極酸化膜が半田をはじく性質を逆用して、半田ブリードを防止しながら、半田接合による半導体素子の接続を良好にすることを着想し、本発明を導出するに至った。
本発明のリードフレームは、金属材料より形成されるリードフレーム基材の面における、電気的な接続をするための半田を介在させる部分以外の領域には、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜からなり、且つ、該単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた陽極酸化膜が形成され、半導体素子と電気的な接続をするための半田を介在させる部分には、リードフレーム基材の面に形成された上記陽極酸化膜が除去されてなる、金属材料が露出する開口部が形成されている。
本発明のリードフレームのように、リードフレーム基材の面における、電気的な接続をするための半田を介在させる部分には、金属材料が露出する開口部が形成され、それ以外の領域には、上記陽極酸化膜が形成された構成にすれば、半導体素子と電気的な接続をするための半田を介在させる部分が半田濡れ性を有し、その周囲は上記陽極酸化膜によって半田をはじく。このため、半導体素子と電気的な接続をするための半田を介在させる部分についての半田と金属材料との接続の信頼性が確保できるとともに、その周囲には溶けた半田が濡れ広がらず、半田ブリードを抑制することが可能となる。
そして、半田ブリードが抑制できることで、回路がショートする虞を回避でき、しかも、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができることがなく、更には充填された樹脂とブリードした半田との密着力が低下することもない。
また、リードフレーム基材の面における、半導体素子と電気的な接続をするための半田を介在させる部分以外の領域には、上記陽極酸化膜が形成されているため、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂との密着性を良好な状態に維持できる。
さらに、本発明のリードフレームのようにすれば、半田濡れ性を確保するために最表面に貴金属めっき層を形成せずに済むため、その分コストを低減し、生産性を向上させることもできる。
本発明のリードフレームのように、リードフレーム基材の面における、電気的な接続をするための半田を介在させる部分には、金属材料が露出する開口部が形成され、それ以外の領域には、上記陽極酸化膜が形成された構成にすれば、半導体素子と電気的な接続をするための半田を介在させる部分が半田濡れ性を有し、その周囲は上記陽極酸化膜によって半田をはじく。このため、半導体素子と電気的な接続をするための半田を介在させる部分についての半田と金属材料との接続の信頼性が確保できるとともに、その周囲には溶けた半田が濡れ広がらず、半田ブリードを抑制することが可能となる。
そして、半田ブリードが抑制できることで、回路がショートする虞を回避でき、しかも、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができることがなく、更には充填された樹脂とブリードした半田との密着力が低下することもない。
また、リードフレーム基材の面における、半導体素子と電気的な接続をするための半田を介在させる部分以外の領域には、上記陽極酸化膜が形成されているため、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂との密着性を良好な状態に維持できる。
さらに、本発明のリードフレームのようにすれば、半田濡れ性を確保するために最表面に貴金属めっき層を形成せずに済むため、その分コストを低減し、生産性を向上させることもできる。
なお、本発明のリードフレームにおいては、好ましくは、リードフレーム基材の面における、半導体素子と電気的な接続をするための半田を介在させる部分とは反対側の面における外部機器と電気的な接続をするための半田を介在させる部分には、リードフレーム基材の当該反対側の面に形成された上記陽極酸化膜が除去されてなる、金属材料が露出する開口部が形成されている。
このようにすれば、外部機器と電気的な接続をする部分についての半田と金属材料との接続の信頼性が確保できるとともに、その周囲には溶けた半田が濡れ広がらず、半田ブリードを抑制することが可能となり、回路がショートする虞を回避できる。
このようにすれば、外部機器と電気的な接続をする部分についての半田と金属材料との接続の信頼性が確保できるとともに、その周囲には溶けた半田が濡れ広がらず、半田ブリードを抑制することが可能となり、回路がショートする虞を回避できる。
また、本発明のリードフレームにおいては、好ましくは、開口部において金属材料が露出する面は、レーザー加工により上記陽極酸化膜が除去されてなる。
このようにすれば、上記陽極酸化膜が形成されている面の一部に微小な径の開口部を形成することができ、リードフレーム基材の面における、半田を介在させる部位を最小化できる。
このようにすれば、上記陽極酸化膜が形成されている面の一部に微小な径の開口部を形成することができ、リードフレーム基材の面における、半田を介在させる部位を最小化できる。
なお、本発明のリードフレームは、銅または銅合金の金属材料を所定形状のリードフレーム基材に形成する工程と、形成されたリードフレーム基材の面に、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜からなり、且つ、該単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた陽極酸化膜を形成する工程と、上記陽極酸化膜が形成された前記リードフレーム基材における電気的な接続をするための半田を介在させる部分の陽極酸化膜をレーザー加工によって除去して前記金属材料が露出する開口部を形成する工程と、を有することによって製造可能である。
従って、本発明によれば、半導体装置の実装時に、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂とリードフレーム基材との密着性を良好な状態に維持し、且つ、半田ブリードを防止しながら半田接合による半導体装置との良好な接続が可能なリードフレーム及びその製造方法が得られる。
以下、図面を参照して、本発明を実施するための形態の説明を行う。
図１は本発明の一実施形態に係るリードフレームの一例を示す断面図である。なお、本実施形態に係るリードフレームは、種々の形状を有するリードフレームに適用することができ、リードフレームの形状は特に限定されないが、便宜上、図１に示す形状のリードフレームを一例として挙げて説明することとする。
図１は本発明の一実施形態に係るリードフレームの一例を示す断面図である。なお、本実施形態に係るリードフレームは、種々の形状を有するリードフレームに適用することができ、リードフレームの形状は特に限定されないが、便宜上、図１に示す形状のリードフレームを一例として挙げて説明することとする。
図１に示すリードフレーム５０は、銅又は銅合金からなる金属板１０にプレス加工やエッチング加工により、長リード１１、短リード１２及び薄肉部１３を有した形状に形成することにより構成されている。
長リード部１１は、リードフレームにおける、半導体素子を搭載する領域を有するリードであり、略中央に配置されている。長リード部１１における、半導体素子を搭載する領域には、ボール状の半田を介在させる部分（半導体素子搭載用半田介在部１１ａ）を有する。
短リード部１２は、長リード部１１における半導体素子搭載用半田介在部１１ａ上に搭載された半導体素子の電極と電気的に接続するための電極又は端子となる領域を有するリードであり、長リード部１１の周辺に配置されている。
短リード部１２における、半導体素子の電極と電気的に接続するための電極又は端子となる領域には、ボール状の半田を介在させる部分（内部端子用半田介在部１２ａ）を有する。
薄肉部１３は、長リード部１１、短リード部１２の夫々における、リードフレーム５０の領域（図１(a)において実線の矩形で囲んだ部分）近傍に形成されている。
また、図１の例のリードフレーム５０においては、短リード部１２は、長リード部１１の半導体素子搭載用半田介在部１１ａと同じ側に配置された、半導体素子と接続するための内部端子用半田介在部１２ａの他にも、半導体素子搭載用半田介在部１１ａとは反対側に配置された、外部機器と接続するための半田を介在させる外部端子用半田介在部１２ｂを有する。
なお、半導体素子の電極をリード部に直接接合するフリップチップ接続タイプのリードフレームでは、半導体素子を載置するためのダイパッド部は設けられないが、本発明のリードフレームは、そのようなタイプのリードフレームに最適である。本実施形態では、図１に示すように、便宜上、半導体素子実装領域にダイパッド部を設けず、長リード部１１に半導体素子搭載用半田介在部１１ａを設けたフリップチップ接続タイプのリードフレームについて説明する。
短リード部１２は、長リード部１１における半導体素子搭載用半田介在部１１ａ上に搭載された半導体素子の電極と電気的に接続するための電極又は端子となる領域を有するリードであり、長リード部１１の周辺に配置されている。
短リード部１２における、半導体素子の電極と電気的に接続するための電極又は端子となる領域には、ボール状の半田を介在させる部分（内部端子用半田介在部１２ａ）を有する。
薄肉部１３は、長リード部１１、短リード部１２の夫々における、リードフレーム５０の領域（図１(a)において実線の矩形で囲んだ部分）近傍に形成されている。
また、図１の例のリードフレーム５０においては、短リード部１２は、長リード部１１の半導体素子搭載用半田介在部１１ａと同じ側に配置された、半導体素子と接続するための内部端子用半田介在部１２ａの他にも、半導体素子搭載用半田介在部１１ａとは反対側に配置された、外部機器と接続するための半田を介在させる外部端子用半田介在部１２ｂを有する。
なお、半導体素子の電極をリード部に直接接合するフリップチップ接続タイプのリードフレームでは、半導体素子を載置するためのダイパッド部は設けられないが、本発明のリードフレームは、そのようなタイプのリードフレームに最適である。本実施形態では、図１に示すように、便宜上、半導体素子実装領域にダイパッド部を設けず、長リード部１１に半導体素子搭載用半田介在部１１ａを設けたフリップチップ接続タイプのリードフレームについて説明する。
また、リードフレーム基材の面における、長リード部１１の半導体素子搭載用半田介在部１１ａ、短リード部１２の内部端子用半田介在部１２ａ及び外部端子用半田介在部１２ｂを除いた領域には、酸化第一銅（Ｃｕ２Ｏ）と酸化第二銅（ＣｕＯ）と水酸化第二銅（Ｃｕ（ＯＨ）２）とが混在する単層膜からなり、且つ、単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた、酸化銅の被膜３０が形成されている。
また、リードフレーム基材の面における、長リード部１１の半導体素子搭載用半田介在部１１ａ、短リード部１２の内部端子用半田介在部１２ａ及び外部端子用半田介在部１２ｂには、酸化銅の被膜３０がレーザー加工により除去されてなる、金属材料が露出する開口部が形成されている。
また、リードフレーム基材の面における、長リード部１１の半導体素子搭載用半田介在部１１ａ、短リード部１２の内部端子用半田介在部１２ａ及び外部端子用半田介在部１２ｂには、酸化銅の被膜３０がレーザー加工により除去されてなる、金属材料が露出する開口部が形成されている。
図２は図１のリードフレームを用いた半導体装置の一例を示す断面図である。
図２に示す半導体装置１００では、図１に示したリードフレーム５０における長リード部１１の一方の側（図２では上側）の半導体素子搭載用半田介在部１１ａに、半導体素子６０が半田ボール７０を介して搭載されている。半導体素子６０の電極は、半田ボール７０を介して短リード部１２の一方の側（図２では上側）の面の開口部をなす内部端子用半田介在部１２ａに電気的に接続されている。また、リードフレーム５０の半導体素子搭載側は、半導体素子６０及び半田ボール７０も含めて、一方の側（図２では上側）の面及び側面が封止樹脂８０で封止されている。また、リード部１２の他方の側（図２では下側）の面の開口部をなす外部端子用半田介在部１２ｂは、金属材料が外部に露出し、半田ボールを介して外部機器と接続可能に構成されている。
なお、図２に示した例は一例に過ぎず、本発明の実施形態の半導体装置１００は、リードフレームの形態に応じて種々の形態を構成することが可能である。
図２に示す半導体装置１００では、図１に示したリードフレーム５０における長リード部１１の一方の側（図２では上側）の半導体素子搭載用半田介在部１１ａに、半導体素子６０が半田ボール７０を介して搭載されている。半導体素子６０の電極は、半田ボール７０を介して短リード部１２の一方の側（図２では上側）の面の開口部をなす内部端子用半田介在部１２ａに電気的に接続されている。また、リードフレーム５０の半導体素子搭載側は、半導体素子６０及び半田ボール７０も含めて、一方の側（図２では上側）の面及び側面が封止樹脂８０で封止されている。また、リード部１２の他方の側（図２では下側）の面の開口部をなす外部端子用半田介在部１２ｂは、金属材料が外部に露出し、半田ボールを介して外部機器と接続可能に構成されている。
なお、図２に示した例は一例に過ぎず、本発明の実施形態の半導体装置１００は、リードフレームの形態に応じて種々の形態を構成することが可能である。
次に、図１のように構成された本実施形態のリードフレームの製造方法について、図３を用いて説明する。
本実施形態の製造方法では、まず、銅または銅合金の金属板１０をリードフレーム材料として準備する。
次に、金属板１０にプレス加工やエッチング加工（ここでは、エッチング加工）を行うことでリードフレーム形状を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等のレジスト層Ｒ１を形成する（図３(a)参照）。次いで、所定のリードフレーム形状に対応するパターンが描画されたガラスマスクを用いて、両面のレジスト層Ｒ１を露光し現像を行い、エッチング用レジストマスク１１０を形成する（図３(b)参照）。次いで、エッチング液を用いてエッチング加工を行い、金属板１０を所定のリードフレーム形状に形成する（図３(c)参照）。次いで、エッチング用レジストマスク１１０を除去する（図３(d)参照）。
本実施形態の製造方法では、まず、銅または銅合金の金属板１０をリードフレーム材料として準備する。
次に、金属板１０にプレス加工やエッチング加工（ここでは、エッチング加工）を行うことでリードフレーム形状を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等のレジスト層Ｒ１を形成する（図３(a)参照）。次いで、所定のリードフレーム形状に対応するパターンが描画されたガラスマスクを用いて、両面のレジスト層Ｒ１を露光し現像を行い、エッチング用レジストマスク１１０を形成する（図３(b)参照）。次いで、エッチング液を用いてエッチング加工を行い、金属板１０を所定のリードフレーム形状に形成する（図３(c)参照）。次いで、エッチング用レジストマスク１１０を除去する（図３(d)参照）。
次に、黒化処理液にリードフレーム形状に形成された金属板１０を浸漬し、金属板１０を陽極として通電することで、金属板１０の全面に陽極酸化膜３０を形成する（図３(e)参照）。
形成する陽極酸化膜３０は、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜として形成され、且つ、単層膜が平均長さ４００ｎｍ以上の針状結晶構造となっている酸化銅の被膜である。
この陽極酸化膜３０によって樹脂との密着性が向上するが、半田をはじくことから、リードフレームに半導体素子をフリップチップ接続するための半田濡れ性を確保する必要がある。
形成する陽極酸化膜３０は、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜として形成され、且つ、単層膜が平均長さ４００ｎｍ以上の針状結晶構造となっている酸化銅の被膜である。
この陽極酸化膜３０によって樹脂との密着性が向上するが、半田をはじくことから、リードフレームに半導体素子をフリップチップ接続するための半田濡れ性を確保する必要がある。
そこで、次に、レーザー加工によって半田接合をする部分（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ、外部端子用半田介在部１２ｂ）の陽極酸化膜を除去し、リードフレーム基材の金属材料を露出させた開口部を形成する（図３(f)参照）。これにより、図１(b)に示した本実施形態のリードフレーム５０が完成する。なお、開口部の大きさは、電気的な接続に用いる半田の量によって変わるが、φ０．１〜φ１．０ｍｍ程度の面積である。また開口部の深さは、０．５μｍ以内である。
次に、本実施形態のリードフレームを用いた半導体装置の製造手順を、図４を用いて説明する。
本実施形態のリードフレーム５０は、レーザー加工によって開口部（１１ａ、１２ａ、１２ｂ）が形成されてリードフレーム基材の金属材料が露出した状態であるが、自然酸化被膜や加熱による酸化被膜が形成されていることから、フラックスを用いて酸化被膜をフラックス内に溶出させることで半田濡れ性を確保する。
次に、リードフレーム材料が露出した半導体素子搭載側の開口部（１１ａ、１２ａ）に半田ボール７０を装着し（図４(b)参照）、その上に半導体素子６０を搭載する（図４(c)参照）。そして、半導体素子の電極とフリップチップ接続させるために、半田リフロー温度に加熱する。すると半田ボール７０は開口部内で溶解し半導体素子６０側の電極と接続される。このときに開口部の周辺には酸化銅の被膜３０が取り囲むため、溶解した半田が酸化膜３０表面に濡れ広がることは無い。
次に、半導体素子搭載側を封止樹脂８０により封止する（図４(d)参照）。
次に、所定の半導体装置１００の寸法に切断する（図４(e)参照）。これにより、図２に示した、本実施形態のリードフレームを用いた半導体装置１００が完成する（図４(f)参照）。
本実施形態のリードフレーム５０は、レーザー加工によって開口部（１１ａ、１２ａ、１２ｂ）が形成されてリードフレーム基材の金属材料が露出した状態であるが、自然酸化被膜や加熱による酸化被膜が形成されていることから、フラックスを用いて酸化被膜をフラックス内に溶出させることで半田濡れ性を確保する。
次に、リードフレーム材料が露出した半導体素子搭載側の開口部（１１ａ、１２ａ）に半田ボール７０を装着し（図４(b)参照）、その上に半導体素子６０を搭載する（図４(c)参照）。そして、半導体素子の電極とフリップチップ接続させるために、半田リフロー温度に加熱する。すると半田ボール７０は開口部内で溶解し半導体素子６０側の電極と接続される。このときに開口部の周辺には酸化銅の被膜３０が取り囲むため、溶解した半田が酸化膜３０表面に濡れ広がることは無い。
次に、半導体素子搭載側を封止樹脂８０により封止する（図４(d)参照）。
次に、所定の半導体装置１００の寸法に切断する（図４(e)参照）。これにより、図２に示した、本実施形態のリードフレームを用いた半導体装置１００が完成する（図４(f)参照）。
本実施形態のリードフレームによれば、リードフレーム基材の面における、電気的な接続をするための半田を介在させる部分（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ及び外部端子用半田介在部１２ｂ）には、金属材料が露出する開口部が形成され、それ以外の領域には、陽極酸化膜３０が形成された構成にしたので、半導体素子と電気的な接続をするための半田が介在する部分（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ）が半田濡れ性を有し、その周囲は陽極酸化膜３０によって半田をはじく。このため、半導体素子と電気的な接続をするための半田を介在させる部分についての半田と金属材料との接続の信頼性が確保できるとともに、その周囲には溶けた半田が濡れ広がらず、半田ブリードを抑制することが可能となる。
なお、一般的に半田と金属の結合は、酸化膜の介在が有ると結合されないとしている。
フラックスは金属表面の自然酸化や加熱酸化の被膜をフラックス内に溶出させる事で半田濡れ性を確保して結合を補助する。しかし、陽極酸化処理で形成された酸化膜３０は強固でありフラックスでは除去されず、半田濡れ広がりの生じない状態が維持される。その結果、開口部周辺に生じる半田ブリードが防止できる。
なお、一般的に半田と金属の結合は、酸化膜の介在が有ると結合されないとしている。
フラックスは金属表面の自然酸化や加熱酸化の被膜をフラックス内に溶出させる事で半田濡れ性を確保して結合を補助する。しかし、陽極酸化処理で形成された酸化膜３０は強固でありフラックスでは除去されず、半田濡れ広がりの生じない状態が維持される。その結果、開口部周辺に生じる半田ブリードが防止できる。
そして、半田ブリードが抑制できることで、回路がショートする虞を回避でき、しかも、接続後の半導体素子とリードフレームとの隙間に充填されるべき樹脂の侵入経路が塞がれて樹脂未充填の部分ができることがなく、更には充填された樹脂とブリードした半田との密着力が低下することもない。
また、リードフレーム基材の面における、半導体素子と電気的な接続をするための半田を介在させる部分以外の領域には、陽極酸化膜３０として針状結晶構造となっている酸化銅の被膜が形成されており、Ｃｕ酸化膜の針状結晶は樹脂密着性の向上に効果がある。このため、３００℃を上回る、３６０℃前後の高熱が加わっても封止樹脂との密着性を良好な状態に維持できる。
さらに、本実施形態のリードフレームによれば、半田濡れ性を確保するために最表面に貴金属めっき層を形成せずに済むため、その分コストを低減し、生産性を向上させることもできる。
さらに、本実施形態のリードフレームによれば、半田濡れ性を確保するために最表面に貴金属めっき層を形成せずに済むため、その分コストを低減し、生産性を向上させることもできる。
また、本実施形態のリードフレームによれば、リードフレーム基材の面における、半導体素子と電気的な接続をするための半田を介在させる部分とは反対側の面にある外部機器と電気的な接続をするための半田を介在させる部分（外部端子用半田介在部１２ｂ）には、リードフレーム基材の当該反対側の全面に形成された陽極酸化膜３０が除去されてなる、金属材料が露出する開口部が形成されている構成としたので、外部機器と電気的な接続をする部分についての半田と金属材料との接続の信頼性が確保できるとともに、その周囲には溶けた半田が濡れ広がらず、半田ブリードを抑制することが可能となり、回路がショートする虞を回避できる。
また、本実施形態のリードフレームによれば、開口部（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ）において金属材料が露出する面は、レーザー加工により陽極酸化膜３０が除去されてなる面である構成としたので、陽極酸化膜３０が形成されている面の一部に微小な径の開口部を形成することができ、リードフレーム基材の面における、半田を介在させる部位を最小化できる。
金属材料１０として厚さが０.２ｍｍの帯状銅材を用いて、両面にドライフィルムレジストをラミネートしてレジスト層Ｒ１を形成した（図３(a)参照）。
次に、所定の形状が描画されたガラスマスクを用いて両面レジスト層を露光し現像を行ってエッチング用レジストマスク１１０を形成した（図３(c)参照）。
次に、塩化第二鉄液を用いてスプレーエッチング加工を行い、銅材１０をリードフレーム形状に形成し（図３(c)参照）、レジストマスク１１０を除去した（図３(d)参照）。
次に、９０ｍｌ／ｌの濃度、液温７０℃の設定で黒化処理液にリードフレーム形状に形成された銅材１０を浸漬し、電流密度０．８Ａｄｍ２、処理時間９０秒の設定で、銅材１０を陽極として電流を流し、酸化第一銅（Ｃｕ２Ｏ）と酸化第二銅（ＣｕＯ）と水酸化第二銅（Ｃｕ（ＯＨ）２）が混在する単層膜として形成され、且つ、単層膜が、平均長さ４００ｎｍ以上の針状結晶構造となっている陽極酸化膜３０をリードフレーム形状に形成された銅材１０の全面に形成した（図３(e)参照）。
次に、レーザー加工機を使用して、半導体素子と電気的な接続をする部分（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ）の陽極酸化膜を約φ０．５ｍｍの加工径で除去して銅材１０を露出させた開口部を形成するとともに、反対面にある外部機器と電気的な接続をする部分（外部端子用半田介在部１２ｂ）を約φ１．０ｍｍの加工径で除去して銅材１０を露出させた開口部を形成し（図３(f)参照）、本実施例のリードフレーム５０を得た。このとき、レーザーのビーム径２０μｍで、φ０．５ｍｍの開口部１個の形成には０．０１９秒、φ１．０ｍｍの開口部１個の形成には０．０８６秒で処理を行い、形成した開口部の深さは、０．５μｍ以内であった。
次に、所定の形状が描画されたガラスマスクを用いて両面レジスト層を露光し現像を行ってエッチング用レジストマスク１１０を形成した（図３(c)参照）。
次に、塩化第二鉄液を用いてスプレーエッチング加工を行い、銅材１０をリードフレーム形状に形成し（図３(c)参照）、レジストマスク１１０を除去した（図３(d)参照）。
次に、９０ｍｌ／ｌの濃度、液温７０℃の設定で黒化処理液にリードフレーム形状に形成された銅材１０を浸漬し、電流密度０．８Ａｄｍ２、処理時間９０秒の設定で、銅材１０を陽極として電流を流し、酸化第一銅（Ｃｕ２Ｏ）と酸化第二銅（ＣｕＯ）と水酸化第二銅（Ｃｕ（ＯＨ）２）が混在する単層膜として形成され、且つ、単層膜が、平均長さ４００ｎｍ以上の針状結晶構造となっている陽極酸化膜３０をリードフレーム形状に形成された銅材１０の全面に形成した（図３(e)参照）。
次に、レーザー加工機を使用して、半導体素子と電気的な接続をする部分（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ）の陽極酸化膜を約φ０．５ｍｍの加工径で除去して銅材１０を露出させた開口部を形成するとともに、反対面にある外部機器と電気的な接続をする部分（外部端子用半田介在部１２ｂ）を約φ１．０ｍｍの加工径で除去して銅材１０を露出させた開口部を形成し（図３(f)参照）、本実施例のリードフレーム５０を得た。このとき、レーザーのビーム径２０μｍで、φ０．５ｍｍの開口部１個の形成には０．０１９秒、φ１．０ｍｍの開口部１個の形成には０．０８６秒で処理を行い、形成した開口部の深さは、０．５μｍ以内であった。
本実施例において製造されたリードフレームを用いて、半田の濡れ広がり性を試験した。
リードフレームをフラックス（ＲＡ）に約２〜３秒浸漬し、開口部（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ、外部端子用半田介在部１２ｂ）において露出する銅材１０の面に形成された酸化被膜を溶出させ、半田濡れ性を確保し、次に、３５０℃の半田坩堝に３秒間浸漬し、その後取り出して試料を得た。
そして、走査型共焦点レーザ顕微鏡を用いて、試料のリードフレームにおける半田の濡れ広がり状態を、観察した。
その結果、リードフレームの陽極酸化膜３０上には半田は形成されず、開口部において露出する銅材１０の面にのみ半田が形成された。また、開口部において露出する銅材１０の面に形成された半田は、陽極酸化膜３０が形成されている開口部周辺には広がらないことが確認できた。
リードフレームをフラックス（ＲＡ）に約２〜３秒浸漬し、開口部（半導体素子搭載用半田介在部１１ａ、内部端子用半田介在部１２ａ、外部端子用半田介在部１２ｂ）において露出する銅材１０の面に形成された酸化被膜を溶出させ、半田濡れ性を確保し、次に、３５０℃の半田坩堝に３秒間浸漬し、その後取り出して試料を得た。
そして、走査型共焦点レーザ顕微鏡を用いて、試料のリードフレームにおける半田の濡れ広がり状態を、観察した。
その結果、リードフレームの陽極酸化膜３０上には半田は形成されず、開口部において露出する銅材１０の面にのみ半田が形成された。また、開口部において露出する銅材１０の面に形成された半田は、陽極酸化膜３０が形成されている開口部周辺には広がらないことが確認できた。
本発明のリードフレームは、鉛フリー半田を用いたリフロー方式で実装され、３６０℃前後での耐熱性が要求される分野に有用である。
１０ 金属板（金属材料、リードフレーム基材）
１１ 長リード
１１ａ 半導体素子搭載用半田介在部
１２ 短リード
１２ａ 内部端子用半田介在部
１２ｂ 外部端子用半田介在部
１３ 薄肉部
３０ 酸化銅の被膜（陽極酸化膜）
５０ リードフレーム
６０ 半導体素子
７０ 半田ボール
８０ 封止樹脂
１００ 半導体装置
１１０ エッチング用レジストマスク
Ｒ１ レジスト層
１１ 長リード
１１ａ 半導体素子搭載用半田介在部
１２ 短リード
１２ａ 内部端子用半田介在部
１２ｂ 外部端子用半田介在部
１３ 薄肉部
３０ 酸化銅の被膜（陽極酸化膜）
５０ リードフレーム
６０ 半導体素子
７０ 半田ボール
８０ 封止樹脂
１００ 半導体装置
１１０ エッチング用レジストマスク
Ｒ１ レジスト層
Claims (5)
- 金属材料より形成されるリードフレーム基材の面における、電気的な接続をするための半田を介在させる部分以外の領域には、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜からなり、且つ、該単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた陽極酸化膜が形成され、半導体素子と電気的な接続をするための半田を介在させる部分には、リードフレーム基材の面に形成された前記陽極酸化膜が除去されてなる、前記金属材料が露出する開口部が形成されていることを特徴とするリードフレーム。
- 前記リードフレーム基材の面における、前記半導体素子と電気的な接続をするための半田を介在させる部分とは反対側の面における外部機器と電気的な接続をするための半田を介在させる部分には、リードフレーム基材の当該反対側の面に形成された前記陽極酸化膜が除去されてなる、前記金属材料が露出する開口部が形成されていることを特徴とする請求項１に記載のリードフレーム。
- 前記開口部において前記金属材料が露出する面は、レーザー加工により前記陽極酸化膜が除去されてなることを特徴とする請求項１又は２に記載のリードフレーム。
- 銅または銅合金の金属材料を所定形状のリードフレーム基材に形成する工程と、
形成された前記リードフレーム基材の面に、酸化第一銅と酸化第二銅と水酸化第二銅とが混在する単層膜からなり、且つ、該単層膜が平均長さ４００ｎｍ以上の針状結晶構造を備えた陽極酸化膜を形成する工程と、
前記陽極酸化膜が形成された前記リードフレーム基材における電気的な接続をするための半田を介在させる部分の前記陽極酸化膜を除去して前記金属材料が露出する開口部を形成する工程と、
を有することを特徴とするリードフレームの製造方法。 - レーザー加工によって前記陽極酸化膜を除去することを特徴とする請求項４に記載のリードフレームの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017094982A JP6863819B2 (ja) | 2017-05-11 | 2017-05-11 | リードフレーム及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017094982A JP6863819B2 (ja) | 2017-05-11 | 2017-05-11 | リードフレーム及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018190942A JP2018190942A (ja) | 2018-11-29 |
| JP6863819B2 true JP6863819B2 (ja) | 2021-04-21 |
Family
ID=64478746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017094982A Active JP6863819B2 (ja) | 2017-05-11 | 2017-05-11 | リードフレーム及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6863819B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112750796A (zh) | 2019-10-30 | 2021-05-04 | 新光电气工业株式会社 | 半导体装置以及半导体装置的制造方法 |
| JP7463191B2 (ja) | 2019-10-30 | 2024-04-08 | 新光電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11251484A (ja) * | 1998-03-06 | 1999-09-17 | Mitsui High Tec Inc | チップサイズ型半導体装置 |
| JP4357728B2 (ja) * | 2000-09-29 | 2009-11-04 | 大日本印刷株式会社 | 樹脂封止型半導体装置 |
| JP3883543B2 (ja) * | 2003-04-16 | 2007-02-21 | 新光電気工業株式会社 | 導体基材及び半導体装置 |
| JP6653139B2 (ja) * | 2015-07-24 | 2020-02-26 | 株式会社三井ハイテック | リードフレーム及びその製造方法 |
-
2017
- 2017-05-11 JP JP2017094982A patent/JP6863819B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2018190942A (ja) | 2018-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5384913B2 (ja) | 半導体装置およびその製造方法 | |
| JP4390799B2 (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
| JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
| JP2006222406A (ja) | 半導体装置 | |
| JP2009158593A (ja) | バンプ構造およびその製造方法 | |
| JP6206494B2 (ja) | 半導体装置 | |
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| JP2005095977A (ja) | 回路装置 | |
| WO2017187998A1 (ja) | 半導体装置 | |
| JP2009054690A (ja) | リードフレーム構造体 | |
| JP2011159701A (ja) | 半導体装置およびその製造方法 | |
| JP6863819B2 (ja) | リードフレーム及びその製造方法 | |
| JP2013229457A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2021005670A (ja) | 電子部品装置及び電子部品装置の製造方法 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP2009285732A (ja) | 接続材料、接続材料の製造方法、および半導体装置 | |
| US7646089B2 (en) | Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device | |
| US20100144136A1 (en) | Semiconductor device with solder balls having high reliability | |
| JP2006351950A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2019016705A (ja) | 電子部品装置及びその製造方法 | |
| JP6693642B2 (ja) | リードフレーム | |
| JP2000286289A (ja) | 金属貼付基板および半導体装置 | |
| JP2001196641A (ja) | 表面実装型の半導体装置 | |
| JP2004119944A (ja) | 半導体モジュールおよび実装基板 | |
| JP2004207381A (ja) | 配線基板及びその製造方法並びに半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170519 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210119 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6863819 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |