JP2000286289A - 金属貼付基板および半導体装置 - Google Patents

金属貼付基板および半導体装置

Info

Publication number
JP2000286289A
JP2000286289A JP11093721A JP9372199A JP2000286289A JP 2000286289 A JP2000286289 A JP 2000286289A JP 11093721 A JP11093721 A JP 11093721A JP 9372199 A JP9372199 A JP 9372199A JP 2000286289 A JP2000286289 A JP 2000286289A
Authority
JP
Japan
Prior art keywords
metal
solder
region
soldering
wire bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP11093721A
Other languages
English (en)
Inventor
Hiromichi Watanabe
弘道 渡邉
Yuji Uno
雄二 鵜野
Takashi Ota
隆 太田
Toshimasa Akamatsu
敏正 赤松
Takafumi Yasuhara
孝文 安原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP11093721A priority Critical patent/JP2000286289A/ja
Publication of JP2000286289A publication Critical patent/JP2000286289A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26122—Auxiliary members for layer connectors, e.g. spacers being formed on the semiconductor or solid-state body to be connected
    • H01L2224/26145—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 金属貼付基板に半導体チップを装着するとき
に、はんだがワイヤボンド用領域に流出しにくくし、か
つボイドが形成される事態を避け、製造コストの上昇も
抑える。 【解決手段】 セラミック基板１１の両面に銅板１２，
１３を貼付けて形成される金属貼付基板１０には、ベア
チップ状態の半導体チップ１７がはんだ１８を用いて装
着される。銅板１２の表面のはんだ付用領域１４とワイ
ヤボンド用領域１５との間には、はんだ１８の流出を阻
止する突条部１６が形成され、はんだ１８がワイヤボン
ドの障害となることを防ぐ。突条部１６の形成は、ボイ
ドの形成を助長することはなく、低コストのプレス加工
などで行うことができる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、表面に半導体チッ
プをはんだ付によって直接装着し、ワイヤボンドによっ
てボンディングワイヤも直接接合する金属貼付基板およ
び半導体装置に関する。
【０００２】
【従来の技術】大電流を制御する半導体素子などの半導
体チップを直接はんだ付によって装着し、熱伝導率を高
めて大電流を制御するパワー回路を高密度で実装するこ
とができるものとして金属貼付基板がある。金属貼付基
板を用いる半導体装置についての先行技術は、たとえば
特開平３−２５９６５、特開平７−１１１３７０あるい
は特開平１０−４１６７などに開示されている。金属貼
付基板では、電気絶縁性のセラミック基板の両面に、銅
（Ｃｕ）などの金属板が貼付けられ、金属板の表面には
んだ付で半導体チップを実装し、さらに金属板の表面に
ワイヤボンド用の領域を設け、外部との電気的接続をボ
ンディングワイヤを接合して行う。金属貼付基板は、半
導体チップを直接はんだ付で装着するので、半導体チッ
プの発熱量が大きくても、金属板が放熱板としても作用
し、半導体チップ上での電力消費に伴う温度上昇を抑え
ることができる。
【０００３】図１１は、金属貼付基板の概略的な構成を
示す。金属貼付基板は、セラミック基板１の両側に、銅
板２，３が貼付けられて構成される。このような金属貼
付基板は発熱が大きな半導体素子を装着することを想定
して用いられるので、温度上昇時の熱変形を避ける必要
がある。セラミック基板１と銅板２，３とは熱膨張率に
かなりの違いがあるので、熱膨張率の小さいセラミック
基板１の両側に銅板２，３を貼付け、熱膨張率がセラミ
ック基板１の両側で同一となるようにしている。
【０００４】図１２は、図１に示す金属貼付基板にベア
チップ状態の半導体チップ４を実装し、さらにボンディ
ングワイヤ５によって外部回路６との間の電気的接続を
行っている状態を示す。このような半導体装置の特徴
は、ベアチップ状態の半導体チップ４を直接はんだ付す
ることができ、同一の表面にボンディングワイヤ５をワ
イヤボンドすることができるので、全体の構造を小さく
して低小型化、低コスト化を図ることができる。しかし
ながら、ワイヤボンドを行う領域にはんだが付着する
と、ボンディングワイヤ５を接合することができなくな
ったり、接合は可能でも信頼性が損なわれたりする。ま
た、半導体チップ４のはんだ付部にボイドが生じると、
信頼性を損なうので、ボイドも極力少なくすることが必
要である。
【０００５】特開平３−２５９６５には、金属貼付基板
の表面にワイヤボンディング用のパッド領域を設け、そ
の基部に外部引出し端子をはんだ付する際に、はんだ付
のはんだがワイヤボンド用の領域に流れ込まないよう
に、はんだ付部の近傍にパターンを広げた貼出部を設
け、余分なはんだが溜まるようにしている。特開平７−
１１１３７０の先行技術では、半導体チップを装着する
際の溶融はんだが、ワイヤボンド用領域に流出しないよ
うに、はんだ付用領域に、網目状の細溝パターンを形成
し、溶融はんだが外部に流出しないようにする先行技術
が開示されている。特開平１０−４１６７には、半導体
チップをはんだでダイボンドする際に、はんだがワイヤ
ボンド領域に流れ出したり、加熱による酸化でワイヤボ
ンドが困難になることを防ぐため、ワイヤボンド領域に
ニッケルメッキや金メッキを施す先行技術が開示されて
いる。
【０００６】
【発明が解決しようとする課題】特開平７−１１１３７
０の先行技術のように、半導体チップをはんだ付する領
域の金属板表面に網目状の細溝パターンを形成すると、
はんだの流れが悪くなり、ボイドが形成されやすくなる
おそれがある。特開平１０−４１６７の先行技術のよう
に、ワイヤボンド用領域にメッキを施す場合は、メッキ
層がワイヤボンドの信頼性に影響し、信頼性が高いメッ
キを施すと製造コストの上昇を招く。
【０００７】本発明の目的は、半導体チップの装着用の
はんだがワイヤボンド用領域に流出しにくく、かつはん
だにボイドが生じるような事態を避けることができ、し
かも製造コストの上昇を抑えることができる金属貼付基
板および半導体装置を提供することである。
【０００８】
【課題を解決するための手段】本発明は、基板上に金属
板が貼付けられ、金属板上に、半導体チップのはんだ付
用領域と、外部回路との電気的接続のためのワイヤボン
ド用領域とが設けられる金属貼付基板において、はんだ
付用領域とワイヤボンド用領域との間に、領域間を結ぶ
方向に垂直な方向に延びる形状のはんだ阻止領域を有す
ることを特徴とする金属貼付基板である。
【０００９】本発明に従えば、基板上に金属板が貼付け
られ、金属板上に、半導体チップのはんだ付用領域と、
外部回路との電気的接続のためのワイヤボンド用領域と
が設けられる金属貼付基板の表面で、はんだ付用領域と
ワイヤボンド用領域との間には、領域間を結ぶ方向に垂
直な方向に延びる形状のはんだ阻止領域を有する。はん
だ阻止領域によって、はんだ付領域に半導体チップを実
装するときに溶融するはんだがワイヤボンド領域に流出
するのを阻止することができる。はんだ付領域には、は
んだ付の障害となる部分を設けないので、ボイドの発生
を防ぐことができる。はんだ阻止領域は、ワイヤボンド
用領域に直接形成しないので、はんだ阻止領域の形成そ
のものはワイヤボンドへの影響を与えることなく、ま
た、半導体チップの装着時のみ効果を奏すれば良いので
はんだ阻止領域形成による製造コストの上昇を低く抑え
ることができる。
【００１０】また本発明で、前記はんだ阻止領域は、前
記金属板の表面に突条として形成されることを特徴とす
る。
【００１１】本発明に従えば、はんだ阻止領域を金属板
の表面に突条として形成するので、金属板をプレス加工
などによって打ち抜く際に、外形の切断に合わせて突条
も同時に形成することができ、はんだ阻止領域形成によ
る製造コストの上昇を低く抑えることができる。
【００１２】また本発明で前記はんだ阻止領域は、長孔
として形成されることを特徴とする。
【００１３】本発明に従えば、はんだ阻止領域は長孔と
して形成されるので、金属板を打ち抜くプレス加工の際
に長孔も同時に打ち抜いて、製造コストの上昇を低く抑
えることができる。
【００１４】また本発明で前記はんだ阻止領域は、前記
金属板表面にアルミニウムメッキが施されて形成される
ことを特徴とする。
【００１５】本発明に従えば、はんだ阻止領域として金
属板表面にアルミニウムメッキを施すので、アルミニウ
ムの表面をはんだは流れにくくなり、ワイヤボンド用領
域へのはんだの流出を阻止することができる。アルミニ
ウムメッキははんだ阻止領域にのみ施すので、ワイヤボ
ンド領域の信頼性には影響しないように、かつ低コスト
で生成することができる。
【００１６】また本発明で前記はんだ阻止領域は、前記
金属板表面にボンディングワイヤの捨て打ちによって形
成されることを特徴とする。
【００１７】本発明に従えば、はんだ阻止領域にボンデ
ィングワイヤの捨て打ちを行うので、半導体チップのは
んだ付の際にはんだがワイヤボンド用領域に流出しよう
としても、ワイヤによって阻止することができる。ボン
ディグワイヤの捨て打ちは、ワイヤボンド用領域にボン
ディグワイヤを接続するワイヤボンド装置を自動的に運
転する際に、予めプログラムを施すことによって自動的
に行うことができ、製造コストの上昇を抑えることがで
きる。
【００１８】また本発明で前記はんだ阻止領域は、前記
金属板表面に酸化膜を付加して形成されることを特徴と
する。
【００１９】本発明に従えば、はんだ阻止領域に形成す
る酸化膜は、半導体チップのはんだ付時に流出するはん
だの濡れを悪くすることができるので、はんだの流出を
阻止し、ワイヤボンド用領域へのはんだの流出を阻止す
ることができる。酸化膜の付加は、化学的な処理や熱的
な処理などによって行うことができ、はんだ阻止領域の
形成のためのコスト上昇を抑えることができる。
【００２０】また本発明で前記はんだ阻止領域は、前記
金属板表面に凹凸の型をつけることによって形成される
ことを特徴とする。
【００２１】本発明に従えば、はんだ阻止領域として金
属板をプレス加工などで打ち抜く際に同時に凹凸の型を
つけて、製造コストの上昇を抑えることができる。
【００２２】また本発明で前記はんだ阻止領域は、前記
ワイヤボンド用領域を前記はんだ付用領域よりも突出さ
せる際の段差として、形成されることを特徴とする。
【００２３】本発明に従えば、はんだ阻止領域として段
差を設け、ワイヤボンド用領域ははんだ付用領域よりも
段差の高い側に配置するので、はんだ付用領域からの溶
融はんだのワイヤボンド用領域への流出を段差で効率的
に阻むことができる。
【００２４】さらに本発明は、基板上に金属板が貼付け
られ、金属板上に、半導体チップのはんだ付用領域と、
外部回路との電気的接続のためのワイヤボンド用領域と
が設けられる金属貼付基板において、はんだ付用領域
に、はんだ貯留部を有することを特徴とする金属貼付基
板である。
【００２５】本発明に従えば、基板上に金属板が貼付け
られ、金属板上に半導体チップのはんだ付用領域が形成
され、また外部回路との電気的接続のためのワイヤボン
ド用領域が設けられる金属貼付基板のはんだ付用領域
に、はんだ貯留部を形成する。半導体チップのはんだ付
用領域へのはんだ付時に、溶融したはんだは、はんだ貯
留部に貯留され、はんだ付用領域の外部には流出しにく
くなる。これによって、金属貼付基板の表面に設けられ
るワイヤボンド用領域へのはんだの流出を防ぐことがで
き、ボイドの発生も抑えることができる。金属板の打ち
抜き加工時に、同時にはんだ貯留部も形成することがで
きるので、製造コストも抑えることができる。
【００２６】また本発明で前記はんだ貯留部は、前記は
んだ付用領域および前記ワイヤボンド用領域間を結ぶ方
向に垂直な溝を、間隔をあけて複数本有することを特徴
とする。
【００２７】本発明に従えば、はんだ貯留部として、は
んだ付用領域およびワイヤボンド用領域間を結ぶ方向に
垂直な溝を、間隔をあけて複数本有するので、半導体チ
ップのはんだ付時にワイヤボンド用領域への溶融はんだ
の流出を溝で阻むことができる。溝の形成は、金属板の
打ち抜き加工時に同時に行うことができるので、コスト
上昇を抑えることができる。
【００２８】また本発明で前記はんだ貯留部は、前記は
んだ付用領域の周辺部から中心部に向かって深さが増大
する凹所として形成されることを特徴とする。
【００２９】本発明に従えば、はんだ貯留部は、はんだ
付用領域の周辺部から中心部に向かって深さが増大する
凹所として形成されるので、溶融したはんだは中央部付
近に貯留され、外部への流出量を抑えることができる。
凹所の形成は、金属板の打ち抜き加工時に同時に行うこ
とができるので、コスト上昇を抑えることができる。
【００３０】さらに本発明は、前述の金属貼付基板の前
記はんだ付用領域に半導体チップがはんだ付によって装
着され、前記ワイヤボンド用領域にワイヤボンドが施さ
れて形成されることを特徴とする半導体装置である。
【００３１】本発明に従えば、半導体チップを金属貼付
基板の表面のはんだ付用領域にはんだ付によって装着す
る際に、はんだが外部に流出しても、金属貼付基板の表
面に設ける突条などによって、ワイヤボンド用領域への
はんだの流出を防ぎ、低コストで信頼性の高い半導体装
置を得ることができる。
【００３２】さらに本発明は、基板上に金属板が貼付け
られ、金属板上に、半導体チップのはんだ付用領域と、
外部回路との電気的接続のためのワイヤボンド用領域と
が設けられる金属貼付基板と、該はんだ付用領域にはん
だ付によって実装され、はんだ接合面にはんだ貯留用の
凹所を有する半導体チップとを含むことを特徴とする半
導体装置である。
【００３３】本発明に従えば、半導体チップのはんだ接
合面にはんだ貯留用の凹所を有するので、金属貼付基板
の表面のはんだ付用領域にはんだで半導体チップを装着
する際に、溶融したはんだは凹所に貯留され、はんだ付
用領域外部への流出を防ぐことができる。
【００３４】
【発明の実施の形態】図１は、本発明の実施の第１形態
としての金属貼付基板１０の概略的な構成を示す。金属
貼付基板１０は、セラミック基板１１の表面に銅板１
２，１３が貼付けられて形成される。セラミック基板１
１は、たとえば２５０μｍの厚みの９６％アルミナを材
料として形成され、その両側の銅板１２，１３は、たと
えば３００μｍの厚みの銅板を貼付けて形成される。セ
ラミック基板１１の一方側の表面に貼付けられる銅板１
２には、ダイボンドを行うはんだ付用領域１４とワイヤ
ボンド用領域１５とが設けられ、その間にははんだ阻止
領域としての突条部１６が設けられる。はんだ付用領域
１４に、シリコン（Ｓｉ）ウェハから分割されたベアチ
ップ状態の半導体チップ１７をはんだ１８を用いて装着
すると、半導体装置を形成することができる。はんだ１
８は、たとえば融点が３００℃程度の高温はんだを用い
ると、半導体チップ１７を装着した半導体装置としての
金属貼付基板１０を、さらに他の電気回路部分と接合す
る際に、より低温のはんだを用いてリフローロなどに流
して電気的接続を行うことができる。はんだ１８は、た
とえば１００μｍの厚みの箔の形で半導体チップ１７と
はんだ付用領域１４との間に挟んだ状態で加熱し、溶融
させてはんだ付を行う。はんだ付の際に溶融したはんだ
がワイヤボンド用領域１５に流出しようとしても、突条
部１６によって阻止され、はんだによるワイヤボンド性
の低下を防ぐことができる。
【００３５】図１に示すような銅板２は、たとえばプレ
ス加工で外形を打ち抜く際に、突条部１６の突出する側
と反対側から打ち抜き、外形の打ち抜きと突条部１６の
形成とを同時に行わせることができる。プレス加工で突
条部１６を形成すれば、低コストで量産することができ
る。
【００３６】図２は、本発明の実施の第２形態としての
金属貼付基板２０の概略的な構成を示す。本実施形態
で、図１の実施形態に対応する部分には同一の参照符を
付し、重複する説明を省略する。以下に説明する各実施
形態でも、同様に参照符を付し、先に説明してある部分
の説明を省略する。本実施形態の銅板２２には、はんだ
付用領域１４からワイヤボンド用領域１５にはんだが流
れ出さないように、長孔２４を打ち抜いておく。このよ
うな長孔２４の打ち抜きも、銅板２２をプレス加工で打
ち抜く際に同時に行うことができる。ただし長孔２４を
形成することによって、はんだ付用領域１４からワイヤ
ボンド用領域１５に至る導電路の断面積が小さくなり、
長孔２４を余り大きくすると、電流容量が小さくなるの
で注意を払う必要がある。
【００３７】図３は、本発明の実施の第３形態としての
金属貼付基板３０の概略的な構成を示す。本実施形態で
は、銅板３２については外形の打ち抜きのみを行い、は
んだ付用領域１４とワイヤボンド用領域１５との間に、
はんだ阻止領域としてアルミニウムめっき層３４を形成
する。このような部分的なアルミニウムめっき層３４
は、たとえばクラッド加工や、蒸着加工などによって形
成することができる。アルミニウムははんだに対する濡
れ性がよくないので、はんだ付用領域１４からはんだが
流出しても、アルミニウムメッキ層３４はワイヤボンド
用領域１５へのはんだの流出を阻止することができる。
【００３８】図４は、本発明の実施の第４形態としての
金属貼付基板４０の概略的な構成を示す。本実施形態で
は、はんだ阻止領域として、ワイヤボンド用領域１５に
ボンディングワイヤとして接合されるアルミニウムワイ
ヤを、ステッチボンドで捨て打ちにしてはんだ流出防止
用のダムとしてアルミニウムワイヤ層４４を形成する。
アルミニウムワイヤは、たとえば５００μｍの線径を使
用する。アルミニウムワイヤ層４４を形成するためのス
テッチボンドは、ワイヤボンド用領域１５にアルミニウ
ムのボンディングワイヤをワイヤボンドするワイヤボン
ド装置を利用して、予め作成されるプログラムで自動的
に形成することができる。
【００３９】図５は、本発明の実施の第５形態としての
金属貼付基板５０の概略的な構成を示す。本実施形態の
金属貼付基板５０では、はんだ阻止領域として、酸化膜
５４を形成する。酸化膜５４は、たとえば鏝などで部分
的に加熱して形成する。酸化膜５４の部分では、はんだ
付用領域１４から流出するはんだの濡れ性が悪くなり、
ワイヤボンド用領域１５への流出を阻止することができ
る。
【００４０】図６は、本発明の実施の第６形態としての
金属貼付基板６０の概略的な構成を示す。本実施形態で
は、銅板６２にはんだ阻止領域として、凹凸領域６４を
設ける。凹凸領域６４は、銅板６２をプレス加工で打ち
抜く際に、図１の銅板１２の突条部１６と同様に型を用
いて形成することができる。はんだ付用領域１４からは
んだが流出しても、凹凸領域６４で流出を阻止し、ワイ
ヤボンド用領域１５に流れ込むのを防ぐことができる。
【００４１】図７は、本発明の実施の第７形態としての
金属貼付基板７０の概略的な断面構成を示す。本実施形
態の金属貼付基板７０では、銅板７２を打ち抜く際に、
はんだ付用領域７４の厚みをワイヤボンド用領域７５よ
りも薄く形成し、はんだ阻止領域としての段差部７６を
形成する。
【００４２】半導体チップ１７をはんだ付用領域７４に
はんだ付する際にはんだが流出しても、段差部７６で阻
止され、ワイヤボンド用領域７５には回らないようにす
ることができる。なお、図２〜図６の各実施形態の金属
貼付基板２０，３０，４０，５０，６０に対しても、同
様に半導体チップ１７をはんだ付して、半導体装置を構
成することができる。
【００４３】図８は、本発明の実施の第８形態としての
金属貼付基板８０の平面構成を示す。本実施形態の金属
貼付基板８０では、銅板８２のはんだ付用領域８４に、
複数の溝８６を形成する。溝８６は、はんだ付用領域８
４とワイヤボンド用領域８５との間を結ぶ方向に対して
垂直な方向に延び、間隔をあけて形成される。平行な溝
８６が形成されるはんだ付用領域８４を用いて半導体チ
ップのはんだ付を行うと、溶融したはんだは溝８６に留
まり、ワイヤボンド用領域８５側には流出しにくくな
る。溝８６は一方向にのみ形成されているだけなので、
特開平７−１１１３７０の先行技術のような網目状細溝
パターンよりも、はんだ付部分のボイドは形成されにく
く、半導体装置としての信頼性を高めることができる。
【００４４】図９は、本発明の実施の第９形態としての
金属貼付基板９０の断面構成を示す。本実施形態の銅板
９２には、はんだ１８が滲み出さないようにはんだ付用
領域９４をすり鉢状に形成している。すなわち、はんだ
付用領域９４の周辺部よりも中心部の方が深さが大きく
なるような凹所を形成し、半導体装置として半導体チッ
プ１７を装着する際に溶融したはんだ１８がはんだ付用
領域９４内に貯留されて、外部に流出しにくくなるよう
にしている。
【００４５】図１０は、本発明の実施の第１０形態とし
ての半導体装置１００の概略的な構成を示す。本実施形
態では、セラミック基板１０１の両側に銅板１０２，１
０４が装着される通常の金属貼付基板を用い、半導体チ
ップ１０４の方にはんだを閉じ込める空間１０５を形成
する。はんだ１０６は半導体チップ１０４の裏面の空間
１０５内に閉じ込められ、外部に流出しにくくなる。
【００４６】
【発明の効果】以上のように本発明によれば、基板の表
面への半導体チップのはんだ付の際に、はんだ阻止部に
よってワイヤボンド用領域へのはんだの流出を阻止する
ことができる。はんだ付用領域とワイヤボンド用領域と
の間にはんだ阻止領域を設ければよいので、はんだ阻止
領域の形成によってワイヤボンド用領域のワイヤボンド
の信頼性を損なうことはなく、加工に要するコスト上昇
も低く抑えることができる。はんだ付用領域でのはんだ
の流れには影響がないので、ボイドが生じやすくなるよ
うな事態も避けることができる。
【００４７】また本発明によれば、はんだ阻止領域とし
て金属板の表面に突条を形成するので、金属板を打ち抜
くプレス加工などの際に合わせて突条の形成も行うこと
ができる。
【００４８】また本発明によれば、はんだ阻止領域とし
て、金属板の表面に長孔を形成するので、金属板のプレ
ス加工などの際に合わせてはんだ阻止領域を形成し、コ
スト上昇を抑えることができる。
【００４９】また本発明によれば、はんだ阻止領域をア
ルミニウムメッキを施して形成するので、はんだの流出
を防ぐことができる。また、アルミニウムメッキは、ワ
イヤボンドなどを行うボンディングパッドを形成する場
合のような高信頼性を有する必要はないので、低コスト
で形成することができる。
【００５０】また本発明によれば、はんだ阻止領域とし
て、ボンディングワイヤの捨て打ちで形成するので、ワ
イヤボンド装置を用いて容易に形成することができる。
【００５１】また本発明によれば、金属板表面に凹凸の
型をつけてはんだ阻止領域を形成するので、金属板のプ
レスによる打ち抜き加工などの際に合わせて形成し、コ
スト上昇を抑えることができる。
【００５２】また本発明によれば、ワイヤボンド用領域
をはんだ付用領域よりも高い位置として、段差部ではん
だ阻止領域を形成するので、はんだの流れ込みを確実に
抑え、良好なワイヤボンド性を確保することができる。
【００５３】さらに本発明によれば、半導体チップを金
属貼付基板の表面にはんだ付するはんだ付用領域のはん
だ貯留部ではんだ付領域からワイヤボンド領域へ流出し
ようとするはんだを吸引して貯留することができるの
で、ワイヤボンド用領域へのはんだの流出を確実に防ぐ
ことができる。
【００５４】また本発明によれば、はんだ貯留部として
はんだ付用領域およびワイヤボンド用領域間を結ぶ方向
に垂直な溝を間隔をあけて複数本形成するので、金属板
のプレス加工による打ち抜きの際などに、溝も合わせて
形成することができ、製造コストの上昇を抑えることが
できる。
【００５５】また本発明によれば、はんだ貯留部とし
て、はんだ付用領域の周辺部から中心部に向かって深さ
が増大する凹所を形成するので、金属板をプレス加工な
どによって打ち抜く際に、凹所も同時に形成することが
できる。
【００５６】さらに本発明によれば、半導体チップのは
んだ付時に溶融したはんだがワイヤボンド用領域に流出
しにくい金属貼付基板を用いて半導体装置を構成するの
で、信頼性の高い半導体装置を低コストで得ることがで
きる。
【００５７】さらに本発明によれば、はんだ付によって
金属貼付基板の表面に実装される半導体チップのはんだ
接合面にはんだ貯留用の凹所を有するので、はんだ流れ
防止について何の対策も施されていない金属貼付基板を
用いても、ワイヤボンド用領域へのはんだの流出を抑え
ることができる。
【図面の簡単な説明】
【図１】本発明の実施の第１形態として、金属貼付基板
１０および半導体装置の概略的な構成を示す簡略化した
断面図である。
【図２】本発明の実施の第２形態としての金属貼付基板
２０の概略的な構成を示す簡略化した平面図である。
【図３】本発明の実施の第３形態としての金属貼付基板
３０の概略的な構成を示す簡略化した平面図である。
【図４】本発明の実施の第４形態としての金属貼付基板
４０の概略的な構成を示す簡略化した平面図である。
【図５】本発明の実施の第５形態としての金属貼付基板
５０の概略的な構成を示す簡略化した平面図である。
【図６】本発明の実施の第６形態としての金属貼付基板
６０の概略的な構成を示す簡略化した平面図である。
【図７】本発明の実施の第７形態として、金属貼付基板
７０および半導体装置の概略的な構成を示す簡略化した
断面図である。
【図８】本発明の実施の第８形態としての金属貼付基板
８０の概略的な構成を示す簡略化した平面図である。
【図９】本発明の実施の第９形態として、金属貼付基板
９０および半導体装置の概略的な構成を示す簡略化した
断面図である。
【図１０】本発明の実施の第１０形態としての半導体装
置１００の概略的な構成を示す簡略化した断面図であ
る。
【図１１】従来からの金属貼付基板である金属貼付基板
の基本的な構成を示す断面図である。
【図１２】図１１の金属貼付基板を用いて形成される半
導体装置の構成を示す断面図である。
【符号の説明】
１０，２０，３０，４０，５０，６０，７０，８０，９
０ 金属貼付基板 １１，１０１ セラミック基板 １２，１３，２２，３２，６２，７２，８２，９２，１
０２，１０３ 銅板 １４，７４，８４，９４ はんだ付用領域 １５，７５ ワイヤボンド用領域 １６ 突条部 １７，１０５ 半導体チップ １８，１０６ はんだ ２４ 長孔 ３４ アルミニウムめっき層 ４４ アルミニウムワイヤ層 ５４ 酸化膜 ６４ 凹凸領域 ７６ 段差部 ８６ 溝 １００ 半導体装置 １０５ 空間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 太田 隆 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 (72)発明者 赤松 敏正 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 (72)発明者 安原 孝文 兵庫県神戸市兵庫区御所通１丁目２番28号 富士通テン株式会社内 Ｆターム(参考） 5E338 AA02 AA05 BB02 BB13 BB61 BB75 CD03 CD32 EE31 EE51 5F044 AA03 AA05 HH00

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 基板上に金属板が貼付けられ、金属板上
    に、半導体チップのはんだ付用領域と、外部回路との電
    気的接続のためのワイヤボンド用領域とが設けられる金
    属貼付基板において、 はんだ付用領域とワイヤボンド用領域との間に、領域間
    を結ぶ方向に垂直な方向に延びる形状のはんだ阻止領域
    を有することを特徴とする金属貼付基板。
  2. 【請求項２】 前記はんだ阻止領域は、前記金属板の表
    面に突条として形成されることを特徴とする請求項１記
    載の金属貼付基板。
  3. 【請求項３】 前記はんだ阻止領域は、長孔として形成
    されることを特徴とする請求項１記載の金属貼付基板。
  4. 【請求項４】 前記はんだ阻止領域は、前記金属板表面
    にアルミニウムメッキが施されて形成されることを特徴
    とする請求項１記載の金属貼付基板。
  5. 【請求項５】 前記はんだ阻止領域は、前記金属板表面
    にボンディングワイヤの捨て打ちによって形成されるこ
    とを特徴とする請求項１記載の金属貼付基板。
  6. 【請求項６】 前記はんだ阻止領域は、前記金属板表面
    に酸化膜を付加して形成されることを特徴とする請求項
    １記載の金属貼付基板。
  7. 【請求項７】 前記はんだ阻止領域は、前記金属板表面
    に凹凸の型をつけることによって形成されることを特徴
    とする請求項１記載の金属貼付基板。
  8. 【請求項８】 前記はんだ阻止領域は、前記ワイヤボン
    ド用領域を前記はんだ付用領域よりも突出させる際の段
    差として、形成されることを特徴とする請求項１記載の
    金属貼付基板。
  9. 【請求項９】 基板上に金属板が貼付けられ、金属板上
    に、半導体チップのはんだ付用領域と、外部回路との電
    気的接続のためのワイヤボンド用領域とが設けられる金
    属貼付基板において、 はんだ付用領域に、はんだ貯留部を有することを特徴と
    する金属貼付基板。
  10. 【請求項１０】 前記はんだ貯留部は、前記はんだ付用
    領域および前記ワイヤボンド用領域間を結ぶ方向に垂直
    な溝を、間隔をあけて複数本有することを特徴とする請
    求項９記載の金属貼付基板。
  11. 【請求項１１】 前記はんだ貯留部は、前記はんだ付用
    領域の周辺部から中心部に向かって深さが増大する凹所
    として形成されることを特徴とする請求項９記載の金属
    貼付基板。
  12. 【請求項１２】 請求項１〜１１のいずれかに記載の金
    属貼付基板の前記はんだ付用領域に半導体チップがはん
    だ付によって装着され、前記ワイヤボンド用領域にワイ
    ヤボンドが施されて形成されることを特徴とする半導体
    装置。
  13. 【請求項１３】 基板上に金属板が貼付けられ、金属板
    上に、半導体チップのはんだ付用領域と、外部回路との
    電気的接続のためのワイヤボンド用領域とが設けられる
    金属貼付基板と、 該はんだ付用領域にはんだ付によって実装され、はんだ
    接合面にはんだ貯留用の凹所を有する半導体チップとを
    含むことを特徴とする半導体装置。
JP11093721A 1999-03-31 1999-03-31 金属貼付基板および半導体装置 Withdrawn JP2000286289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11093721A JP2000286289A (ja) 1999-03-31 1999-03-31 金属貼付基板および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11093721A JP2000286289A (ja) 1999-03-31 1999-03-31 金属貼付基板および半導体装置

Publications (1)

Publication Number Publication Date
JP2000286289A true JP2000286289A (ja) 2000-10-13

Family

ID=14090287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11093721A Withdrawn JP2000286289A (ja) 1999-03-31 1999-03-31 金属貼付基板および半導体装置

Country Status (1)

Country Link
JP (1) JP2000286289A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351942A (ja) * 2005-06-17 2006-12-28 Aisin Seiki Co Ltd 熱電変換モジュール及び熱電変換モジュールの製造方法
JP2007088021A (ja) * 2005-09-20 2007-04-05 Auto Network Gijutsu Kenkyusho:Kk 接続構造、回路構成体、および回路基板
JP2007158177A (ja) * 2005-12-07 2007-06-21 Yamaha Corp 熱電変換モジュール
WO2012073572A1 (ja) * 2010-12-03 2012-06-07 富士電機株式会社 半導体装置、および、半導体装置の製造方法
CN104112739A (zh) * 2013-04-16 2014-10-22 展晶科技(深圳)有限公司 发光二极管
JP2016178202A (ja) * 2015-03-20 2016-10-06 古河電気工業株式会社 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法
WO2019219536A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Kontaktanordnung, elektronikbaugruppe umfassend die kontaktanordnung und verfahren zur ausbildung der kontaktanordnung
WO2022163695A1 (ja) * 2021-01-28 2022-08-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法
US11552065B2 (en) 2019-09-12 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device
DE112015003405B4 (de) 2014-07-24 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351942A (ja) * 2005-06-17 2006-12-28 Aisin Seiki Co Ltd 熱電変換モジュール及び熱電変換モジュールの製造方法
JP2007088021A (ja) * 2005-09-20 2007-04-05 Auto Network Gijutsu Kenkyusho:Kk 接続構造、回路構成体、および回路基板
JP4708941B2 (ja) * 2005-09-20 2011-06-22 株式会社オートネットワーク技術研究所 接続構造、および回路構成体
JP2007158177A (ja) * 2005-12-07 2007-06-21 Yamaha Corp 熱電変換モジュール
US8664765B2 (en) 2010-12-03 2014-03-04 Fuji Electric Co., Ltd. Semiconductor device
CN102859671A (zh) * 2010-12-03 2013-01-02 富士电机株式会社 半导体器件以及半导体器件的制造方法
WO2012073572A1 (ja) * 2010-12-03 2012-06-07 富士電機株式会社 半導体装置、および、半導体装置の製造方法
JP5776701B2 (ja) * 2010-12-03 2015-09-09 富士電機株式会社 半導体装置、および、半導体装置の製造方法
EP2546869A4 (en) * 2010-12-03 2017-01-25 Fuji Electric Co., Ltd. Semiconductor device, and process for manufacture of semiconductor device
CN104112739A (zh) * 2013-04-16 2014-10-22 展晶科技(深圳)有限公司 发光二极管
DE112015003405B4 (de) 2014-07-24 2024-03-28 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Träger für ein elektrisches Bauelement und Verfahren zur Herstellung eines Trägers
JP2016178202A (ja) * 2015-03-20 2016-10-06 古河電気工業株式会社 回路基板と電子部品との接合構造、電子回路基板、回路基板の製造方法
WO2019219536A1 (de) * 2018-05-15 2019-11-21 Robert Bosch Gmbh Kontaktanordnung, elektronikbaugruppe umfassend die kontaktanordnung und verfahren zur ausbildung der kontaktanordnung
US11552065B2 (en) 2019-09-12 2023-01-10 Fuji Electric Co., Ltd. Semiconductor device
WO2022163695A1 (ja) * 2021-01-28 2022-08-04 三菱電機株式会社 半導体装置、電力変換装置および半導体装置の製造方法

Similar Documents

Publication Publication Date Title
US6326242B1 (en) Semiconductor package with heat sink and method of fabrication
JP5168870B2 (ja) 半導体装置
JP3333409B2 (ja) 半導体モジュール
KR20120098575A (ko) 전자 장치
US7030496B2 (en) Semiconductor device having aluminum and metal electrodes and method for manufacturing the same
JPH09260550A (ja) 半導体装置
JP2006210519A (ja) 半導体装置およびその製造方法
JP2019186326A (ja) 半導体装置およびその製造方法
CN118098990A (zh) 陶瓷金属电路基板的制造方法及使用了该陶瓷金属电路基板的半导体装置
JP2000286289A (ja) 金属貼付基板および半導体装置
JP6440794B1 (ja) 半導体装置
JP4023032B2 (ja) 半導体装置の実装構造及び実装方法
JP6008750B2 (ja) 半導体装置
JPH11265976A (ja) パワー半導体モジュールおよびその製造方法
US20090283897A1 (en) Semiconductor package, method for manufacturing a semiconductor package, an electronic device, method for manufacturing an electronic device
JP3812549B2 (ja) 半導体装置
JP6863819B2 (ja) リードフレーム及びその製造方法
JP7221401B2 (ja) 電気回路基板及びパワーモジュール
CN115000023A (zh) 具有焊料停止结构的衬底、其制造方法、以及电子器件
JP4411123B2 (ja) 放熱板の製造方法
JP2018116960A (ja) 電力用半導体装置
JP5418654B2 (ja) 半導体装置
CN114556534A (zh) 半导体装置及半导体装置的制造方法
JP7263792B2 (ja) 半導体装置及びその製造方法
JP2020136293A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20060606