JP6863846B2 - 半導体素子搭載用基板及びその製造方法 - Google Patents
半導体素子搭載用基板及びその製造方法 Download PDFInfo
- Publication number
- JP6863846B2 JP6863846B2 JP2017140273A JP2017140273A JP6863846B2 JP 6863846 B2 JP6863846 B2 JP 6863846B2 JP 2017140273 A JP2017140273 A JP 2017140273A JP 2017140273 A JP2017140273 A JP 2017140273A JP 6863846 B2 JP6863846 B2 JP 6863846B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- metal plate
- recess
- semiconductor package
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 308
- 239000000758 substrate Substances 0.000 title claims description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 41
- 229910052751 metal Inorganic materials 0.000 claims description 108
- 239000002184 metal Substances 0.000 claims description 108
- 238000007747 plating Methods 0.000 claims description 100
- 238000000034 method Methods 0.000 claims description 34
- 238000005530 etching Methods 0.000 claims description 28
- 230000008569 process Effects 0.000 claims description 10
- 229910000679 solder Inorganic materials 0.000 description 74
- 239000011347 resin Substances 0.000 description 66
- 229920005989 resin Polymers 0.000 description 66
- 238000007789 sealing Methods 0.000 description 39
- 238000005520 cutting process Methods 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 239000008393 encapsulating agent Substances 0.000 description 8
- 239000000126 substance Substances 0.000 description 7
- 235000014676 Phragmites communis Nutrition 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 238000003825 pressing Methods 0.000 description 5
- 230000000740 bleeding effect Effects 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 238000005086 pumping Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000009795 derivation Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
本発明は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板及びその製造方法に関する。
半導体装置の電子関連機器への組み込みに際し、半導体装置の外部接続用端子と、外部の電子関連機器との半田接続状態の良・不良を目視で検査できるように、半田接続部分の可視化が求められている。
しかるに、従来、外周部に外部接続用端子が突出しないタイプの半導体パッケージは、裏面側に露出した状態に配列されている複数の外部接続用端子をプリント基板等の外部機器と接続する構造となっていたため、正常に半田接続されているか否かを目視検査することが困難であった。
しかし、半田接続部分の目視検査ができないと、半田接続作業時に内在する接続不良が見逃され、その後の通電検査等で接続不良が発見されるまでの作業コストが余計にかかってしまう。また、半田接続部分は、Ｘ線装置を用いて透視検査することは可能ではあるが、それでは、Ｘ線装置の設備コストが増大してしまう。
そこで、従来、半導体パッケージの半田接続部分における半田接続状態の良・不良を目視検査できるようにするための技術として、例えば、次の特許文献１には、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部の切断位置にリードを横断する溝を形成することで、個々に切断されたときの半導体パッケージの裏面に露出する外部接続用端子に、端縁部にかけて空間部を設け、空間部に半田を介在させるようにして、半導体パッケージの側面に露出した外部接続用端子の端縁部から半田接続部分を目視可能にすることが提案されている。
また、例えば、次の特許文献２には、リードフレームの裏面に凹部を設け、表面側を樹脂封止後に、凹部を含む所定領域を封止樹脂側からハーフカット加工を施すことで、凹部を設けていた部位にスルーホールを形成し、次に、ハーフカット加工の幅より狭い幅でフルカット加工を施すことで、外部接続用端子を側方に突出させ、側方の突出部に、半田接続部分を目視可能にするためのスルーホールやスリットを設けることが記載されている。
近年、携帯電話に代表されるように、電子機器の小型・軽量化が急速に進み、それら電子機器に用いられる半導体装置も小型・軽量化・高機能化が要求され、特に、半導体装置の厚みについて、薄型化が要求され、金属板を加工したリードフレームを用いた半導体装置に代わり、金属板を最終的に除去するタイプの半導体パッケージが開発されてきている。
例えば、金属板の一方の側の面に所定のパターニングを施したレジストマスクを形成し、レジストマスクから露出した金属板にめっき加工を施し、半導体素子搭載用のパッド部と、半導体素子と接続する内部接続用端子及び外部機器と接続するための外部接続用端子となる端子部とを形成した後、レジストマスクを除去することにより、半導体素子搭載用基板を製造する。そして、製造された半導体素子搭載用基板に半導体素子を搭載し、ワイヤボンディング又はフリップチップ接続した後に樹脂封止を行い、樹脂封止後に金属板を除去して封止樹脂の裏面にめっき層からなるパッド部や端子部を露出させ、薄型の半導体パッケージを完成させる。
この種の半導体パッケージによれば、パッド部や端子部が金属板よりも薄肉のめっき層で形成され、しかも、金属板が除去されているため、半導体パッケージの厚みをより一層薄くすることができる。
この種の半導体パッケージによれば、パッド部や端子部が金属板よりも薄肉のめっき層で形成され、しかも、金属板が除去されているため、半導体パッケージの厚みをより一層薄くすることができる。
しかし、特許文献１、２に記載の半導体パッケージの半田接続部分における半田接続状態の良・不良を目視検査できるようにするための技術は、金属板を除去して裏面に露出しためっき層が外部接続用端子となる端子部を構成するタイプの半導体装置を製造するための半導体素子搭載用基板には適用できない。
即ち、特許文献１、２に記載の技術では、半田接続部分を目視可能にするための溝やスルーホールやスリットを形成する前段階の凹部を、金属板からなるリードフレームに対してエッチング加工やプレス加工を施すことにより行っている。しかし、金属板を除去して裏面に露出しためっき層が外部接続用端子となる端子部を構成するタイプの半導体装置を製造するための半導体素子搭載用基板の場合、めっき層に対して特許文献１、２に記載の技術のようなエッチング加工やプレス加工を施すことにより、溝や凹部を形成することは非常に難しい。
即ち、特許文献１、２に記載の技術では、半田接続部分を目視可能にするための溝やスルーホールやスリットを形成する前段階の凹部を、金属板からなるリードフレームに対してエッチング加工やプレス加工を施すことにより行っている。しかし、金属板を除去して裏面に露出しためっき層が外部接続用端子となる端子部を構成するタイプの半導体装置を製造するための半導体素子搭載用基板の場合、めっき層に対して特許文献１、２に記載の技術のようなエッチング加工やプレス加工を施すことにより、溝や凹部を形成することは非常に難しい。
しかも、特許文献１に記載のリードフレームにおけるリードの裏面側の外部接続用端子となる端子部の切断位置にリードを横断する溝を形成する技術では、樹脂封止の際に、端子部の溝に樹脂が入り込み、半田接続部分を目視可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
また、特許文献２に記載の技術では、樹脂封止後に、ブレードを用いたハーフカットとフルカットの２回の切断工程が必要となり、生産効率が悪く、コストが増大してしまう。また、外部接続用端子が側方へ突出するため、半導体パッケージ製品を小型化し難い。
このように、裏面側に露出している複数の外部接続用端子をプリント基板等の外部機器と接続するタイプの半導体パッケージにおける、半田接続部分を目視可能とするための従来技術には、半導体パッケージ製品の歩留まりや、生産効率、製品の小型化の点で問題があり、しかも、裏面側に露出する外部接続用端子となる端子部がめっき層からなるタイプの半導体パッケージには、上記従来技術を用いること自体が困難であった。
本発明は、上記従来の課題を鑑みてなされたものであり、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、半導体パッケージ製品の歩留まりや、生産効率が向上し、小型化にも対応でき、しかも、半田接続部分を目視可能な半導体素子搭載用基板及びその製造方法を提供することを目的としている。
上記目的を達成するため、本発明の一態様による半導体素子搭載用基板は、金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、１つの前記凹部の底面から側面および該凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有することを特徴としている。
また、本発明の他の態様による半導体素子搭載用基板は、金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、前記凹部の底面の中央部にめっき層で形成されたパッド部と、前記パッド部の周辺であって前記凹部の前記底面から側面および該凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有することを特徴としている。
また、本発明の半導体素子搭載用基板においては、前記凹部の深さが、０．００５ｍｍ〜０．１１ｍｍであるのが好ましい。
また、本発明による半導体素子搭載用基板の製造方法は、金属板の一方の側の面上に、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい開口部を有するエッチング用レジストマスクを形成するとともに、前記金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、前記金属板の一方の側からハーフエッチング加工を施し、凹部を形成する工程と、前記金属板の一方の側の面上に形成した前記エッチング用レジストマスクを除去する工程と、前記金属板の一方の側の面上に、１つの前記凹部の底面から側面および該凹部の外側の面にわたる所定位置に対応する領域に複数の開口部を有するめっき用レジストマスクを形成する工程と、前記めっき用レジストマスクの開口部にめっき加工を施し、段差のついた複数の端子部を形成する工程と、前記金属板の両面上に形成したレジストマスクを除去する工程と、を有することを特徴としている。
本発明によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、半導体パッケージ製品の歩留まりや、生産効率が向上し、小型化にも対応でき、しかも、半田接続部分を目視可能な半導体素子搭載用基板及びその製造方法が得られる。
実施形態の説明に先立ち、本発明を導出するに至った経緯及び本発明の作用効果について説明する。
まず、本件発明者は、半導体パッケージの半田接続部分を目視可能にするための従来技術である特許文献１に記載の技術について検討・考察した。
特許文献１に記載の技術について図７を用いて説明する。図７中、(a)は半導体パッケージに用いるリードフレームの外部機器と接続する側からみた図、(b)は(a)のリードフレームを用いて組み立てた半導体パッケージにおける(a)のＡ−Ａ断面図、(c)は(b)の半導体パッケージの外部接続用端子を外部機器に半田接続した状態を示す図、(d)は(a)のリードフレームにおける外部接続用端子となる端子部を示すＢ−Ｂ断面図である。
まず、本件発明者は、半導体パッケージの半田接続部分を目視可能にするための従来技術である特許文献１に記載の技術について検討・考察した。
特許文献１に記載の技術について図７を用いて説明する。図７中、(a)は半導体パッケージに用いるリードフレームの外部機器と接続する側からみた図、(b)は(a)のリードフレームを用いて組み立てた半導体パッケージにおける(a)のＡ−Ａ断面図、(c)は(b)の半導体パッケージの外部接続用端子を外部機器に半田接続した状態を示す図、(d)は(a)のリードフレームにおける外部接続用端子となる端子部を示すＢ−Ｂ断面図である。
図７(a)に示す半導体パッケージに用いるリードフレームは、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部５１の切断位置（図７(a)における一点鎖線上の位置）に、リードを横断する溝５１ｂがＦｅ−Ｎｉ合金やＣｕ合金等の金属板からなるリードフレームに対してエッチング加工やプレス加工を施すことによって形成されている。なお、図７(a)中、５２は半導体素子を搭載するパッド部、６０は半導体素子である。
そして、リードフレームのパッド部５２に半導体素子６０を搭載し、リードにおける半導体素子６０搭載側の内部接続端子となる端子部と半導体素子６０とをボンディングワイヤ６１で接続し、半導体素子搭載側を封止樹脂７０で封止した状態の半導体パッケージを切断位置に沿って切断することによって、図７(b)に示すように、個々に切断された半導体パッケージの裏面に露出するリードの外部接続用端子５１に、端縁部にかけて空間部５１ａが設けられる。
このように形成された半導体パッケージは、図７(c)に示すように、外部機器８０の端子８１に半田接続した状態では、半田９０は外部接続用端子５１の裏面から端縁部にかけて形成されている空間部５１ａに介在する。このため、半導体パッケージの側面に露出した外部接続用端子５１の半田接続部分を目視確認でき、半導体パッケージの外部機器８０との半田接続状態の良・不良を目視検査できる。
そして、リードフレームのパッド部５２に半導体素子６０を搭載し、リードにおける半導体素子６０搭載側の内部接続端子となる端子部と半導体素子６０とをボンディングワイヤ６１で接続し、半導体素子搭載側を封止樹脂７０で封止した状態の半導体パッケージを切断位置に沿って切断することによって、図７(b)に示すように、個々に切断された半導体パッケージの裏面に露出するリードの外部接続用端子５１に、端縁部にかけて空間部５１ａが設けられる。
このように形成された半導体パッケージは、図７(c)に示すように、外部機器８０の端子８１に半田接続した状態では、半田９０は外部接続用端子５１の裏面から端縁部にかけて形成されている空間部５１ａに介在する。このため、半導体パッケージの側面に露出した外部接続用端子５１の半田接続部分を目視確認でき、半導体パッケージの外部機器８０との半田接続状態の良・不良を目視検査できる。
ところで、特許文献１に記載の技術では、半田接続部分を目視可能にするためのリードを横断する溝５１ｂをＦｅ−Ｎｉ合金やＣｕ合金等の金属板からなるリードフレームに対してエッチング加工やプレス加工を施すことにより形成している。
しかし、金属板を除去して裏面に露出しためっき層が外部接続用端子として機能する端子部を構成するタイプの半導体パッケージを製造するための半導体素子搭載用基板の場合、めっき層に対してエッチング加工やプレス加工を施すことにより、溝を形成することは非常に難しい。
また、特許文献１に記載の技術のように、リードフレームにおけるリードの裏面側の外部接続用端子５１となる端子部の切断位置に、リードを横断する溝５１ｂを形成すると、半導体パッケージの組立てにおける樹脂封止の際に、端子部の溝５１ｂに樹脂が入り込み、半田接続部分を目視可能にするための空間部５１ａが形成されない虞がある。
即ち、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部５１にリードを横断する溝５１ｂを形成すると、外部接続用端子となる端子部５１は、切断位置において、図７(d)に示すようにリードの幅方向が全体にわたり薄肉状に形成される。一般に、リードフレームの半導体素子搭載側を樹脂封止する際には、リードフレームの裏面の溝に樹脂が入り込まないようにするためにリードフレームの裏面には、シート状のテープを貼り付ける。しかし、リードの幅方向に沿う溝５１ｂの外側部分にはシート状のテープと密着する面が存在しないため、リードの幅方向に沿う溝５１ｂの外側部分はシート状のテープから離れてしまう。ここで、シート状のテープを溝５１ｂの面に密着させようとしても、シート状のテープが大きく変形することになり、溝５１ｂに完全に密着させることが難しく、シート状のテープと溝５１ｂの面とに隙間が生じ易い。その結果、樹脂封止する際にシート状のテープと溝５１ｂの面との隙間から樹脂が回り込んで、端子部５１の溝５１ｂに樹脂が入り込み、半田接続部分を目視検査可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
しかし、金属板を除去して裏面に露出しためっき層が外部接続用端子として機能する端子部を構成するタイプの半導体パッケージを製造するための半導体素子搭載用基板の場合、めっき層に対してエッチング加工やプレス加工を施すことにより、溝を形成することは非常に難しい。
また、特許文献１に記載の技術のように、リードフレームにおけるリードの裏面側の外部接続用端子５１となる端子部の切断位置に、リードを横断する溝５１ｂを形成すると、半導体パッケージの組立てにおける樹脂封止の際に、端子部の溝５１ｂに樹脂が入り込み、半田接続部分を目視可能にするための空間部５１ａが形成されない虞がある。
即ち、リードフレームにおけるリードの裏面側の外部接続用端子となる端子部５１にリードを横断する溝５１ｂを形成すると、外部接続用端子となる端子部５１は、切断位置において、図７(d)に示すようにリードの幅方向が全体にわたり薄肉状に形成される。一般に、リードフレームの半導体素子搭載側を樹脂封止する際には、リードフレームの裏面の溝に樹脂が入り込まないようにするためにリードフレームの裏面には、シート状のテープを貼り付ける。しかし、リードの幅方向に沿う溝５１ｂの外側部分にはシート状のテープと密着する面が存在しないため、リードの幅方向に沿う溝５１ｂの外側部分はシート状のテープから離れてしまう。ここで、シート状のテープを溝５１ｂの面に密着させようとしても、シート状のテープが大きく変形することになり、溝５１ｂに完全に密着させることが難しく、シート状のテープと溝５１ｂの面とに隙間が生じ易い。その結果、樹脂封止する際にシート状のテープと溝５１ｂの面との隙間から樹脂が回り込んで、端子部５１の溝５１ｂに樹脂が入り込み、半田接続部分を目視検査可能にするための空間部が形成されず、半導体パッケージ製品の歩留まりが悪くなる虞がある。
次に、特許文献２に記載の技術も、パターン形成された金属板からなるリードフレームに対してプレス加工を施すことにより、半田接続部分を目視可能にするためスルーホールやスリットを形成する前段階の凹部を形成しているが、金属板を除去して裏面側に露出しためっき層が外部接続用端子となる端子部を構成するタイプの半導体装置を製造するための半導体素子搭載用基板の場合、めっき層に対してプレス加工を施すことにより、凹部を形成することは非常に難しい。
また、樹脂封止後に、ブレードを用いてハーフカットとフルカットの２回の切断工程が必要となり、生産効率が悪く、コストが増大してしまう。しかも、外部接続用端子が横方向へ突出するため、半導体パッケージ製品を小型化し難い。
また、樹脂封止後に、ブレードを用いてハーフカットとフルカットの２回の切断工程が必要となり、生産効率が悪く、コストが増大してしまう。しかも、外部接続用端子が横方向へ突出するため、半導体パッケージ製品を小型化し難い。
そこで、本件発明者は、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、半導体パッケージ製品の歩留まりや、生産効率が向上し、小型化にも対応でき、しかも、半田接続部分を目視可能とするために、試行錯誤を重ね、本発明の半導体素子搭載用基板及びその製造方法を導出するに至った。
本発明の一態様による半導体素子搭載用基板は、金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、１つの凹部の底面から側面および凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有する。
また、本発明の他の態様による半導体素子搭載用基板は、金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、凹部の底面の中央部にめっき層で形成されたパッド部と、パッド部の周辺であって凹部の底面から側面および凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有する。
また、本発明の他の態様による半導体素子搭載用基板は、金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、凹部の底面の中央部にめっき層で形成されたパッド部と、パッド部の周辺であって凹部の底面から側面および凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有する。
本発明の半導体素子搭載用基板のように、金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、凹部の底面から側面および凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有して構成すれば、本発明の半導体素子搭載用基板を用いて半導体パッケージを製造した場合、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって露出するめっき層からなる端子部の裏面の外部接続用端子部が、半導体パッケージの底面から側面に向かって段差を有した形状に形成され、側面側の段差部分に空間部が設けられる。このため、半導体パッケージを外部基板に半田を介して接続するときに、リフローにより溶けた半田が、外部接続用端子部の段差が形成されることによって設けられた空間部に濡れ広がる。その結果、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であっても、半導体パッケージを、半田を介して外部基板に接続したときの半田の接続状態を、半導体パッケージの側面に露出しためっき層からなる外部接続用端子の端縁部の側から目視確認することができる。
また、本発明の半導体素子搭載用基板のように構成すれば、段差をつけて形成されためっき層からなる複数の端子部は、金属板の凹部の底面から側面および凹部の外側の面にわたって隙間のない状態で密着する。このため、特許文献１に記載の技術における溝部とは異なり、樹脂封止の際に、端子部の溝に樹脂が入り込んで半導体パッケージ製品の歩留まりが悪くなるような虞がない。
また、本発明の半導体素子搭載用基板のように構成すれば、特許文献２に記載の技術とは異なり、樹脂封止後に、ブレードを用いたハーフカットとフルカットの２回の切断工程が不要であり、生産効率が良く、コストを低減できる。また、外部接続用端子が側方へ突出しないため、半導体パッケージ製品を小型化し易くなる。
なお、本発明の半導体素子搭載用基板において、段差をつけて形成されためっき層からなる夫々の端子部の半導体素子搭載側の面は、半導体素子の電極と接続する内部接続用端子部となるが、段差のついためっき層からなる夫々の端子部の上段と下段のいずれの領域も、半導体素子の電極と接続することが可能である。
例えば、段差のついためっき層からなる夫々の端子部の下段と上段のいずれの面にも、半導体素子をフリップチップ実装することができる。
段差のついためっき層からなる夫々の端子部の下段の面に半導体素子をフリップチップ実装すると、半導体パッケージの厚みをめっき層の段差分薄くすることができる。
また、段差のついためっき層からなる夫々の端子部の上段の面に半導体素子をフリップチップ実装すると、封止樹脂で封止したときに、半導体素子の裏面側に回り込む封止樹脂の層を厚く形成でき、封止樹脂とめっき層との密着面積も広く確保できるため、封止樹脂と端子部との接続強度を高く保つことができる。また、パッド部の面と半導体素子との間の空間を十分に確保でき、絶縁性が向上してノイズを拾い難くなる。
また、本発明の半導体素子搭載用基板は、例えば、凹部の底面の中央部にめっき層で形成されたパッド部を設け、パッド部の周辺であって凹部の底面から側面および凹部の外側の面にわたる所定位置に、段差をつけて形成されためっき層からなる複数の端子部を設け、パッド部の面に半導体素子を搭載し、半導体素子の電極と夫々の端子部の上段の面とをワイヤボンディングにより接続することができるようにしても良い。
例えば、段差のついためっき層からなる夫々の端子部の下段と上段のいずれの面にも、半導体素子をフリップチップ実装することができる。
段差のついためっき層からなる夫々の端子部の下段の面に半導体素子をフリップチップ実装すると、半導体パッケージの厚みをめっき層の段差分薄くすることができる。
また、段差のついためっき層からなる夫々の端子部の上段の面に半導体素子をフリップチップ実装すると、封止樹脂で封止したときに、半導体素子の裏面側に回り込む封止樹脂の層を厚く形成でき、封止樹脂とめっき層との密着面積も広く確保できるため、封止樹脂と端子部との接続強度を高く保つことができる。また、パッド部の面と半導体素子との間の空間を十分に確保でき、絶縁性が向上してノイズを拾い難くなる。
また、本発明の半導体素子搭載用基板は、例えば、凹部の底面の中央部にめっき層で形成されたパッド部を設け、パッド部の周辺であって凹部の底面から側面および凹部の外側の面にわたる所定位置に、段差をつけて形成されためっき層からなる複数の端子部を設け、パッド部の面に半導体素子を搭載し、半導体素子の電極と夫々の端子部の上段の面とをワイヤボンディングにより接続することができるようにしても良い。
また、本発明の半導体素子搭載用基板においては、好ましくは、凹部の深さが、０．００５ｍｍ〜０．１１ｍｍである。
例えば、凹部の深さを０．００５ｍｍ〜０．０２５ｍｍ程度となるように形成すれば、凹部に形成された端子部等となるめっき層が半導体パッケージの裏面から大きくは突出しないため、半導体パッケージの製造において、封止樹脂体から金属板を引き剥がし除去する際における、凹部に形成されためっき層の金属板への引っ掛かりを防止でき、金属板を引き剥がし易くなる。
また、例えば、凹部の深さを０．０３ｍｍ〜０．０６ｍｍ程度となるように形成すれば、半導体素子搭載後の半導体素子の裏面側のパッド部等の面との空間を、ノイズ対策（絶縁性を向上させてノイズを拾い難くする）や半田ブリード対策（半導体素子を凹部の底面に形成された端子部等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じることが可能な程度確保できる。
また、例えば、凹部の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、段差を有する端子部の裏面の外部接続用端子において半導体パッケージの側面側の段差部分に設けられる、半田を介在させうる空間部の領域が半導体パッケージの厚さ方向に増えることになる。その結果、半導体パッケージを製造後の外部接続用端子と外部機器との半田接続状態をより観察し易くなる。
また、凹部の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、半導体素子を搭載し、封止樹脂で封止後に、基材をなす金属板の除去を薬液の溶解により行う場合に、凹部の深さを深くした分、溶解させる金属板の体積がより少なくなる。その結果、薬液中に溶解される金属板成分の濃度の上昇を抑え、安定した溶解状態を保つことができ、薬液調整（金属板成分の濃度が高くなった溶液の汲み出し及び新しい溶液の補充）を軽減することができる。
例えば、凹部の深さを０．００５ｍｍ〜０．０２５ｍｍ程度となるように形成すれば、凹部に形成された端子部等となるめっき層が半導体パッケージの裏面から大きくは突出しないため、半導体パッケージの製造において、封止樹脂体から金属板を引き剥がし除去する際における、凹部に形成されためっき層の金属板への引っ掛かりを防止でき、金属板を引き剥がし易くなる。
また、例えば、凹部の深さを０．０３ｍｍ〜０．０６ｍｍ程度となるように形成すれば、半導体素子搭載後の半導体素子の裏面側のパッド部等の面との空間を、ノイズ対策（絶縁性を向上させてノイズを拾い難くする）や半田ブリード対策（半導体素子を凹部の底面に形成された端子部等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じることが可能な程度確保できる。
また、例えば、凹部の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、段差を有する端子部の裏面の外部接続用端子において半導体パッケージの側面側の段差部分に設けられる、半田を介在させうる空間部の領域が半導体パッケージの厚さ方向に増えることになる。その結果、半導体パッケージを製造後の外部接続用端子と外部機器との半田接続状態をより観察し易くなる。
また、凹部の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、半導体素子を搭載し、封止樹脂で封止後に、基材をなす金属板の除去を薬液の溶解により行う場合に、凹部の深さを深くした分、溶解させる金属板の体積がより少なくなる。その結果、薬液中に溶解される金属板成分の濃度の上昇を抑え、安定した溶解状態を保つことができ、薬液調整（金属板成分の濃度が高くなった溶液の汲み出し及び新しい溶液の補充）を軽減することができる。
また、本発明の半導体素子搭載用基板においては、一つの半導体パッケージ領域において深さの異なる凹部を複数有しても良い。
また、本発明の半導体素子搭載用基板においては、凹部の底面が段差を有し、端子部が３つ以上の高さの異なる面を有しても良い。
端子部が３つ以上の高さの異なる面を有するようにすれば、半導体パッケージを外部機器へ半田接続したときに、複数の段差を有する面を介して半田を最も広い空間領域まで導き、最も広い空間領域で半田を介在させた状態に留め易くなる。その結果、半田ブリード対策（半導体素子を凹部の底面に形成された端子部等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じ易くなる。
また、本発明の半導体素子搭載用基板においては、凹部の底面が段差を有し、端子部が３つ以上の高さの異なる面を有しても良い。
端子部が３つ以上の高さの異なる面を有するようにすれば、半導体パッケージを外部機器へ半田接続したときに、複数の段差を有する面を介して半田を最も広い空間領域まで導き、最も広い空間領域で半田を介在させた状態に留め易くなる。その結果、半田ブリード対策（半導体素子を凹部の底面に形成された端子部等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じ易くなる。
そして、このような本発明の半導体素子搭載用基板は、金属板の一方の側の面上に、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい開口部を有するエッチング用レジストマスクを形成するとともに、金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、金属板の一方の側からハーフエッチング加工を施し、凹部を形成する工程と、金属板の一方の側の面上に形成したエッチング用レジストマスクを除去する工程と、金属板の一方の側の面上に、１つの凹部の底面から側面および凹部の外側の面にわたる所定位置に対応する領域に複数の開口部を有するめっき用レジストマスクを形成する工程と、めっき用レジストマスクの開口部にめっき加工を施し、段差のついた複数の端子部を形成する工程と、金属板の両面上に形成したレジストマスクを除去する工程と、を有することによって製造できる。
従って、本発明によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、半導体パッケージ製品の歩留まりや、生産効率が向上し、小型化にも対応でき、しかも、半田接続部分を目視可能な半導体素子搭載用基板及びその製造方法が得られる。
以下、図面を参照して、本発明を実施するための形態の説明を行うこととする。
図１は本発明の一実施形態に係る半導体素子搭載用基板の要部構成の一例を示す説明図で、(a)は端子部の構造を示す断面図、(b)は(a)の半導体素子搭載用基板が多列配列された多列型半導体素子搭載用基板の一例を示す上面図、(c)は(a)の半導体素子搭載用基板に半導体素子を搭載する一態様を示す説明図、(d)は(a)の半導体素子搭載用基板に半導体素子を搭載する他の態様を示す説明図、(e)は(a)の半導体素子搭載用基板の一変形例を示す説明図である。図２は図１(a)、図１(b)の半導体素子搭載用基板における隣り合う半導体パッケージ領域の端子部同士の配置態様の他の例を示す図で、(a)は断面図、(b)は(a)の半導体素子搭載用基板が多列配列された多列型半導体素子搭載用基板の上面図である。図３は本発明の他の実施形態に係る半導体素子搭載用基板の要部構成の一例を示す説明図で、(a)は端子部の構造を示す断面図、(b)は(a)の半導体素子搭載用基板が多列配列された多列型半導体素子搭載用基板の一例を示す上面図、(c)は(a)の半導体素子搭載用基板に半導体素子を搭載する一態様を示す説明図である。
本実施形態の半導体素子搭載用基板１は、例えば、図１(a)に示すように、凹部１１と、複数の端子部１２を有し、図１(b)に示すように、多列配列されている。
凹部１１は、金属板１０の一方の側の面１０ａに形成され、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きいサイズを有している。
端子部１２は、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面（即ち、金属板１０の一方の側の面１０ａ）にわたる所定位置に段差をつけて形成されためっき層で構成されている。
そして、複数の端子部１２は、図１(c)、図１(d)に示すように、半田１５等の接続部材を介して、端子部１２の下段（図１(c)の例）又は端子部１２の上段（図１(d)の例）に、半導体素子２０をフリップチップ実装することができるようになっている。
なお、本実施形態の半導体素子搭載用基板１は、図１(a)、図１(b)の例では、隣り合う半導体パッケージ領域（不図示）の端子部同士が接続した態様に配置されているが、図２(a)、図２(b)に示すように、隣り合う半導体パッケージ領域（不図示）の端子部同士が離れた態様に配置されたものであってもよい。
また、本実施形態の半導体素子搭載用基板１は、図３(a)、図３(b)に示すように、凹部１１の底面１１ａの中央部にめっき層で形成されたパッド部１２−１と、パッド部１２−１の周辺であって凹部１１ａの底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる所定位置に、段差をつけて形成されためっき層で構成された複数の端子部１２−２を有し、図３(c)に示すように、パッド部１２−１に半導体素子２０を搭載するとともに、ボンディングワイヤ１６等の接続部材を介して、端子部１２−１の上段と、半導体素子２０とをワイヤボンディングすることができるように構成されたものであってもよい。
凹部１１は、金属板１０の一方の側の面１０ａに形成され、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きいサイズを有している。
端子部１２は、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面（即ち、金属板１０の一方の側の面１０ａ）にわたる所定位置に段差をつけて形成されためっき層で構成されている。
そして、複数の端子部１２は、図１(c)、図１(d)に示すように、半田１５等の接続部材を介して、端子部１２の下段（図１(c)の例）又は端子部１２の上段（図１(d)の例）に、半導体素子２０をフリップチップ実装することができるようになっている。
なお、本実施形態の半導体素子搭載用基板１は、図１(a)、図１(b)の例では、隣り合う半導体パッケージ領域（不図示）の端子部同士が接続した態様に配置されているが、図２(a)、図２(b)に示すように、隣り合う半導体パッケージ領域（不図示）の端子部同士が離れた態様に配置されたものであってもよい。
また、本実施形態の半導体素子搭載用基板１は、図３(a)、図３(b)に示すように、凹部１１の底面１１ａの中央部にめっき層で形成されたパッド部１２−１と、パッド部１２−１の周辺であって凹部１１ａの底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる所定位置に、段差をつけて形成されためっき層で構成された複数の端子部１２−２を有し、図３(c)に示すように、パッド部１２−１に半導体素子２０を搭載するとともに、ボンディングワイヤ１６等の接続部材を介して、端子部１２−１の上段と、半導体素子２０とをワイヤボンディングすることができるように構成されたものであってもよい。
その他、本実施形態の半導体素子搭載用基板１においては、凹部１１の深さは、０．００５〜０．１１ｍｍに形成されているのが好ましい。
また、本実施形態の半導体素子搭載用基板１においては、一つの半導体パッケージ領域において深さの異なる凹部１１を複数有しても良い。
また、本実施形態の半導体素子搭載用基板１においては、図１(e)に示すように、凹部１１の底面１１ａが段差を有し、端子部１２が３つ以上の高さの異なる面を有して構成されたものであっても良い。
また、本実施形態の半導体素子搭載用基板１においては、一つの半導体パッケージ領域において深さの異なる凹部１１を複数有しても良い。
また、本実施形態の半導体素子搭載用基板１においては、図１(e)に示すように、凹部１１の底面１１ａが段差を有し、端子部１２が３つ以上の高さの異なる面を有して構成されたものであっても良い。
次に、図１(a)、図１(b)のように構成される本実施形態の半導体素子搭載用基板１の製造工程の一例を、図４を用いて説明する。なお、製造の各工程において実施される、薬液洗浄や水洗洗浄を含む前処理・後処理等は、便宜上説明を省略する。
まず、銅または銅合金の金属板１０をリードフレーム材料として準備する（図４(a)参照）。
次に、金属板１０にハーフエッチング加工を施して凹部１１を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等の第１のレジスト層Ｒ１を形成する（図４(b)参照）。次いで、図１(a)、図１(b)に示した凹部１１に対応する所定のパターンが描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像する。そして、金属板１０の一方の側の面上に、半導体パッケージの外形よりも小さく、半導体素子の底面よりも大きいサイズの開口部を有するエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成する（図４(c)参照）。次いで、金属板１０の一方の側からハーフエッチング加工を施し、凹部１１を形成する（図４(d)参照）。次いで、金属板１０の一方の側の面上に形成したエッチング用レジストマスク３１を除去する（図４(e)参照）。
次に、金属板１０の一方の側における、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる所定位置にめっき層からなる複数の端子部１２を形成する。詳しくは、金属板１０の一方の側の面に、ドライフィルムレジスト等の第２のレジスト層Ｒ２を形成する（図４(f)参照）。次いで、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像する。そして、金属板１０の一方の側の面上に、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成する（図４(g)参照）。次いで、めっき用レジストマスク３２の開口部に、例えば、Ａｕ、Ｐｄ、Ｎｉ、Ｐｄの順でめっき加工を施し、段差のついた複数の端子部１２を形成する（図４(h)参照）。
なお、めっき層の表面は、粗化処理を施すのが良い。めっき層の表面を粗化処理する場合、例えば、めっき層の形成をＮｉめっきで終えて、Ｎｉめっき層を粗化めっきで形成しても良い。また、例えば、平滑なＮｉめっき層を形成した後に、Ｎｉめっき層の表面をエッチングにて粗化処理しても良い。また、例えば、めっき層の形成をＣｕめっきで終えて、Ｃｕめっき層の表面を陽極酸化処理又はエッチングにて粗化処理してもよい。さらに、例えば、粗化めっき層形成後に、順に、Ｐｄ／Ａｕめっき層を積層してもよい。
次いで、金属板１０の両面上に形成したレジストマスク３１、３２を除去する（図４(i)参照）。
これにより、本実施形態の半導体素子搭載用基板１が出来上がる。
まず、銅または銅合金の金属板１０をリードフレーム材料として準備する（図４(a)参照）。
次に、金属板１０にハーフエッチング加工を施して凹部１１を形成する。詳しくは、金属板１０の両面にドライフィルムレジスト等の第１のレジスト層Ｒ１を形成する（図４(b)参照）。次いで、図１(a)、図１(b)に示した凹部１１に対応する所定のパターンが描画されたガラスマスクを用いて、金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像する。そして、金属板１０の一方の側の面上に、半導体パッケージの外形よりも小さく、半導体素子の底面よりも大きいサイズの開口部を有するエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成する（図４(c)参照）。次いで、金属板１０の一方の側からハーフエッチング加工を施し、凹部１１を形成する（図４(d)参照）。次いで、金属板１０の一方の側の面上に形成したエッチング用レジストマスク３１を除去する（図４(e)参照）。
次に、金属板１０の一方の側における、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる所定位置にめっき層からなる複数の端子部１２を形成する。詳しくは、金属板１０の一方の側の面に、ドライフィルムレジスト等の第２のレジスト層Ｒ２を形成する（図４(f)参照）。次いで、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像する。そして、金属板１０の一方の側の面上に、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成する（図４(g)参照）。次いで、めっき用レジストマスク３２の開口部に、例えば、Ａｕ、Ｐｄ、Ｎｉ、Ｐｄの順でめっき加工を施し、段差のついた複数の端子部１２を形成する（図４(h)参照）。
なお、めっき層の表面は、粗化処理を施すのが良い。めっき層の表面を粗化処理する場合、例えば、めっき層の形成をＮｉめっきで終えて、Ｎｉめっき層を粗化めっきで形成しても良い。また、例えば、平滑なＮｉめっき層を形成した後に、Ｎｉめっき層の表面をエッチングにて粗化処理しても良い。また、例えば、めっき層の形成をＣｕめっきで終えて、Ｃｕめっき層の表面を陽極酸化処理又はエッチングにて粗化処理してもよい。さらに、例えば、粗化めっき層形成後に、順に、Ｐｄ／Ａｕめっき層を積層してもよい。
次いで、金属板１０の両面上に形成したレジストマスク３１、３２を除去する（図４(i)参照）。
これにより、本実施形態の半導体素子搭載用基板１が出来上がる。
次に、本実施形態の半導体素子搭載用基板１を用いた半導体パッケージの製造手順を、図５を用いて説明する。
まず、端子部１２の表面の内部端子接続部に半田１５等を介して半導体素子２０をフリップチップ接続する（図５(a)参照）。
次に、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂２１で封止する（図５(b)参照）。
次に、金属板１０を除去し（図５(c)参照）、所定の半導体パッケージの寸法に切断する（図５(d)参照）。これにより、本実施形態の半導体素子搭載用基板１を用いた半導体パッケージ４０が完成する（図５(e)参照）。
まず、端子部１２の表面の内部端子接続部に半田１５等を介して半導体素子２０をフリップチップ接続する（図５(a)参照）。
次に、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂２１で封止する（図５(b)参照）。
次に、金属板１０を除去し（図５(c)参照）、所定の半導体パッケージの寸法に切断する（図５(d)参照）。これにより、本実施形態の半導体素子搭載用基板１を用いた半導体パッケージ４０が完成する（図５(e)参照）。
本実施形態の半導体素子搭載用基板１によれば、金属板１０の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部１１と、凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる所定位置に段差をつけて形成されためっき層からなる複数の端子部１２を有して構成したので、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板１０を除去することによって露出するめっき層からなる端子部１２の裏面の外部接続用端子部が、半導体パッケージ４０の底面から側面に向かって段差を有した形状に形成され、側面側の段差部分に空間部が設けられる。このため、本実施形態の半導体素子搭載用基板１を用いて半導体パッケージ４０を製造した場合、例えば、図６(a)〜図６(c)に示すように、半導体パッケージ４０を外部機器（例えば、プリント基板８０）に半田９０を介して接続するときに、リフローにより溶けた半田が、端子部１２の裏面の外部接続用端子部の段差が形成されることによって設けられた空間部に濡れ広がる。その結果、半導体素子２０が搭載された領域を封止樹脂２１で封止した樹脂封止体から金属板１０を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板であっても、半導体パッケージ４０を、半田９０を介して外部基板８０に接続したときの半田の接続状態を、半導体パッケージ４０の側面に露出しためっき層からなる外部接続用端子の端縁部の側から目視確認することができる。
また、本実施形態の半導体素子搭載用基板１によれば、段差をつけて形成されためっき層からなる複数の端子部１２は、金属板１０の凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたって隙間のない状態で密着する。このため、特許文献１に記載の技術における溝部とは異なり、樹脂封止の際に、端子部の溝に封止樹脂が入り込んで半導体パッケージ製品の歩留まりが悪くなるような虞がない。
また、本実施形態の半導体素子搭載用基板１によれば、特許文献２に記載の技術とは異なり、樹脂封止後に、ブレードを用いたハーフカットとフルカットの２回の切断工程が不要であり、生産効率が良く、コストを低減できる。また、外部接続用端子が側方へ突出しないため、半導体パッケージ製品を小型化し易くなる。
また、本実施形態の半導体素子搭載用基板１において、図１(c)に示したように、段差のついためっき層からなる夫々の端子部１２の下段の面に半導体素子２０をフリップチップ実装すれば、半導体パッケージの厚みをめっき層の段差分薄くすることができる。
また、本実施形態の半導体素子搭載用基板１において、図１(d)に示したように、段差のついためっき層からなる夫々の端子部１２−２の上段の面に半導体素子２０をフリップチップ実装すれば、封止樹脂で封止したときに、半導体素子２０の裏面側に回り込む封止樹脂の層を厚く形成でき、封止樹脂とめっき層との密着面積も広く確保できるため、封止樹脂と端子部１２との接続強度を高く保つことができる。また、パッド部１２−１の面と半導体素子２０との間の空間を十分に確保でき、絶縁性が向上してノイズを拾い難くなる。
また、本実施形態の半導体素子搭載用基板１において、凹部１１の深さを０．００５ｍｍ〜０．０２５ｍｍ程度となるように形成すれば、凹部１１に形成された端子部１２等となるめっき層が半導体パッケージ４０の裏面から大きくは突出しないため、半導体パッケージ４０の製造において、封止樹脂体から金属板１０を引き剥がし除去する際における、凹部１１に形成されためっき層の金属板への引っ掛かりを防止でき、金属板１０を引き剥がし易くなる。
また、本実施形態の半導体素子搭載用基板１において、凹部１１の深さを０．０３ｍｍ〜０．０６ｍｍ程度となるように形成すれば、半導体素子搭載後の半導体素子２０の裏面側のパッド部等の面との空間を、ノイズ対策（絶縁性を向上させてノイズを拾い難くする）や半田ブリード対策（半導体素子２０を凹部１１の底面に形成された端子部１２等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子２０との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じることが可能な程度確保できる。
また、本実施形態の図１(e)の半導体素子搭載用基板によれば、端子部１２が３つ以上の高さの異なる面を有するので、半導体パッケージを外部機器へ半田接続したときに、複数の段差を有する面を介して半田を最も広い空間領域まで導き、最も広い空間領域で半田を介在させた状態に留め易くなる。その結果、半田ブリード対策（半導体素子２０を凹部１１の底面に形成された端子部１２等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子２０との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じ易くなる。
また、本実施形態の図１(e)の半導体素子搭載用基板によれば、端子部１２が３つ以上の高さの異なる面を有するので、半導体パッケージを外部機器へ半田接続したときに、複数の段差を有する面を介して半田を最も広い空間領域まで導き、最も広い空間領域で半田を介在させた状態に留め易くなる。その結果、半田ブリード対策（半導体素子２０を凹部１１の底面に形成された端子部１２等となるめっき層に半田接続したときにおける、めっき層表面と半導体素子２０との結合点以外のめっき層全域への半田の濡れ広がりを食い止め、めっき層表面と封止樹脂との密着性が阻害されることを防止し、また、半導体パッケージを外部機器へ半田接続したときにおける、隣接する端子側への半田の濡れ広がりを食い止め、電気的なショートを防止する）を講じ易くなる。
また、本実施形態の半導体素子搭載用基板１において、凹部１１の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、段差を有する端子部１２の裏面の外部接続用端子において半導体パッケージ４０の側面側の段差部分に設けられる、半田を介在させうる空間部の領域が半導体パッケージ４０の厚さ方向に増えることになる。その結果、半導体パッケージを製造後の外部接続用端子と外部機器との半田接続状態をより観察し易くなる。
また、凹部１１の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、半導体素子２０を搭載し、封止樹脂で封止後に、基材をなす金属板１０の除去を薬液の溶解により行う場合に、凹部１１の深さを深くした分、溶解させる金属板１０の体積がより少なくなる。その結果、薬液中に溶解される金属板１０成分の濃度の上昇を抑え、安定した溶解状態を保つことができ、薬液調整（金属板成分の濃度が高くなった溶液の汲み出し及び新しい溶液の補充）を軽減することができる。
また、凹部１１の深さを０．０８ｍｍ〜０．１１ｍｍ程度となるように形成すれば、半導体素子２０を搭載し、封止樹脂で封止後に、基材をなす金属板１０の除去を薬液の溶解により行う場合に、凹部１１の深さを深くした分、溶解させる金属板１０の体積がより少なくなる。その結果、薬液中に溶解される金属板１０成分の濃度の上昇を抑え、安定した溶解状態を保つことができ、薬液調整（金属板成分の濃度が高くなった溶液の汲み出し及び新しい溶液の補充）を軽減することができる。
従って、本実施形態によれば、半導体素子が搭載された領域を封止樹脂で封止した樹脂封止体から金属板を除去することによって製造され、裏面側に露出するめっき層からなる外部接続用端子がプリント基板等の外部機器と接続されるタイプの半導体パッケージの製造に用いる半導体素子搭載用基板において、半導体パッケージ製品の歩留まりや、生産効率が向上し、小型化にも対応でき、しかも、半田接続部分を目視可能な半導体素子搭載用基板及びその製造方法が得られる。
次に、本発明のリードフレームとその製造方法の実施例を説明する。
実施例１
まず、金属板１０として、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)参照）、両面に、第１のレジスト層Ｒ１としてドライフィルムレジストをラミネートした（図４(b)参照）。
実施例１
まず、金属板１０として、厚さ０．２０ｍｍの銅系材料を準備し（図４(a)参照）、両面に、第１のレジスト層Ｒ１としてドライフィルムレジストをラミネートした（図４(b)参照）。
次に、図１(a)、図１(b)に示した凹部１１に対応する所定のパターンが描画されたガラスマスクを用いて金属板１０の一方の側の第１のレジスト層Ｒ１を露光するとともに、金属板１０の他方の側の第１のレジスト層Ｒ１を全面にわたって露光し、露光後に夫々の第１のレジスト層Ｒ１を現像して、金属板１０の一方の側の面上に、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい開口部を有するエッチング用レジストマスク３１を形成するとともに、金属板１０の他方の側の面上に、全面を覆うエッチング用レジストマスク３１を形成した（図４(c)参照）。
次に、金属板１０の一方の側から深さ０．０１５ｍｍのハーフエッチング加工を施し、金属板におけるハーフエッチング加工を施した深さにおいて凹部１１を形成した（図４(d)参照）。なお、エッチング液は、塩化第二鉄液を使用した。
次に、金属板１０の一方の側の面上に形成したエッチング用レジストマスク３１を剥離した（図４(e)参照）。
次に、金属板１０の一方の側から深さ０．０１５ｍｍのハーフエッチング加工を施し、金属板におけるハーフエッチング加工を施した深さにおいて凹部１１を形成した（図４(d)参照）。なお、エッチング液は、塩化第二鉄液を使用した。
次に、金属板１０の一方の側の面上に形成したエッチング用レジストマスク３１を剥離した（図４(e)参照）。
次に、金属板１０の一方の側の面に、第２のレジスト層Ｒ２としてドライフィルムレジストをラミネートした（図４(f)参照）。
次に、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像して、金属板１０の一方の側の面上に、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成した（図４(g)参照）。
次に、めっき用レジストマスク３２の開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、段差のついた複数の端子部１２を形成した（図４(h)参照）。
次に、金属板１０の両面上に形成したレジストマスク３１、３２を剥離し（図４(i)参照）、実施例１の半導体素子搭載用基板１を得た。
次に、図１(a)、図１(b)に示した端子部１２に対応する所定のパターンが描画されたガラスマスクを用いて、金属板１０の一方の側の第２のレジスト層Ｒ２を露光し、露光後に第２のレジスト層Ｒ２を現像して、金属板１０の一方の側の面上に、１つの凹部１１の底面１１ａから側面１１ｂおよび凹部１１の外側の面にわたる端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスク３２を形成した（図４(g)参照）。
次に、めっき用レジストマスク３２の開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、段差のついた複数の端子部１２を形成した（図４(h)参照）。
次に、金属板１０の両面上に形成したレジストマスク３１、３２を剥離し（図４(i)参照）、実施例１の半導体素子搭載用基板１を得た。
次に、実施例１の半導体素子搭載用基板１における端子部１２の表面の内部端子接続部に半田１５等を介して半導体素子２０をフリップチップ接続し（図５(a)参照）、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂２１で封止した（図５(b)参照）。
次に、金属板１０を除去した（図５(c)参照）。
次に、金属板１０を除去した（図５(c)参照）。
このとき、金属板１０を除去した封止樹脂体における半導体素子搭載側とは反対側の面（裏面）が凸形状に形成され、凸形状に形成された封止樹脂体の面から外部接続用端子となる端子部１２を構成するめっき層が露出した状態に仕上がった。
次に、所定の半導体パッケージの寸法に切断した（図５(d)参照）。これにより、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０を得た（図５(e)参照）。
次に、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０の外部接続用端子を外部機器であるプリント基板８０の端子に半田接続して、プリント基板８０に装着した。このとき、リフローにより溶けた半田９０が、端子部１２の裏面の外部接続用端子部の段差が形成されることによって設けられた空間部に濡れ広がり、半導体パッケージ４０の側面に露出した外部接続用端子１２の半田接続部分を目視確認でき、半導体パッケージ４０の外部機器であるプリント基板８０との半田接続状態の良・不良を目視検査できる状態となった（図６(a)〜図６(c)参照）。
次に、所定の半導体パッケージの寸法に切断した（図５(d)参照）。これにより、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０を得た（図５(e)参照）。
次に、実施例１の半導体素子搭載用基板１を用いた半導体パッケージ４０の外部接続用端子を外部機器であるプリント基板８０の端子に半田接続して、プリント基板８０に装着した。このとき、リフローにより溶けた半田９０が、端子部１２の裏面の外部接続用端子部の段差が形成されることによって設けられた空間部に濡れ広がり、半導体パッケージ４０の側面に露出した外部接続用端子１２の半田接続部分を目視確認でき、半導体パッケージ４０の外部機器であるプリント基板８０との半田接続状態の良・不良を目視検査できる状態となった（図６(a)〜図６(c)参照）。
比較例１
比較例１では、実施例１におけるハーフエッチング加工による凹部１１の形成工程を省き、それ以外は、実施例１と略同様の条件及び手順で、半導体素子搭載用基板を製造した。
より詳しくは、金属板の両面に第１のレジスト層として、ドライフィルムレジストをラミネートし、図１(b)に示した端子部１２に対応する所定のパターンが描画されたガラスマスクを用いて、金属板の一方の側の第１のレジスト層を露光するとともに、金属板の他方の側の第１のレジスト層を全面にわたって露光し、露光後に夫々の第１のレジスト層を現像して、金属板の一方の側の面上に、図１(b)に示した端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスクを形成するとともに、金属板の他方の側の面上に、全面を覆うめっき用レジストマスクを形成した。
次に、めっき用レジストマスクの開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部を形成した。
次に、金属板の両面上に形成したレジストマスクを剥離し、比較例１の半導体素子搭載用基板を得た。
比較例１では、実施例１におけるハーフエッチング加工による凹部１１の形成工程を省き、それ以外は、実施例１と略同様の条件及び手順で、半導体素子搭載用基板を製造した。
より詳しくは、金属板の両面に第１のレジスト層として、ドライフィルムレジストをラミネートし、図１(b)に示した端子部１２に対応する所定のパターンが描画されたガラスマスクを用いて、金属板の一方の側の第１のレジスト層を露光するとともに、金属板の他方の側の第１のレジスト層を全面にわたって露光し、露光後に夫々の第１のレジスト層を現像して、金属板の一方の側の面上に、図１(b)に示した端子部１２に対応する領域に複数の開口部を有するめっき用レジストマスクを形成するとともに、金属板の他方の側の面上に、全面を覆うめっき用レジストマスクを形成した。
次に、めっき用レジストマスクの開口部に、Ａｕを０．０１μｍ、Ｐｄを０．０３μｍ、Ｎｉを３０．０μｍ、Ｐｄを０．０３μｍの厚さで順次めっき加工を施し、複数の端子部を形成した。
次に、金属板の両面上に形成したレジストマスクを剥離し、比較例１の半導体素子搭載用基板を得た。
次に、実施例１と同様、比較例１の半導体素子搭載用基板における端子部の表面の内部端子接続部に半田等を介して半導体素子をフリップチップ接続し、図示しないモールド金型をセットし、半導体素子搭載側を封止樹脂で封止し、その後、金属板を除去した。
このとき、金属板を除去した封止樹脂体における半導体素子搭載側とは反対側の面が平坦に形成され、平坦に形成された封止樹脂体の面から外部接続用端子となる端子部を構成するめっき層が露出した状態に仕上がった。
次に、所定の半導体パッケージの寸法に切断した。これにより、比較例１の半導体素子搭載用基板を用いた半導体パッケージを得た。
次に、比較例１の半導体素子搭載用基板を用いた半導体パッケージの外部接続用端子を外部機器であるプリント基板の端子に半田接続して、プリント基板に装着した。
このとき、金属板を除去した封止樹脂体における半導体素子搭載側とは反対側の面が平坦に形成され、平坦に形成された封止樹脂体の面から外部接続用端子となる端子部を構成するめっき層が露出した状態に仕上がった。
次に、所定の半導体パッケージの寸法に切断した。これにより、比較例１の半導体素子搭載用基板を用いた半導体パッケージを得た。
次に、比較例１の半導体素子搭載用基板を用いた半導体パッケージの外部接続用端子を外部機器であるプリント基板の端子に半田接続して、プリント基板に装着した。
外部機器接続後の半田接続状態の外観観察のし易さの比較
実施例１及び比較例１の夫々の半導体素子搭載用基板を用いて製造した夫々の半導体パッケージを、半田を介して外部機器であるプリント基板の端子へ接続後の半田接続状態の外観観察のし易さを比較した。
比較例１の半導体素子搭載用基板を用いて製造した半導体パッケージを外部機器であるプリント基板の端子へ接続した場合、半導体パッケージの側面からの半田のはみ出しが無く、外部接続用端子部と外部機器であるプリント基板の端子との半田接続状態を目視確認することが難しかった。
これに対し、実施例１の半導体素子搭載用基板１を用いて製造した半導体パッケージ４０を外部機器であるプリント基板８０の端子へ接続した場合、半導体パッケージ４０の側面に全ての端子部１２の外部機器側の面と外部機器であるプリント基板８０の端子との間に半田が充填されていることを、半導体パッケージ４０の側面に露出しためっき層からなる外部接続用端子の端縁部の側から目視で確認することができた。
実施例１及び比較例１の夫々の半導体素子搭載用基板を用いて製造した夫々の半導体パッケージを、半田を介して外部機器であるプリント基板の端子へ接続後の半田接続状態の外観観察のし易さを比較した。
比較例１の半導体素子搭載用基板を用いて製造した半導体パッケージを外部機器であるプリント基板の端子へ接続した場合、半導体パッケージの側面からの半田のはみ出しが無く、外部接続用端子部と外部機器であるプリント基板の端子との半田接続状態を目視確認することが難しかった。
これに対し、実施例１の半導体素子搭載用基板１を用いて製造した半導体パッケージ４０を外部機器であるプリント基板８０の端子へ接続した場合、半導体パッケージ４０の側面に全ての端子部１２の外部機器側の面と外部機器であるプリント基板８０の端子との間に半田が充填されていることを、半導体パッケージ４０の側面に露出しためっき層からなる外部接続用端子の端縁部の側から目視で確認することができた。
以上、本発明の好ましい実施形態及び実施例について詳説したが、本発明は、上述した実施形態及び実施例に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施形態及び実施例に種々の変形及び置換を加えることができる。
本発明の半導体素子搭載用基板及びその製造方法は、端子部がめっき層で形成され、裏面側に露出する端子部裏面の外部接続用端子がプリント基板等と接続されるタイプの半導体パッケージに用いられることが求められる分野に有用である。
１ 半導体素子搭載用基板
１０ 金属板
１０ａ 金属板の一方の側の面
１１ 凹部
１１ａ 底面
１１ｂ 側面
１２ 端子部
１５ 半田
１６ ボンディングワイヤ
２０、６０ 半導体素子
２１、７０ 封止樹脂
３１ エッチング用レジストマスク
３２ めっき用レジストマスク
４０ 半導体パッケージ
５１ 端子部（外部接続用端子）
５１ａ 空間部
５１ｂ 溝
５２ パッド部
６１ ボンディングワイヤ
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
１０ 金属板
１０ａ 金属板の一方の側の面
１１ 凹部
１１ａ 底面
１１ｂ 側面
１２ 端子部
１５ 半田
１６ ボンディングワイヤ
２０、６０ 半導体素子
２１、７０ 封止樹脂
３１ エッチング用レジストマスク
３２ めっき用レジストマスク
４０ 半導体パッケージ
５１ 端子部（外部接続用端子）
５１ａ 空間部
５１ｂ 溝
５２ パッド部
６１ ボンディングワイヤ
８０ 外部機器（プリント基板）
８１ 端子
９０ 半田
Ｒ１ 第１のレジスト層
Ｒ２ 第２のレジスト層
Claims (4)
- 金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、１つの前記凹部の底面から側面および該凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有することを特徴とする半導体素子搭載用基板。
- 金属板の一方の側の面に形成された、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい凹部と、前記凹部の底面の中央部にめっき層で形成されたパッド部と、前記パッド部の周辺であって前記凹部の前記底面から側面および該凹部の外側の面にわたる所定位置に段差をつけて形成された、めっき層からなる複数の端子部を有することを特徴とする半導体素子搭載用基板。
- 前記凹部の深さが、０．００５ｍｍ〜０．１１ｍｍであることを特徴とする請求項１又は２に記載の半導体素子搭載用基板。
- 金属板の一方の側の面上に、半導体パッケージの底面サイズよりも小さく、半導体素子の底面サイズよりも大きい開口部を有するエッチング用レジストマスクを形成するとともに、前記金属板の他方の側の面上に、全面を覆うエッチング用レジストマスクを形成する工程と、
前記金属板の一方の側からハーフエッチング加工を施し、凹部を形成する工程と、
前記金属板の一方の側の面上に形成した前記エッチング用レジストマスクを除去する工程と、
前記金属板の一方の側の面上に、１つの前記凹部の底面から側面および該凹部の外側の面にわたる所定位置に対応する領域に複数の開口部を有するめっき用レジストマスクを形成する工程と、
前記めっき用レジストマスクの開口部にめっき加工を施し、段差のついた複数の端子部を形成する工程と、
前記金属板の両面上に形成したレジストマスクを除去する工程と、
を有することを特徴とする半導体素子搭載用基板の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017140273A JP6863846B2 (ja) | 2017-07-19 | 2017-07-19 | 半導体素子搭載用基板及びその製造方法 |
| CN201810631885.3A CN109285823B (zh) | 2017-07-19 | 2018-06-19 | 半导体元件搭载用基板以及其制造方法 |
| TW107123802A TWI765068B (zh) | 2017-07-19 | 2018-07-10 | 半導體元件搭載用基板以及其製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017140273A JP6863846B2 (ja) | 2017-07-19 | 2017-07-19 | 半導体素子搭載用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019021815A JP2019021815A (ja) | 2019-02-07 |
| JP6863846B2 true JP6863846B2 (ja) | 2021-04-21 |
Family
ID=65185439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017140273A Active JP6863846B2 (ja) | 2017-07-19 | 2017-07-19 | 半導体素子搭載用基板及びその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6863846B2 (ja) |
| CN (1) | CN109285823B (ja) |
| TW (1) | TWI765068B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
| JP7184429B2 (ja) * | 2019-04-02 | 2022-12-06 | 大口マテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| JP7260372B2 (ja) * | 2019-04-02 | 2023-04-18 | 大口マテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| CN111924795B (zh) * | 2020-07-17 | 2021-06-22 | 诺思(天津)微系统有限责任公司 | 器件封装模块及封装方法及具有该模块的电子装置 |
| TWI800416B (zh) * | 2022-06-24 | 2023-04-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN115656789B (zh) * | 2022-12-26 | 2024-04-09 | 惠州市金百泽电路科技有限公司 | 一种台阶焊盘结构及其测试方法 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307019A (ja) * | 1996-05-13 | 1997-11-28 | Nippon Micron Kk | 半導体パッケージの製造方法及び半導体パッケージ |
| JP3764587B2 (ja) * | 1998-06-30 | 2006-04-12 | 富士通株式会社 | 半導体装置の製造方法 |
| JP2000195984A (ja) * | 1998-12-24 | 2000-07-14 | Shinko Electric Ind Co Ltd | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 |
| JP3691993B2 (ja) * | 1999-10-01 | 2005-09-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 |
| JP2005123363A (ja) * | 2003-10-16 | 2005-05-12 | Sumitomo Metal Mining Package Materials Co Ltd | Ｂｃｃ用リードフレームとその製造方法及びこれを用いた半導体装置 |
| JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
| JP5493323B2 (ja) * | 2008-09-30 | 2014-05-14 | 凸版印刷株式会社 | リードフレーム型基板の製造方法 |
| JP4811520B2 (ja) * | 2009-02-20 | 2011-11-09 | 住友金属鉱山株式会社 | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
| JP5578704B2 (ja) * | 2010-03-09 | 2014-08-27 | Ｓｈマテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
| JP5333353B2 (ja) * | 2010-06-14 | 2013-11-06 | 住友金属鉱山株式会社 | 半導体素子搭載用基板及びその製造方法 |
| US9373762B2 (en) * | 2014-06-17 | 2016-06-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic part package |
| US9578744B2 (en) * | 2014-12-22 | 2017-02-21 | Stmicroelectronics, Inc. | Leadframe package with pre-applied filler material |
| JP6524526B2 (ja) * | 2015-09-11 | 2019-06-05 | 大口マテリアル株式会社 | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 |
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
2017
- 2017-07-19 JP JP2017140273A patent/JP6863846B2/ja active Active
-
2018
- 2018-06-19 CN CN201810631885.3A patent/CN109285823B/zh active Active
- 2018-07-10 TW TW107123802A patent/TWI765068B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| CN109285823B (zh) | 2022-08-12 |
| TWI765068B (zh) | 2022-05-21 |
| CN109285823A (zh) | 2019-01-29 |
| JP2019021815A (ja) | 2019-02-07 |
| TW201919182A (zh) | 2019-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6863846B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| KR102082941B1 (ko) | 수지 봉지형 반도체 장치 및 그 제조 방법 | |
| US6359221B1 (en) | Resin sealed semiconductor device, circuit member for use therein | |
| US7045906B2 (en) | Resin-encapsulated package, lead member for the same and method of fabricating the lead member | |
| US20110201159A1 (en) | Semiconductor package and manufacturing method thereof | |
| JP6244147B2 (ja) | 半導体装置の製造方法 | |
| TWI668826B (zh) | Lead frame, semiconductor device | |
| JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
| JP6927634B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| KR20210135298A (ko) | 측벽 도금을 갖는 반도체 패키지 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| JP3879410B2 (ja) | リードフレームの製造方法 | |
| JP2017130576A (ja) | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6057285B2 (ja) | 半導体素子搭載用基板 | |
| JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP7004259B2 (ja) | リードフレーム及びその製造方法 | |
| JP7269756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| TWI650051B (zh) | 配線基板、配線基板之製造方法、電子元件以及電子元件之製造方法 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| US20080210457A1 (en) | Tape carrier for semiconductor device and method for making same | |
| JP4730262B2 (ja) | 半導体装置用ノンリードタイプのリードフレームの製造方法 | |
| JP4395986B2 (ja) | Ｂｃｃ用リードフレームとその製造方法並びにそれを用いて得た半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180508 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20180525 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210212 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210302 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210401 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6863846 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |