CN109285823B - 半导体元件搭载用基板以及其制造方法 - Google Patents

半导体元件搭载用基板以及其制造方法 Download PDF

Info

Publication number
CN109285823B
CN109285823B CN201810631885.3A CN201810631885A CN109285823B CN 109285823 B CN109285823 B CN 109285823B CN 201810631885 A CN201810631885 A CN 201810631885A CN 109285823 B CN109285823 B CN 109285823B
Authority
CN
China
Prior art keywords
semiconductor element
metal plate
semiconductor package
recess
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810631885.3A
Other languages
English (en)
Other versions
CN109285823A (zh
Inventor
久保田觉史
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chang Wah Technology Co Ltd
Original Assignee
Oguchi Electric Materials Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oguchi Electric Materials Co ltd filed Critical Oguchi Electric Materials Co ltd
Publication of CN109285823A publication Critical patent/CN109285823A/zh
Application granted granted Critical
Publication of CN109285823B publication Critical patent/CN109285823B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明在用于制造“通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型”的半导体封装件的半导体元件搭载用基板中，提供能够提高半导体封装产品的成品率、生产效率，也能够对应于小型化，而且使软钎料连接部分能够目视的半导体元件搭载用基板以及其制造方法。半导体元件搭载用基板具有：形成于金属板(10)的一侧的表面且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的凹部(11)；和在从凹部的底面(11a)至侧面(11b)及凹部(11)的外侧的表面的预定位置带有台阶地形成且由镀层构成的多个端子部(12)。

Description

半导体元件搭载用基板以及其制造方法
技术领域
本发明涉及用于制造如下类型的半导体封装件的半导体元件搭载用基板以及其制造方法，即、半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且将在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
背景技术
当向电子关联设备组装半导体装置时，需求软钎料连接部分的可视化，以便能够目视来检查半导体装置的外部连接用端子与外部的电子关联设备之间的软钎料连接状态的合格、不合格。
然而，现今，对于外部连接用端子不在外周部突出的类型的半导体封装件而言，由于成为将排列成在背面侧露出的状态的多个外部连接用端子与印刷电路基板等外部设备连接的构造，因而难以正常地目视检查是否进行了软钎焊连接。
但是，若无法进行软钎料连接部分的目视检查，则会看漏在软钎焊连接作业时内在的连接不合格，额外需要在之后的通电检查等中直至发现连接不合格的作业成本。并且，虽然软钎料连接部分能够使用X射线装置来透视检查，但这样的话，X射线装置的设备成本增大。
因此，现今，作为用于能够目视检查半导体封装件的软钎料连接部分处的软钎料连接状态的合格、不合格的技术，例如在如下的专利文献1中提出了如下技术：通过在引线框中的引线的背面侧的成为外部连接用端子的端子部的切断位置形成横切引线的槽，在分别切断时的半导体封装件的在背面露出的外部连接用端子且直至端缘部地设置空间部，使软钎料介于空间部，能够从在半导体封装件的侧面露出的外部连接用端子的端缘部目视软钎料连接部分。
并且，例如，以下的专利文献2中记载了如下技术：在引线框的背面设置凹部，当对表面侧进行了树脂密封后，从密封树脂侧对包括凹部在内的预定区域实施半切加工，在设有凹部的部位形成通孔，接下来，以比半切加工的宽度窄的宽度来实施全切加工，从而使外部连接用端子向侧方突出，并在侧方的突出部设置用于能够目视软钎料连接部分的通孔、狭缝。
现有技术文献
专利文献
专利文献1：日本特开2000-294715号公报
专利文献2：日本特开2011-124284号公报
发明内容
发明所要解决的问题
近年来，以便携式电话为代表，电子设备的小型、轻型化迅速发展，对于上述电子设备所使用的半导体装置也要求小型、轻型化、高功能化，尤其对于半导体装置的厚度，要求轻薄化，从而开发出最终除去金属板的类型的半导体封装件来代替使用了加工金属板而成的引线框的半导体装置。
例如，在金属板的一侧的表面形成实施预定的图案成形的抗蚀剂掩模(Resistmask)，对从抗蚀剂掩模露出的金属板实施电镀加工，在形成有半导体元件搭载用的焊垫部以及成为用于与半导体元件连接的内部连接用端子和用于与外部设备连接的外部连接用端子的端子部后，除去抗蚀剂掩模，由此制造半导体元件搭载用基板。而且，在制造出的半导体元件搭载用基板搭载半导体元件，在进行了引线接合或者倒装片连接后进行树脂密封，并在进行了树脂密封后除去金属板，使由镀层构成的焊垫部、端子部在密封树脂的背面露出，完成薄型的半导体封装件。
根据这种半导体封装件，焊垫部、端子部由壁厚比金属板的壁厚薄的镀层形成，而且除去了金属板，从而能够进一步使半导体封装件的厚度变薄。
但是，专利文献1、2所记载的用于能够目视检查半导体封装件的软钎料连接部分处的软钎料连接状态的合格、不合格的技术无法在用于制造如下类型的半导体装置的半导体元件搭载用基板中应用，即：半导体装置是除去金属板而在背面露出的镀层构成成为外部连接用端子的端子部的类型的半导体装置。
即，在专利文献1、2所记载的技术中，通过对由金属板构成的引线框实施蚀刻加工、冲压加工来形成前阶段的凹部，该前阶段的凹部形成用于使软钎料连接部分能够目视的槽、通孔、狭缝。但是，在用于制造“除去金属板而在背面露出的镀层构成成为外部连接用端子的端子部的类型”的半导体装置的半导体元件搭载用基板的情况下，对镀层实施专利文献1、2所记载的技术的蚀刻加工、冲压加工来形成槽、凹部是非常困难。
而且，在专利文献1所记载的引线框中的引线的背面侧的成为外部连接用端子的端子部的切断位置形成横切引线的槽的技术中，在进行树脂密封时，树脂进入端子部的槽，不能形成用于使软钎料连接部分能够目视的空间部，从而有半导体封装产品的成品率变差的担忧。
并且，在专利文献2所记载的技术中，在进行了树脂密封后，需要使用刀片的半切和全切的两次切断工序，从而生产效率较差，且成本增大。而且，由于外部连接用端子向侧方突出，所以难以使半导体封装产品变得小型。
这样，对于将在背面侧露出的多个外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件中的、用于使软钎料连接部分能够目视的现有技术中，在半导体封装产品的成品率、生产效率、产品的小型化的方面存在问题，而且，对于在背面侧露出的成为外部连接用端子的端子部由镀层构成的类型的半导体封装件中应用上述现有技术本身是困难的。
本发明是鉴于上述现有的课题而完成的，其目的在于在用于制造如下类型的半导体封装件的半导体元件搭载用基板中，提供能够提高半导体封装产品的成品率、生产效率，也能够对应于小型化，而且使软钎料连接部分能够目视的半导体元件搭载用基板以及其制造方法，其中，上述半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
为了实现上述目的，本发明的一个方案的半导体元件搭载用基板的特征在于，具有：凹部，其形成于金属板的一侧的表面并且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大；和多个端子部，它们由镀层构成，并且在从上述凹部的底面至侧面以及该凹部的外侧的表面的预定位置带有台阶地形成。
并且，本发明的其它方案的半导体元件搭载用基板的特征在于，具有：凹部，其形成于金属板的一侧的表面，并且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大；焊垫部，其由镀层形成在上述凹部的底面的中央部；以及多个端子部，它们由镀层构成，并且在上述焊垫部的周边且在从上述凹部的上述底面至侧面以及该凹部的外侧的表面的预定位置带有台阶地形成。
并且，在本发明的半导体元件搭载用基板中，上述凹部的深度优选为0.005mm～0.11mm。
并且，本发明的半导体元件搭载用基板的制造方法的特征在于，具有：在金属板的一侧的表面上形成具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的开口部的蚀刻用抗蚀剂掩模，并且在上述金属板的另一侧的表面上形成覆盖整个面的蚀刻用抗蚀剂掩模的工序；从上述金属板的一侧实施半蚀刻加工来形成凹部的工序；将形成于上述金属板的一侧的表面上的上述蚀刻用抗蚀剂掩模除去的工序；在上述金属板的一侧的表面上形成有在从上述凹部的底面至侧面以及该凹部的外侧的表面的与预定位置对应的区域具有多个开口部的电镀用抗蚀剂掩模的工序；对上述电镀用抗蚀剂掩模的开口部实施电镀加工来形成带有台阶的多个端子部的工序；以及将形成于上述金属板的两面上的抗蚀剂掩模除去的工序。
发明的效果如下。
根据本发明，在用于制造如下类型的半导体封装件的半导体元件搭载用基板中，可得到能够提高半导体封装产品的成品率、生产效率，也能够对应于小型化，而且使软钎料连接部分能够目视的半导体元件搭载用基板以及其制造方法，其中，上述半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
附图说明
图1的(a)、(b)、(c)、(d)、(e)是示出本发明的一个实施方式的半导体元件搭载用基板的主要部分结构的一个例子的说明图，(a)是示出端子部的构造的剖视图，(b)是示出排列有多列(a)的半导体元件搭载用基板的多列型半导体元件搭载用基板的一个例子的俯视图，(c)是示出在(a)的半导体元件搭载用基板搭载半导体元件的一个方案的说明图，(d)是示出在(a)的半导体元件搭载用基板搭载半导体元件的其它方案的说明图，(e)是示出(a)的半导体元件搭载用基板的一个变形例的说明图。
图2的(a)、(b)是示出图1的(a)、(b)的半导体元件搭载用基板中的相邻的半导体封装区域的端子部彼此的配置方案的其它例子的图，(a)是剖视图，(b)是排列有多列(a)的半导体元件搭载用基板的多列型半导体元件搭载用基板的俯视图。
图3(a)、(b)、(c)是示出本发明的其它实施方式的半导体元件搭载用基板的主要部分结构的一个例子的说明图，(a)是示出端子部的构造的剖视图，(b)是示出排列有多列(a)的半导体元件搭载用基板的多列型半导体元件搭载用基板的一个例子的俯视图，(c)是示出在(a)的半导体元件搭载用基板搭载半导体元件的一个方案的说明图。
图4的(a)、(b)、(c)、(d)、(e)、(f)、(g)、(h)、(i)是示出图1的(a)的半导体元件搭载用基板的制造顺序的一个例子的说明图。
图5的(a)、(b)、(c)、(d)、(e)是示出使用了按照图4的制造顺序制造出的半导体元件搭载用基板的半导体封装件的制造顺序的一个例子的说明图。
图6的(a)、(b)、(c)是阶段性示出将使用本发明的实施方式的半导体元件搭载用基板而制造出的半导体封装件经由软钎料连接至外部基板时的状态的说明图，(a)是示出连接前的状态的图，(b)是示出与软钎料连接的状态的图，(c)是示出从(b)的状态起进一步压焊半导体封装件、并利用加热将回流了的软钎料浸润扩展的状态的图。
图7的(a)、(b)、(c)、(d)是示出用于使半导体封装件能够目视的软钎料连接部分的现有技术的一个例子的说明图，(a)是从用于半导体封装件的引线框的与外部设备连接的一侧观察的图，(b)是使用(a)的引线框组装成的半导体封装件的(a)的A-A剖视图，(c)是示出将(b)的半导体封装件的外部连接用端子软钎焊连接于外部设备的状态的图，(d)是示出(a)的引线框的成为外部连接用端子的端子部的B-B剖视图。
符号的说明
1—半导体元件搭载用基板，10—金属板，10a—金属板的一侧的表面，11—凹部，11a—底面，11b—侧面，12—端子部，15—软钎料，16—接合线，20、60—半导体元件，21、70—密封树脂，31—蚀刻用抗蚀剂掩模，32—电镀用抗蚀剂掩模，40—半导体封装件，51—端子部(外部连接用端子)，51a—空间部，51b—槽，52—焊垫部，61—接合线，80—外部设备(印制电路板)，81—端子，90—软钎料，R1—第一抗蚀剂层，R2—第二抗蚀剂层。
具体实施方式
在说明实施方式之前，对完成导出本发明的经过以及本发明的作用效果进行说明。
首先，本件发明人对用于使半导体封装件的软钎料连接部分能够目视的现有技术的专利文献1所记载的技术进行了研究、考察。
使用图7对专利文献1所记载的技术进行说明。图7的(a)是从用于半导体封装件的引线框的与外部设备连接的一侧观察的图，(b)是使用(a)的引线框组装成的半导体封装件的(a)的A-A剖视图，(c)是示出将(b)的半导体封装件的外部连接用端子软钎焊连接于外部设备的状态的图，(d)是示出(a)的引线框的成为外部连接用端子的端子部的B-B剖视图。
就图7的(a)所示的用于半导体封装件的引线框而言，在引线框中的引线的背面侧的成为外部连接用端子的端子部51的切断位置(图7的(a)中的点划线上的位置)，对由Fe-Ni合金、Cu合金等金属板构成的引线框实施蚀刻加工、冲压加工来形成横切引线的槽51b。此外，图7的(a)中，52是用于搭载半导体元件的焊垫部，60是半导体元件。
而且，在引线框的焊垫部52搭载半导体元件60，用接合线61来连接引线的半导体元件60搭载侧的作为内部连接端子的端子部和半导体元件60，并且沿切断位置将用密封树脂70密封了半导体元件搭载侧的状态下的半导体封装件切断，由此如图7的(b)所示，在分别切断后的半导体封装件的在背面露出的引线的外部连接用端子51处且直至端缘部地设置空间部51a。
如图7的(c)所示，这样形成的半导体封装件在与外部设备80的端子81软钎焊连接后的状态下，软钎料90介于从外部连接用端子51的背面直至端缘部地形成的空间部51a。因此，能够目视确认在半导体封装件的侧面露出的外部连接用端子51的软钎料连接部分，能够目视检查半导体封装件与外部设备80的软钎料连接状态的合格、不合格。
然而，在专利文献1所记载的技术中，通过对由Fe-Ni合金、Cu合金等金属板构成的引线框实施蚀刻加工、冲压加工，来形成用于使软钎料连接部分能够目视的横切引线的槽51b。
但是，在用于制造“除去金属板而在背面露出的镀层构成作为外部连接用端子发挥功能的端子部的类型”的半导体封装件的半导体元件搭载用基板的情况下，通过对镀层实施蚀刻加工、冲压加工来形成槽是非常困难的。
并且，若如专利文献1所记载的技术那样，在引线框中的引线的背面侧的成为外部连接用端子51的端子部的切断位置形成横切引线的槽51b，则在半导体封装件的组装中的树脂密封时，树脂进入端子部的槽51b，从而有不能形成用于使软钎料连接部分能够目视的空间部51a的担忧。
即，若在引线框中的引线的背面侧的成为外部连接用端子的端子部51形成横切引线的槽51b，则成为外部连接用端子的端子部51在切断位置处如图7的(d)所示，引线的宽度方向整体形成为薄壁状。一般地，在对引线框的半导体元件搭载侧进行树脂密封时，为使树脂不会进入引线框的背面的槽，在引线框的背面粘贴片状的带。但是，由于在沿引线的宽度方向的槽51b的外侧部分不存在与片状的带紧贴的表面，所以沿引线的宽度方向的槽51b的外侧部分从片状的带分离。此处，由于片状的带会较大地变形，所以即使使片状的带紧贴于槽51b的表面，片状的带也难以完全紧贴于槽51b，从而在片状的带与槽51b的表面之间容易产生缝隙。其结果，在进行树脂密封时，树脂从片状的带与槽51b的表面之间的缝隙蔓延，树脂进入端子部51的槽51b，不能形成用于使软钎料连接部分能够目视检查的空间部，因此有半导体封装产品的成品率变差的担忧。
接下来，专利文献2所记载的技术也是通过对由形成有图案的金属板构成的引线框实施冲压加工，来形成前阶段的凹部，该前阶段的凹部形成通孔、狭缝以此来使软钎料连接部分能够目视，但是，在用于制造“除去金属板而在背面侧露出的镀层构成成为外部连接用端子的端子部的类型”的半导体装置的半导体元件搭载用基板的情况下，通过对镀层实施冲压加工来形成凹部是非常困难的。
并且，在进行了树脂密封后，需要使用刀片来进行半切和全切的两次切断工序，从而生产效率较差，且成本增大。而且，由于外部连接用端子朝向横向突出，所以难以使半导体封装产品变得小型。
因此，本件发明人在用于制造如下类型的半导体封装件的半导体元件搭载用基板中为了提高半导体封装产品的成品率、生产效率，也能够对应于小型化，而且使软钎料连接部分能够目视，反复尝试，直至导出本发明的半导体元件搭载用基板以及其制造方法，的半导体元件搭载用基板以及其制造方法，其中，上述半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
本发明的一个方案的半导体元件搭载用基板具有：凹部，其形成于金属板的一侧的表面，并且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大；和多个端子部，它们由镀层构成，并且在从凹部的底面至侧面以及凹部的外侧的表面的预定位置带有台阶地形成。
并且，本发明的其它方案的半导体元件搭载用基板具有：凹部，其形成于金属板的一侧的表面，并且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大；焊垫部，其由镀层形成在凹部的底面的中央部；以及多个端子部，它们由镀层构成，并且在焊垫部的周边且在从凹部的底面至侧面以及凹部的外侧的表面的预定位置带有台阶地形成。
如本发明的半导体元件搭载用基板所述，若构成为具有：形成于金属板的一侧的表面并且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的凹部；以及在从凹部的底面至侧面以及凹部的外侧的表面的预定位置具带台阶地形成且由镀层构成的多个端子部，则在使用本发明的半导体元件搭载用基板来制造半导体封装件的情况下，对于通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板而露出的由镀层构成的端子部的背面的外部连接用端子部而言，其形成为从半导体封装件的底面朝向侧面具有台阶的形状，并在侧面侧的台阶部分设置空间部。因此，当将半导体封装件经由软钎料与外部基板连接时，因回流而熔融了的软钎料润湿扩展到通过形成外部连接用端子部的台阶而设置的空间部。其结果，即使在用于制造如下类型的半导体封装件的半导体元件搭载用基板，也能够从在半导体封装件的侧面露出的由镀层构成的外部连接用端子的端缘部的一侧目视确认：经由软钎料将半导体封装件连接至外部基板时的软钎料的连接状态，其中，上述半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
并且，若如本发明的半导体元件搭载用基板那样构成，则带有台阶地形成且由镀层构成的多个端子部从金属板的凹部的底面至侧面以及凹部的外侧的表面以无缝隙的状态紧贴。因此，与专利文献1所记载的技术中的槽部不同，在树脂密封时，没有树脂进入端子部的槽而使半导体封装产品的成品率变差的担忧。
并且，若如本发明的半导体元件搭载用基板那样构成，则与专利文献2所记载的技术不同，在树脂密封后，不需要使用刀片的半切和全切的两次切断工序，从而生产效率良好，且能够减少成本。并且，由于外部连接用端子不向侧方突出，所以容易使半导体封装产品变得小型。
此外，在本发明的半导体元件搭载用基板中，带有台阶地形成且由镀层构成的各个端子部的半导体元件搭载侧的表面成为与半导体元件的电极连接的内部连接用端子部，但带有台阶的由镀层构成的各个端子部的上层和下层的任一区域均能够与半导体元件的电极连接。
例如，在带有台阶的由镀层构成的各个端子部的下层和上层的任一面都能够以倒装片的方式安装半导体元件。
若在具有台阶且由镀层构成的各个端子部的下层的表面以倒装片的方式安装半导体元件，则能够将半导体封装件的厚度减薄相当于镀层的台阶的量。
并且，若在带有台阶且由镀层构成的各个端子部的上层的表面以倒装片的方式安装半导体元件，则在用密封树脂进行了密封后，能够较厚地形成蔓延至半导体元件的背面侧的密封树脂的层，也能够确保密封树脂与镀层的紧贴面积宽广，能够确保密封树脂与端子部的连接强度较高。并且，能够充分确保焊垫部的表面与半导体元件之间的空间，提高绝缘性，难以拾起噪声。
并且，本发明的半导体元件搭载用基板例如也可以构成为，在凹部的底面的中央部设置由镀层形成的焊垫部，在焊垫部的周边且在从凹部的底面至侧面以及凹部的外侧的表面的预定位置设置带有台阶地形成且由镀层构成的多个端子部，能够在焊垫部的表面搭载半导体元件，并且能够通过引线接合来连接半导体元件的电极和各个端子部的上层的表面。
并且，在本发明的半导体元件搭载用基板中，凹部的深度优选是0.005mm～0.11mm。
例如，若使凹部的深度形成为0.005mm～0.025mm左右，则由于形成于凹部的成为端子部等的镀层不会从半导体封装件的背面较大地突出，因而在半导体封装件的制造中，当从密封树脂体剥下除去金属板时，能够防止形成于凹部的镀层向金属板的勾挂，容易剥离金属板。
并且，例如若使凹部的深度形成为0.03mm～0.06mm左右，则能够将搭载半导体元件后的半导体元件的背面侧与焊垫部等的表面之间的空间确保为可以采取噪声对策(提高绝缘性，难以拾起噪声)、软钎料泄漏对策(阻止在将半导体元件软钎焊连接至形成于凹部的底面的成为端子部等的镀层时的、软钎料向镀层表面与半导体元件的耦合点以外的镀层整个区域的润湿扩展，防止阻碍镀层表面与密封树脂的紧贴性，并且阻止在将半导体封装件软钎焊连接至外部设备时的、软钎料向邻接的端子侧的润湿扩展，从而防止电气短路)的程度。
并且，例如，若使凹部的深度形成为0.08mm～0.11mm左右，则在具有台阶的端子部的背面的外部连接用端子处设置于半导体封装件的侧面侧的台阶部分的、可介入软钎料的空间部的区域在半导体封装件的厚度方向上增加。其结果，变得更加容易观察制造半导体封装件后的外部连接用端子与外部设备的软钎料连接状态。
并且，若使凹部的深度形成为0.08mm～0.11mm左右，则在搭载半导体元件且用密封树脂进行密封后，在通过药液的熔化来进行作为基材的金属板的除去的情况下，能够以加深凹部的深度的量使熔解的金属板的体积更少。其结果，能够抑制在药液中熔化的金属板成分的浓度的上升，能够确保稳定的熔解状态，能够减少药液调整(金属板成分的浓度变高后的溶液的汲出以及新溶液的补充)。
并且，在本发明的半导体元件搭载用基板中，也可以在一个半导体封装区域内具有多个深度不同的凹部。
并且，在本发明的半导体元件搭载用基板中，也可以构成为，凹部的底面具有台阶，并且端子部具有三个以上的高度不同的表面。
若端子部具有三个以上的高度不同的表面，则当将半导体封装件向外部设备进行软钎焊连接时，经由具有多个台阶的表面将软钎料引导至最宽广的空间区域，容易停留在以最宽广的空间区域介入软钎料的状态。其结果，容易采取软钎料泄漏对策(阻止在将半导体元件软钎焊连接至形成于凹部的底面的成为端子部等的镀层时的、软钎料向镀层表面与半导体元件的耦合点以外的镀层整个区域的润湿扩展，防止阻碍镀层表面与密封树脂的紧贴性，并且阻止在将半导体封装件软钎焊连接至外部设备时的、软钎料向邻接的端子侧的润湿扩展，防止电气短路)。
而且，这样的本发明的半导体元件搭载用基板能够通过具有如下工序来制造：在金属板的一侧的表面上形成具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的开口部的蚀刻用抗蚀剂掩模，并且在金属板的另一侧的表面上形成覆盖整个面的蚀刻用抗蚀剂掩模的工序；从金属板的一侧实施半蚀刻加工来形成凹部的工序；将形成于金属板的一侧的表面上的蚀刻用抗蚀剂掩模除去的工序；在金属板的一侧的表面上形成有在从凹部的底面至侧面以及凹部的外侧的表面的与预定位置对应的区域具有多个开口部的电镀用抗蚀剂掩模的工序；对电镀用抗蚀剂掩模的开口部实施电镀加工来形成带有台阶的多个端子部的工序；以及将形成于金属板的两面上的抗蚀剂掩模除去的工序。
因此，根据本发明，在用于制造如下类型的半导体封装件的半导体元件搭载用基板中，可得到能够提高半导体封装产品的成品率、生产效率，也能够对应于小型化，而且使软钎料连接部分能够目视的半导体元件搭载用基板以及其制造方法，其中，上述半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
以下，参照附图来对用于实施本发明的方案进行说明。
图1(a)、(b)、(c)、(d)、(e)是示出本发明的一个实施方式的半导体元件搭载用基板的主要部分结构的一个例子的说明图，(a)是示出端子部的构造的剖视图，(b)是示出排列有多列(a)的半导体元件搭载用基板的多列型半导体元件搭载用基板的一个例子的俯视图，(c)是示出在(a)的半导体元件搭载用基板搭载半导体元件的一个方案的说明图，(d)是示出在(a)的半导体元件搭载用基板搭载半导体元件的其它方案的说明图，(e)是示出(a)的半导体元件搭载用基板的一个变形例的说明图。图2的(a)、(b)是示出图1的(a)、(b)的半导体元件搭载用基板中的相邻的半导体封装区域的端子部彼此的配置方案的其它例子的图，(a)是剖视图，(b)是排列有多列(a)的半导体元件搭载用基板的多列型半导体元件搭载用基板的俯视图。图3的(a)、(b)、(c)是示出本发明的其它实施方式的半导体元件搭载用基板的主要部分结构的一个例子的说明图，(a)是示出端子部的构造的剖视图，(b)是示出排列有多列(a)的半导体元件搭载用基板的多列型半导体元件搭载用基板的一个例子的俯视图，(c)是示出在(a)的半导体元件搭载用基板搭载半导体元件的一个方案的说明图。
例如如图1的(a)所示，本实施方式的半导体元件搭载用基板1具有凹部11和多个端子部12，并如图1的(b)所示地排列多列。
凹部11形成于金属板10的一侧的表面10a，并且具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的尺寸。
端子部12由镀层构成，且在从凹部11的底面11a至侧面11b以及凹部11的外侧的表面(即，金属板10的一侧的表面10a)的预定位置具有台阶地形成。
而且，如图1的(c)、(d)所示，多个端子部12能够经由软钎料15等连接部件将半导体元件20以倒装片的方式安装在端子部12的下层(图1的(c)的例子)或者端子部12的上层(图1的(d)的例子)。
此外，对于本实施方式的半导体元件搭载用基板1而言，在图1的(a)、(b)的例子中，配置为相邻的半导体封装区域(未图示)的端子部彼此连接的状态，但也可以如图2(a)、(b)所示，配置为相邻的半导体封装区域(未图示)的端子部彼此分离的状态。
并且，本实施方式的半导体元件搭载用基板1也可以构成为，如图3的(a)、(b)所示，具有：由镀层形成在凹部11的底面11a的中央部的焊垫部12-1；和多个端子部12-2，由镀层构成且在焊垫部12-1的周边且在从凹部11a的底面11a至侧面11b以及凹部11的外侧的表面的预定位置具有台阶地形成，并且如图3的(c)所示，能够在焊垫部12-1搭载半导体元件20，并且能够经由接合线16等连接部件来将端子部12-1的上层和半导体元件20进行引线接合。
除此之外，在本实施方式的半导体元件搭载用基板1中，凹部11的深度优选形成为0.005～0.11mm。
并且，在本实施方式的半导体元件搭载用基板1中，在一个半导体封装区域内也可以具有多个深度不同的凹部11。
并且，在本实施方式的半导体元件搭载用基板1中，也可以如图1的(e)所示地构成为，凹部11的底面11a具有台阶，端子部12具有三个以上的高度不同的表面。
接下来，使用图4对如图1的(a)、(b)所示那样构成的本实施方式的半导体元件搭载用基板1的制造工序的一个例子进行说明。此外，为便于说明，省略在制造的各工序中实施的包括药液清洗、水洗清洗在内的前处理、后处理等的说明。
首先，准备铜或者铜合金的金属板10作为引线框材料(参照图4的(a))。
接下来，对金属板10实施半蚀刻加工来形成凹部11。详细为，在金属板10的两面形成干膜抗蚀剂等第一抗蚀剂层R1(参照图4的(b))。接着，使用描绘有如图1的(a)、(b)所示的与凹部11对应的预定图案的玻璃掩模，使金属板10的一侧的第一抗蚀剂层R1曝光，并且使金属板10的另一侧的第一抗蚀剂层R1的整个面曝光，在曝光后使各个第一抗蚀剂层R1显影。而且，在金属板10的一侧的表面上形成具有尺寸比半导体封装件的外形小且比半导体元件的底面大的尺寸的开口部的蚀刻用抗蚀剂掩模31，并且在金属板10的另一侧的表面上形成覆盖整个面的蚀刻用抗蚀剂掩模31(参照图4的(c))。接着，从金属板10的一侧起实施半蚀刻加工来形成凹部11(参照图4的(d))。接着，将形成于金属板10的一侧的表面上的蚀刻用抗蚀剂掩模31除去(参照图4的(e))。
接下来，在金属板10的一侧的从凹部11的底面11a至侧面11b以及凹部11的外侧的表面的预定位置形成由镀层构成的多个端子部12。详细为，在金属板10的一侧的表面形成干膜抗蚀剂等第二抗蚀剂层R2(参照图4的(f))。接着，使用描绘有如图1的(a)、(b)所示的与端子部12对应的预定图案的玻璃掩模来使金属板10的一侧的第二抗蚀剂层R2，在曝光后使第二抗蚀剂层R2显影。而且，在金属板10的一侧的表面上形成有在从凹部11的底面11a至侧面11b以及凹部11的外侧的表面的与端子部12对应的区域具有多个开口部的电镀用抗蚀剂掩模32(参照图4的(g))。接着，例如按照Au、Pd、Ni、Pd的顺序在电镀用抗蚀剂掩模32的开口部实施电镀加工，从而形成带有台阶的多个端子部12(参照图4的(h))。
此外，镀层的表面适宜实施粗化处理。在对镀层的表面进行粗化处理的情况下，例如也可以以镀镍来结束镀层的形成，并以粗化电镀来形成Ni镀层。并且，例如也可以在形成平滑的Ni镀层后，通过蚀刻来对Ni镀层的表面进行粗化处理。并且，例如也可以以镀铜来结束镀层的形成，并通过阳极氧化处理或者蚀刻来对Cu镀层的表面进行粗化处理。另外，例如也可以在形成粗化镀层后，依次层叠Pd/Au镀层。
接着，将形成于金属板10的两面上的抗蚀剂掩模31、32除去(参照图4的(i))。
由此，完成本实施方式的半导体元件搭载用基板1。
接下来，使用图5对使用了本实施方式的半导体元件搭载用基板1的半导体封装件的制造顺序进行说明。
首先，在端子部12的表面的内部端子连接部经由软钎料15等以倒装片的方式连接半导体元件20(参照图5的(a))。
接下来，装配未图示的模制金属模具，用密封树脂21对半导体元件搭载侧进行密封(参照图5的(b))。
接下来，除去金属板10(参照图5的(c))，并切断为预定的半导体封装件的尺寸(参照图5的(d))。由此，完成使用了本实施方式的半导体元件搭载用基板1的半导体封装件40(参照图5的(e))。
根据本实施方式的半导体元件搭载用基板1，由于构成为具有形成于金属板10的一侧的表面并且尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的凹部11、和在从凹部11的底面11a至侧面11b以及凹部11的外侧的表面的预定位置带有台阶地形成且由镀层构成的多个端子部12，所以通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板10而露出的由镀层构成的端子部12的背面的外部连接用端子部形成为从半导体封装40的底面朝向侧面具有台阶的形状，并在侧面侧的台阶部分设置空间部。因此，在使用本实施方式的半导体元件搭载用基板1制造了半导体封装40的情况下，当例如如图6的(a)～(c)所示地将半导体封装件40经由软钎料90与外部设备(例如，印制电路板80)连接时，因回流而熔融了的软钎料润湿扩展到通过形成端子部12的背面的外部连接用端子部的台阶而设置的空间部。其结果，即使是用于制造如下类型的半导体封装件的半导体元件搭载用基板，也能够从在半导体封装40的侧面露出的由镀层构成的外部连接用端子的端缘部的一侧目视确认将半导体封装件40经由软钎料90连接至外部基板80后的软钎料的连接状态，上述半导体封装件是通过从用密封树脂21密封搭载有半导体元件20的区域而成的树脂密封体除去金属板10来制造且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
并且，根据本实施方式的半导体元件搭载用基板1，带有台阶地形成的由镀层构成的多个端子部12从金属板10的凹部11的底面11a至侧面11b以及凹部11的外侧的表面以无缝隙的状态紧贴。因此，与专利文献1所记载的技术中的槽部不同，在树脂密封时，没有密封树脂进入端子部的槽而使半导体封装产品的成品率变差的担忧。
并且，根据本实施方式的半导体元件搭载用基板1，与专利文献2所记载的技术不同，在树脂密封后，不需要使用刀片的半切和全切的两次切断工序，从而生产效率良好，且能够减少成本。并且，由于外部连接用端子不向侧方突出，所以使半导体封装产品容易变得小型。
并且，在本实施方式的半导体元件搭载用基板1中，如图1的(c)所示，若在具有台阶的由镀层构成的各个端子部12的下层的表面以倒装片的方式安装半导体元件20，则能够将半导体封装件的厚度减薄相当于镀层的台阶的量。
并且，在本实施方式的半导体元件搭载用基板1中，如图1的(d)所示，若在具有台阶的由镀层构成的各个端子部12-2的上层的表面以倒装片的方式安装半导体元件20，则在用密封树脂进行了密封后，能够较厚地形成蔓延至半导体元件20的背面侧的密封树脂的层，也能够确保密封树脂与镀层的紧贴面积较大，从而能够确保密封树脂与端子部12的连接强度较高。并且，能够充分确保焊垫部12-1的表面与半导体元件20之间的空间，提高绝缘性，难以拾起噪声。
并且，在本实施方式的半导体元件搭载用基板1中，若使凹部11的深度形成为0.005mm～0.025mm左右，则由于形成于凹部11的成为端子部12等的镀层不会从半导体封装件40的背面较大地突出，因而在半导体封装件40的制造中，当从密封树脂体剥下并除去金属板10时，能够防止形成于凹部11的镀层向金属板的勾挂，容易剥下金属板10。
并且，在本实施方式的半导体元件搭载用基板1中，若使凹部11的深度形成为0.03mm～0.06mm左右，则能够将搭载半导体元件后的半导体元件20的背面侧与焊垫部等的表面之间的空间确保为可以采取噪声对策(提高绝缘性，难以拾起噪声)、软钎料泄漏对策(阻止在将半导体元件20软钎焊连接至形成于凹部11的底面的成为端子部12等的镀层时的、软钎料向镀层表面与半导体元件20的耦合点以外的镀层整个区域的润湿扩展，防止阻碍镀层表面与密封树脂的紧贴性，并且阻止在将半导体封装件软钎焊连接至外部设备时的、软钎料向邻接的端子侧的润湿扩展，防止电气短路)的程度。
并且，根据本实施方式的图1的(e)的半导体元件搭载用基板，由于端子部12具有三个以上的高度不同的表面，所以当将半导体封装件软钎焊连接至外部设备后，经由具有多个台阶的表面将软钎料引导至最宽广的空间区域，从而容易停留在以最宽广的空间区域介入软钎料的状态。其结果，容易采取软钎料泄漏对策(阻止在将半导体元件20软钎焊连接至形成于凹部11的底面的成为端子部12等的镀层时的、软钎料向镀层表面与半导体元件20的耦合点以外的镀层整个区域的润湿扩展，防止阻碍镀层表面与密封树脂的紧贴性，并且阻止在将半导体封装件软钎焊连接至外部设备时的、软钎料向邻接的端子侧的润湿扩展，防止电气短路)。
并且，在本实施方式的半导体元件搭载用基板1中，若使凹部11的深度形成为0.08mm～0.11mm左右，则在具有台阶的端子部12的背面的外部连接用端子处设置于半导体封装件40的侧面侧的台阶部分的、能够介入软钎料的空间部的区域会在半导体封装40的厚度方向上增加。其结果，变得更加容易观察制造半导体封装件后的外部连接用端子与外部设备的软钎料连接状态。
并且，若使凹部11的深度形成为0.08mm～0.11mm左右，则在搭载半导体元件20且用密封树脂进行密封后，在通过药液的熔化来进行作为基材的金属板10的除去的情况下，能够以加深凹部11的深度的量使熔化的金属板10的体积更少。其结果，能够抑制在药液中熔化的金属板10成分的浓度的上升，并且能够确保稳定的熔化状态，能够减少药液调整(金属板成分的浓度变高后的溶液的汲出以及新溶液的补充)。
因此，根据本实施方式，在用于制造如下类型的半导体封装件的半导体元件搭载用基板中，可得到半导体封装产品的成品率、生产效率变高，也能够对应于小型化，而且使软钎料连接部分能够目视的半导体元件搭载用基板以及其制造方法，其中，上述半导体封装件是通过从用密封树脂密封搭载有半导体元件的区域而成的树脂密封体除去金属板来制造的且在背面侧露出的由镀层构成的外部连接用端子与印制电路板等外部设备连接的类型的半导体封装件。
实施例
接下来，对本发明的引线框和其制造方法的实施例进行说明。
实施例1
首先，作为金属板10，准备厚度0.20mm的铜系材料(参照图4的(a))，并在两面层叠有干膜抗蚀剂作为第一抗蚀剂层R1(参照图4的(b))。
接下来，使用描绘有如图1的(a)、(b)所示的与凹部11对应的预定图案的玻璃掩模，使金属板10的一侧的第一抗蚀剂层R1曝光，并且使金属板10的另一侧的第一抗蚀剂层R1的整个面曝光，在曝光后使各个第一抗蚀剂层R1显影，在金属板10的一侧的表面上形成具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的开口部的蚀刻用抗蚀剂掩模31，并且在金属板10的另一侧的表面上形成覆盖整个面的蚀刻用抗蚀剂掩模31(参照图4的(c))。
接下来，从金属板10的一侧实施深度0.015mm的半蚀刻加工，在金属板的实施有半蚀刻加工的深度处形成凹部11(参照图4的(d))。此外，蚀刻液使用氯化铁液。
接下来，将形成于金属板10的一侧的表面上的蚀刻用抗蚀剂掩模31剥离(参照图4的(e))。
接下来，在金属板10的一侧的表面层叠干膜抗蚀剂作为第二抗蚀剂层R2(参照图4的(f))。
接下来，使用描绘有如图1的(a)、(b)所示的与端子部12对应的预定图案的玻璃掩模，使金属板10的一侧的第二抗蚀剂层R2曝光，在曝光后使第二抗蚀剂层R2显影，在金属板10的一侧的表面上形成有在从凹部11的底面11a至侧面11b以及凹部11的外侧的表面的与端子部12对应的区域具有多个开口部的电镀用抗蚀剂掩模32(参照图4的(g))。
接下来，按照Au为0.01μm、Pd为0.03μm、Ni为30.0μm、Pd为0.03μm的厚度依次对电镀用抗蚀剂掩模32的开口部实施电镀加工，从而形成有带有台阶的多个端子部12(参照图4的(h))。
接下来，将形成于金属板10的两面上的抗蚀剂掩模31、32剥离(参照图4的(i))，从而得到了实施例1的半导体元件搭载用基板1。
接下来，在实施例1的半导体元件搭载用基板1中的端子部12的表面的内部端子连接部经由软钎料15等以倒装片的方式连接半导体元件20(参照图5的(a))，装配未图示的模制金属模具，用密封树脂21将半导体元件搭载侧进行密封(参照图5的(b))。
接下来，除去金属板10(参照图5的(c))。
此时，除去金属板10后的密封树脂体中的与半导体元件搭载侧相反的一侧的表面(背面)形成为凸形状，完成为构成成为外部连接用端子的端子部12的镀层从形成为凸形状的密封树脂体的表面露出的状态。
接下来，切断为预定的半导体封装件的尺寸(参照图5的(d))。由此，得到使用了实施例1的半导体元件搭载用基板1的半导体封装件40(参照图5的(e))。
接下来，将使用了实施例1的半导体元件搭载用基板1的半导体封装件40的外部连接用端子软钎焊连接至作为外部设备的印制电路板80的端子，将其装配于印制电路板80。此时，因回流而熔融了的软钎料90润湿扩展到端子部12的背面的通过形成外部连接用端子部的台阶而设置的空间部，能够目视确认在半导体封装件40的侧面露出的外部连接用端子12的软钎料连接部分，成为能够目视检查半导体封装件40与作为外部设备的印制电路板80的软钎料连接状态的合格、不合格的状态(参照图6的(a)～(c))。
比较例1
在比较例1中，省略实施例1中的通过半蚀刻加工来形成凹部11的形成工序，除此以外以与实施例1大致相同的条件以及顺序制造半导体元件搭载用基板。
更详细为，在金属板的两面层叠压干膜抗蚀剂作为第一抗蚀剂层，并使用描绘有如图1的(b)所示的与端子部12对应的预定图案的玻璃掩模，使金属板的一侧的第一抗蚀剂层曝光，并且使金属板的另一侧的第一抗蚀剂层的整个面曝光，在曝光后使各个第一抗蚀剂层显影，在金属板的一侧的表面上形成有在如图1的(b)所示的与端子部12对应的区域具有多个开口部的电镀用抗蚀剂掩模，并且在金属板的另一侧的表面上形成有覆盖整个面的电镀用抗蚀剂掩模。
接下来，按照Au为0.01μm、Pd为0.03μm、Ni为30.0μm、Pd为0.03μm的厚度依次对电镀用抗蚀剂掩模的开口部实施电镀加工，从而形成多个端子部。
接下来，将形成于金属板的两面上的抗蚀剂掩模剥离，从而得到比较例1的半导体元件搭载用基板。
接下来，与实施例1相同，在比较例1的半导体元件搭载用基板中的端子部的表面的内部端子连接部经由软钎料等以倒装片的方式连接半导体元件，装配未图示的模制金属模具，用密封树脂将半导体元件搭载侧进行密封，之后，除去金属板。
此时，除去金属板后的密封树脂体中的与半导体元件搭载侧相反的一侧的表面形成为平坦，完成为构成成为外部连接用端子的端子部的镀层从形成为平坦的密封树脂体的表面露出的状态。
接下来，切断为预定的半导体封装件的尺寸。由此，得到使用了比较例1的半导体元件搭载用基板的半导体封装件。
接下来，将使用了比较例1的半导体元件搭载用基板的半导体封装件的外部连接用端子软钎焊连接至作为外部设备的印制电路板的端子，将其装配于印制电路板。
连接外部设备后的软钎料连接状态的外观观察的容易度的比较
对经由软钎料将使用实施例1以及比较例1的各个半导体元件搭载用基板而制造出的各个半导体封装件连接至作为外部设备的印制电路板的端子后的软钎料连接状态的外观观察的容易度进行了比较。
在将使用比较例1的半导体元件搭载用基板而制造出的半导体封装件连接至作为外部设备的印制电路板的端子的情况下，没有来自半导体封装件的侧面的软钎料的露出，难以目视确认外部连接用端子部与作为外部设备的印制电路板的端子的软钎料连接状态。
与此相对，在将使用实施例1的半导体元件搭载用基板1而制造出的半导体封装件40连接至作为外部设备的印制电路板80的端子的情况下，能够从在半导体封装件40的侧面露出的由镀层构成的外部连接用端子的端缘部的一侧目视确认：在半导体封装件40的侧面且在所有端子部12的外部设备侧的表面与作为外部设备的印制电路板80的端子之间填充有软钎料的情况。
以上，对本发明的优选的实施方式以及实施例进行了详细说明，但本发明并不限定于上述的实施方式以及实施例，在不脱离本发明的范围的情况下，能够对上述的实施方式以及实施例施加各种变形以及置换。
工业上的可利用性
本发明的半导体元件搭载用基板以及其制造方法在要求用于“端子部由镀层形成且在背面侧露出的端子部背面的外部连接用端子与印制电路板等连接的类型”的半导体封装件的领域中有用。

Claims (4)

1.一种半导体元件搭载用基板，其特征在于，具有：
凹部，其通过半蚀刻加工形成于金属板的一侧的表面，并且具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的底面，该底面遍及整个区域为平坦；和多个端子部，它们由镀层构成，并且在从一个上述凹部的底面至侧面以及该凹部的外侧的表面的预定位置带有台阶地形成。
2.一种半导体元件搭载用基板，其特征在于，具有：
凹部，其通过半蚀刻加工形成于金属板的一侧的表面，并且具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的底面，该底面遍及整个区域为平坦；焊垫部，其由镀层形成在一个上述凹部的底面的中央部；以及多个端子部，它们由镀层构成，并且在上述焊垫部的周边且在从上述凹部的上述底面至侧面以及该凹部的外侧的表面的预定位置带有台阶地形成。
3.根据权利要求1或2所述 的半导体元件搭载用基板，其特征在于，
上述凹部的深度是0.005mm～0.11mm。
4.一种半导体元件搭载用基板的制造方法，其特征在于，具有：
在金属板的一侧的表面上形成具有尺寸比半导体封装件的底面尺寸小且比半导体元件的底面尺寸大的开口部的蚀刻用抗蚀剂掩模，并且在上述金属板的另一侧的表面上形成覆盖整个面的蚀刻用抗蚀剂掩模的工序；
从上述金属板的一侧实施半蚀刻加工来形成凹部的工序；
将形成于上述金属板的一侧的表面上的上述蚀刻用抗蚀剂掩模除去的工序；
在上述金属板的一侧的表面上形成电镀用抗蚀剂掩模的工序，该电镀用抗蚀剂掩模在从一个上述凹部的底面至侧面以及该凹部的外侧的表面的与预定位置对应的区域具有多个开口部；
对上述电镀用抗蚀剂掩模的开口部实施电镀加工来形成带有台阶的多个端子部的工序；以及
将形成于上述金属板的两面上的抗蚀剂掩模除去的工序。
CN201810631885.3A 2017-07-19 2018-06-19 半导体元件搭载用基板以及其制造方法 Active CN109285823B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017140273A JP6863846B2 (ja) 2017-07-19 2017-07-19 半導体素子搭載用基板及びその製造方法
JP2017-140273 2017-07-19

Publications (2)

Publication Number Publication Date
CN109285823A CN109285823A (zh) 2019-01-29
CN109285823B true CN109285823B (zh) 2022-08-12

Family

ID=65185439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810631885.3A Active CN109285823B (zh) 2017-07-19 2018-06-19 半导体元件搭载用基板以及其制造方法

Country Status (3)

Country Link
JP (1) JP6863846B2 (zh)
CN (1) CN109285823B (zh)
TW (1) TWI765068B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6927634B2 (ja) * 2017-09-20 2021-09-01 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7260372B2 (ja) * 2019-04-02 2023-04-18 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
JP7184429B2 (ja) * 2019-04-02 2022-12-06 大口マテリアル株式会社 半導体素子搭載用基板の製造方法
CN111924795B (zh) * 2020-07-17 2021-06-22 诺思(天津)微系统有限责任公司 器件封装模块及封装方法及具有该模块的电子装置
TWI800416B (zh) * 2022-06-24 2023-04-21 矽品精密工業股份有限公司 電子封裝件及其製法
CN115656789B (zh) * 2022-12-26 2024-04-09 惠州市金百泽电路科技有限公司 一种台阶焊盘结构及其测试方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055024A (ja) * 2015-09-11 2017-03-16 Ｓｈマテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307019A (ja) * 1996-05-13 1997-11-28 Nippon Micron Kk 半導体パッケージの製造方法及び半導体パッケージ
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP2000195984A (ja) * 1998-12-24 2000-07-14 Shinko Electric Ind Co Ltd 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JP3691993B2 (ja) * 1999-10-01 2005-09-07 新光電気工業株式会社 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
JP2005123363A (ja) * 2003-10-16 2005-05-12 Sumitomo Metal Mining Package Materials Co Ltd Ｂｃｃ用リードフレームとその製造方法及びこれを用いた半導体装置
JP2006093575A (ja) * 2004-09-27 2006-04-06 Hitachi Cable Ltd 半導体装置およびその製造方法
JP5493323B2 (ja) * 2008-09-30 2014-05-14 凸版印刷株式会社 リードフレーム型基板の製造方法
JP4811520B2 (ja) * 2009-02-20 2011-11-09 住友金属鉱山株式会社 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置
JP5578704B2 (ja) * 2010-03-09 2014-08-27 Ｓｈマテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP5333353B2 (ja) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 半導体素子搭載用基板及びその製造方法
US9373762B2 (en) * 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
US9578744B2 (en) * 2014-12-22 2017-02-21 Stmicroelectronics, Inc. Leadframe package with pre-applied filler material
JP6927634B2 (ja) * 2017-09-20 2021-09-01 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017055024A (ja) * 2015-09-11 2017-03-16 Ｓｈマテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法

Also Published As

Publication number Publication date
JP2019021815A (ja) 2019-02-07
JP6863846B2 (ja) 2021-04-21
CN109285823A (zh) 2019-01-29
TW201919182A (zh) 2019-05-16
TWI765068B (zh) 2022-05-21

Similar Documents

Publication Publication Date Title
CN109285823B (zh) 半导体元件搭载用基板以及其制造方法
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
JP6518547B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP6325975B2 (ja) リードフレーム、半導体装置
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
JP2012164877A (ja) リードフレーム、リードフレームの製造方法、半導体装置及び半導体装置の製造方法
TWI624883B (zh) 樹脂密封型半導體裝置之製造方法及樹脂密封型半導體裝置
TWI611539B (zh) 半導體裝置及其製造方法
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
US10515878B1 (en) Semiconductor package with partial plating on contact side surfaces
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP6841550B2 (ja) リードフレーム及びその製造方法
JP2007048978A (ja) 半導体装置及びその製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
KR20210135298A (ko) 측벽 도금을 갖는 반도체 패키지
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
US10622286B2 (en) Lead frame and method for manufacturing the same
JP2012146782A (ja) 半導体素子搭載用リードフレームの製造方法
CN108155170B (zh) 引线框
US10242934B1 (en) Semiconductor package with full plating on contact side surfaces and methods thereof
JP7260372B2 (ja) 半導体素子搭載用基板の製造方法
JP2014138155A (ja) 半導体素子搭載用基板及び半導体装置
JP7304145B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US10181436B2 (en) Lead frame and method of manufacturing the same
JP2017135335A (ja) リードフレーム及び半導体装置、並びにそれらの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20231121

Address after: The road development processing zone Kaohsiung city Taiwan China No. 24

Patentee after: CHANG WAH TECHNOLOGY Co.,Ltd.

Address before: Kagoshima County, Japan

Patentee before: Oguchi Electric Materials Co.,Ltd.

TR01 Transfer of patent right