TWI787343B - 半導體元件搭載用基板及其製造方法 - Google Patents

半導體元件搭載用基板及其製造方法 Download PDF

Info

Publication number
TWI787343B
TWI787343B TW107132004A TW107132004A TWI787343B TW I787343 B TWI787343 B TW I787343B TW 107132004 A TW107132004 A TW 107132004A TW 107132004 A TW107132004 A TW 107132004A TW I787343 B TWI787343 B TW I787343B
Authority
TW
Taiwan
Prior art keywords
metal plate
semiconductor element
terminal
substrate
mounting
Prior art date
Application number
TW107132004A
Other languages
English (en)
Other versions
TW201916288A (zh
Inventor
久保田覚史
有馬博幸
Original Assignee
日商大口電材股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大口電材股份有限公司 filed Critical 日商大口電材股份有限公司
Publication of TW201916288A publication Critical patent/TW201916288A/zh
Application granted granted Critical
Publication of TWI787343B publication Critical patent/TWI787343B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4885—Wire-like parts or pins
    • H01L21/4889—Connection or disconnection of other leads to or from wire-like parts, e.g. wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明提供半導體元件搭載用基板及其製造方法，通過從將搭載半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造，且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等的外部設備連接的類型的半導體封裝體的製造，其中，半導體封裝體產品的良率、生產率提高，能夠應對小型化，而且可以目視焊錫連接部分，進一步地，也能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。該半導體元件搭載用基板在金屬板（10）的一方側具有比露出於半導體封裝體的背面的端子尺寸小的多個凸部（11）和在從各個凸部的頂面（11a）到側面（11b）及凸部的外側的面的預定位置帶臺階地形成的由鍍層構成的多個端子部（12）。

Description

半導體元件搭載用基板及其製造方法
本發明涉及半導體元件搭載用基板及其製造方法，其通過從將搭載有半導體元件的區域用密封樹脂密封而成的樹脂密封體除去金屬板而製造，且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等外部設備連接的類型的半導體封裝體的製造。
為了在向電子相關設備裝入半導體裝置時，能夠目視檢查半導體裝置的外部連接用端子與外部的電子相關設備的焊錫連接狀態的良、不良，尋求焊錫連接部分的視覺化。
然而，一直以來，外部連接用端子不突出至外周部的類型的半導體封裝體為將以在背面側露出的狀態配列的多個外部連接用端子與印刷基板等外部設備連接的構造，因此難以目視檢查是否正常進行了焊錫連接。
但是，若不能進行焊錫連接部分的目視檢查，則焊錫連接作業時漏看內在的連接不良，在之後的通電檢查等發現連接不良，這期間的作業成本浪費。另外，焊錫連接部分能夠使用X射線裝置進行透視檢查，但是X射線裝置的設備成本增大。
因此，一直以來，作為用於能夠目視檢查半導體封裝體的焊錫連接部分的焊錫連接狀態的良、不良的技術，例如，在下面的專利文獻1提出了，通過在引線框架的引線的背面側的成為外部連接用端子的端子部的切斷位 置形成橫切引線的槽，從而在分別被切斷時的露出於半導體封裝體的背面的外部連接用端子直至端緣部而設置空間部，使空間部具有焊錫，從而能夠從露出於半導體封裝體的側面的外部連接用端子的端緣部目視焊錫連接部分。
另外，例如，在下面的專利文獻2記載了，在引線框架的背面設置凹部，對表面側進行樹脂密封後，從密封樹脂側對包含凹部的預定區域實施半切割加工，從而在設有凹部的部位形成通孔，然後以比半切割加工的寬度窄的寬度實施全切割加工，從而使外部連接用端子向側方突出，在側方的突出部設置用於能夠目視焊錫連接部分的通孔、狹縫。
〔現有技術文獻〕 〔專利文獻〕
專利文獻1：日本特開2000-294715號公報
專利文獻2：日本特開2011-124284號公報
近年來，以手機為代表，電子設備的小型、輕量化急速發展，用於這些電子設備的半導體裝置也要求小型、輕量化、高功能化，特別是對於半導體裝置的厚度，要求薄型化，逐漸取代使用對金屬板進行加工而成的引線框架的半導體裝置，研發最終去除金屬板的類型的半導體封裝體。
例如，在金屬板的一方側的面形成實施預定的圖案而成的抗蝕遮罩，對從抗蝕遮罩露出的金屬板實施電鍍加工，形成半導體元件搭載用的焊盤部和由與半導體元件連接的內部連接用端子及用於與外部設備連接的外部連接用端子構成的端子部，然後，去除抗蝕遮罩，從而製造半導體元件搭載用基 板。然後，在製造出的半導體元件搭載用基板搭載半導體元件，引線鍵合或倒裝連接後，進行樹脂密封，在樹脂密封後去除金屬板，使由鍍層構成的焊盤部、端子部在密封樹脂的背面露出，完成薄型的半導體封裝體。
根據這種半導體封裝體，焊盤部、端子部由壁厚比金屬板薄的鍍層形成，而且去除了金屬板，因此能夠進一步薄化半導體封裝體的厚度。
但是，專利文獻1、2記載的用於能夠目視檢查半導體封裝體的焊錫連接部分的焊錫連接狀態的良、不良的技術不能應用於如下半導體元件搭載用基板，該半導體元件搭載用基板用於製造去除金屬板而露出於背面的鍍層構成成為外部連接用端子的端子部的類型的半導體裝置。
即，專利文獻1、2記載的技術中，通過對由金屬板構成的引線框架實施蝕刻加工、衝壓加工來形成用於可目視焊錫連接部分的槽、形成通孔、狹縫的前階段的凹部。但是，在用於製造去除金屬板而露出於背面的鍍層構成成為外部連接用端子的端子部的類型的半導體裝置的半導體元件搭載用基板的情況下，難以通過對鍍層實施專利文獻1、2記載的技術那樣的蝕刻加工、衝壓加工來形成槽、凹部。
而且，在專利文獻1記載的在引線框架的引線的背面側的成為外部連接用端子的端子部的切斷位置形成橫切引線的槽的技術中，存在如下問題：樹脂密封時，樹脂進入端子部的槽，不能形成用於使焊錫連接部分可目視的空間，半導體封裝體產品的良率變差。
另外，在專利文獻2記載的技術中，需要在樹脂密封後進行使用了刮刀的半切割和全切割兩次切割製程，生產效率差，成本提高。另外，外部連接用端子向側方突出，因此難以將半導體封裝體產品小型化。
因此，在將在背面側露出的多個外部連接用端子與印刷基板等外部設備連接的類型的半導體封裝體中的用於使焊錫連接部分可目視的現有技 術，在半導體封裝體產品的良率、生產效率、產品的小型化的方面存在問題，而且，對於在背面側露出的成為外部連接用端子的端子部由鍍層構成的類型的半導體封裝體，本身難以使用上述的現有技術。
另外，專利文獻1、2記載的技術均為，在製造出半導體封裝體的狀態下，成為外部連接用端子的端子部的形成用於使焊錫連接部分可目視的空間部的面(專利文獻1)、設置通孔、狹縫的面(專利文獻2)與相鄰的端子的它們的面及填充於相鄰的端子間的密封樹脂的面成為齊平面，因此，進行與外部設備的焊錫連接時，焊錫容易越過端子部而潤濕擴展，相鄰的端子彼此的焊錫連接部分存在因焊錫滲出而引起的電短路的問題。
本發明鑒於上述現有的課題而做成，其目的在於提供一種半導體元件搭載用基板及其製造方法，該半導體元件搭載用基板通過從將搭載半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造，且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等的外部設備連接的類型的半導體封裝體的製造，其中，半導體封裝體產品的良率、生產率提高，能夠應對小型化，而且可以目視焊錫連接部分，另外，也能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。
為了實現上述目的，本發明的一方案的半導體元件搭載用基板的特徵在於，在金屬板的一方側具有：多個凸部，其比在半導體封裝體的背面露出的端子尺寸小；以及多個端子部，其由鍍層構成，且帶有臺階地形成於從各個上述凸部的頂面遍及到側面及該凸部的外側的面的預定位置。
本發明的另一方案的半導體元件搭載用基板的特徵在於，在金屬板的一方側具有：多個凸部，其比在半導體封裝體的背面露出的端子尺寸小；焊盤部，其在中央部由鍍層形成；以及多個端子部，其由鍍層構成，且在 上述焊盤部的周邊帶有臺階地形成於從各個上述凸部的上述頂面遍及到側面及該凸部的外側的面的預定位置。
另外，在本發明的半導體元件搭載用基板中，較佳的是，各個上述端子部形成為包圍上述凸部。
另外，在本發明的半導體元件搭載用基板中，較佳的是，上述凸部的高度為0.005mm~0.11mm。
另外，本發明的半導體元件搭載用基板的製造方法的特徵在於，具有：在金屬板的一方側的面上，形成覆蓋與露出於半導體封裝體的背面的各個端子部對應的部位的比端子尺寸小的預定區域且在該預定區域的周圍具有開口部的蝕刻用抗蝕遮罩，並且在上述金屬板的另一方側的面上，形成覆蓋整個面的蝕刻用抗蝕遮罩的製程；從上述金屬板的一方側實施半蝕刻加工而形成凸部的製程；去除形成在上述金屬板的一方側的面上的上述蝕刻用抗蝕遮罩的製程；在上述金屬板的一方側的面上，形成在與包圍上述凸部的預定位置對應的多個區域具有開口部的電鍍用抗蝕遮罩的製程；在上述電鍍用抗蝕遮罩的開口部實施電鍍加工，在從上述凸部的頂面遍及到側面及該凸部的外側的面的預定位置形成帶有臺階的多個端子部的製程；以及去除形成在上述金屬板的兩面上的抗蝕遮罩的製程。
另外，本發明的半導體元件搭載用基板的製造方法的特徵在於，具有：在金屬板的一方側的面上，形成在與露出於半導體封裝體的背面的各個端子部對應的部位的比端子尺寸小的預定區域具有開口部的電鍍用抗蝕遮罩，並且在上述金屬板的另一方側的面上，形成覆蓋整個面的電鍍用抗蝕遮罩的製程；從上述金屬板的一方側實施與該金屬板相同的金屬的電鍍加工而形成凸部的製程；去除形成在上述金屬板的一方側的面上的上述電鍍用抗蝕遮罩的製程；在上述金屬板的一方側的面上，形成在與包圍上述凸部的預定位置對應 的多個區域具有開口部的電鍍用抗蝕遮罩的製程；在上述電鍍用抗蝕遮罩的開口部實施與該金屬板不同的金屬的電鍍加工，在從上述凸部的頂面遍及到側面及該凸部的外側的面的預定位置形成帶有臺階的多個端子部的製程；以及去除形成在上述金屬板的兩面上的抗蝕遮罩的製程。
根據本發明，能夠得到一種半導體元件搭載用基板及其製造方法，該半導體元件搭載用基板通過從將搭載半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造，且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等的外部設備連接的類型的半導體封裝體的製造，其中，半導體封裝體產品的良率、生產率提高，能夠應對小型化，而且可以目視焊錫連接部分，另外，也能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。
1:半導體元件搭載用基板
10:金屬板
10a:金屬板的一方側的面
11、11’:凸部
11a、11a’:頂面
11b、11b’:側面
12:端子部
13:與被電鍍加工的金屬板相同的金屬
14:焊盤部
15:焊錫
16:鍵合線
20、60:半導體元件
21、70:密封樹脂
31:蝕刻用抗蝕遮罩
31’、32:電鍍用抗蝕遮罩
40:半導體封裝體
51:端子部(外部連接用端子)
51a:空間部
51b:槽
52:焊盤部
61:鍵合線
80:外部設備(印刷基板)
81:端子
90:焊錫
R1:第一抗蝕劑層
R2:第二抗蝕劑層
圖1(a)至(g)是表示本發明的一實施方式的半導體元件搭載用基板的主要部分結構的一例的說明圖，(a)是表示端子部的構造的剖視圖，(b)是表示從相對於(a)垂直的方向觀察的端子部的構造的剖視圖，(c)是表示變形例的端子部的構造的剖視圖，(d)是表示從相對於(c)垂直的方向觀察的端子部的構造的剖視圖，(e)是表示排列有多列(a)的半導體元件搭載用基板的多列型半導體元件搭載用基板的一例的俯視圖，(f)是表示在(a)的半導體元件搭載用基板搭載半導體元件的一方案的說明圖，(g)是表示在(a)的半導體元件搭載用基板搭載半導體元件的另一方案的說明圖。
圖2(a)至(f)是表示本發明的另一實施方式的半導體元件搭載用基板的 主要部分結構的一例的說明圖，(a)是表示端子部的構造的剖視圖，(b)是表示從相對於(a)垂直的方向觀察的端子部的構造的剖視圖，(c)是表示變形例的端子部的構造的剖視圖、(d)是表示從相對於(c)垂直的方向觀察的端子部的構造的剖視圖，(e)是表示排列有多列(a)的半導體元件搭載用基板的多列型半導體元件搭載用基板的一例的俯視圖，(f)是表示在(a)的半導體元件搭載用基板搭載半導體元件的一方案的說明圖。
圖3(a)至(i)是表示圖1(a)、圖1(b)的半導體元件搭載用基板的製造順序的一例的說明圖。
圖4(a)至(i)是表示圖1(c)、圖1(d)的半導體元件搭載用基板的製造順序的一例的說明圖。
圖5(a)至(f)是表示使用了通過圖3的製造順序製造出的半導體元件搭載用基板的半導體封裝體的製造順序的一例的說明圖。
圖6(a)至(d)是階段性地表示將使用本發明的實施方式的半導體元件搭載用基板而製造的半導體封裝體經由焊錫與外部基板連接時的狀態的說明圖，(a)是表示連接前的狀態的圖，(b)是表示通過焊錫連接的狀態的圖，(c)是表示從(b)的狀態起，進一步壓接半導體封裝體，潤濕擴展通過加熱而回流的焊錫的狀態的圖，(d)是從相對於(c)垂直的方向觀察(c)的狀態的半導體封裝體的圖。
圖7(a)至(d)是說明用於使半導體封裝體的焊錫連接部分可目視的現有技術的一例的說明圖，(a)是從用於半導體封裝體的引線框架的與外部設備連接的一側觀察的圖，(b)是使用(a)的引線框架裝配成的半導體封裝體的(a)的A-A剖視圖，(c)是表示將(b)的半導體封裝體的外部連接用端子焊錫連接於外部設備的狀態的圖，(d)是表示(a)的引線框架的成為外部連接用端子的端子部的B-B剖視圖。
在說明實施方式前，對得到本發明前的經過及本發明的作用效果進行說明。
首先，本申請發明人對用於使半導體封裝體的焊錫連接部分可目視的作為現有技術的專利文獻1記載的技術進行了探討、考察。
使用圖7(a)至(d)，對專利文獻1記載的技術進行說明。圖7(a)至(d)中，(a)是從用於半導體封裝體的引線框架的與外部設備連接的一側觀察的圖，(b)是使用(a)的引線框架裝配成的半導體封裝體的(a)的A-A剖視圖，(c)是表示將(b)的半導體封裝體的外部連接用端子焊錫連接於外部設備的狀態的圖，(d)是表示(a)的引線框架的成為外部連接用端子的端子部的B-B剖視圖。
圖7(a)所示的用於半導體封裝體的引線框架在引線框架的引線的背面側的成為外部連接用端子的端子部51的切割位置(圖7(a)中的點劃線上的位置)通過對由Fe-Ni合金、Cu合金等金屬板構成的引線框架實施蝕刻加工、衝壓加工而形成橫切引線的槽51b。此外，圖7(a)中，符號52是搭載半導體元件的焊盤部，符號60是半導體元件。
然後，在引線框架的焊盤部52搭載半導體元件60，將引線的半導體元件60搭載側的成為內部連接端子的端子部和半導體元件60通過鍵合線61連接，用密封樹脂70密封半導體元件搭載側，將該狀態的半導體封裝體沿切割位置切割，從而如圖7(b)所示，在露出於各個被切割出的半導體封裝體的背面的引線的外部連接用端子51直至端緣部而設有空間部51a。
如圖7(c)所示，這樣形成的半導體封裝體在焊錫連接於外部設備80的端子81的狀態下，焊錫90存在於從外部連接用端子51的背面到端緣部形成的空間 部51a。因此，能夠目視確認露出於半導體封裝體的側面的外部連接用端子51的焊錫連接部分，能夠目視檢查半導體封裝體與外部設備80的焊錫連接狀態的良、不良。
另外，在專利文獻1記載的技術中，通過對由Fe-Ni合金、Cu合金等金屬板構成的引線框架實施蝕刻加工、衝壓加工而形成用於使焊錫連接部分可目視的橫斷引線的槽51b。
但是，在用於製造去除金屬板而露出於背面的鍍層構成作為外部連接用端子發揮功能的端子部的類型的半導體封裝體的半導體元件搭載用基板的情況下，通過對鍍層實施蝕刻加工、衝壓加工形成槽非常困難。
另外，如專利文獻1記載的技術那樣，若在引線框架的引線的背面側的成為外部連接用端子51的端子部的切割位置形成橫切引線的槽51b，則在半導體封裝體的裝配中的樹脂密封時，存在樹脂進入端子部的槽51b而不能形成用於使焊錫連接部分可目視的空間部51a。
即，若在引線框架的引線的背面側的成為外部連接用端子的端子部51形成橫切引線的槽51b，則成為外部連接用端子的端子部51在切割位置如圖7(d)所示地引線的寬度方向整體形成為薄狀。一般地，在對引線框架的半導體元件搭載側進行樹脂密封時，為了避免使樹脂部進入引線框架的背面的槽，在引線框架的背面黏貼片狀的貼帶。但是，在沿著引線的寬度方向的槽51b的外側部分不存在與片狀的貼帶緊貼的面，因此沿著引線的寬度方向的槽51b的外側部分遠離片狀的貼帶。在此，即便使片狀的貼帶緊貼槽51b的面，片狀的貼帶大幅變形，難以與槽51b完全緊貼，在片狀的貼帶和槽51b的面容易產生間隙。其結果，樹脂密封時，樹脂從片狀的貼帶與槽51b的面的間隙環繞，樹脂進入端子部51的槽51b，不能形成可以目視檢測焊錫連接部分的空間，存在半導體封裝體產品的良率變差的問題。
然後，在專利文獻2記載的技術中，通過對形成有圖案的由金屬板構成的引線框架實施衝壓加工，形成為了使焊錫連接部分可目視而形成通孔、狹縫的前階段的凹部，但是，在用於製造去除金屬板而在背面側露出的鍍層構成成為外部連接用端子的端子部的類型的半導體裝置的半導體元件搭載用基板的情況下，通過對鍍層實施衝壓加工來形成凹部非常難。
另外，需要在樹脂密封後使用刮刀進行半切割和全切割兩次切斷製程，生產效率差，成本提高。而且，外部連接用端子沿橫向突出，因此難以將半導體封裝體產品小型化。
而且，專利文獻1記載的技術中，在最終形態的半導體裝置中，如圖7(b)所示，成為外部連接用端子的端子部51的形成用於使焊錫連接部分可目視的空間部51b的面與相鄰的端子部的空間部51b的面及填充於其間的密封樹脂70的面成為齊平面。另外，在專利文獻2記載的技術中，在最終形態的半導體裝置中，設置通孔、狹縫的面與相鄰的端子的它們的面及填充於相鄰的端子間的密封樹脂的面成為齊平面。因此，在與外部設備的焊錫連接時，焊錫容易越過端子部而潤濕擴展，相鄰的端子彼此的焊錫連接部分存在因焊錫滲出而引起的電短路的問題。
因此，本申請發明人為了在通過從將搭載有半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等外部設備連接的類型的半導體封裝體的製造的半導體元件搭載用基板中，半導體封裝體產品的良率、生產效率提高，也能夠應對小型化，而且可目視焊錫連接部分，進一步地，能夠防止相鄰端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路，而反覆試驗，直至得到本發明的半導體元件搭載用基板及其製造方法。
本發明的一方案的半導體元件搭載用基板在金屬板的一方側具 有：比露出於半導體封裝體的背面的端子尺寸小的多個凸部；以及在從各個凸部的頂面到側面及凸部的外側的面的預定位置帶有臺階地形成的由鍍層構成的多個端子部。
另外，本發明的另一方案的半導體元件搭載用基板在金屬板的一方側具有：比露出於半導體封裝體的背面的端子尺寸小的多個凸部；在中央部由鍍層形成的焊盤部；以及在焊盤部的周邊且從各個凸部的頂面到側面及凸部的外側的面的預定位置帶有臺階地形成的由鍍層構成的多個端子部。
若如本發明的半導體元件搭載用基板一樣地構成為，在金屬板的一方側具有比露出於半導體封裝體的背面的端子尺寸小的多個凸部、和在從各個凸部的頂面到側面及該凸部的外側的面的預定位置帶有臺階地形成的由鍍層構成的多個端子部，則在使用本發明的半導體元件搭載用基板製造半導體封裝體的情況下，由通過從將搭載有半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而露出的鍍層構成的端子部的背面的外部連接用端子部從半導體封裝體的底面朝向側面形成具有臺階的形狀，在側面側的臺階部分設有空間部。因此，在將半導體封裝體經由焊錫連接於外部基板時，由回流熔化的焊錫潤濕擴展至通過形成外部連接用端子部的臺階而設置的空間部。其結果，即使在通過從將搭載有半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等外部設備連接的類型的半導體封裝體的製造的半導體元件搭載用基板中，也能夠從由露出於半導體封裝體的側面的鍍層構成的外部連接用端子的端緣部的一側目視確認將半導體封裝體經由焊錫連接於外部基板時的焊錫的連接狀態。
另外，若如本發明的半導體元件搭載用基板一樣地構成，則帶臺階地形成的由鍍層構成的多個端子部從金屬板的凸部的頂面到側面及凸部的 外側的面以無間隙的狀態緊貼。因此，與專利文獻1記載的技術中的槽部不同，不存在樹脂密封時樹脂進入端子部的槽而使半導體封裝體產品的良率變差這樣的問題。
另外，若如本發明的半導體元件搭載用基板一樣地構成，則與專利文獻2記載的技術不同，在樹脂密封後無需使用了刮刀的半切割和全切割兩次切割製程，生產效率良好，且能夠降低成本。另外，因為外部連接用端子不向側方突出，所以容易將半導體封裝體產品小型化。
另外，本發明的半導體元件搭載用基板中，將各個端子部以包圍凸部的方式形成，從而在使用本發明的半導體元件搭載用基板製造半導體封裝體的情況下，由通過從將搭載有半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板(或者金屬板及形成凸部的金屬)而露出的鍍層構成的端子部的背面的外部連接用端子的切割成各個封裝體尺寸時的空間部的剖面形狀為門形狀。於是，在將半導體封裝體向外部設備焊錫連接時，通過包圍形成門形狀的空間部的壁面，容易阻止從外部連接用端子的背面向空間部潤濕擴展的焊錫向相鄰的外部連接用端子側潤濕擴展。其結果，能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。
另外，在本發明的半導體元件搭載用基板中，帶臺階地形成的由鍍層構成的各個端子部的半導體元件搭載側的面為與半導體元件的電極連接的內部連接用端子部，但是，帶臺階的由鍍層構成的各個端子部的上層和下層的任意的區域都能夠與半導體元件的電極連接。
例如，能夠在帶有臺階的由鍍層構成的各個端子部的上層和下層的任意的面倒裝安裝半導體元件。
當在帶有臺階的由鍍層構成的各個端子部的下層的面倒裝安裝半導體元件時，能夠將半導體封裝體的厚度減薄鍍層的臺階的量。
另外，當在帶有臺階的由鍍層構成的各個端子部的上層的面倒裝安裝半導體元件時，在具備焊盤部的結構的情況下，能夠充分確保焊盤部的面與半導體元件之間的空間，另外，在利用密封樹脂密封時，能夠將環繞於半導體元件的背面側的密封樹脂的層形成得厚，能夠確保密封樹脂與鍍層的緊貼面積大，因此，能夠確保密封樹脂與端子部的連接強度高。其結果，絕緣性提高，難以產生雜訊。
另外，本發明的半導體元件搭載用基板例如也可以，在中央部設置由鍍層形成的焊盤部，在焊盤部的周邊且從凸部的頂面到側面及凸部的外側的面的預定位置設置帶臺階地形成的由鍍層構成的多個端子部，在焊盤部的面搭載半導體元件，通過引線鍵合連接半導體元件的電極和各個端子部的上層的面。
另外，本發明的半導體元件搭載用基板中，較佳的是，凸部的高度為0.005mm~0.11mm。
例如，若將凸部的高度以成為0.005mm~0.025mm左右的方式形成，則形成於凸部的外側的面的成為端子部等的鍍層不會從半導體封裝體的背面較大地突出，因此，在半導體封裝體的製造中，能夠防止從密封樹脂體剝離並去除金屬板的情況下的形成於凸部的外側的面的鍍層掛住金屬板，容易剝離金屬板。
另外，例如，若將凸部的高度以成為0.03mm~0.06mm左右的方式形成，則能夠使半導體元件搭載後的半導體元件與背面側的焊盤部等的面的空間確保能夠採取雜訊措施(提高絕緣性，不容易拾取雜訊)、焊錫滲出措施(防止將半導體元件焊錫連接於形成於凸部的頂面的成為端子部等的鍍層時的焊錫向鍍層表面與半導體元件的結合點以外的鍍層全區域潤濕擴展，防止損害鍍層表面與密封樹脂的緊貼性，另外，防止將半導體封裝體向外部設備焊錫連接時的焊錫向相鄰的端子側潤濕擴展，防止電短路)的程度。
另外，例如，若將凸部的高度以成為0.08mm~0.11mm左右的方式形成，則在具有臺階的端子部的背面的外部連接用端子中，設於半導體封裝體的側面側的臺階部分的可使焊錫介於其中的空間部的區域在半導體封裝體的厚度方向上增加。其結果，更容易觀察製造半導體封裝體後的外部連接用端子與外部設備的焊錫連接狀態。
另外，若通過對金屬板實施半蝕刻加工，將凸部的高度以成為0.08mm~0.11mm左右的方式形成，則在半導體封裝體的製造製程中，搭載半導體元件，並用密封樹脂密封後，通過藥液的溶解進行成為基材的金屬板的去除，此時，溶解的金屬板的體積進一步減少為了形成凸部而加深實施的半蝕刻加工的深度的量。其結果，抑制溶解至藥液中的金屬板成分的濃度的上升，能夠保持穩定的溶解狀態，能夠減少藥液調整(取出金屬板成分的濃度變高了的溶液，以及補充新的溶液)。
另外，在本發明的半導體元件搭載用基板中，也可以在一個半導體封裝體區域具有多個高度不同的凸部。
另外，在本發明的半導體元件搭載用基板中，也可以是，凸部的頂面具有臺階，端子部具有三個以上的高度不同的面。
若構成為端子部具有三個以上的高度不同的面，則在向外部設備焊錫連接半導體封裝體時，經由具有多個臺階的面，將焊錫引導至最寬廣的空間區域，容易保持使焊錫存在於最寬廣的空間區域的狀態。其結果，有利於焊錫滲出措施(防止將半導體元件焊錫連接於成為端子部的鍍層時的焊錫向鍍層表面與半導體元件的接合點以外的鍍層整個區域潤濕擴展，防止損害鍍層表面與密封樹脂的緊貼性，另外，防止向外部設備焊錫連接半導體封裝體時的焊錫向相鄰的端子側潤濕擴展，防止電短路)。
而且，這樣的本發明的一方案的半導體元件搭載用基板能夠通 過具有以下製程而製造：在金屬板的一方側的面上形成覆蓋與露出於半導體封裝體的背面的各個端子部對應的部位的比該端子尺寸小的預定區域且在其周圍具有開口部的蝕刻用抗蝕遮罩，並且在金屬板的另一方側的面上形成覆蓋整個面的蝕刻用抗蝕遮罩的製程；從金屬板的一方側實施半蝕刻加工，形成凸部的製程；去除形成於金屬板的一方側的面上的蝕刻用抗蝕遮罩的製程；在金屬板的一方側的面上形成了在與包圍凸部的預定位置對應的多個區域具有開口部的電鍍用抗蝕遮罩的製程；對電鍍用抗蝕遮罩的開口部實施電鍍加工，在從凸部的頂面到側面及凸部的外側的面的預定位置形成帶有臺階的多個端子部的製程；以及去除形成於金屬板的兩面上的抗蝕遮罩的製程。
另外，本發明的另一方案的半導體元件搭載用基板通過具有以下製程而製造：在金屬板的一方側的面上形成了在與露出於半導體封裝體的背面的各個端子部對應的部位的比該端子尺寸小的預定區域具有開口部的電鍍用抗蝕遮罩，並且在金屬板的另一方側的面上形成覆蓋整個面的電鍍用抗蝕遮罩的製程；從金屬板的一方側實施與該金屬板相同的金屬的電鍍加工，形成凸部的製程；去除形成於金屬板的一方側的面上的電鍍用抗蝕遮罩的製程；在金屬板的一方側的面上形成了在與包圍凸部的預定位置對應的多個區域具有開口部的電鍍用抗蝕遮罩的製程；對電鍍用抗蝕遮罩的開口部實施與該金屬板不同的金屬的電鍍加工，在從凸部的頂面到側面及凸部的外側的面的預定位置形成帶有臺階的多個端子部的製程；以及去除形成於金屬板的兩面上的抗蝕遮罩的製程。
因而，根據本發明，能得到一種半導體元件搭載用基板及其製造方法，該半導體元件搭載用基板通過從將搭載半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等的外部設備連接的類型的半導體封裝體的製造， 其中，半導體封裝體產品的良率、生產率提高，能夠應對小型化，而且可以目視焊錫連接部分，進一步地，也能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。
以下，參照圖式，對用於實施本發明的方案進行說明。
圖1(a)至(g)是表示本發明的一實施方式的半導體元件搭載用基板的主要部分結構的一例的說明圖，(a)是表示端子部的構造的剖視圖，(b)是表示從相對於(a)垂直的方向觀察的端子部的構造的剖視圖，(c)是表示變形例的端子部的構造的剖視圖，(d)是表示從相對於(c)垂直的方向觀察的端子部的構造的剖視圖，(e)是表示排列有多列(a)的半導體元件搭載用基板的多列型半導體元件搭載用基板的一例的俯視圖，(f)是表示在(a)的半導體元件搭載用基板搭載半導體元件的一方案的說明圖，(g)是表示在(a)的半導體元件搭載用基板半導體元件的另一方案的說明圖。圖2(a)至(f)是表示本發明的另一實施方式的半導體元件搭載用基板的主要部分結構的一例的說明圖，(a)是表示端子部的構造的剖視圖，(b)是表示從相對於(a)垂直的方向觀察的端子部的構造的剖視圖，(c)是表示變形例的端子部的構造的剖視圖，(d)是表示從相對於(c)垂直的方向觀察的端子部的構造的剖視圖，(e)是表示排列有多列(a)的半導體元件搭載用基板的多列型半導體元件搭載用基板的一例的俯視圖，(f)是表示在(a)的半導體元件搭載用基板搭載半導體元件的一方案的說明圖。
例如，如圖1(a)、圖1(b)所示，本實施方式的半導體元件搭載用基板1具有多個凸部11和多個端子部12，且如圖1(e)所示地排列有多列。
凸部11形成於金屬板10的一方側的面10a，且具有比露出於使用半導體元件搭載用基板1製造的半導體封裝體的背面的端子尺寸小的尺寸。
另外，在圖1(a)、圖1(b)的例中，凸部11通過金屬板10的一方側的面10a實施半蝕刻加工而形成。
另外，如圖1(c)、圖1(d)所示，凸部也可以構成為通過在金屬板10的一方側的面10a實施與金屬板10相同的金屬13(例如Cu)的電鍍加工而形成的凸部11’。
端子部12由在從凸部11的頂面11a到側面11b及凸部11的外側的面(即，金屬板10的一方側的面10a)的預定位置以帶臺階地包圍凸部11的方式形成的鍍層構成。
而且，如圖1(f)、圖1(g)所示，多個端子部12能夠經由焊錫15等連接部件而在端子部12的下層(圖1(f)的例)或端子部12的上層(圖1(g)的例)倒裝安裝半導體元件20。
此外，本實施方式的半導體元件搭載用基板1在圖1的例中配置為相鄰的半導體封裝體區域(圖1(e)中用虛線包圍的區域)的端子部12彼此分離的方式，但是也可以配置為相鄰的半導體封裝體區域的端子部彼此連接的方式。
另外，本發明的實施方式的半導體元件搭載用基板也可以構成為，如圖2(a)、圖2(b)(或者圖2(c)、圖2(d))所示地，在中央部具有由鍍層形成的焊盤部14，在焊盤部14的周邊且從各個凸部11(或者凸部11’)的頂面11a(或者頂面11a’)到側面11b(或者側面11b’)及凸部11(或凸部11’)的外側的面(即，金屬板10的一方側的面10a)的預定位置具有帶臺階地形成的由鍍層構成的多個端子部12，且如圖2(e)所示地排列多列，如圖2(f)所示地，在焊盤部14搭載半導體元件20，並且能夠經由鍵合線16等連接部件，將端子部12的上層和半導體元件20引線鍵合。
除此之外，本實施方式的半導體元件搭載用基板1中，凸部11的 高度較佳形成為0.005~0.11mm。
另外，在本實施方式的半導體元件搭載用基板1中，也可以在一個半導體封裝體區域具有多個高度不同的凸部11。
另外，在本實施方式的半導體元件搭載用基板1中，也可以構成為，凸部11的頂面11a具有臺階，端子部12具有三個以上的高度不同的面。
接下來，使用圖3(a)至(i)(一例)及圖4(a)至(i)(另一例)，分別說明如圖1(a)、圖1(b)或者圖1(c)、圖1(d)那樣構成的本實施方式的半導體元件搭載用基板1的製造製程的例。此外，為了便於說明，省略在製造的各製程中實施的包含藥液清洗、水清洗的前處理、後處理等。
圖3(a)至(i)的例的製造製程中，首先，準備銅或銅合金的金屬板10作為引線框架材料(參照圖3(a))。
然後，對金屬板10實施半蝕刻加工，形成凸部11。詳細而言，在金屬板10的兩面形成幹膜抗蝕劑等第一抗蝕劑層R1(參照圖3(b))。然後，使用描繪有與圖1(a)、圖1(b)所示的凸部11對應的預定的圖案的玻璃遮罩，對金屬板10的一方側的第一抗蝕劑層R1進行曝光，並且對金屬板10的另一方側的第一抗蝕劑層R1整個面進行曝光，曝光後，使各個第一抗蝕劑層R1顯影。然後，在金屬板10的一方側的面上形成覆蓋與露出於半導體封裝體的背面的各個端子對應的部位的比端子尺寸小的預定區域且在其周圍具有開口部的蝕刻用抗蝕遮罩31，在金屬板10的另一方側的面上形成覆蓋整個面的蝕刻用抗蝕遮罩31(參照圖3(c))。然後，從金屬板10的一方側實施半蝕刻加工，形成凸部11(參照圖3(d))。接下來，去除形成於金屬板10的一方側的面上的蝕刻用抗蝕遮罩31(參照圖3(e))。
然後，在金屬板10的一方側的從凸部11的頂面11a到側面11b及 凸部11的外側的面(金屬板10的一方側的面10a)的預定位置形成由鍍層構成的多個端子部12。詳細而言，在金屬板10的一方側的面形成幹膜抗蝕劑等第二抗蝕劑層R2(參照圖3(f))。然後，使用描繪有與圖1(a)、圖1(b)所示的端子部12對應的預定的圖案的玻璃遮罩，對金屬板10的一方側的第二抗蝕劑層R2曝光，曝光後，使第二抗蝕劑層R2顯影。然後，在金屬板10的一方側的面上形成包圍凸部11且在與從凸部11的頂面11a到側面11b及凸部11的外側的面(金屬板10的一方側的面10a)的各個端子部12對應的多個區域具有開口部的電鍍用抗蝕遮罩32(參照圖3(g))。然後，在電鍍用抗蝕遮罩32的開口部例如按照Au、Pd、Ni、Pd的順序實施電鍍加工，在從凸部11的頂面11a到側面11b及凸部11的外側的面(金屬板10的一方側的面10a)的預定位置形成帶臺階的多個端子部12(參照圖3(h))。
此外，鍍層的表面可以實施粗糙化處理。在對鍍層的表面進行粗糙化處理的情況下，例如，可以通過鍍Ni結束鍍層的形成，由粗糙化鍍層形成Ni鍍層。另外，例如，也可以在形成平滑的Ni鍍層後，通過蝕刻對Ni鍍層的表面進行粗糙化處理。另外，例如，也可以通過鍍Cu結束鍍層的形成，通過陽極氧化處理或蝕刻對Cu鍍層的表面進行粗糙化處理。而且，例如，也可以在形成粗化鍍層後，依次層疊Pd/Au鍍層。
然後，去除形成於金屬板10的兩面上的抗蝕遮罩31、32(參照圖3(i))。
由此，完成圖1(a)、圖1(b)的例所示的本實施方式的半導體元件搭載用基板1。
圖4(a)至(i)的例的製造製程中，與圖3的例示同樣地，在準備金屬板10作為引線框架材料(參照圖4(a))後，對金屬板10實施電鍍加工而形成凸部11’。詳細而言，在金屬板10的兩面形成幹膜抗蝕劑等第一抗蝕劑 層R1(參照圖4(b))。然後，使用描繪有與圖1(c)、圖1(d)所示的凸部11’對應的預定的圖案的玻璃遮罩，對金屬板10的一方側的第一抗蝕劑層R1進行曝光，並且對金屬板10的另一方側的第一抗蝕劑層R1整個面進行曝光，曝光後，使各第一抗蝕劑層R1顯影。然後，在金屬板10的一方側的面上形成在與露出於半導體封裝體的背面的各個端子對應的部位的比端子尺寸小的預定區域具有開口部的電鍍用抗蝕遮罩31’，在金屬板10的另一方側的面上形成覆蓋整個面的電鍍用抗蝕遮罩31’(參照圖4(c))。然後，從金屬板10的一方側實施與金屬板10相同的金屬13(在此，Cu)的電鍍加工，形成凸部11’(參照圖4(d))。然後，去除形成於金屬板10的一方側的面上的電鍍用抗蝕遮罩31’(參照圖4(e))。
之後，以與圖3的例大致相同的順序形成端子部12(參照圖4(f)~圖4(h))，然後，去除形成於金屬板10的兩面上的抗蝕遮罩31’、32(參照圖4(i))。
由此，完成圖1(c)、圖1(d)的例所示的本實施方式的半導體元件搭載用基板1。
接下來，使用圖5(a)至(f)，說明使用了本實施方式的半導體元件搭載用基板1的半導體封裝體的製造順序。此外，在此為了方便，使用圖1(a)、圖1(b)的例所示的半導體元件搭載用基板1進行說明。
首先，在端子部12的表面的內部連接用端子部經由焊錫15等而倒裝連接半導體元件20(參照圖5(a))。
然後，安裝未圖示的塑模模具，將半導體元件搭載側用密封樹脂21密封(參照圖5(b))。
然後，去除金屬板10(參照圖5(c))，切割成預定的半導體封裝體的尺寸(參照圖5(d))。由此，完成使用了本實施方式的半導體元件搭載用基板 1的半導體封裝體40(參照圖5(e))。此時，在外部連接用端子的側面側的臺階部分形成空間部。另外，切割成各個半導體封裝體40的尺寸時的空間部的剖面形狀為門形狀(參照圖5(f))。
根據本實施方式的半導體元件搭載用基板1，構成為在金屬板10的一方側具有比露出於半導體封裝體40的背面的端子尺寸小的多個凸部11和在從各個凸部11的頂面11a到側面11b及凸部的外側的面(即，金屬板10的一方側的面10a)的預定位置帶臺階地形成的由鍍層構成的多個端子部12，因此由通過從將搭載有半導體元件20的區域用密封樹脂21密封而成的樹脂密封體去除金屬板10而露出的鍍層構成的端子部12的背面的外部連接用端子從半導體封裝體40的底面朝向側面形成為帶有臺階的形狀，在側面側的臺階部分設有空間部。因此，在使用本實施方式的半導體元件搭載用基板1製造半導體封裝體40的情況下，例如，如圖6(a)~圖6(c)所示地，在將半導體封裝體40與外部設備(例如，印刷基板80)經由焊錫90連接時，通過回流熔化的焊錫潤濕擴展至通過形成端子部12的背面的外部連接用端子部的臺階而設置的空間部。其結果，即使是通過從將搭載有半導體元件20的區域用密封樹脂21密封而成的樹脂密封體去除金屬板10而製造且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等的外部設備連接的類型的半導體封裝體的製造的半導體元件搭載用基板，也能夠從由露出於半導體封裝體40的側面的鍍層構成的外部連接用端子的端緣部側目視確認將半導體封裝體40經由焊錫90連接於外部設備(例如，印刷基板80)時的焊錫的連接狀態。
另外，根據本實施方式的半導體元件搭載用基板1，由帶臺階地形成的鍍層構成的多個端子部12從金屬板10的凸部11的頂面11a到側面11b及凸部11的外側的面以無間隙的狀態緊貼。因此，與專利文獻1記載的技術的槽部不同，不存在樹脂密封時密封樹脂進入端子部的槽而半導體封裝體產品的良率 變差的問題。
另外，根據本實施方式的半導體元件搭載用基板1，與專利文獻2記載的技術不同，在樹脂密封後，無需使用刮刀的半切割和全切割兩次切割製程，生產效率良好，能夠降低成本。另外，外部連接用端子不向側方突出，因此容易將半導體封裝體產品小型化。
另外，根據本實施方式的半導體元件搭載用基板1，由於將各個端子部12以包圍凸部11的方式形成，因此在使用本實施方式的半導體元件搭載用基板1製造半導體封裝體的情況下，由通過從將搭載有半導體元件20的區域用密封樹脂21密封而成的樹脂密封體去除金屬板10(或者金屬板10及形成凸部11’的金屬13)而露出的鍍層構成的端子部12的背面的外部連接用端子的切割成各個封裝體區域時的空間部的剖面形狀為門形狀。然後，在將半導體封裝體40向外部設備(例如印刷基板80)焊錫連接時，通過包圍形成門形狀的空間部的壁面，例如，如圖6(d)所示，容易阻止從外部連接用端子的背面向空間部潤濕擴展的焊錫向相鄰的外部連接用端子側潤濕擴展。其結果，能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。
另外，在本實施方式的半導體元件搭載用基板1中，如圖1(f)所示，若在帶有臺階的由鍍層構成的各個端子部12的下層的面倒裝安裝半導體元件20，則能夠將半導體封裝體的厚度減薄鍍層的臺階的量。
另外，在本實施方式的半導體元件搭載用基板1中，如圖1(g)所示，若在帶有臺階的由鍍層構成的各個端子部12的上層的面倒裝安裝半導體元件20，則利用密封樹脂21密封時，能夠將環繞於半導體元件20的背面側的密封樹脂21的層形成得厚，能夠確保密封樹脂21與鍍層的緊貼面積大，因此，能夠確保密封樹脂21與端子部12的連接強度高。另外，在具備焊盤部14的結構的情況下，能夠充分確保焊盤部14的面與半導體元件20之間的空間。另外，利用 密封樹脂21密封時，能夠將環繞於半導體元件20的背面側的密封樹脂21的層形成得厚，能夠確保密封樹脂21與鍍層的緊貼面積大，因此，能夠確保密封樹脂21與端子部12的連接強度高。其結果，絕緣性提高，不容易拾取雜訊。
另外，在本實施方式的半導體元件搭載用基板1中，若將凸部11的高度以成為0.005mm~0.025mm左右的方式形成，則形成於凸部11的外側的面的成為端子部12等的鍍層不會從半導體封裝體40的背面較大地突出，因此，在半導體封裝體40的製造中，能夠防止從密封樹脂體剝離並去除金屬板10的情況下的形成於凸部11的外側的面的鍍層掛住金屬板，容易剝離金屬板10。
另外，在本實施方式的半導體元件搭載用基板1中，若將凸部11的高度以成為0.03mm~0.06mm左右的方式形成，則能夠使半導體元件搭載後的半導體元件20與背面側的焊盤部等的面的空間確保能夠採取雜訊措施(提高絕緣性，不容易拾取雜訊)、焊錫滲出措施(防止將半導體元件20焊錫連接於形成於凸部11的頂面的成為端子部12等的鍍層時的焊錫向鍍層表面與半導體元件20的結合點以外的鍍層全區域潤濕擴展，防止損害鍍層表面與密封樹脂的緊貼性，另外，防止將半導體封裝體向外部設備焊錫連接時的焊錫向相鄰的端子側潤濕擴展，防止電短路)的程度。
另外，在本實施方式的半導體元件搭載用基板1中，若將凸部11的高度以成為0.08mm~0.11mm左右的方式形成，則在帶有臺階的端子部12的背面的外部連接用端子中，設於半導體封裝體40的側面側的臺階部分的可使焊錫介於其中的空間部的區域在半導體封裝體40的厚度方向上增加。其結果，更容易觀察製造半導體封裝體後的外部連接用端子與外部設備的焊錫連接狀態。
另外，若通過對金屬板實施半蝕刻加工，將凸部11的高度以成為0.08mm~0.11mm左右的方式形成，則在半導體封裝體的製造製程中，搭載半導體元件20，並用密封樹脂21密封後，通過藥液的溶解進行成為基材的金屬板10 的去除，此時，溶解的金屬板10的體積進一步減少為了形成凸部11而加深實施的半蝕刻加工的深度的量。其結果，抑制溶解至藥液中的金屬板10成分的濃度的上升，能夠保持穩定的溶解狀態，能夠減少藥液調整(取出金屬板成分的濃度變高了的溶液，以及補充新的溶液)。
另外，在本實施方式的半導體元件搭載用基板1中，若構成為，凸部11的頂面11a具有臺階，端子部12具有三個以上的高度不同的面，則在向外部設備焊錫連接半導體封裝體40時，經由具有多個臺階的面，將焊錫引導至最寬廣的空間區域，容易保持使焊錫存在於最寬廣的空間區域的狀態。其結果，成為焊錫滲出措施(防止將半導體元件20焊錫連接於成為端子部12的鍍層時的焊錫向鍍層表面與半導體元件20的接合點以外的鍍層整個區域潤濕擴展，防止損害鍍層表面與密封樹脂的緊貼性，另外，防止向外部設備焊錫連接半導體封裝體時的焊錫向相鄰的端子側潤濕擴展，防止電短路)。
因此，根據本實施方式，能夠得到半導體元件搭載用基板及其製造方法，該半導體元件搭載用基板通過從將搭載有半導體元件的區域用密封樹脂密封而成的樹脂密封體去除金屬板而製造且用於由在背面側露出的鍍層構成的外部連接用端子與印刷基板等外部設備連接的類型的半導體封裝體的製造，其中，半導體封裝體產品的良率、生產效率提高，也能夠應對小型化，而且能夠目視焊錫連接部分，進一步地，能夠防止相鄰的端子彼此的焊錫連接部分的因焊錫滲出而引起的電短路。
〔實施例〕
接下來，對本發明的引線框架及其製造方法的實施例進行說明。
實施例1
首先，作為金屬板10，準備厚度0.20mm的銅類材料(參照圖3(a))，在 兩面，作為第一抗蝕劑層R1，層壓幹膜抗蝕劑(參照圖3(b))。
然後，使用描繪有與圖1(a)、圖1(b)所示的凸部11對應的預定的圖案的玻璃遮罩，對金屬板10的一方側的第一抗蝕劑層R1曝光，並且對金屬板10的另一方側的第一抗蝕劑層R1整面進行曝光，曝光後，使各個第一抗蝕劑層R1顯影，在金屬板10的一方側的面上形成覆蓋與在半導體封裝體的背面露出的各個端子對應的部位的比端子尺寸小的預定區域且在其周圍具有開口部的蝕刻用抗蝕遮罩31，並且在金屬板10的另一方側的面上形成覆蓋整個面的蝕刻用抗蝕遮罩31(圖3(c)參照)。
然後，從金屬板10的一方側實施深度0.015mm的半蝕刻加工，在金屬板的實施了半蝕刻加工而成的深度形成凸部11(參照圖3(d))。此外，蝕刻液使用氯化鐵溶液。
然後，剝離形成於金屬板10的一方側的面上的蝕刻用抗蝕遮罩31(參照圖3(e))。
然後，在金屬板10的一方側的面作為第二抗蝕劑層R2層壓幹膜抗蝕劑(參照圖3(f))。
然後，使用描繪有與圖1(a)、圖1(b)所示的端子部12對應的預定的圖案的玻璃遮罩，對金屬板10的一方側的第二抗蝕劑層R2曝光，曝光後使第二抗蝕劑層R2顯影，然後在金屬板10的一方側的面上形成包圍凸部11且在從凸部11的頂面11a到側面11b及凸部11的外側的面(金屬板10的一方側的面10a)的與各個端子部12對應的多個區域具有開口部的電鍍用抗蝕遮罩32(參照圖3(g))。
然後，在電鍍用抗蝕遮罩32的開口部依次實施如下電鍍加工：將Au電鍍0.01μm的厚度，將Pd電鍍0.03μm的厚度，將Ni電鍍30.0μm的厚度，將Pd電鍍0.03μm的厚度，在從凸部11的頂面11a到側面11b及凸部11的外側的面(金屬板 10的一方側的面10a)的預定位置形成帶有臺階的多個端子部12(參照圖3(h))。
然後，剝離形成於金屬板10的兩面上的抗蝕遮罩31、32(參照圖3(i))，得到實施例1的半導體元件搭載用基板1。
然後，在實施例1的半導體元件搭載用基板1的端子部12的表面的內部端子連接部經由焊錫15等倒裝連接半導體元件20(參照圖5(a))，安裝未圖示的塑模模具，將半導體元件搭載側用密封樹脂21密封(參照圖5(b))。
然後，去除金屬板10(參照圖5(c))。
此時，形成從去除了金屬板10的密封樹脂體的與半導體元件搭載側相反的一側的面(背面)露出了具有形成為凹形狀的區域的構成成為外部連接用端子的端子部12的鍍層的狀態。
然後，切割成預定的半導體封裝體的尺寸(參照圖5(d))。由此，得到使用了實施例1的半導體元件搭載用基板1的半導體封裝體40(參照圖5(e))。
然後，將使用了實施例1的半導體元件搭載用基板1的半導體封裝體40的外部連接用端子焊錫連接於作為外部設備的印刷基板80的端子，而裝配於印刷基板80。此時，通過回流熔化的焊錫90潤濕擴展至通過形成端子部12的背面的外部連接用端子部的臺階而設置成的空間部，能夠目視確認露出於半導體封裝體40的側面的外部連接用端子12的焊錫連接部分，成為能夠目視檢查半導體封裝體40與作為外部設備的印刷基板80的焊錫連接狀態的良、不良(參照圖6(a)~圖6(d))。
比較例1
比較例1中，省略實施例1中的基於半蝕刻加工進行的凸部11的形成製程， 除此之外，按照與實施例1大致相同的條件及順序製造半導體元件搭載用基板。
更詳細而言，在金屬板的兩面，作為第一抗蝕劑層層壓幹膜抗蝕劑，使用描繪有與圖1(b)所示的端子部12對應的預定的圖案的玻璃遮罩，對金屬板的一方側的第一抗蝕劑層進行曝光，並且對金屬板的另一方側的第一抗蝕劑層整個面進行曝光，曝光後，使各個第一抗蝕劑層顯影，在金屬板的一方側的面上形成了在與圖1(b)所示的端子部12對應的多個區域具有開口部的電鍍用抗蝕遮罩，並且在金屬板的另一方側的面上形成覆蓋整個面的電鍍用抗蝕遮罩。
然後，在電鍍用抗蝕遮罩的開口部依次實施如下電鍍加工：將Au電鍍0.01μm的厚度，將Pd電鍍0.03μm的厚度，將Ni電鍍30.0μm的厚度，將Pd電鍍0.03μm的厚度，形成多個端子部。
然後，剝離形成於金屬板的兩面上的抗蝕遮罩，得到比較例1的半導體元件搭載用基板。
然後，與實施例1同樣，在比較例1的半導體元件搭載用基板的端子部的表面的內部端子連接部經由焊錫等倒裝連接半導體元件，設置未圖示的塑模模型，將半導體元件搭載側用密封樹脂密封，然後去除金屬板。
此時，去除了金屬板的密封樹脂體的與半導體元件搭載側相反的一側的面形成為平坦，得到從形成為平坦的密封樹脂體的面露出了構成成為外部連接用端子的端子部的鍍層的狀態。
然後，切割成預定的半導體封裝體的尺寸。由此，得到使用了比較例1的半導體元件搭載用基板的半導體封裝體。
然後，將使用了比較例1的半導體元件搭載用基板的半導體封裝體的外部連接用端子焊錫連接於作為外部設備的印刷基板的端子而裝配於印刷基板。
(外部設備連接後的焊錫連接狀態的外觀觀察的容易度的比 較)
經由焊錫向作為外部設備的印刷基板的端子連接使用實施例1及比較例1的各個半導體元件搭載用基板製造出的各個半導體封裝體後，比較焊錫連接狀態的外觀觀察的容易度。
在將使用比較例1的半導體元件搭載用基板製造出的半導體封裝體連接至作為外部設備的印刷基板的端子的情況下，不存在焊錫從半導體封裝體的側面突出，難以目視確認外部連接用端子部與作為外部設備的印刷基板的端子的焊錫連接狀態。
與之相對，在將使用實施例1的半導體元件搭載用基板1製造出的半導體封裝體40連接至外部設備的印刷基板80的端子的情況下，能夠在半導體封裝體40的側面從由露出於半導體封裝體40的側面的鍍層構成的外部連接用端子的端緣部的一側目視確認在所有的端子部12的外部設備側的面與作為外部設備的印刷基板80的端子之間填充有焊錫。另外，還能夠確認在相鄰的端子彼此不存在焊錫滲出的問題，焊錫被在外部連接用端子的端緣部形成為門型的空間部的壁面擋住的狀態。
以上，對本發明的較佳的實施方式及實施例進行了說明，但是本發明不限於上述的實施方式及實施例，能夠不脫離本發明的範圍地對上述的實施方式及實施例添加各種變形及置換。
〔產業利用性〕
本發明的半導體元件搭載用基板及及其製造方法可用於要求用於由鍍層形成端子部且在背面側露出的端子部背面的外部連接用端子與印刷基板等連接的類型的半導體封裝體的領域。
1‧‧‧半導體元件搭載用基板
10‧‧‧金屬板
10a‧‧‧金屬板的一方側的面
11、11’‧‧‧凸部
11a、11a’‧‧‧頂面
11b、11b’‧‧‧側面
12‧‧‧端子部
13‧‧‧與被電鍍加工的金屬板相同的金屬
15‧‧‧焊錫
20‧‧‧半導體元件

Claims (7)

  1. 一種半導體元件搭載用基板，其特徵在於，在金屬板的一方側具有：多個凸部，其比在半導體封裝體的背面露出的端子尺寸小；以及多個端子部，其由鍍層構成，且帶有臺階地形成於從各個上述凸部的頂面遍及到側面及該凸部的外側的面的預定位置。
  2. 一種半導體元件搭載用基板，其特徵在於，在金屬板的一方側具有：多個凸部，其比在半導體封裝體的背面露出的端子尺寸小；焊盤部，其在中央部由鍍層形成；以及多個端子部，其由鍍層構成，且在上述焊盤部的周邊帶有臺階地形成於從各個上述凸部的上述頂面遍及到側面及該凸部的外側的面的預定位置。
  3. 如請求項1或2所述的半導體元件搭載用基板，其中，各個上述端子部形成為包圍上述凸部。
  4. 如請求項1或2所述的半導體元件搭載用基板，其中，上述凸部的高度為0.005mm~0.11mm。
  5. 如請求項3所述的半導體元件搭載用基板，其中，上述凸部的高度為0.005mm~0.11mm。
  6. 一種半導體元件搭載用基板的製造方法，其特徵在於，具有：在金屬板的一方側的面上，形成覆蓋與露出於半導體封裝體的背面的各個端子部對應的部位的比端子尺寸小的預定區域且在該預定區域的周圍具有開口部的蝕刻用抗蝕遮罩，並且在上述金屬板的另一方側的面上，形成覆蓋整個面的蝕刻用抗蝕遮罩的製程；從上述金屬板的一方側實施半蝕刻加工而形成凸部的製程； 去除形成在上述金屬板的一方側的面上的上述蝕刻用抗蝕遮罩的製程；在上述金屬板的一方側的面上，形成在與包圍上述凸部的預定位置對應的多個區域具有開口部的電鍍用抗蝕遮罩的製程；在上述電鍍用抗蝕遮罩的開口部實施電鍍加工，在從上述凸部的頂面遍及到側面及該凸部的外側的面的預定位置形成帶有臺階的多個端子部的製程；以及去除形成在上述金屬板的兩面上的抗蝕遮罩的製程。
  7. 一種半導體元件搭載用基板的製造方法，其特徵在於，具有：在金屬板的一方側的面上，形成在與露出於半導體封裝體的背面的各個端子部對應的部位的比端子尺寸小的預定區域具有開口部的電鍍用抗蝕遮罩，並且在上述金屬板的另一方側的面上，形成覆蓋整個面的電鍍用抗蝕遮罩的製程；從上述金屬板的一方側實施與該金屬板相同的金屬的電鍍加工而形成凸部的製程；去除形成在上述金屬板的一方側的面上的上述電鍍用抗蝕遮罩的製程；在上述金屬板的一方側的面上，形成在與包圍上述凸部的預定位置對應的多個區域具有開口部的電鍍用抗蝕遮罩的製程；在上述電鍍用抗蝕遮罩的開口部實施與該金屬板不同的金屬的電鍍加工，在從上述凸部的頂面遍及到側面及該凸部的外側的面的預定位置形成帶有臺階的多個端子部的製程；以及去除形成在上述金屬板的兩面上的抗蝕遮罩的製程。
TW107132004A 2017-09-20 2018-09-12 半導體元件搭載用基板及其製造方法 TWI787343B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017180599A JP6927634B2 (ja) 2017-09-20 2017-09-20 半導体素子搭載用基板及びその製造方法
JPJP2017-180599 2017-09-20

Publications (2)

Publication Number Publication Date
TW201916288A TW201916288A (zh) 2019-04-16
TWI787343B true TWI787343B (zh) 2022-12-21

Family

ID=65771164

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107132004A TWI787343B (zh) 2017-09-20 2018-09-12 半導體元件搭載用基板及其製造方法

Country Status (3)

Country Link
JP (1) JP6927634B2 (zh)
CN (1) CN109524380A (zh)
TW (1) TWI787343B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法
JP7368055B2 (ja) * 2019-06-21 2023-10-24 ローム株式会社 半導体装置、および、半導体装置の実装構造
JP7408885B2 (ja) * 2020-01-30 2024-01-09 長華科技股▲ふん▼有限公司 リードフレーム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332146A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2001102484A (ja) * 1999-10-01 2001-04-13 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
TW201214645A (en) * 2010-06-14 2012-04-01 Sumitomo Metal Mining Co Substrate for mounting semiconductor element and method for manufacturing the substrate
TW201507041A (zh) * 2013-04-24 2015-02-16 Sh Materials Co Ltd 半導體元件裝載用基板的製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11186467A (ja) * 1997-12-25 1999-07-09 Matsushita Electron Corp 半導体装置とそれを製造する際に用いるリードフレーム及びその製造方法
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
JP3764587B2 (ja) * 1998-06-30 2006-04-12 富士通株式会社 半導体装置の製造方法
JP4464527B2 (ja) * 1999-12-24 2010-05-19 大日本印刷株式会社 半導体搭載用部材およびその製造方法
CN101335217B (zh) * 2007-06-29 2010-10-13 矽品精密工业股份有限公司 半导体封装件及其制法
US9177898B2 (en) * 2008-06-25 2015-11-03 Stats Chippac Ltd. Integrated circuit package system with locking terminal
JP2010129914A (ja) * 2008-11-28 2010-06-10 Sanyo Electric Co Ltd 素子搭載用基板およびその製造方法、半導体モジュールおよびその製造方法、ならびに携帯機器
CN103280436B (zh) * 2013-04-23 2016-07-06 华为机器有限公司 表贴器件及其制备方法
US9373762B2 (en) * 2014-06-17 2016-06-21 Panasonic Intellectual Property Management Co., Ltd. Electronic part package
JP2016219520A (ja) * 2015-05-18 2016-12-22 Ｔｏｗａ株式会社 半導体装置及びその製造方法
JP6524526B2 (ja) * 2015-09-11 2019-06-05 大口マテリアル株式会社 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP6863846B2 (ja) * 2017-07-19 2021-04-21 大口マテリアル株式会社 半導体素子搭載用基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000332146A (ja) * 1999-05-18 2000-11-30 Dainippon Printing Co Ltd 樹脂封止型半導体装置とそれに用いられる回路部材およびそれらの製造方法
JP2001102484A (ja) * 1999-10-01 2001-04-13 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法並びにキャリア基板及びその製造方法
TW201214645A (en) * 2010-06-14 2012-04-01 Sumitomo Metal Mining Co Substrate for mounting semiconductor element and method for manufacturing the substrate
TW201507041A (zh) * 2013-04-24 2015-02-16 Sh Materials Co Ltd 半導體元件裝載用基板的製造方法

Also Published As

Publication number Publication date
TW201916288A (zh) 2019-04-16
CN109524380A (zh) 2019-03-26
JP6927634B2 (ja) 2021-09-01
JP2019057587A (ja) 2019-04-11

Similar Documents

Publication Publication Date Title
JP6863846B2 (ja) 半導体素子搭載用基板及びその製造方法
KR102082941B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
TWI668826B (zh) Lead frame, semiconductor device
TWI787343B (zh) 半導體元件搭載用基板及其製造方法
JP6841550B2 (ja) リードフレーム及びその製造方法
US10515878B1 (en) Semiconductor package with partial plating on contact side surfaces
JP7311226B2 (ja) リードフレーム
JP2007048978A (ja) 半導体装置及びその製造方法
JP2017130576A (ja) リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法
JP2017163106A (ja) リードフレーム集合基板及び半導体装置集合体
JP2008227410A (ja) 半導体装置およびその製造方法
US10242934B1 (en) Semiconductor package with full plating on contact side surfaces and methods thereof
JP6524526B2 (ja) 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法
JP7304145B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
TWI631671B (zh) 半導體元件安裝用基板、半導體裝置及其製造方法
JP7260372B2 (ja) 半導体素子搭載用基板の製造方法
JP6489615B2 (ja) 半導体素子搭載用基板、半導体装置及びそれらの製造方法
TW201826480A (zh) 導線框
US10181436B2 (en) Lead frame and method of manufacturing the same
JP7184429B2 (ja) 半導体素子搭載用基板の製造方法
TWI784400B (zh) 引線框架
JP7004259B2 (ja) リードフレーム及びその製造方法
JP7269756B2 (ja) 半導体装置および半導体装置の製造方法
JP6901201B2 (ja) 半導体素子搭載用基板及びその製造方法
JP2020080396A (ja) リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法