TWI765068B - 半導體元件搭載用基板以及其製造方法 - Google Patents
半導體元件搭載用基板以及其製造方法 Download PDFInfo
- Publication number
- TWI765068B TWI765068B TW107123802A TW107123802A TWI765068B TW I765068 B TWI765068 B TW I765068B TW 107123802 A TW107123802 A TW 107123802A TW 107123802 A TW107123802 A TW 107123802A TW I765068 B TWI765068 B TW I765068B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor element
- metal plate
- semiconductor package
- semiconductor
- terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 348
- 239000000758 substrate Substances 0.000 title claims abstract description 115
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 47
- 238000000034 method Methods 0.000 title description 29
- 239000002184 metal Substances 0.000 claims abstract description 115
- 229910052751 metal Inorganic materials 0.000 claims abstract description 115
- 238000007747 plating Methods 0.000 claims abstract description 80
- 238000005530 etching Methods 0.000 claims description 32
- 238000009713 electroplating Methods 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 abstract description 76
- 239000011347 resin Substances 0.000 abstract description 69
- 229920005989 resin Polymers 0.000 abstract description 69
- 238000007789 sealing Methods 0.000 abstract description 67
- 238000010586 diagram Methods 0.000 description 23
- 238000005520 cutting process Methods 0.000 description 18
- 230000000052 comparative effect Effects 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 238000009736 wetting Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 238000011179 visual inspection Methods 0.000 description 6
- 239000011521 glass Substances 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000005476 soldering Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 238000007788 roughening Methods 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 230000007480 spreading Effects 0.000 description 3
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000005406 washing Methods 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 238000002048 anodisation reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000012800 visualization Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
本發明在用於製造「通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型」的半導體封裝件的半導體元件搭載用基板中，提供能夠提高半導體封裝產品的良率、生產效率，也能夠對應於小型化，而且使焊料連接部分能夠目視的半導體元件搭載用基板以及其製造方法。半導體元件搭載用基板具有：形成於金屬板（10）的一側的表面且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的凹部（11）；和在從凹部的底面（11a）至側面（11b）及凹部（11）的外側的表面的既定位置帶有段差地形成且由鍍層構成的複數個端子部（12）。
Description
本發明涉及用於製造如下類型的半導體封裝件的半導體元件搭載用基板以及其製造方法，即半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且將在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。
當向電子相關設備組裝半導體裝置時，需求焊料連接部分的視覺化，以便能夠目視來檢查半導體裝置的外部連接用端子與外部的電子相關設備之間的焊料連接狀態的合格、不合格。
然而，現今，對於外部連接用端子不在外周部突出的類型的半導體封裝件而言，由於成為將排列成在背面側露出的狀態的複數個外部連接用端子與印刷電路基板等外部設備連接的構造，因而難以正常地目視檢查是否進行了焊接連接。
但是，若無法進行焊料連接部分的目視檢查，則會看漏在焊接連接作業時內在的連接不合格，額外需要在之後的通電檢查等中直至發現連接不合格的作業成本。並且，雖然焊料連接部分能夠使用X射線裝置來透視檢查，但這樣的話，X射線裝置的設備成本增大。
因此，過去以來，作為用於能夠目視檢查半導體封裝件的焊料連接部分處的焊料連接狀態的合格、不合格的技術，例如在專利文獻1中提出了如下技術：通過在引線框中的引線的背面側的成為外部連接用端子的端子部的切斷位置形成橫切引線的槽，在分別切斷時的半導體封裝件的在背面露出的外部連接用端子且直至端緣部地設置空間部，使焊料介於空間部，能夠從在半導體封裝件的側面露出的外部連接用端子的端緣部目視焊料連接部分。
並且，例如，專利文獻2中記載了如下技術：在引線框的背面設置凹部，當對表面側進行了樹脂密封後，從密封樹脂側對包括凹部在內的既定區域實施半切加工，在設有凹部的部位形成通孔，接下來，以比半切加工的寬度窄的寬度來實施全切加工，從而使外部連接用端子向側方突出，並在側方的突出部設置用於能夠目視焊料連接部分的通孔、狹縫。 ［現有技術文獻］ ［專利文獻］
專利文獻1：日本特開2000-294715號公報 專利文獻2：日本特開2011-124284號公報
［發明所欲解決之問題］
近年來，以行動電話為代表，電子設備的小型、輕型化迅速發展，對於上述電子設備所使用的半導體裝置也要求小型、輕型化、高功能化，尤其對於半導體裝置的厚度，要求輕薄化，從而開發出最終除去金屬板的類型的半導體封裝件來代替使用了加工金屬板而成的引線框的半導體裝置。
例如，在金屬板的一側的表面形成實施既定的圖案成形的抗蝕劑遮罩（Resist mask），對從抗蝕劑遮罩露出的金屬板實施電鍍加工，在形成有半導體元件搭載用的焊墊部以及成為用於與半導體元件連接的內部連接用端子和用於與外部設備連接的外部連接用端子的端子部後，除去抗蝕劑遮罩，由此製造半導體元件搭載用基板。而且，在製造出的半導體元件搭載用基板搭載半導體元件，在進行了引線接合或者倒裝片(Flip-Chip)連接後進行樹脂密封，並在進行了樹脂密封後除去金屬板，使由鍍層構成的焊墊部、端子部在密封樹脂的背面露出，完成薄型的半導體封裝件。 根據這種半導體封裝件，焊墊部、端子部由壁厚比金屬板的壁厚薄的鍍層形成，而且除去了金屬板，從而能夠進一步使半導體封裝件的厚度變薄。
但是，專利文獻1、2所記載的用於能夠目視檢查半導體封裝件的焊料連接部分處的焊料連接狀態的合格、不合格的技術無法在用於製造如下類型的半導體裝置的半導體元件搭載用基板中應用，即：半導體裝置是除去金屬板而在背面露出的鍍層構成成為外部連接用端子的端子部的類型的半導體裝置。 即，在專利文獻1、2所記載的技術中，通過對由金屬板構成的引線框實施蝕刻加工、衝壓加工來形成前階段的凹部，該前階段的凹部形成用於使焊料連接部分能夠目視的槽、通孔、狹縫。但是，在用於製造「除去金屬板而在背面露出的鍍層構成成為外部連接用端子的端子部的類型」的半導體裝置的半導體元件搭載用基板的情況下，對鍍層實施專利文獻1、2所記載的技術的蝕刻加工、衝壓加工來形成槽、凹部是非常困難。
而且，在專利文獻1所記載的引線框中的引線的背面側的成為外部連接用端子的端子部的切斷位置形成橫切引線的槽的技術中，在進行樹脂密封時，樹脂進入端子部的槽，不能形成用於使焊料連接部分能夠目視的空間部，從而有半導體封裝產品的良率變差的擔憂。
並且，在專利文獻2所記載的技術中，在進行了樹脂密封後，需要使用刀片的半切和全切的兩次切斷步驟，從而生產效率較差，且成本增大。而且，由於外部連接用端子向側方突出，所以難以使半導體封裝產品變得小型。
這樣，對於將在背面側露出的複數個外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件中的、用於使焊料連接部分能夠目視的現有技術中，在半導體封裝產品的良率、生產效率、產品的小型化的方面存在問題，而且，對於在背面側露出的成為外部連接用端子的端子部由鍍層構成的類型的半導體封裝件中應用上述現有技術本身是困難的。
本發明是鑒於上述現有的課題而完成的，其目的在於在用於製造如下類型的半導體封裝件的半導體元件搭載用基板中，提供能夠提高半導體封裝產品的良率、生產效率，也能夠對應於小型化，而且使焊料連接部分能夠目視的半導體元件搭載用基板以及其製造方法，其中，上述半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。［解決問題之技術手段］
為了實現上述目的，本發明的一個方案的半導體元件搭載用基板的特徵在於，具有：凹部，其形成於金屬板的一側的表面並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大；和複數個端子部，由鍍層構成，並且在從上述凹部的底面至側面以及該凹部的外側的表面的既定位置帶有段差地形成。
並且，本發明的其它方案的半導體元件搭載用基板的特徵在於，具有：凹部，其形成於金屬板的一側的表面，並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大；焊墊部，其由鍍層形成在上述凹部的底面的中央部；以及複數個端子部，由鍍層構成，並且在上述焊墊部的周邊且在從上述凹部的上述底面至側面以及該凹部的外側的表面的既定位置帶有段差地形成。
並且，在本發明的半導體元件搭載用基板中，上述凹部的深度較佳為0.005mm~0.11mm。
並且，本發明的半導體元件搭載用基板的製造方法的特徵在於，具有：在金屬板的一側的表面上形成具有尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的開口部的蝕刻用抗蝕劑遮罩，並且在上述金屬板的另一側的表面上形成覆蓋整個面的蝕刻用抗蝕劑遮罩的步驟；從上述金屬板的一側實施半蝕刻加工來形成凹部的步驟；將形成於上述金屬板的一側的表面上的上述蝕刻用抗蝕劑遮罩除去的步驟；在上述金屬板的一側的表面上形成有在與從上述凹部的底面至側面以及該凹部的外側的表面的既定位置對應的區域具有複數個開口部的電鍍用抗蝕劑遮罩的步驟；對上述電鍍用抗蝕劑遮罩的開口部實施電鍍加工來形成帶有段差的複數個端子部的步驟；以及將形成於上述金屬板的兩面上的抗蝕劑遮罩除去的步驟。 ［發明之功效］
根據本發明，在用於製造如下類型的半導體封裝件的半導體元件搭載用基板中，可得到能夠提高半導體封裝產品的良率、生產效率，也能夠對應於小型化，而且使焊料連接部分能夠目視的半導體元件搭載用基板以及其製造方法，其中，上述半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。
在說明實施方式之前，對導出本發明的經過以及本發明的作用效果進行說明。 首先，本件發明人對用於使半導體封裝件的焊料連接部分能夠目視的現有技術的專利文獻1所記載的技術進行了研究、考察。 使用圖7對專利文獻1所記載的技術進行說明。圖7的（a）是從用於半導體封裝件的引線框的與外部設備連接的一側觀察的圖，（b）是使用（a）的引線框組裝成的半導體封裝件的（a）的A-A剖視圖，（c）是示出將（b）的半導體封裝件的外部連接用端子焊接連接於外部設備的狀態的圖，（d）是示出（a）的引線框的成為外部連接用端子的端子部的B-B剖視圖。
就圖7的（a）所示的用於半導體封裝件的引線框而言，在引線框中的引線的背面側的成為外部連接用端子的端子部51的切斷位置（圖7的（a）中的點劃線上的位置），對由Fe-Ni合金、Cu合金等金屬板構成的引線框實施蝕刻加工、衝壓加工來形成橫切引線的槽51b。此外，圖7的（a）中，52是用於搭載半導體元件的焊墊部，60是半導體元件。 而且，在引線框的焊墊部52搭載半導體元件60，用接合線61來連接引線的半導體元件60搭載側的作為內部連接端子的端子部和半導體元件60，並且沿切斷位置將用密封樹脂70密封了半導體元件搭載側的狀態下的半導體封裝件切斷，由此如圖7的（b）所示，在分別切斷後的半導體封裝件的在背面露出的引線的外部連接用端子51處且直至端緣部地設置空間部51a。 如圖7的（c）所示，這樣形成的半導體封裝件在與外部設備80的端子81焊接連接後的狀態下，焊料90介於從外部連接用端子51的背面直至端緣部地形成的空間部51a。因此，能夠目視確認在半導體封裝件的側面露出的外部連接用端子51的焊料連接部分，能夠目視檢查半導體封裝件與外部設備80的焊料連接狀態的合格、不合格。
然而，在專利文獻1所記載的技術中，通過對由Fe-Ni合金、Cu合金等金屬板構成的引線框實施蝕刻加工、衝壓加工，來形成用於使焊料連接部分能夠目視的橫切引線的槽51b。 但是，在用於製造「除去金屬板而在背面露出的鍍層構成作為外部連接用端子發揮功能的端子部的類型」的半導體封裝件的半導體元件搭載用基板的情況下，通過對鍍層實施蝕刻加工、衝壓加工來形成槽是非常困難的。 並且，若如專利文獻1所記載的技術那樣，在引線框中的引線的背面側的成為外部連接用端子51的端子部的切斷位置形成橫切引線的槽51b，則在半導體封裝件的組裝中的樹脂密封時，樹脂進入端子部的槽51b，從而有不能形成用於使焊料連接部分能夠目視的空間部51a的擔憂。 即，若在引線框中的引線的背面側的成為外部連接用端子的端子部51形成橫切引線的槽51b，則成為外部連接用端子的端子部51在切斷位置處如圖7的（d）所示，引線的寬度方向整體形成為薄壁狀。一般而言，在對引線框的半導體元件搭載側進行樹脂密封時，為使樹脂不會進入引線框的背面的槽，在引線框的背面黏貼片狀的帶體。但是，由於在沿引線的寬度方向的槽51b的外側部分不存在與片狀的帶體緊貼的表面，所以沿引線的寬度方向的槽51b的外側部分從片狀的帶體分離。此處，由於片狀的帶體會較大地變形，所以即使使片狀的帶體緊貼於槽51b的表面，片狀的帶體也難以完全緊貼於槽51b，從而在片狀的帶體與槽51b的表面之間容易產生縫隙。其結果，在進行樹脂密封時，樹脂從片狀的帶體與槽51b的表面之間的縫隙蔓延，樹脂進入端子部51的槽51b，不能形成用於使焊料連接部分能夠目視檢查的空間部，因此有半導體封裝產品的良率變差的擔憂。
接下來，專利文獻2所記載的技術也是通過對由形成有圖案的金屬板構成的引線框實施衝壓加工，來形成前階段的凹部，該前階段的凹部形成通孔、狹縫以此來使焊料連接部分能夠目視，但是，在用於製造「除去金屬板而在背面側露出的鍍層構成成為外部連接用端子的端子部的類型」的半導體裝置的半導體元件搭載用基板的情況下，通過對鍍層實施衝壓加工來形成凹部是非常困難的。 並且，在進行了樹脂密封後，需要使用刀片來進行半切和全切的兩次切斷步驟，從而生產效率較差，且成本增大。而且，由於外部連接用端子朝向橫向突出，所以難以使半導體封裝產品變得小型。
因此，本件發明人在用於製造如下類型的半導體封裝件的半導體元件搭載用基板中為了提高半導體封裝產品的良率、生產效率，也能夠對應於小型化，而且使焊料連接部分能夠目視，反復嘗試，直至導出本發明的半導體元件搭載用基板以及其製造方法，的半導體元件搭載用基板以及其製造方法，其中，上述半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。
本發明的一個方案的半導體元件搭載用基板具有：凹部，其形成於金屬板的一側的表面，並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大；和複數個端子部，由鍍層構成，並且在從凹部的底面至側面以及凹部的外側的表面的既定位置帶有段差地形成。 並且，本發明的其它方案的半導體元件搭載用基板具有：凹部，其形成於金屬板的一側的表面，並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大；焊墊部，其由鍍層形成在凹部的底面的中央部；以及複數個端子部，由鍍層構成，並且在焊墊部的周邊且在從凹部的底面至側面以及凹部的外側的表面的既定位置帶有段差地形成。
如本發明的半導體元件搭載用基板所述，若構成為具有：形成於金屬板的一側的表面並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的凹部；以及在從凹部的底面至側面以及凹部的外側的表面的既定位置具帶段差地形成且由鍍層構成的複數個端子部，則在使用本發明的半導體元件搭載用基板來製造半導體封裝件的情況下，對於通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板而露出的由鍍層構成的端子部的背面的外部連接用端子部而言，其形成為從半導體封裝件的底面朝向側面具有段差的形狀，並在側面側的段差部分設置空間部。因此，當將半導體封裝件經由焊料與外部基板連接時，因回流而熔融了的焊料潤濕擴展到通過形成外部連接用端子部的段差而設置的空間部。其結果，即使在用於製造如下類型的半導體封裝件的半導體元件搭載用基板，也能夠從在半導體封裝件的側面露出的由鍍層構成的外部連接用端子的端緣部的一側目視確認：經由焊料將半導體封裝件連接至外部基板時的焊料的連接狀態，其中，上述半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。
並且，若如本發明的半導體元件搭載用基板那樣構成，則帶有段差地形成且由鍍層構成的複數個端子部從金屬板的凹部的底面至側面以及凹部的外側的表面以無縫隙的狀態緊貼。因此，與專利文獻1所記載的技術中的槽部不同，在樹脂密封時，沒有樹脂進入端子部的槽而使半導體封裝產品的良率變差的擔憂。
並且，若如本發明的半導體元件搭載用基板那樣構成，則與專利文獻2所記載的技術不同，在樹脂密封後，不需要使用刀片的半切和全切的兩次切斷步驟，從而生產效率良好，且能夠減少成本。並且，由於外部連接用端子不向側方突出，所以容易使半導體封裝產品變得小型。
此外，在本發明的半導體元件搭載用基板中，帶有段差地形成且由鍍層構成的各個端子部的半導體元件搭載側的表面成為與半導體元件的電極連接的內部連接用端子部，但帶有段差的由鍍層構成的各個端子部的上層和下層的任一區域均能夠與半導體元件的電極連接。 例如，在帶有段差的由鍍層構成的各個端子部的下層和上層的任一面都能夠以倒裝片的方式安裝半導體元件。 若在具有段差且由鍍層構成的各個端子部的下層的表面以倒裝片的方式安裝半導體元件，則能夠將半導體封裝件的厚度減薄相當於鍍層的段差的量。 並且，若在帶有段差且由鍍層構成的各個端子部的上層的表面以倒裝片的方式安裝半導體元件，則在用密封樹脂進行了密封後，能夠較厚地形成蔓延至半導體元件的背面側的密封樹脂的層，也能夠確保密封樹脂與鍍層的緊貼面積寬廣，能夠確保密封樹脂與端子部的連接強度較高。並且，能夠充分確保焊墊部的表面與半導體元件之間的空間，提高絕緣性，難以拾起雜訊。 並且，本發明的半導體元件搭載用基板例如也可以構成為，在凹部的底面的中央部設置由鍍層形成的焊墊部，在焊墊部的周邊且在從凹部的底面至側面以及凹部的外側的表面的既定位置設置帶有段差地形成且由鍍層構成的複數個端子部，能夠在焊墊部的表面搭載半導體元件，並且能夠通過引線接合來連接半導體元件的電極和各個端子部的上層的表面。
並且，在本發明的半導體元件搭載用基板中，凹部的深度較佳是0.005mm~0.11mm。 例如，若使凹部的深度形成為0.005mm~0.025mm左右，則由於形成於凹部的成為端子部等的鍍層不會從半導體封裝件的背面較大地突出，因而在半導體封裝件的製造中，當從密封樹脂體剝下除去金屬板時，能夠防止形成於凹部的鍍層向金屬板的勾掛，容易剝離金屬板。 並且，例如若使凹部的深度形成為0.03mm~0.06mm左右，則能夠將搭載半導體元件後的半導體元件的背面側與焊墊部等的表面之間的空間確保為可以採取雜訊對策（提高絕緣性，難以拾起雜訊）、焊料洩漏對策（阻止在將半導體元件焊接連接至形成於凹部的底面的成為端子部等的鍍層時的、焊料向鍍層表面與半導體元件的耦合點以外的鍍層整個區域的潤濕擴展，防止阻礙鍍層表面與密封樹脂的緊貼性，並且阻止在將半導體封裝件焊接連接至外部設備時的、焊料向鄰接的端子側的潤濕擴展，從而防止電氣短路）的程度。 並且，例如，若使凹部的深度形成為0.08mm~0.11mm左右，則在具有段差的端子部的背面的外部連接用端子處設置於半導體封裝件的側面側的段差部分的、可介入焊料的空間部的區域在半導體封裝件的厚度方向上增加。其結果，變得更加容易觀察製造半導體封裝件後的外部連接用端子與外部設備的焊料連接狀態。 並且，若使凹部的深度形成為0.08mm~0.11mm左右，則在搭載半導體元件且用密封樹脂進行密封後，在通過藥液的溶化來進行作為基材的金屬板的除去的情況下，能夠以加深凹部的深度的量使熔解的金屬板的體積更少。其結果，能夠抑制在藥液中溶化的金屬板成分的濃度的上升，能夠確保穩定的溶解狀態，能夠減少藥液調整（金屬板成分的濃度變高後的溶液的汲取以及新溶液的補充）。
並且，在本發明的半導體元件搭載用基板中，也可以在一個半導體封裝區域內具有複數個深度不同的凹部。 並且，在本發明的半導體元件搭載用基板中，也可以構成為，凹部的底面具有段差，並且端子部具有三個以上的高度不同的表面。 若端子部具有三個以上的高度不同的表面，則當將半導體封裝件向外部設備進行焊接連接時，經由具有複數個段差的表面將焊料引導至最寬廣的空間區域，容易停留在以最寬廣的空間區域介入焊料的狀態。其結果，容易採取焊料洩漏對策（阻止在將半導體元件焊接連接至形成於凹部的底面的成為端子部等的鍍層時的、焊料向鍍層表面與半導體元件的耦合點以外的鍍層整個區域的潤濕擴展，防止阻礙鍍層表面與密封樹脂的緊貼性，並且阻止在將半導體封裝件焊接連接至外部設備時的、焊料向鄰接的端子側的潤濕擴展，防止電氣短路）。
而且，這樣的本發明的半導體元件搭載用基板能夠通過具有如下步驟來製造：在金屬板的一側的表面上形成具有尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的開口部的蝕刻用抗蝕劑遮罩，並且在金屬板的另一側的表面上形成覆蓋整個面的蝕刻用抗蝕劑遮罩的步驟；從金屬板的一側實施半蝕刻加工來形成凹部的步驟；將形成於金屬板的一側的表面上的蝕刻用抗蝕劑遮罩除去的步驟；在金屬板的一側的表面上形成有在從凹部的底面至側面以及凹部的外側的表面的既定位置對應的區域具有複數個開口部的電鍍用抗蝕劑遮罩的步驟；對電鍍用抗蝕劑遮罩的開口部實施電鍍加工來形成帶有段差的複數個端子部的步驟；以及將形成於金屬板的兩面上的抗蝕劑遮罩除去的步驟。
因此，根據本發明，在用於製造如下類型的半導體封裝件的半導體元件搭載用基板中，可得到能夠提高半導體封裝產品的良率、生產效率，也能夠對應於小型化，而且使焊料連接部分能夠目視的半導體元件搭載用基板以及其製造方法，其中，上述半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。
以下，參照附圖來對用於實施本發明的方案進行說明。
圖1（a）、（b）、（c）、（d）、（e）是示出本發明的一個實施方式的半導體元件搭載用基板的主要部分結構的一個例子的說明圖，（a）是示出端子部的構造的剖視圖，（b）是示出排列有多列（a）的半導體元件搭載用基板的多列型半導體元件搭載用基板的一個例子的俯視圖，（c）是示出在（a）的半導體元件搭載用基板搭載半導體元件的一個方案的說明圖，（d）是示出在（a）的半導體元件搭載用基板搭載半導體元件的其它方案的說明圖，（e）是示出（a）的半導體元件搭載用基板的一個變形例的說明圖。圖2的（a）、（b）是示出圖1的（a）、（b）的半導體元件搭載用基板中的相鄰的半導體封裝區域的端子部彼此的配置方案的其它例子的圖，（a）是剖視圖，（b）是排列有多列（a）的半導體元件搭載用基板的多列型半導體元件搭載用基板的俯視圖。圖3的（a）、（b）、（c）是示出本發明的其它實施方式的半導體元件搭載用基板的主要部分結構的一個例子的說明圖，（a）是示出端子部的構造的剖視圖，（b）是示出排列有多列（a）的半導體元件搭載用基板的多列型半導體元件搭載用基板的一個例子的俯視圖，（c）是示出在（a）的半導體元件搭載用基板搭載半導體元件的一個方案的說明圖。
例如如圖1的（a）所示，本實施方式的半導體元件搭載用基板1具有凹部11和複數個端子部12，並如圖1的（b）所示地排列多列。 凹部11形成於金屬板10的一側的表面10a，並且具有尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的尺寸。 端子部12由鍍層構成，且在從凹部11的底面11a至側面11b以及凹部11的外側的表面（即，金屬板10的一側的表面10a）的既定位置具有段差地形成。 而且，如圖1的（c）、（d）所示，複數個端子部12能夠經由焊料15等連接部件將半導體元件20以倒裝片的方式安裝在端子部12的下層（圖1的（c）的例子）或者端子部12的上層（圖1的（d）的例子）。 此外，對於本實施方式的半導體元件搭載用基板1而言，在圖1的（a）、（b）的例子中，配置為相鄰的半導體封裝區域（未圖示）的端子部彼此連接的狀態，但也可以如圖2（a）、（b）所示，配置為相鄰的半導體封裝區域（未圖示）的端子部彼此分離的狀態。 並且，本實施方式的半導體元件搭載用基板1也可以構成為，如圖3的（a）、（b）所示，具有：由鍍層形成在凹部11的底面11a的中央部的焊墊部12-1；和複數個端子部12-2，由鍍層構成且在焊墊部12-1的周邊且在從凹部11a的底面11a至側面11b以及凹部11的外側的表面的既定位置具有段差地形成，並且如圖3的（c）所示，能夠在焊墊部12-1搭載半導體元件20，並且能夠經由接合線16等連接部件來將端子部12-1的上層和半導體元件20進行引線接合。
除此之外，在本實施方式的半導體元件搭載用基板1中，凹部11的深度較佳為形成為0.005~0.11mm。 並且，在本實施方式的半導體元件搭載用基板1中，在一個半導體封裝區域內也可以具有複數個深度不同的凹部11。 並且，在本實施方式的半導體元件搭載用基板1中，也可以如圖1的（e）所示地構成為，凹部11的底面11a具有段差，端子部12具有三個以上的高度不同的表面。
接下來，使用圖4對如圖1的（a）、（b）所示那樣構成的本實施方式的半導體元件搭載用基板1的製造步驟的一個例子進行說明。此外，為便於說明，省略在製造的各步驟中實施的包括藥液清洗、水洗清洗在內的前處理、後處理等的說明。 首先，準備銅或者銅合金的金屬板10作為引線框材料（參照圖4的（a））。 接下來，對金屬板10實施半蝕刻加工來形成凹部11。詳細為，在金屬板10的兩面形成乾膜抗蝕劑等第一抗蝕劑層R1（參照圖4的（b））。接著，使用描繪有如圖1的（a）、（b）所示的與凹部11對應的既定圖案的玻璃遮罩，使金屬板10的一側的第一抗蝕劑層R1曝光，並且使金屬板10的另一側的第一抗蝕劑層R1的整個面曝光，在曝光後使各個第一抗蝕劑層R1顯影。而且，在金屬板10的一側的表面上形成具有尺寸比半導體封裝件的外形小且比半導體元件的底面大的尺寸的開口部的蝕刻用抗蝕劑遮罩31，並且在金屬板10的另一側的表面上形成覆蓋整個面的蝕刻用抗蝕劑遮罩31（參照圖4的（c））。接著，從金屬板10的一側起實施半蝕刻加工來形成凹部11（參照圖4的（d））。接著，將形成於金屬板10的一側的表面上的蝕刻用抗蝕劑遮罩31除去（參照圖4的（e））。 接下來，在金屬板10的一側的從凹部11的底面11a至側面11b以及凹部11的外側的表面的既定位置形成由鍍層構成的複數個端子部12。詳細為，在金屬板10的一側的表面形成乾膜抗蝕劑等第二抗蝕劑層R2（參照圖4的（f））。接著，使用描繪有如圖1的（a）、（b）所示的與端子部12對應的既定圖案的玻璃遮罩來使金屬板10的一側的第二抗蝕劑層R2，在曝光後使第二抗蝕劑層R2顯影。而且，在金屬板10的一側的表面上形成有在從凹部11的底面11a至側面11b以及凹部11的外側的表面的與端子部12對應的區域具有複數個開口部的電鍍用抗蝕劑遮罩32（參照圖4的（g））。接著，例如按照Au、Pd、Ni、Pd的順序在電鍍用抗蝕劑遮罩32的開口部實施電鍍加工，從而形成帶有段差的複數個端子部12（參照圖4的（h））。 此外，鍍層的表面適宜實施粗化處理。在對鍍層的表面進行粗化處理的情況下，例如也可以以鍍鎳來結束鍍層的形成，並以粗化電鍍來形成Ni鍍層。並且，例如也可以在形成平滑的Ni鍍層後，通過蝕刻來對Ni鍍層的表面進行粗化處理。並且，例如也可以以鍍銅來結束鍍層的形成，並通過陽極氧化處理或者蝕刻來對Cu鍍層的表面進行粗化處理。另外，例如也可以在形成粗化鍍層後，依次層疊Pd/Au鍍層。 接著，將形成於金屬板10的兩面上的抗蝕劑遮罩31、32除去（參照圖4的（i））。 由此，完成本實施方式的半導體元件搭載用基板1。
接下來，使用圖5對使用了本實施方式的半導體元件搭載用基板1的半導體封裝件的製造順序進行說明。 首先，在端子部12的表面的內部端子連接部經由焊料15等以倒裝片的方式連接半導體元件20（參照圖5的（a））。 接下來，裝配未圖示的模制金屬模具，用密封樹脂21對半導體元件搭載側進行密封（參照圖5的（b））。 接下來，除去金屬板10（參照圖5的（c）），並切斷為既定的半導體封裝件的尺寸（參照圖5的（d））。由此，完成使用了本實施方式的半導體元件搭載用基板1的半導體封裝件40（參照圖5的（e））。
根據本實施方式的半導體元件搭載用基板1，由於構成為具有形成於金屬板10的一側的表面並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的凹部11、和在從凹部11的底面11a至側面11b以及凹部11的外側的表面的既定位置帶有段差地形成且由鍍層構成的複數個端子部12，所以通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板10而露出的由鍍層構成的端子部12的背面的外部連接用端子部形成為從半導體封裝40的底面朝向側面具有段差的形狀，並在側面側的段差部分設置空間部。因此，在使用本實施方式的半導體元件搭載用基板1製造了半導體封裝40的情況下，當例如如圖6的（a）~（c）所示地將半導體封裝件40經由焊料90與外部設備（例如，印製電路板80）連接時，因回流而熔融了的焊料潤濕擴展到通過形成端子部12的背面的外部連接用端子部的段差而設置的空間部。其結果，即使是用於製造如下類型的半導體封裝件的半導體元件搭載用基板，也能夠從在半導體封裝40的側面露出的由鍍層構成的外部連接用端子的端緣部的一側目視確認將半導體封裝件40經由焊料90連接至外部基板80後的焊料的連接狀態，上述半導體封裝件是通過從用密封樹脂21密封搭載有半導體元件20的區域而成的樹脂密封體除去金屬板10來製造且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。
並且，根據本實施方式的半導體元件搭載用基板1，帶有段差地形成的由鍍層構成的複數個端子部12從金屬板10的凹部11的底面11a至側面11b以及凹部11的外側的表面以無縫隙的狀態緊貼。因此，與專利文獻1所記載的技術中的槽部不同，在樹脂密封時，沒有密封樹脂進入端子部的槽而使半導體封裝產品的良率變差的擔憂。
並且，根據本實施方式的半導體元件搭載用基板1，與專利文獻2所記載的技術不同，在樹脂密封後，不需要使用刀片的半切和全切的兩次切斷步驟，從而生產效率良好，且能夠減少成本。並且，由於外部連接用端子不向側方突出，所以使半導體封裝產品容易變得小型。
並且，在本實施方式的半導體元件搭載用基板1中，如圖1的（c）所示，若在具有段差的由鍍層構成的各個端子部12的下層的表面以倒裝片的方式安裝半導體元件20，則能夠將半導體封裝件的厚度減薄相當於鍍層的段差的量。
並且，在本實施方式的半導體元件搭載用基板1中，如圖1的（d）所示，若在具有段差的由鍍層構成的各個端子部12-2的上層的表面以倒裝片的方式安裝半導體元件20，則在用密封樹脂進行了密封後，能夠較厚地形成蔓延至半導體元件20的背面側的密封樹脂的層，也能夠確保密封樹脂與鍍層的緊貼面積較大，從而能夠確保密封樹脂與端子部12的連接強度較高。並且，能夠充分確保焊墊部12-1的表面與半導體元件20之間的空間，提高絕緣性，難以拾起雜訊。
並且，在本實施方式的半導體元件搭載用基板1中，若使凹部11的深度形成為0.005mm~0.025mm左右，則由於形成於凹部11的成為端子部12等的鍍層不會從半導體封裝件40的背面較大地突出，因而在半導體封裝件40的製造中，當從密封樹脂體剝下並除去金屬板10時，能夠防止形成於凹部11的鍍層向金屬板的勾掛，容易剝下金屬板10。
並且，在本實施方式的半導體元件搭載用基板1中，若使凹部11的深度形成為0.03mm~0.06mm左右，則能夠將搭載半導體元件後的半導體元件20的背面側與焊墊部等的表面之間的空間確保為可以採取雜訊對策（提高絕緣性，難以拾起雜訊）、焊料洩漏對策（阻止在將半導體元件20焊接連接至形成於凹部11的底面的成為端子部12等的鍍層時的、焊料向鍍層表面與半導體元件20的耦合點以外的鍍層整個區域的潤濕擴展，防止阻礙鍍層表面與密封樹脂的緊貼性，並且阻止在將半導體封裝件焊接連接至外部設備時的、焊料向鄰接的端子側的潤濕擴展，防止電氣短路）的程度。 並且，根據本實施方式的圖1的（e）的半導體元件搭載用基板，由於端子部12具有三個以上的高度不同的表面，所以當將半導體封裝件焊接連接至外部設備後，經由具有複數個段差的表面將焊料引導至最寬廣的空間區域，從而容易停留在以最寬廣的空間區域介入焊料的狀態。其結果，容易採取焊料洩漏對策（阻止在將半導體元件20焊接連接至形成於凹部11的底面的成為端子部12等的鍍層時的、焊料向鍍層表面與半導體元件20的耦合點以外的鍍層整個區域的潤濕擴展，防止阻礙鍍層表面與密封樹脂的緊貼性，並且阻止在將半導體封裝件焊接連接至外部設備時的、焊料向鄰接的端子側的潤濕擴展，防止電氣短路）。
並且，在本實施方式的半導體元件搭載用基板1中，若使凹部11的深度形成為0.08mm~0.11mm左右，則在具有段差的端子部12的背面的外部連接用端子處設置於半導體封裝件40的側面側的段差部分的、能夠介入焊料的空間部的區域會在半導體封裝40的厚度方向上增加。其結果，變得更加容易觀察製造半導體封裝件後的外部連接用端子與外部設備的焊料連接狀態。 並且，若使凹部11的深度形成為0.08mm~0.11mm左右，則在搭載半導體元件20且用密封樹脂進行密封後，在通過藥液的溶化來進行作為基材的金屬板10的除去的情況下，能夠以加深凹部11的深度的量使溶化的金屬板10的體積更少。其結果，能夠抑制在藥液中溶化的金屬板10成分的濃度的上升，並且能夠確保穩定的溶化狀態，能夠減少藥液調整（金屬板成分的濃度變高後的溶液的汲取以及新溶液的補充）。
因此，根據本實施方式，在用於製造如下類型的半導體封裝件的半導體元件搭載用基板中，可得到半導體封裝產品的良率、生產效率變高，也能夠對應於小型化，而且使焊料連接部分能夠目視的半導體元件搭載用基板以及其製造方法，其中，上述半導體封裝件是通過從用密封樹脂密封搭載有半導體元件的區域而成的樹脂密封體除去金屬板來製造的且在背面側露出的由鍍層構成的外部連接用端子與印製電路板等外部設備連接的類型的半導體封裝件。 實施例
接下來，對本發明的引線框和其製造方法的實施例進行說明。 實施例1 首先，作為金屬板10，準備厚度0.20mm的銅系材料（參照圖4的（a）），並在兩面層疊有乾膜抗蝕劑作為第一抗蝕劑層R1（參照圖4的（b））。
接下來，使用描繪有如圖1的（a）、（b）所示的與凹部11對應的既定圖案的玻璃遮罩，使金屬板10的一側的第一抗蝕劑層R1曝光，並且使金屬板10的另一側的第一抗蝕劑層R1的整個面曝光，在曝光後使各個第一抗蝕劑層R1顯影，在金屬板10的一側的表面上形成具有尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大的開口部的蝕刻用抗蝕劑遮罩31，並且在金屬板10的另一側的表面上形成覆蓋整個面的蝕刻用抗蝕劑遮罩31（參照圖4的（c））。 接下來，從金屬板10的一側實施深度0.015mm的半蝕刻加工，在金屬板的實施有半蝕刻加工的深度處形成凹部11（參照圖4的（d））。此外，蝕刻液使用氯化鐵液。 接下來，將形成於金屬板10的一側的表面上的蝕刻用抗蝕劑遮罩31剝離（參照圖4的（e））。
接下來，在金屬板10的一側的表面層疊乾膜抗蝕劑作為第二抗蝕劑層R2（參照圖4的（f））。 接下來，使用描繪有如圖1的（a）、（b）所示的與端子部12對應的既定圖案的玻璃遮罩，使金屬板10的一側的第二抗蝕劑層R2曝光，在曝光後使第二抗蝕劑層R2顯影，在金屬板10的一側的表面上形成有在從凹部11的底面11a至側面11b以及凹部11的外側的表面的與端子部12對應的區域具有複數個開口部的電鍍用抗蝕劑遮罩32（參照圖4的（g））。 接下來，按照Au為0.01μm、Pd為0.03μm、Ni為30.0μm、Pd為0.03μm的厚度依次對電鍍用抗蝕劑遮罩32的開口部實施電鍍加工，從而形成有帶有段差的複數個端子部12（參照圖4的（h））。 接下來，將形成於金屬板10的兩面上的抗蝕劑遮罩31、32剝離（參照圖4的（i）），從而得到了實施例1的半導體元件搭載用基板1。
接下來，在實施例1的半導體元件搭載用基板1中的端子部12的表面的內部端子連接部經由焊料15等以倒裝片的方式連接半導體元件20（參照圖5的（a）），裝配未圖示的模制金屬模具，用密封樹脂21將半導體元件搭載側進行密封（參照圖5的（b））。 接下來，除去金屬板10（參照圖5的（c））。
此時，除去金屬板10後的密封樹脂體中的與半導體元件搭載側相反的一側的表面（背面）形成為凸形狀，完成為構成成為外部連接用端子的端子部12的鍍層從形成為凸形狀的密封樹脂體的表面露出的狀態。 接下來，切斷為既定的半導體封裝件的尺寸（參照圖5的（d））。由此，得到使用了實施例1的半導體元件搭載用基板1的半導體封裝件40（參照圖5的（e））。 接下來，將使用了實施例1的半導體元件搭載用基板1的半導體封裝件40的外部連接用端子焊接連接至作為外部設備的印製電路板80的端子，將其裝配於印製電路板80。此時，因回流而熔融了的焊料90潤濕擴展到端子部12的背面的通過形成外部連接用端子部的段差而設置的空間部，能夠目視確認在半導體封裝件40的側面露出的外部連接用端子12的焊料連接部分，成為能夠目視檢查半導體封裝件40與作為外部設備的印製電路板80的焊料連接狀態的合格、不合格的狀態（參照圖6的（a）~（c））。
比較例1 在比較例1中，省略實施例1中的通過半蝕刻加工來形成凹部11的形成步驟，除此以外以與實施例1大致相同的條件以及順序製造半導體元件搭載用基板。 更詳細為，在金屬板的兩面層疊壓乾膜抗蝕劑作為第一抗蝕劑層，並使用描繪有如圖1的（b）所示的與端子部12對應的既定圖案的玻璃遮罩，使金屬板的一側的第一抗蝕劑層曝光，並且使金屬板的另一側的第一抗蝕劑層的整個面曝光，在曝光後使各個第一抗蝕劑層顯影，在金屬板的一側的表面上形成有在如圖1的（b）所示的與端子部12對應的區域具有複數個開口部的電鍍用抗蝕劑遮罩，並且在金屬板的另一側的表面上形成有覆蓋整個面的電鍍用抗蝕劑遮罩。 接下來，按照Au為0.01μm、Pd為0.03μm、Ni為30.0μm、Pd為0.03μm的厚度依次對電鍍用抗蝕劑遮罩的開口部實施電鍍加工，從而形成複數個端子部。 接下來，將形成於金屬板的兩面上的抗蝕劑遮罩剝離，從而得到比較例1的半導體元件搭載用基板。
接下來，與實施例1相同，在比較例1的半導體元件搭載用基板中的端子部的表面的內部端子連接部經由焊料等以倒裝片的方式連接半導體元件，裝配未圖示的模制金屬模具，用密封樹脂將半導體元件搭載側進行密封，之後，除去金屬板。 此時，除去金屬板後的密封樹脂體中的與半導體元件搭載側相反的一側的表面形成為平坦，完成為構成成為外部連接用端子的端子部的鍍層從形成為平坦的密封樹脂體的表面露出的狀態。 接下來，切斷為既定的半導體封裝件的尺寸。由此，得到使用了比較例1的半導體元件搭載用基板的半導體封裝件。 接下來，將使用了比較例1的半導體元件搭載用基板的半導體封裝件的外部連接用端子焊接連接至作為外部設備的印製電路板的端子，將其裝配於印製電路板。
連接外部設備後的焊料連接狀態的外觀觀察的容易度的比較 對經由焊料將使用實施例1以及比較例1的各個半導體元件搭載用基板而製造出的各個半導體封裝件連接至作為外部設備的印製電路板的端子後的焊料連接狀態的外觀觀察的容易度進行了比較。 在將使用比較例1的半導體元件搭載用基板而製造出的半導體封裝件連接至作為外部設備的印製電路板的端子的情況下，沒有來自半導體封裝件的側面的焊料的露出，難以目視確認外部連接用端子部與作為外部設備的印製電路板的端子的焊料連接狀態。 與此相對，在將使用實施例1的半導體元件搭載用基板1而製造出的半導體封裝件40連接至作為外部設備的印製電路板80的端子的情況下，能夠從在半導體封裝件40的側面露出的由鍍層構成的外部連接用端子的端緣部的一側目視確認：在半導體封裝件40的側面且在所有端子部12的外部設備側的表面與作為外部設備的印製電路板80的端子之間填充有焊料的情況。
以上，對本發明的較佳的實施方式以及實施例進行了詳細說明，但本發明並不限定於上述的實施方式以及實施例，在不脫離本發明的範圍的情況下，能夠對上述的實施方式以及實施例施加各種變形以及置換。 工業上的可利用性
本發明的半導體元件搭載用基板以及其製造方法在要求用於「端子部由鍍層形成且在背面側露出的端子部背面的外部連接用端子與印製電路板等連接的類型」的半導體封裝件的領域中有用。
1‧‧‧半導體元件搭載用基板10‧‧‧金屬板10a‧‧‧金屬板的一側的表面11‧‧‧凹部11a‧‧‧底面11b‧‧‧側面12‧‧‧端子部15‧‧‧焊料16‧‧‧接合線20、60‧‧‧半導體元件21、70‧‧‧密封樹脂31‧‧‧蝕刻用抗蝕劑遮罩32‧‧‧電鍍用抗蝕劑遮罩40‧‧‧半導體封裝件51‧‧‧端子部（外部連接用端子）51a‧‧‧空間部51b‧‧‧槽52‧‧‧焊墊部61‧‧‧接合線80‧‧‧外部設備（印製電路板）81‧‧‧端子90‧‧‧焊料R1‧‧‧第一抗蝕劑層R2‧‧‧第二抗蝕劑層
圖1的（a）、（b）、（c）、（d）、（e）是示出本發明的一個實施方式的半導體元件搭載用基板的主要部分結構的一個例子的說明圖，（a）是示出端子部的構造的剖視圖，（b）是示出排列有多列（a）的半導體元件搭載用基板的多列型半導體元件搭載用基板的一個例子的俯視圖，（c）是示出在（a）的半導體元件搭載用基板搭載半導體元件的一個方案的說明圖，（d）是示出在（a）的半導體元件搭載用基板搭載半導體元件的其它方案的說明圖，（e）是示出（a）的半導體元件搭載用基板的一個變形例的說明圖。 圖2的（a）、（b）是示出圖1的（a）、（b）的半導體元件搭載用基板中的相鄰的半導體封裝區域的端子部彼此的配置方案的其它例子的圖，（a）是剖視圖，（b）是排列有多列（a）的半導體元件搭載用基板的多列型半導體元件搭載用基板的俯視圖。 圖3（a）、（b）、（c）是示出本發明的其它實施方式的半導體元件搭載用基板的主要部分結構的一個例子的說明圖，（a）是示出端子部的構造的剖視圖，（b）是示出排列有多列（a）的半導體元件搭載用基板的多列型半導體元件搭載用基板的一個例子的俯視圖，（c）是示出在（a）的半導體元件搭載用基板搭載半導體元件的一個方案的說明圖。 圖4的（a）、（b）、（c）、（d）、（e）、（f）、（g）、（h）、（i）是示出圖1的（a）的半導體元件搭載用基板的製造順序的一個例子的說明圖。 圖5的（a）、（b）、（c）、（d）、（e）是示出使用了按照圖4的製造順序製造出的半導體元件搭載用基板的半導體封裝件的製造順序的一個例子的說明圖。 圖6的（a）、（b）、（c）是階段性示出將使用本發明的實施方式的半導體元件搭載用基板而製造出的半導體封裝件經由焊料連接至外部基板時的狀態的說明圖，（a）是示出連接前的狀態的圖，（b）是示出與焊料連接的狀態的圖，（c）是示出從（b）的狀態起進一步壓焊半導體封裝件、並利用加熱將回流了的焊料浸潤擴展的狀態的圖。 圖7的（a）、（b）、（c）、（d）是示出用於使半導體封裝件能夠目視的焊料連接部分的現有技術的一個例子的說明圖，（a）是從用於半導體封裝件的引線框的與外部設備連接的一側觀察的圖，（b）是使用（a）的引線框組裝成的半導體封裝件的（a）的A-A剖視圖，（c）是示出將（b）的半導體封裝件的外部連接用端子焊接連接於外部設備的狀態的圖，（d）是示出（a）的引線框的成為外部連接用端子的端子部的B-B剖視圖。
1‧‧‧半導體元件搭載用基板
10‧‧‧金屬板
10a‧‧‧金屬板的一側的表面
11‧‧‧凹部
11a‧‧‧底面
11b‧‧‧側面
12‧‧‧端子部
15‧‧‧焊料
20‧‧‧半導體元件
Claims (4)
- 一種半導體元件搭載用基板，其特徵在於，具有：凹部，其形成於金屬板的一側的表面，並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大、且比另一個半導體元件的底面尺寸小，上述另一個半導體元件比上述半導體元件大；以及複數個端子部，由鍍層構成，並且在從一個上述凹部的底面至側面以及上述凹部的外側的表面的既定位置帶有段差地形成。
- 一種半導體元件搭載用基板，其特徵在於，具有：凹部，其形成於金屬板的一側的表面，並且尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大、且比另一個半導體元件的底面尺寸小，上述另一個半導體元件比上述半導體元件大；焊墊部，其由鍍層形成在一個上述凹部的底面的中央部；以及複數個端子部，由與上述焊墊部的上述鍍層相同的鍍層構成，並且在上述焊墊部的周邊且在從一個上述凹部的上述底面至側面以及上述凹部的外側的表面的既定位置帶有段差地形成。
- 根據請求項1或2所記載的半導體元件搭載用基板，其中，上述凹部的深度是0.005mm~0.11mm。
- 一種半導體元件搭載用基板的製造方法，其具有：在金屬板的一側的表面上形成具有尺寸比半導體封裝件的底面尺寸小且比半導體元件的底面尺寸大、且比另一個半導體元件的底面尺寸小的開口部的蝕刻用抗蝕劑遮罩，上述另一個半導體元件比上述半導體元件大，並且在上述金屬板的另一側的表面上形成覆蓋整個面的蝕刻用抗蝕劑遮罩的步驟；從上述金屬板的一側實施半蝕刻加工來形成凹部的步驟；將形成於上述金屬板的一側的表面上的上述蝕刻用抗蝕劑遮罩除去的步 驟；在上述金屬板的一側的表面上形成電鍍用抗蝕劑遮罩的步驟，該電鍍用抗蝕劑遮罩在與從一個上述凹部的底面至側面以及上述凹部的外側的表面的既定位置對應的區域具有複數個開口部；對上述電鍍用抗蝕劑遮罩的開口部實施電鍍加工來形成帶有段差的複數個端子部的步驟；以及將形成於上述金屬板的兩面上的抗蝕劑遮罩除去的步驟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP2017-140273 | 2017-07-19 | ||
| JP2017140273A JP6863846B2 (ja) | 2017-07-19 | 2017-07-19 | 半導体素子搭載用基板及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201919182A TW201919182A (zh) | 2019-05-16 |
| TWI765068B true TWI765068B (zh) | 2022-05-21 |
Family
ID=65185439
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW107123802A TWI765068B (zh) | 2017-07-19 | 2018-07-10 | 半導體元件搭載用基板以及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6863846B2 (zh) |
| CN (1) | CN109285823B (zh) |
| TW (1) | TWI765068B (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
| JP7184429B2 (ja) * | 2019-04-02 | 2022-12-06 | 大口マテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| JP7260372B2 (ja) * | 2019-04-02 | 2023-04-18 | 大口マテリアル株式会社 | 半導体素子搭載用基板の製造方法 |
| CN111924795B (zh) * | 2020-07-17 | 2021-06-22 | 诺思(天津)微系统有限责任公司 | 器件封装模块及封装方法及具有该模块的电子装置 |
| TWI800416B (zh) * | 2022-06-24 | 2023-04-21 | 矽品精密工業股份有限公司 | 電子封裝件及其製法 |
| CN115656789B (zh) * | 2022-12-26 | 2024-04-09 | 惠州市金百泽电路科技有限公司 | 一种台阶焊盘结构及其测试方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021919A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| TWI500122B (zh) * | 2010-03-09 | 2015-09-11 | Sh Materials Co Ltd | 半導體元件搭載用基板及其製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09307019A (ja) * | 1996-05-13 | 1997-11-28 | Nippon Micron Kk | 半導体パッケージの製造方法及び半導体パッケージ |
| JP2000195984A (ja) * | 1998-12-24 | 2000-07-14 | Shinko Electric Ind Co Ltd | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 |
| JP3691993B2 (ja) * | 1999-10-01 | 2005-09-07 | 新光電気工業株式会社 | 半導体装置及びその製造方法並びにキャリア基板及びその製造方法 |
| JP2005123363A (ja) * | 2003-10-16 | 2005-05-12 | Sumitomo Metal Mining Package Materials Co Ltd | Ｂｃｃ用リードフレームとその製造方法及びこれを用いた半導体装置 |
| JP2006093575A (ja) * | 2004-09-27 | 2006-04-06 | Hitachi Cable Ltd | 半導体装置およびその製造方法 |
| JP5493323B2 (ja) * | 2008-09-30 | 2014-05-14 | 凸版印刷株式会社 | リードフレーム型基板の製造方法 |
| JP4811520B2 (ja) * | 2009-02-20 | 2011-11-09 | 住友金属鉱山株式会社 | 半導体装置用基板の製造方法、半導体装置の製造方法、半導体装置用基板及び半導体装置 |
| JP5333353B2 (ja) * | 2010-06-14 | 2013-11-06 | 住友金属鉱山株式会社 | 半導体素子搭載用基板及びその製造方法 |
| US9373762B2 (en) * | 2014-06-17 | 2016-06-21 | Panasonic Intellectual Property Management Co., Ltd. | Electronic part package |
| US9578744B2 (en) * | 2014-12-22 | 2017-02-21 | Stmicroelectronics, Inc. | Leadframe package with pre-applied filler material |
| JP6524526B2 (ja) * | 2015-09-11 | 2019-06-05 | 大口マテリアル株式会社 | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 |
| JP6927634B2 (ja) * | 2017-09-20 | 2021-09-01 | 大口マテリアル株式会社 | 半導体素子搭載用基板及びその製造方法 |
-
2017
- 2017-07-19 JP JP2017140273A patent/JP6863846B2/ja active Active
-
2018
- 2018-06-19 CN CN201810631885.3A patent/CN109285823B/zh active Active
- 2018-07-10 TW TW107123802A patent/TWI765068B/zh active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000021919A (ja) * | 1998-06-30 | 2000-01-21 | Fujitsu Ltd | 半導体装置及びその製造方法 |
| TWI500122B (zh) * | 2010-03-09 | 2015-09-11 | Sh Materials Co Ltd | 半導體元件搭載用基板及其製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201919182A (zh) | 2019-05-16 |
| JP6863846B2 (ja) | 2021-04-21 |
| CN109285823A (zh) | 2019-01-29 |
| JP2019021815A (ja) | 2019-02-07 |
| CN109285823B (zh) | 2022-08-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI765068B (zh) | 半導體元件搭載用基板以及其製造方法 | |
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| KR100811338B1 (ko) | 수지밀봉형 반도체장치, 이 장치에 이용되는 회로부재 및회로부재의 제조방법 | |
| JP6518547B2 (ja) | リードフレーム、半導体装置及びリードフレームの製造方法 | |
| TWI668826B (zh) | Lead frame, semiconductor device | |
| KR20150032493A (ko) | 반도체 장치 및 그 제조 방법 | |
| TWI787343B (zh) | 半導體元件搭載用基板及其製造方法 | |
| JP6841550B2 (ja) | リードフレーム及びその製造方法 | |
| TWI752082B (zh) | 導線架及電子組件裝置 | |
| US10515878B1 (en) | Semiconductor package with partial plating on contact side surfaces | |
| JP7311226B2 (ja) | リードフレーム | |
| JP6679125B2 (ja) | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| US10242934B1 (en) | Semiconductor package with full plating on contact side surfaces and methods thereof | |
| JP2020088035A (ja) | 半導体装置の製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| WO2020166512A1 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| CN108155170B (zh) | 引线框 | |
| TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP2017188604A (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| JP2017034096A (ja) | 光半導体素子搭載用基板、光半導体装置及びそれらの製造方法 | |
| JP7260372B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| TWI784400B (zh) | 引線框架 | |
| TWI650051B (zh) | 配線基板、配線基板之製造方法、電子元件以及電子元件之製造方法 |