TWI631671B - 半導體元件安裝用基板、半導體裝置及其製造方法 - Google Patents
半導體元件安裝用基板、半導體裝置及其製造方法 Download PDFInfo
- Publication number
- TWI631671B TWI631671B TW106115454A TW106115454A TWI631671B TW I631671 B TWI631671 B TW I631671B TW 106115454 A TW106115454 A TW 106115454A TW 106115454 A TW106115454 A TW 106115454A TW I631671 B TWI631671 B TW I631671B
- Authority
- TW
- Taiwan
- Prior art keywords
- semiconductor element
- terminal portion
- element mounting
- external terminal
- internal terminal
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 340
- 239000000758 substrate Substances 0.000 title claims abstract description 140
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 238000007747 plating Methods 0.000 claims description 113
- 239000011347 resin Substances 0.000 claims description 66
- 229920005989 resin Polymers 0.000 claims description 66
- 238000005530 etching Methods 0.000 claims description 65
- 238000000034 method Methods 0.000 claims description 38
- 238000007789 sealing Methods 0.000 claims description 27
- 239000007769 metal material Substances 0.000 claims description 10
- 239000010410 layer Substances 0.000 description 86
- 229920002120 photoresistant polymer Polymers 0.000 description 67
- 238000010586 diagram Methods 0.000 description 28
- 230000008569 process Effects 0.000 description 19
- 238000011161 development Methods 0.000 description 13
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000007788 liquid Substances 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000010931 gold Substances 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910000881 Cu alloy Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000011133 lead Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229910000029 sodium carbonate Inorganic materials 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000001154 acute effect Effects 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 238000004382 potting Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000000844 transformation Methods 0.000 description 1
- 239000013585 weight reducing agent Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一種半導體元件安裝用基板，具有：半導體元件安裝區域，其設置於導電性基板的表面側的預定區域；內部端子部，其設置於該半導體元件安裝區域的周圍，並包括該表面側的平坦面；外部端子部，其與該內部端子部分離設置，並包括該表面側的平坦面；第1配線部，其至少在該表面側的平坦面上對該內部端子部和該外部端子部進行電連接；第2配線部，其對該內部端子部和該外部端子部進行電連接，並被設置為高度低於該表面側的平坦面；及凹陷區域，其設置於至少該導電性基板的表面側的半導體元件安裝區域、該內部端子部、該外部端子部、該第1配線部及該第2配線部之外的區域。
Description
本發明涉及半導體元件安裝用基板、半導體裝置及其製造方法。
近年來，如行動電話等所代表的那樣，正在進行電子設備的小型化和薄型化。為此，針對這樣的電子設備中所使用的半導體裝置，也需要實現高密度化、小型化、輕量化及至電路基板的高密度實裝化。
先前技術中，半導體裝置是藉由如下方式製作的，即：對導電性基板進行蝕刻加工或壓力加工以獲得引線框架(lead frame)，在該引線框架上安裝半導體元件，並藉由線結合(wire bonding)等進行連接，之後，使用密封樹脂對其整體進行覆蓋。
另外，為了實現小型化和高密度配置化，還提出了在進行樹脂密封之後將導電性基板除去的類型的半導體裝置。
在該半導體裝置中，在具有導電性的基材的兩個表面上形成被實施了預定圖案化的抗蝕掩膜(resist mask)，並在從該抗蝕掩膜露出的基材上進行鍍覆(plating)處理，由此設置作為鍍層的導電性金屬。接下來，以表面側的鍍層為掩膜(mask)，從表面側進行半蝕刻，據此形成半導體元件安裝用晶粒墊部(die pad)和用於外部連接的引線部，然後藉由去除抗蝕掩膜，首先形成半導體元件安裝用基板。
接下來，在所形成的半導體元件安裝用基板上安裝半導體元件，並在對其進行線結合之後實施樹脂密封，然後以背面側的鍍層為掩膜，對預定位置處的導電性基板進行蝕刻去除，據此可製作將晶粒墊部和引線部進行了分離的半導體裝置。
例如，這樣的將導電性基板除去的類型的半導體裝置被公開在專利文獻1中。
另外，在對這些半導體裝置進行小型化和薄型化的同時還進行高密度實裝化的專利文獻2中，還公開了一種在採用密封樹脂對上述的配線層進行樹脂密封之後，使用去除基板等的方法，在晶粒墊部的下側也配置外部端子的Fan-In型半導體裝置。據此可配置多列外部端子部，進而可實現多引腳(pin)化。
〔先前技術文獻〕
〔專利文獻〕
〔專利文獻1〕(日本)特開2007-150372號公報
〔專利文獻2〕(日本)特開2013-80957號公報
然而，在專利文獻2所述的半導體裝置中，需要配置對內部端子部和外部端子部進行連接的配線部，故在外部端子部之間配置多個(plural)該配線部時會受到很大限制。為此，在外部端子部超過200個引腳的多引腳的半導體裝置中，一般不使用導電性基板，而是使用例如在聚酰亞胺膠帶(polyimide tape)等膠帶基材上進行了銅箔的積層的TAB (tape automated bonding)膠帶。由於聚酰亞胺膠帶價格較高且製造工序較複雜，故與使用導電性基板的半導體裝置相比，存在成本較高的問題。
因此，本發明是鑒於上述問題而提出的，其目的在於提供一種半導體元件安裝用基板、半導體裝置及其製造方法，其中，在半導體元件安裝用基板上安裝半導體元件，並在進行樹脂密封之後，藉由從背面進行蝕刻加工，以使晶粒墊部和引線部分離，據此形成半導體裝置，與先前技術相比，可進一步實現多引腳化、小型化及高密度實裝化。
為了實現上述目的，基於本發明的一方面的半導體元件安裝用基板具有：半導體元件安裝區域，其設置於導電性基板的表面側的預定區域；內部端子部，其設置於該半導體元件安裝區域的周圍，並包括該表面側的平坦面；外部端子部，其與該內部端子部分開設置，並包括該表面側的平坦面；第1配線部，其在至少該表面側的平坦面上對該內部端子部和該外部端子部進行電連接；第2配線部，其對該內部端子部和該外部端子部進行電連接，並被設置為高度低於該表面側的平坦面；及凹陷區域，其設置於至少該導電性基板的表面側的半導體元件安裝區域、該內部端子部、該外部端子部、該第1配線部及該第2配線部之外的區域。
根據本發明，能夠提供一種可實現多引腳化、小型化及高密度實裝化的半導體元件安裝用基板和半導體裝置。
10‧‧‧導電性基板
20、20a‧‧‧半導體元件安裝區域
22‧‧‧半導體元件安裝部
30‧‧‧內部端子部
40、40a‧‧‧外部端子部
50‧‧‧配線部
60‧‧‧第1凹陷區域
70‧‧‧第2凹陷區域
80‧‧‧表面鍍層
81、81a‧‧‧背面鍍層
100、101‧‧‧半導體元件安裝用基板
110‧‧‧半導體元件
120‧‧‧結合線(bonding wire)
130、140‧‧‧樹脂
150‧‧‧絕緣性黏著劑
160‧‧‧光阻
161‧‧‧開口部
162、163‧‧‧鍍覆掩膜
170‧‧‧光阻
171‧‧‧開口部
172‧‧‧光阻圖案
173‧‧‧蝕刻掩膜
200、201、202‧‧‧半導體裝置
230‧‧‧內部端子部
240‧‧‧外部端子部
250‧‧‧配線部
〔第1圖〕本發明第1實施方式的半導體元件安裝用基板的一例的示意圖。
〔第2圖(a)、(b)〕本發明第1實施方式的半導體元件安裝用基板的配線部的一例的示意圖。
〔第3圖(a)、(b)、(c)、(d)〕本發明第1實施方式的半導體元件安裝用基板的配線部的製造方法的一例的示意圖。
〔第4圖〕本發明第1實施方式的半導體裝置的一例的截面圖。
〔第5圖〕本發明第1實施方式的半導體裝置的變形例的半導體裝置的截面圖。
〔第6圖〕本發明第2實施方式的Fan-In型半導體元件安裝用基板的一例的截面圖。
〔第7圖〕本發明第2實施方式的Fan-In型半導體裝置的一例的截面圖。
〔第8圖(a)、(b)〕本發明的Fan-In型半導體裝置的一例的示意圖。
〔第9圖(a)、(b)、(c)、(d)〕本發明第1實施方式的半導體裝置的製造方法的一例的前一半的一系列步驟的示意圖。
〔第10圖(a)、(b)、(c)、(d)〕本發明第1實施方式的半導體元件安裝用基板的製造方法的一例的後一半的一系列步驟的示意圖。
〔第11圖(a)、(b)、(c)〕本發明的實施方式的半導體裝置的製造方法的一例的前一半的一系列步驟的示意圖。
〔第12圖(a)、(b)〕本發明的實施方式的半導體裝置的製造方法的 一例的後一半的一系列步驟的示意圖。
下面參照圖示對用於實施本發明的方式進行說明。
〔第1實施方式〕
<半導體元件安裝用基板>
下面基於圖示對本發明第1實施方式的半導體元件安裝用基板進行說明。
圖1是本發明第1實施方式的半導體元件安裝用基板(以下也稱「引線框架」)的一例的示意圖。需要說明的是，圖1中所示的並不是沿配線部50進行截斷的截面，而是沿與配線部50相交的那樣的直線進行切斷的截面。
如圖1所示，第1實施方式的半導體元件安裝用基板100具有：導電性基板10；作為半導體元件安裝區域20而發揮功能的半導體元件安裝部22；用於與半導體元件的電極進行連接的內部端子部30；用於與外部設備(圖中未示)進行連接的外部端子部40；對內部端子部20和外部端子部40進行電連接的配線部50；第1凹陷區域60；第2凹陷區域70；表面鍍層80；及背面鍍層81。需要說明的是，也可將半導體元件安裝區域20下方的整體部分稱為“晶粒墊部”。
需要說明的是，就圖案而言，在可確保半導體元件安裝區域20的情況下，也存在不製作半導體元件安裝部22的圖案。換言之，在本實施方式中，設置半導體元件安裝部22並不是必須的，只要可確保能夠安裝半導體元件的半導體元件安裝區域20即可。例如，藉由確保半導 體安裝區域20，本發明的半導體元件安裝用基板也可應用在半導體元件的下表面上配置外部端子部40的Fan-In型等半導體裝置或藉由倒裝晶片(flip chip)接合將半導體元件的電極直接連接在內部端子部30上的半導體裝置中。下面在第1實施方式中對具有半導體元件安裝部22的圖案的半導體元件安裝用基板100進行說明。
就導電性基板10的材質而言，只要可獲得導電性，對其並無特別限定，例如，可以使用銅或銅合金。由於進行樹脂密封之後需要對導電性基板10的預定位置進行溶解去除，故一般而言，大多情況下都使用可進行選擇性溶解去除的銅或銅合金。
第1實施方式的半導體元件安裝用基板100中的半導體元件安裝部22、內部端子部30及外部端子部40的各構成部位藉由導電性基板10的沒有被進行蝕刻的未加工的剩餘的平坦區域構成。另一方面，第1凹陷區域60和第2凹陷區域70(以下可將其簡稱為「凹陷區域60、70」)則藉由對導電性基板10從其表面側進行蝕刻而形成，而蝕刻後的導電性基板10的剩餘部分、即、凹陷區域60、70的下方區域則構成背面連接部11。另外，在半導體元件安裝部22和內部端子部30的表面上藉由電鍍形成表面鍍層80，並且，在半導體元件安裝部22和外部端子部40的背面上也藉由電鍍形成背面鍍層81。
內部端子部30和外部端子40藉由配線部50進行電連接，也藉由對導電性基板10進行蝕刻加工而形成的背面連接部11進行連接。另外，半導體元件安裝部22還藉由背面連接部11與各內外部端子部30、40和配線部50進行連接。
表面鍍層80至少形成在內部端子部30的表面上。在形成半導體元件安裝部22的情況下，在半導體元件安裝部22的表面上可形成表面鍍層80。這裡，對該表面鍍層80中所使用的鍍覆金屬的種類並無特別限定，然而，對其進行選擇時需要進行如下考慮。
由於內部端子部30的表面鍍層80的最上表面包括作為與半導體元件的電極進行線結合而連接的內部電極而發揮功能的部分，故需要選擇適於進行結合線等的連接的鍍覆金屬。例如，在金線的情況下，可為鍍銀、鍍金、鍍鉛等。
背面鍍層81至少形成在外部端子部40上。在形成半導體元件安裝部22的情況下，在半導體元件安裝部22的背面上也可形成背面鍍層81。由於該外部端子部40的背面鍍層81包括作為與外部設備連接的外部電極而發揮功能的部分，故需要選擇適於與外部設備連接的鍍覆金屬。由於與外部設備的連接一般而言大多採用焊料球等焊料系合金，故可為焊料濕潤性(wettability)較佳且與焊料的接合性也較好的金、鉛等。
再者，由於表面鍍層80和背面鍍層81一般而言是藉由同時進行電鍍而形成的，故較佳為具有相同的鍍覆結構。例如，可為從導電性基板10的接觸面朝向外側按照鎳、鉛及金的順序進行積層的鍍覆積層。
另外，表面鍍層80和背面鍍層81的鍍層種類也可不同。例如，表面可為結合性良好的銀，而背面則可為按照焊料濕潤性較佳的鎳、鉛及金的順序進行積層的鍍覆積層。
需要說明的是，在內部端子部和配線部的背面側沒有形成類似外部端子背面鍍層43那樣的鍍層。
在導電性基板10的相當於半導體元件安裝部22、內部端子部30、外部端子部40及配線部50以外的區域，從表面側藉由蝕刻加工設置了凹陷區域60、70。
藉由形成凹陷區域60、70，可形成半導體元件安裝部22、內部端子部30、外部端子部40及配線部50。另外，由於導電性基板10的背面側沒有被進行蝕刻加工，沒有形成凹陷，故，就背面側而言，由整個材料表面(即，材料表面整體)連接。
需要說明的是，就背面連接部11而言，在安裝半導體元件並實施樹脂密封之後，藉由以背面鍍層為掩膜從背面側進行蝕刻加工以進行去除，可使半導體元件安裝部、內部端子部及外部端子部分別獨立。
這裡，所設置的凹陷區域60、70的深度為導電性基板10的“板厚的1/2”至“板厚-0．03mm”。
如果凹陷深度小於“板厚的1/2”，則樹脂封密封後的蝕刻加工量變多，蝕刻時間變長，容易出現蝕刻液對一部分鍍層進行了蝕刻的不良情況。如果超過“板厚-0．03mm”，則所形成的背面連接金屬部變薄，存在搬送時可能會發生變形的不良情況。凹陷深度較佳為“板厚-0．05mm”至“板厚-0．03mm”。
接下來基於圖2和圖3對作為本發明的特徵的配線部進行說明。圖2是本發明第1實施方式的半導體元件安裝用基板的配線部的一例的示意圖。圖2的(a)是本發明的配線部的一例的擴大圖。圖2的(b)是先前技術中的配線部的一例的擴大圖。
如圖2的(b)所示，先前技術中的配線部250被形成為 在與內部端子部230或外部端子部240的上表面相同的面上具有一定的寬度。配線部250被構成為用於對外部端子部240和內部端子部230進行電連接。內部端子部230藉由半導體元件的電極和結合線等進行連接，故被配置在半導體元件的周邊。
一般而言，外部端子部240在半導體裝置的外形周邊被配置為1列，然而，也存在藉由多引腳化而在外形周邊被配置為2列、3列等的多列的情況。另外，如後所述，在不形成晶粒墊部並可確保半導體元件安裝區域的情況下，也存在採用絕緣性黏著劑等對半導體元件進行安裝，並在半導體元件的下表面上也配置外部端子的Fan-In型半導體裝置，其中，外部端子被配置為矩陣狀。為此，外部端子部240和內部端子部230藉由配線部250進行電連接。此時，在先前技術中，例如，如專利文獻2所述，配線部250具有一定的寬度，並且在外部端子部240之間形成了多個配線部250。就配線部250的寬度而言，雖然也會受到從表面側開始的凹陷深度的影響，但仍為0．06mm至0．15mm。隨著半導體裝置的小型化或多引腳化，需要進一步減小配線部250的寬度。然而，進行蝕刻加工時，為了確保配線部250的寬度，需要為0．06mm以上，如果小於0．06mm，則抗蝕掩膜和導電性基板之間的密著力下降，難以正常地進行蝕刻加工，進而導致不能加工配線部250的可能性增高。
本發明的發明人藉由反覆試驗和不斷摸索獲得了本發明。本發明第1實施方式的半導體元件安裝用基板100的特徵在於，就對外部端子部40和內部端子部30進行連接的配線部50的一部分而言，其高 度在形成了表面鍍層80的面側被形成為與內部端子部30的高度相比較低。另外，就被形成為低於內部端子部30的高度的配線部50的與長度方向(延伸方向)正交的截面形狀而言，其具有從形成了表面鍍層80的面側突出的凸形形狀。
在先前技術中，如專利文獻1所述，當實施基於為了形成內部端子部230或外部端子部240的形狀而進行的從表面側開始的蝕刻的凹陷加工時，在將表面鍍層形成為掩膜的情況下，配線部250上需要鍍層，此外其下側的配線部250上也需要平坦部。儘管詳細內容將在後面詳述，然而，在本發明第1實施方式的半導體元件安裝用基板100的製造步驟中，作為實施從表面側開始的凹陷加工時的掩膜，並不使用表面鍍層，而是使用凹陷加工專用的光阻(resist)。據此，不需要在配線部50上形成表面鍍層80。
在本發明中，如圖2的(a)所示，配線部50被形成為其高度低於內部端子部30的高度。並且，配線部50的與長度方向正交的截面形狀為從表面側突出的凸形形狀。內部端子部30和外部端子部40藉由截面為凸形形狀的配線部50進行連接。藉由將配線部50設計為這樣的其前端尖突的突起形狀，可不需要設置先前技術中的配線部250的上表面的平坦部，進而可減小配線部的間隔(pitch)(即，可減小相當於該平坦部的寬度的量)。換言之，由於先前技術中的配線部250的寬度為0．06mm~0．15mm，故可使配線部的間隔減小0．06mm~0．15mm。需要說明的是，由於內部端子部30的高度與半導體元件安裝部22和外部端子部40的高度相同，故配線部50的高度也當然低 於半導體元件安裝部22和外部端子部40的高度。
第1實施方式的半導體元件安裝用基板100的配線部50可由圖3所示的方法製得。
圖3是本發明第1實施方式的半導體元件安裝用基板的配線部的製造方法的一例的示意圖。圖3的(a)是配線部的蝕刻前的擴大圖。圖3的(b)是配線部的蝕刻初期的擴大圖。圖3的(c)是配線部的蝕刻中期的擴大圖。圖3的(d)是配線部的蝕刻結束後的擴大圖。
在先前技術中的配線部250上形成平坦部的情況下，需要製作比平坦部的寬度還要大一些的抗蝕掩膜。其原因在於，當進行蝕刻加工時，除了下側之外，還要沿橫向進行蝕刻，故也需要對抗蝕掩膜的端部的下側進行去除。故，在本發明中，據此如圖3的(a)所示，在配線部50上形成蝕刻速度控制用光阻圖案172。接下來，如圖3的(b)所示從表面側開始進行蝕刻加工。在圖3的(c)中，蝕刻加工也沿橫向進行，由此可使配線部上面的平坦部消失。在圖3的(d)中，蝕刻結束，配線部50被形成為其高度低於內部端子部30的高度，並且具有朝向上表面尖突的凸狀形狀。在圖3的(d)中，凸形形狀的前端為銳角，然而，由於被進行了蝕刻加工，故頂點為曲面形狀。較佳被形成為從內部端子部30的上表面開始低0．01~0．03mm。如果小於0．01mm，則前端部為針狀，存在其脫落進而導致的不良情況。另外，如果超過0．03mm，則成為半導體裝置時，配線部的厚度變薄，存在使用時可能會發生斷線等的不具情況。另外，與密封樹脂之間的密著性也會降低。
在本發明中，配線部50上所形成的蝕刻速度控制用光阻圖 案172非常重要。蝕刻速度控制用光阻圖案172沿配線50部的長度方向進行配置。蝕刻速度控制用光阻圖案172的寬度被設定為使配線部50的高度低於內部端子部30的上表面。需要說明的是，配線部50的高度可根據蝕刻液的濃度或蝕刻液的吐出壓力等進行適當調整。另外，蝕刻速度控制用光阻圖案172的寬度也會受到配線部50兩側的進行凹陷加工的區域的面積的影響。在密集的情況下，由於蝕刻液不易流動，故寬度較窄，而在兩側較寬的情況下，由於蝕刻速度變快，故寬度較寬。基於這些考量，可採用沿配線部50的長度方向能成為均勻的凸形形狀的方式對蝕刻速度控制用光阻圖案172的寬度進行設定。
需要說明的是，如果配線部50兩側的進行凹陷加工的區域足夠大，並且在配線部50的上表面上可設置平坦部，則也可形成先前技術中的配線部250。被形成為低於內部端子部30的高度的配線部50只要形成在外部端子部40或內部端子部30之間的間隔較窄處即可，並不一定非要形成在間隔較寬處。故，配線部的一部分可具有上述那樣的前端尖突的突起形狀。
<第1實施方式的半導體裝置>
接下來參照圖4對將上述的半導體元件安裝用基板100使用為引線框架的半導體裝置進行說明。圖4是本發明第1實施方式的半導體裝置的一例的截面圖。需要說明的是，圖4所示的並不是沿配線部50而進行截斷的截面，而是沿與配線部50相交的那樣的直線進行截斷的截面圖。
本發明第1實施方式的半導體裝置200藉由使用上述的 半導體元件安裝用基板100將半導體元件110安裝在半導體元件安裝區域20。
在圖4中，對形成半導體元件安裝部22並其上安裝半導體元件110的實例進行說明。需要說明的是，也存在確保了半導體安裝區域20而不形成半導體元件安裝部22的類型的半導體裝置。例如，在半導體元件110的下表面上配置了外部端子部40的Fan-In型半導體裝置或倒裝晶片接合型半導體裝置等。
在半導體元件安裝部22上安裝半導體元件110，該半導體元件110的電極(圖中未示)和在內部端子部30的上表面上所形成的表面鍍層80採用結合線120等進行電連接。內部端子部30和外部端子部40藉由配線部50進行連接。另外，在外部端子部40的背面還形成了背面鍍層81。
另外，半導體元件110、結合線120、內部端子部30、外部端子部40及配線部50的表面由第1樹脂130進行密封，並且整個表面都被覆蓋。
之後，對被密封了的半導體元件安裝用基板100從背面側進行蝕刻加工，形成外部端子部40、內部端子部30及配線部50，據此可使外部端子部40、內部端子部30及配線部50分別獨立。
在該蝕刻加工過程中，藉由對圖1的引線框架的背面連接部11進行蝕刻加工，可使各端子30、40、50分離獨立。另外，該蝕刻加工是將背面鍍層81加工為掩膜，故，就具有背面鍍層81的外部端子部40而言，並不從背面側進行蝕刻，而就內部端子部30和配線部5 0而言，並沒有形成背面鍍層81，故，從背面被蝕刻，變為薄片部。半導體元件安裝部22在形成了背面鍍層81的情況下與外部端子部40同樣，而在沒有形成背面鍍層81的情況下則與內部端子部30同樣地變為薄片部。圖4示出了半導體元件安裝部22具有背面鍍層81的情況。
即，半導體元件安裝部22和外部端子部40具有導電性基板10的本來的厚度。另一方面，就內部端子部30而言，由於從背面側進行了蝕刻加工，故，與半導體元件安裝部22和外部端子部40的厚度相比，變薄了。配線部50與內部端子部30同樣也從背面進行了蝕刻加工，故，底面的高度與內部端子部30的高度大致相同。大致相同是指不考慮蝕刻的差，只要蝕刻量相同，配線部50和內部端子部40的底面的高度就相同，兩個底面位於同一水平面上。另外，如上所述，半導體元件安裝部22、內部端子部30及外部端子部40的上表面的高度相同，然而，配線部50的頂點(前端)卻低於半導體元件安裝部22、內部端子部30及外部端子部40的上表面，也低於凹陷區域60的上端。需要說明的是，半導體元件安裝部22、內部端子部30及外部端子部40的上表面與凹陷區域60的上端具有相同的高度，其與作為導電性基板10的未被加工的面的平坦面為同面。第1實施方式的半導體裝置200的半導體元件安裝部22、內部端子部30、外部端子部40及配線部50在高度方向上具有如上所述的尺寸和配置關系，藉由這樣的結構，可獲得間隔較窄的半導體裝置200。
外部端子部40的背面鍍層81的側面、外部端子部40的側面及內部端子部30和配線部50的背面由第2密封樹脂140進行覆 蓋，外部端子部40的背面鍍層81和半導體元件安裝部22的背面鍍層81從第2樹脂140露出。該露出面用於與外部設備進行連接。
內部端子部30和配線部50如前所述為薄片部，不會從第2密封樹脂部103露出，故不存在與外部設備接觸的風險。第1樹脂130和第2樹脂140可為相同種類的樹脂，也可為不同種類的樹脂。圖4示出了第1樹脂130和第2樹脂140為不同種類的情況的例子。另外，第2樹脂140可與第1樹脂130同樣地採用模具(mold)進行成型，並被設置為使半導體裝置200的背面側位於上方，還可使用封裝(potting)裝置等從背面側封裝第2樹脂140，由此形成較薄的絕緣性薄膜。
圖5是本發明第1實施方式的半導體裝置200的變形例的半導體裝置201的截面圖。變形例的半導體裝置201是背面側的第2樹脂與表面側的第1樹脂130為相同種類的樹脂，並且背面側的第2樹脂也與第1樹脂130同樣地採用模具進行成型的實例。
本發明第1實施方式的半導體裝置200、201的特徵為，對內部端子部30和外部端子部40進行連接的配線部50的至少一部分形成在內部端子部20的上表面的下側。由於第1實施方式的半導體裝置200、201是藉由使用上述的半導體元件安裝用基板100而製作的，故配線部50被形成在內部端子部30的上表面的下側。另外，安裝半導體元件110並由第1樹脂130進行密封之後，藉由對背面連接部11進行蝕刻加工，可使半導體元件安裝部22和各端子30、40分離獨立。這裡，配線部50的與配線長度方向正交的截面形狀為大致三角 形。其形狀的大小被形成為，高度為0．1mm左右且底邊長度為0．1mm左右。
蝕刻加工的深度與半導體元件安裝用基板100的背面連接部11的厚度相等，該厚度較佳為0．03mm~0．05mm。如果背面連接部11的厚度小於0．03mm，則半導體元件安裝用基板100本身的強度變弱，搬送等時容易出現不良情況。另一方面，如果背面連接部11的厚度超過0．05mm，則由第1樹脂130對表面側進行密封之後，從背面側開始的蝕刻的蝕刻量變多，蝕刻時的偏差變大。故，可能會存在難以充分確保配線部50的厚度的位置，導致使用時出現斷線等的不良情況。故，在製造本發明第1實施方式的半導體裝置200、201的情況下，採用第1樹脂130對表面側進行密封之後，對從背面開始的蝕刻的蝕刻量進行適當的管理這點非常重要。
另外，就配線部50而言，其上表面具有凸形形狀，如果僅從表面側進行密封，則容易從第1樹脂130發生脫落，故，可採用第2樹脂140從背面側進行密封。藉由採用第2樹脂140從背面側進行密封，可防止配線部50的脫落。
需要說明的是，如果配線部50兩側具有足夠大的區域，並且可在配線部50的上表面設置平坦部，則也可形成先前技術中的配線部250。就被形成為低於內部端子部30的高度的配線部50而言，在需要將配線部50配置在外部端子部40或內部端子部30之間的間隔較窄的區域的情況下，其至少形成在該區域。故，配線部的一部分具有上述的形狀。
〔第2實施方式〕
接下來基於圖6、圖7及圖8對本發明第2實施方式的半導體元件安裝用基板進行說明。
至此所述的實施方式為，在半導體元件安裝部22上安裝半導體元件110，並且外部端子部40被配置在半導體元件安裝區域20的外側的Fan-Out型半導體裝置的實例。
相對於該Fan-Out型半導體裝置，第2實施方式的半導體元件安裝用基板101為，確保了半導體元件安裝區域20a，並且在半導體元件的下表面上也配置了外部端子部40的如圖8所示的Fan-In型半導體裝置的實例。
圖8是Fan-In型半導體裝置的一例的示意圖。圖8的(a)是Fan-In型半導體裝置的平面圖，圖8的(b)是圖8的(a)的由虛線所圍成的A部的部分擴大圖。圖8的(a)示出了在半導體元件安裝區域20a內設置了FI外部端子(在半導體元件的下側所配置外部端子)40a的平面結構。這樣，在Fan-In型半導體裝置中，內部端子部30被配置在半導體元件安裝區域20a的周圍(外側)，而就外部端子部40、40a而言，只要與內部端子部30分離即可，不僅在內部端子部30的外側被配置為外部端子部40，而且在內部端子部30的內側、即、半導體元件安裝區域20內也被配置為FI外部端子40a。需要說明的是，如圖8的(b)所示，在由配線部50對內部端子部30和外部端子部40、40a進行電連接這點上來說，與Fan-Out型半導體裝置同樣。
<半導體元件安裝用基板>
圖6是第2實施方式的Fan-In型半導體元件安裝用基板101的一例的截面圖。第2實施方式的Fan-In型半導體元件安裝用基板101具有被配置在半導體元件的下側的FI外部端子部40a。FI外部端子部40a的上表面具有作為半導體元件安裝區域20a的功能。另外，在FI外部端子部40a的下表面(背面)上也形成背面鍍層81a。
本發明第2實施方式的半導體元件安裝用基板101不具有由半導體元件安裝部22所構成的專用半導體元件安裝區域20，而是使用具有背面鍍層81a的多個FI外部端子部40a，在多個FI外部端子部40a的表面上橫跨安裝半導體元件110。故，正確而言，圖6所示的半導體元件安裝區域20a構成了整個半導體元件安裝區域20a的一部分。FI外部端子部40a的背面鍍層81a與外部端子40同樣地用於與外部設備進行連接，在其他實施方式中，也可採用與第1實施方式的半導體元件安裝用基板100同樣的結構。需要說明的是，就FI外部端子部40a而言，其上表面也構成了半導體元件安裝區域20a，具有作為半導體元件安裝部的功能，故也被稱為半導體元件安裝部40a。
這樣，本發明的半導體元件安裝用基板也可適用於Fan-In型半導體元件安裝用基板101。在此情況下，內部端子部30和外部端子部40也藉由高度低於內部端子部30的配線部50進行電連接，並且，內部端子部30和FI外部端子部40a也藉由高度低於內部端子部30的配線部50進行電連接。據此，內部端子部30之間的間隔或外 部端子部40、40a之間的間隔即使為較窄的區域，內部端子部30和外部端子部40、40a也可被確實地進行連接，不會發生短路等的不良情況。
<半導體裝置>
圖7是第2實施方式的Fan-In型半導體裝置的一例的截面圖。如圖7所示，第2實施方式的半導體裝置202具有FI外部端子部40a，在其上表面的半導體元件安裝區域20a上藉由絕緣性黏著劑150等安裝了半導體元件110。需要說明的是，半導體元件110被橫跨安裝在多個FI外部端子部40a上，該點與上述相同。
圖7和圖8所示的第2實施方式的半導體裝置202在半導體元件安裝區域20a具有多個具備背面鍍層81a的FI外部端子部40a，並具有以橫跨多個FI外部端子部40a的每個的半導體元件安裝區域20a的方式藉由絕緣性黏著劑150等對半導體元件101進行安裝和固定(黏著)的結構。另外，藉由使半導體元件110的電極111與內部端子部30的表面鍍層80連接，並由第1樹脂130和第2樹脂140對表面側和背面側進行了密封這樣的結構，可在半導體元件110的正下方的背面也具有用於與外部設備進行連接的部位(背面鍍層81、81a)，故，是一種可滿足半導體裝置202的小型化和高密度實裝化的要求的結構。
<半導體元件安裝用基板的製造方法>
接下來基於圖9和圖10對作為本發明的半導體元件安裝用基板的製造方法的第1實施方式的半導體元件安裝用基板100的製造 方法進行說明。
第1實施方式的半導體裝置200、201為Fan-Out型的半導體裝置，對形成用於安裝半導體元件110的半導體元件安裝部22並使半導體元件安裝部22的背面鍍層81從第2樹脂140露出的例子進行說明，另外，也對作為第2實施方式的如Fan-In型那樣在半導體元件110的下表面上配置FI外部端子40a的例子進行說明。
需要說明的是，在下面的說明中，對與至此為止所說明的構成要素具有同樣構成的要素賦予了上述相同的參照符號，並省略其說明。
(導電性基板準備步驟)
圖9是第1實施方式的半導體裝置100的製造方法的一例的前一半的一系列步驟的示意圖。
圖9的(a)是準備導電性基板的準備步驟的一例的示意圖。在導電性基板的準備步驟中，準備導電性基板10。就該導電性基板10的材質而言，只要可獲得導電性即可，對其並無特別限定，一般可使用銅合金。
(第1光阻鍍覆步驟)
圖9的(b)是第1光阻鍍覆步驟的一例的示意圖。需要說明的是，第1光阻用於表面鍍層或背面鍍層的掩膜光阻。
在第1光阻鍍覆步驟中，使用光阻160對導電性基板10的兩面進行覆蓋。作為所使用的光阻160，可採用對乾膜(dry film)光阻進行疊層(laminate)或將液狀光阻塗敷在導電性基板10的兩面上等的 先前技術的方法。
(第1曝光‧顯影步驟)
圖9的(c)是第1曝光‧顯影步驟的一例的示意圖。在第1曝光步驟中，在曝光裝置(圖中未示)內將曝光掩膜(圖中未示)設置在第1光阻160的上下，並照射紫外光(圖中未示)以進行曝光。需要說明的是，曝光掩膜的圖案被製作為，在表面側形成表面鍍層80，並在背面側形成背面鍍層81。需要說明的是，在形成半導體元件安裝部22的情況下，可採用在半導體元件安裝部22的背面側也形成背面鍍層81的方式來形成圖案。據此，可在光阻160上形成未曝光部。
曝光之後，在第1顯影步驟中對光阻160的未曝光部進行去除，並形成開口部161。據此，可使導電性基板10的一部分從開口部161露出。這樣，就可將具有開口部161的光阻160構成為鍍覆掩膜162、163。
需要說明的是，在不形成半導體元件安裝部22，並在半導體元件安裝區域20a之下配置FI外部端子部40a等的情況下，也可製作配置了背面鍍層81a等的掩膜圖案。
(鍍覆(plating)‧第1光阻去除步驟)
圖9的(d)是鍍覆‧第1光阻去除步驟的一例的示意圖。在鍍覆步驟中，將圖9的(c)所示的形成了在第1顯影步驟中所形成的開口部161的光阻160使用為鍍覆掩膜162、163，對未由鍍覆掩膜162、163所覆蓋的開口部161進行鍍覆，以在表面側形成表面鍍層80，並在背面側形成背面鍍層81。
之後，對作為鍍覆掩膜162、163而被形成的光阻160進行剝離去除。需要說明的是，第1光阻的剝離例如可使用液狀光阻剝離劑來進行。藉由第1光阻的剝離，光阻160被去除，變為在導電性基板10上形成了表面鍍層80和背面鍍層81的狀態。
(第2光阻鍍覆步驟)
圖10是本發明第1實施方式的半導體元件安裝用基板100的製造方法的一例的後一半的一系列步驟的示意圖。
圖10的(a)是第2光阻鍍覆步驟的一例的示意圖。在第2光阻鍍覆步驟中，在導電性基板10上形成了表面鍍層80和背面鍍層81的狀態下，使用光阻170對導電性基板10的兩面進行覆蓋。就光阻170而言，與圖9的(b)中所說明的第1光阻鍍覆步驟同樣，可採用對乾膜光阻進行疊層或液狀光阻塗布等的先前技術的方法。
(第2曝光‧顯影步驟)
圖10的(b)是第2曝光‧顯影步驟的一例的示意圖。在第2曝光步驟中，在曝光裝置(圖中未示)內將曝光掩膜(圖中未示)設置在光阻170的上下，並採用紫外光(圖中未示)進行曝光。就第2曝光步驟中所使用的表面側的曝光掩膜(圖中未示)而言，除了對導電性基板10的形成了表面鍍層80的內部端子部30和半導體元件安裝部22進行覆蓋之外，同時，針對形成外部端子部40的區域和形成配線部的區域，還以形成預定形狀的方式形成預定的開口部171的圖案並進行覆蓋。另外，背面側則形成對整個面都進行覆蓋的圖案。
在形成配線部50的位置處，形成速度控制用光阻圖案17 2。就圖案的大小和位置等而言，都與前述相同。需要說明的是，在形成具有先前技術那樣的平坦面的配線部250的位置處，可形成寬度大於速度控制用光阻圖案172的光阻170的圖案。
接下來在第2顯影步驟中，對未曝光部進行去除，並將具有開口部171的光阻170形成為蝕刻掩膜173。
(蝕刻步驟)
圖10的(c)是從表面進行蝕刻加工的蝕刻步驟的一例的示意圖。在蝕刻步驟中，針對導電性基板10的表面，將具有在圖10的(b)中所形成的開口部171的光阻170用作為蝕刻掩膜173，並採用蝕刻液進行蝕刻加工，以形成凹陷區域60、70。據此，可形成半導體元件安裝部22、內部端子部30、外部端子部40及背面連接部11。
需要說明的是，在Fan-In型半導體裝置中，不形成半導體元件安裝部22，並且在半導體元件安裝區域20a之下形成FI外部端子部40a等。
(第2光阻去除步驟)
圖10的(d)是對第2光阻進行去除的步驟。需要說明的是，第2光阻的剝離例如可使用液狀光阻剝離劑來進行。之後，根據需要，可按預定尺寸切斷為片狀。
藉由上面的製造方法，可獲得本發明第1實施方式的半導體元件安裝用基板100。
<半導體裝置的製造方法>
接下來基於圖11和圖12對使用了本發明的半導體元件安裝用基板的半導體裝置的製造方法進行說明。
圖11是本發明的實施方式的半導體裝置的製造方法的一例的前一半的一系列步驟的示意圖，也就是圖4所示的半導體裝置的製造方法。
(半導體元件安裝步驟)
圖11的(a)是半導體元件安裝步驟的一例的示意圖。在半導體元件安裝步驟中，在半導體元件安裝用基板100的半導體元件區域20上進行半導體元件110的安裝。這裡，在具有半導體元件安裝部22的情況下，可使用銀膠(paste)等進行半導體元件110的安裝。圖11的(a)示出了在半導體元件安裝部22上安裝半導體元件110的例子。
另一方面，在半導體元件110之下配置FI外部端子部40a的情況等下，可藉由絕緣性黏著層例如絕緣性黏著劑150等對半導體元件110進行安裝(參照圖7)。
需要說明的是，在半導體元件區域20a內配置FI外部端子部40a和配線部50的情況下，在其上進行半導體元件110的安裝。
(線結合步驟)
圖11的(b)是線結合步驟的一例的示意圖。在線結合步驟中，對半導體元件110的電極111和內部端子部30的表面鍍層80採用結合線120等進行電連接。
(第1樹脂密封步驟)
圖11的(c)是第1樹脂密封步驟的一例的示意圖。在第1樹脂密封步驟中，包括半導體元件110、結合線120、內部端子部30、外部端子部40、配線部50及半導體元件安裝部22在內的背面連接部11的表面被第1樹脂130密封。
(第1樹脂密封後的蝕刻步驟)
圖12是本發明的實施方式的半導體裝置的製造方法的一例的後一半的一系列步驟的示意圖。
圖12的(a)是樹脂密封後的蝕刻步驟的一例的示意圖。在樹脂密封後的蝕刻步驟中，從沒有被第1樹脂130密封的下側(背面側)以背面鍍層為掩膜進行蝕刻。據此，可按每個端子進行個別分割，進而變為分別獨立的狀態。
(第2樹脂密封步驟)
圖12的(b)是第2樹脂密封步驟的一例的示意圖。在第2樹脂密封步驟中，對外部端子部40和半導體元件安裝部22的側面及內部端子部30和配線部50的背面等採用第2樹脂140進行密封。然而，外部端子部40的背面鍍層81和半導體元件安裝部22的背面鍍層81變為從第2樹脂140露出的狀態，由此可發揮作為外部連接端子的功能。
最後，按照預定的半導體裝置200的大小進行切斷，由此可獲得本發明第1實施方式的半導體裝置200。
〔實施例〕
下面基於實施例對本發明進行詳述。
〔實施例1〕
(導電性基板準備步驟)
作為導電性基板，將板厚為0．2mm的Cu板(古河電氣工業株式會社制：EFTEC64-T)加工成寬度為140mm的長條板狀。
(第1光阻鍍覆步驟)
接下來，將厚度為0．025mm的感光性乾膜光阻貼在該導電性基板的兩面上。
(第1曝光‧顯影步驟)
接下來，針對表面側，在要形成內部端子部的表面鍍層和晶粒墊部的表面鍍層的位置，而針對背面側，在要形成外部端子部的背面鍍層和晶粒墊部的背面鍍層的位置，將形成了預期圖案的玻璃掩膜(曝光掩膜)在位置對齊的狀態下在表面和背面上進行覆蓋，並採用紫外光藉由玻璃掩膜對兩面進行曝光。
之後，使用碳酸鈉溶液，實施對未被紫外光照射即未進行感光的未硬化的乾膜光阻進行溶解的顯影處理，由此在乾膜光阻上形成開口部。
(鍍覆(plating)‧第1光阻去除步驟)
接下來對乾膜進行溶解，並在導電性基板的金屬表面露出了的開口部處實施鍍覆。鍍覆是藉由依次對3．0μm厚的鎳鍍層、0．1μm厚的鉛鍍層及大約0．04μm厚的金鍍層進行積層而進行的。
之後，使用氫氧化鈉溶液對乾膜光阻進行剝離。由此在導電 性基板的表面和背面上形成鍍層。
(第2光阻鍍覆步驟)
接下來，將厚度為0．025mm的感光性乾膜光阻貼在上述那樣的在表面和背面上形成了鍍層的導電性基板的兩面上。
(第2曝光‧顯影步驟)
實施光阻的鍍覆之後，將在表面上形成了包括表面鍍層在內的內部端子部、外部端子部、配線部的圖案的玻璃掩膜、以及在背面上形成了對整個面進行覆蓋的圖案的玻璃掩膜使用為曝光掩膜，並將其覆蓋在乾膜光阻上，然後使用紫外光對其進行曝光。需要說明的是，就配線部的一部分而言，形成了預期圖案，以可形成速度控制用光阻。另外，就配線部的速度控制用光阻的形狀的大小或位置等而言，可根據蝕刻條件、內部端子、外部端子的形狀‧配置等進行適當的設定。
之後，使用碳酸鈉溶液，實施對未被紫外光照射即未被感光的未硬化的乾膜光阻進行溶解的顯影處理，由此在乾膜光阻上形成開口部。
(蝕刻步驟)
接下來，對所製作的光阻覆蓋掩膜，並使用氯化鐵溶液從表面側進行蝕刻，由此在導電性基板上形成深度為0．15mm的凹陷區域。藉由此蝕刻加工，形成具有內部端子部、外部端子部、半導體元件安裝部、背面連接部及平坦部的配線部、以及具有凸形形狀的配線部。配線部的凸部的前端被形成在比內部端子部的上表面低0．02mm的位置處。
(第2光阻去除步驟)
接下來，使用氫氧化鈉溶液對乾膜光阻進行剝離。
之後，藉由切斷為預定的尺寸，獲得本實施例的半導體元件安裝用基板。
接下來，使用所製作的半導體元件安裝用基板並按照下面的步驟製造半導體裝置。
(半導體元件安裝和線結合步驟)
使用上述的半導體元件安裝用基板，在半導體元件安裝用基板的晶粒墊表面鍍層上藉由銀膠對半導體元件進行安裝，並對半導體元件的電極部和內部端子表面鍍層採用線結合進行連接。
(第1樹脂密封步驟和樹脂密封後的蝕刻步驟)
之後，對安裝了半導體元件的表面採用第1樹脂進行密封，並將外部端子部的背面鍍層和半導體元件安裝部的背面鍍層作為掩膜，藉由對背面連接部進行蝕刻加工，以使外部端子部等各自獨立。
(第2樹脂密封步驟)
之後，對外部端子部採用第2樹脂進行密封。第1樹脂和第2樹脂使用相同種類的樹脂。最後，按照預定的半導體裝置的尺寸進行切斷，由此獲得半導體裝置。
〔實施例2〕
<半導體元件安裝用基板>
就實施例2的半導體元件安裝用基板而言，在實施例1的「第1曝光‧顯影步驟」和「第2曝光‧顯影步驟」中不形成晶粒墊部，並且，在作為半導體元件安裝區域的位置的正下方，藉由使用配置了具有背面鍍層的外部端子那樣的圖案的曝光掩膜來製作半導體元件安裝用基板。
<半導體裝置>
使用上述那樣的半導體元件安裝用基板製作半導體裝置。
具體而言，就半導體元件安裝用基板的製作來說，在實施例1中，形成第1光阻的圖案時，不配置晶粒墊部，此外，在形成用於配置內部端子表面鍍層和外部端子背面鍍層的圖案並製作第2光阻的圖案時，在表面側也不配置晶粒墊部，並且製作了用於配置內部端子部、外部端子部及配線部的圖案。
另外，就半導體裝置的製作而言，在半導體素元件安裝步驟中，使用絕緣性黏著劑，在半導體元件安裝區域正下方的多個外部端子部的表面上對半導體元件進行安裝和固定(黏著)。
其他製作條件均與實施例1相同。
<評價>
關於實施例1和實施例2所製作的半導體裝置，對由第2樹脂進行密封前的內部端子部和外部端子部之間的通電進行確認，並確認到進行了配線部的連接。另外，對所獲得的半導體裝置進行切斷，並藉由對配線部的與長度方向正交的截面形狀進行確認可知，其大致為三角形。另外，在先前技術的配線部中，平坦部的寬度為0．06mm~0．1mm左右，由此可將外部端子部之間的間隔縮小0．06mm~0．15mm左右。
因此，由本實施例可知，根據本發明實施方式的半導體元件安裝用基板、半導體裝置及其製造方法，不僅可使外部端子部之間的間距變窄，還可確實地保證電連接。
基於上述，可提供一種半導體元件安裝用基板，其具有：半導體元件安裝區域，其設置於導電性基板表面側的預定區域；內部端子部，其設置於該半導體元件安裝區域的周圍，並包括該表面側的平坦面；外部端子部，其與該內部端子部分離設置，並包括該表面側的平坦面；第1配線部，其至少在該表面側的平坦面上對該內部端子部和該外部端子部進行電連接；第2配線部，其對該內部端子部和該外部端子部進行電連接，並被設置為高度低於該表面側的平坦面；及凹陷區域，其設置於至少該導電性基板的表面側的半導體元件安裝區域、該內部端子部、該外部端子部、該第1配線部及該第2配線部之外的區域。
該第2配線部的前端為凸形形狀。
在該內部端子部的表面和該外部端子部的背面上設置了鍍層。
在該半導體元件安裝區域的兩面上設置了該鍍層。
另外，還可提供一種半導體裝置，其具有：半導體元件安裝部，其由金屬材料構成，具有第1厚度，並且表面為半導體元件安裝區域；內部端子部，其由該金屬材料構成，設置於該半導體元件安裝部的周圍，具有比該第1厚度還薄的第2厚度，並且表面和該半導體元件安裝區域的該表面具有相同的高度；外部端子部，其由該金屬材料構成，與該內部端子部分離設置，具有該第1厚度，並且表面和該半導體元件安裝區域的該表面具有相同的高度；第1配線部，其由該金屬材料構成，設置在該內部端子部和該外部端子部之間以可使該內部端子部和該外部端子部電連接，具有該第2厚度，並且表面和該半導體元件安裝區域的該表面具有相同的 高度；第2配線部，其由該金屬材料構成，設置在該內部端子部和該外部端子部之間以可使該內部端子部和該外部端子部電連接，具有比該第2厚度還低的高度，並且底面和該內部端子部的底面具有大致相同的高度；半導體元件，其安裝在該半導體元件安裝區域上；連接單元，其對該半導體元件的電極和該內部端子部的該表面進行電連接；及樹脂，其對該半導體元件安裝部的背面和該外部端子部的背面之外的該半導體元件安裝部、該內部端子部、該外部端子部、該第1配線部、該第2配線部、該半導體元件及該連接單元進行密封。
在該內部端子部的該表面和該外部端子部的該背面上設置了鍍層。
該半導體元件安裝部也發揮該外部端子部的功能，藉由該第1配線部或該第2配線部與該內部端子部電連接。
另外，還可提供一種半導體元件安裝用基板的製造方法，其具有：鍍層形成步驟，在導電性基板的表面上的要形成內部端子部的區域和背面上的要形成外部端子部的區域形成鍍層；掩膜覆蓋步驟，使用掩膜對該導電性基板的表面上的要形成半導體元件安裝區域的區域、要形成該內部端子部的區域、要形成該外部端子部的區域、要形成對該內部端子部和該外部端子部進行電連接的配線部的區域、及該導電性基板的整個背面進行覆蓋；及蝕刻步驟，對被該掩膜覆蓋的該導電性基板的兩面進行蝕刻，在未被該掩膜覆蓋的區域形成凹陷區域。覆蓋要形成對該內部端子部和該外部端子部進行電連接的配線部的區域的該掩膜具有沿著該配線部的延伸方向的形狀，在該蝕刻步驟中，包括具有可維持該導電性基板表面上的平 坦面的第1寬度的第1掩膜及具有該導電性基板表面上的該平坦面也被蝕刻的第2寬度的第2掩膜。
在形成該鍍層的步驟中，在要形成該半導體元件安裝區域的區域的兩面上也形成該鍍層。
另外，還可提供一種半導體裝置的製造方法，其具有：在藉由上述的半導體元件安裝用基板的製造方法所製造的半導體元件安裝用基板的該半導體元件安裝區域上安裝半導體元件的步驟；使用連接單元對該半導體元件的電極和該內部端子部的表面進行電連接的步驟；藉由第1樹脂對該半導體元件安裝用基板的該表面的整體進行密封的步驟；將該鍍層作為掩膜，對該半導體元件安裝用基板的該背面進行蝕刻的步驟；及藉由第2樹脂對該背面上的該鍍層之外的該半導體元件安裝用基板的該背面進行密封的步驟。
以上對本發明的較佳實施方式和實施例進行了詳細說明，然而，本發明並不限定於上述實施方式和實施例，在不脫離本發明的範圍的前提下，還可對上述實施方式和實施例進行各種各樣的變形和置換。
Claims (10)
- 一種半導體元件安裝用基板，其具有：半導體元件安裝區域，其設置於導電性基板的表面側的預定區域；內部端子部，其設置於該半導體元件安裝區域的周圍，並且包括該表面側的平坦面；外部端子部，其與該內部端子部分離設置，並且包括該表面側的平坦面；第1配線部，其至少在該表面側的平坦面上對該內部端子部和該外部端子部進行電連接；第2配線部，其對該內部端子部和該外部端子部進行電連接，並且被設置為高度低於該表面側的平坦面；及凹陷區域，其設置於至少該導電性基板的表面側的半導體元件安裝區域、該內部端子部、該外部端子部、該第1配線部及該第2配線部之外的區域。
- 根據申請專利範圍第1項之半導體元件安裝用基板，其中，該第2配線部的前端為凸形形狀。
- 根據申請專利範圍第1或2項之半導體元件安裝用基板，其中，在該內部端子部的表面上和該外部端子部的背面上設置了鍍層。
- 根據申請專利範圍第3項之半導體元件安裝用基板，其中，在該半導體元件安裝區域的兩面上設置了該鍍層。
- 一種半導體裝置，其具有：半導體元件安裝部，其由金屬材料構成，具有第1厚度，並且表面為 半導體元件安裝區域；內部端子部，其由該金屬材料構成，設置於該半導體元件安裝部的周圍，具有比該第1厚度還薄的第2厚度，並且表面和該半導體元件安裝區域的該表面具有相同的高度；外部端子部，其由該金屬材料構成，與該內部端子部分離設置，具有該第1厚度，並且表面和該半導體元件安裝區域的該表面具有相同的高度；第1配線部，其由該金屬材料構成，設置在該內部端子部和該外部端子部之間以可使該內部端子部和該外部端子部電連接，具有該第2厚度，並且表面和該半導體元件安裝區域的該表面具有相同的高度；第2配線部，其由該金屬材料構成，設置在該內部端子部和該外部端子部之間以可使該內部端子部和該外部端子部電連接，具有比該第2厚度還低的高度，並且底面和該內部端子部的底面具有大致相同的高度；半導體元件，其安裝在該半導體元件安裝區域上；連接單元，其對該半導體元件的電極和該內部端子部的該表面進行電連接；及樹脂，其對該半導體元件安裝部的背面和該外部端子部的背面之外的該半導體元件安裝部、該內部端子部、該外部端子部、該第1配線部、該第2配線部、該半導體元件及該連接單元進行密封。
- 根據申請專利範圍第5項之半導體裝置，其中，在該內部端子部的該表面上和該外部端子部的該背面上設置了鍍層。
- 根據申請專利範圍第5或6項之半導體裝置，其中，該半導體元件安裝部也發揮作為該外部端子部的功能，藉由該第1配 線部或該第2配線部與該內部端子部電連接。
- 一種半導體元件安裝用基板的製造方法，其具有：鍍層形成步驟，在導電性基板的表面上的要形成內部端子部的區域和背面上的要形成外部端子部的區域形成鍍層；掩膜覆蓋步驟，使用掩膜對該導電性基板的表面上的要形成半導體元件安裝區域的區域、要形成該內部端子部的區域、要形成該外部端子部的區域、要形成對該內部端子部和該外部端子部進行電連接的配線部的區域、及該導電性基板的整個背面進行覆蓋；及蝕刻步驟，對被該掩膜覆蓋的該導電性基板的兩面進行蝕刻，在未被該掩膜覆蓋的區域形成凹陷區域，其中，覆蓋要形成對該內部端子部和該外部端子部進行電連接的配線部的區域的該掩膜具有沿著該配線部的延伸方向的形狀，在該蝕刻步驟中，包括具有可維持該導電性基板表面上的平坦面的第1寬度的第1掩膜和具有該導電性基板表面上的該平坦面也被蝕刻的第2寬度的第2掩膜。
- 根據申請專利範圍第8項之半導體元件安裝用基板的製造方法，其中，在形成該鍍層的步驟中，在要形成該半導體元件安裝區域的區域的兩面上也形成該鍍層。
- 一種半導體裝置的製造方法，其具有：在藉由申請專利範圍第8或9項之半導體元件安裝用基板的製造方法所製造的半導體元件安裝用基板的該半導體元件安裝區域上安裝半導體元件的步驟； 使用連接單元對該半導體元件的電極和該內部端子部的表面進行電連接的步驟；藉由第1樹脂對該半導體元件安裝用基板的整個該表面進行密封的步驟；將該鍍層作為掩膜，對該半導體元件安裝用基板的該背面進行蝕刻的步驟；及藉由第2樹脂對該背面上的除了該鍍層之外的該半導體元件安裝用基板的該背面進行密封的步驟。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP2016-145800 | 2016-07-25 | ||
| JP2016145800A JP6644978B2 (ja) | 2016-07-25 | 2016-07-25 | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201816951A TW201816951A (zh) | 2018-05-01 |
| TWI631671B true TWI631671B (zh) | 2018-08-01 |
Family
ID=61081860
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW106115454A TWI631671B (zh) | 2016-07-25 | 2017-05-10 | 半導體元件安裝用基板、半導體裝置及其製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP6644978B2 (zh) |
| CN (1) | CN107658286B (zh) |
| TW (1) | TWI631671B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6709313B1 (ja) * | 2019-05-31 | 2020-06-10 | アオイ電子株式会社 | 半導体装置および半導体装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777265B2 (en) * | 2002-04-29 | 2004-08-17 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7049177B1 (en) * | 2004-01-28 | 2006-05-23 | Asat Ltd. | Leadless plastic chip carrier with standoff contacts and die attach pad |
| JP2011108818A (ja) * | 2009-11-17 | 2011-06-02 | Mitsui High Tec Inc | リードフレームの製造方法および半導体装置の製造方法 |
| US20110201159A1 (en) * | 2008-11-05 | 2011-08-18 | Mitsui High-Tec, Inc. | Semiconductor package and manufacturing method thereof |
| JP2013080957A (ja) * | 2009-03-06 | 2013-05-02 | Kaixin Inc | 高密度コンタクトを有するリードレス集積回路パッケージ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3538290B2 (ja) * | 1997-01-09 | 2004-06-14 | 株式会社ルネサステクノロジ | 配線部材およびこれを有するリードフレーム |
| US7042068B2 (en) * | 2000-04-27 | 2006-05-09 | Amkor Technology, Inc. | Leadframe and semiconductor package made using the leadframe |
| JP2007180445A (ja) * | 2005-12-28 | 2007-07-12 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
| US7807498B2 (en) * | 2007-07-31 | 2010-10-05 | Seiko Epson Corporation | Substrate, substrate fabrication, semiconductor device, and semiconductor device fabrication |
| KR101064755B1 (ko) * | 2008-12-24 | 2011-09-15 | 엘지이노텍 주식회사 | 다열 리드형 리드프레임 및 이를 이용한 반도체 패키지의 제조방법 |
| US8575732B2 (en) * | 2010-03-11 | 2013-11-05 | Utac Thai Limited | Leadframe based multi terminal IC package |
| JP2011238770A (ja) * | 2010-05-11 | 2011-11-24 | Fujitsu Semiconductor Ltd | リードフレーム、半導体装置及び半導体装置の製造方法 |
| TW201250964A (en) * | 2011-01-27 | 2012-12-16 | Dainippon Printing Co Ltd | Resin-attached lead frame, method for manufacturing same, and lead frame |
| US8860153B2 (en) * | 2012-11-30 | 2014-10-14 | Infineon Technologies Ag | Semiconductor packages, systems, and methods of formation thereof |
-
2016
- 2016-07-25 JP JP2016145800A patent/JP6644978B2/ja active Active
-
2017
- 2017-05-10 TW TW106115454A patent/TWI631671B/zh active
- 2017-05-18 CN CN201710352217.2A patent/CN107658286B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6777265B2 (en) * | 2002-04-29 | 2004-08-17 | Advanced Interconnect Technologies Limited | Partially patterned lead frames and methods of making and using the same in semiconductor packaging |
| US7049177B1 (en) * | 2004-01-28 | 2006-05-23 | Asat Ltd. | Leadless plastic chip carrier with standoff contacts and die attach pad |
| US20110201159A1 (en) * | 2008-11-05 | 2011-08-18 | Mitsui High-Tec, Inc. | Semiconductor package and manufacturing method thereof |
| JP2013080957A (ja) * | 2009-03-06 | 2013-05-02 | Kaixin Inc | 高密度コンタクトを有するリードレス集積回路パッケージ |
| JP2011108818A (ja) * | 2009-11-17 | 2011-06-02 | Mitsui High Tec Inc | リードフレームの製造方法および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107658286B (zh) | 2020-03-17 |
| CN107658286A (zh) | 2018-02-02 |
| JP2018018864A (ja) | 2018-02-01 |
| JP6644978B2 (ja) | 2020-02-12 |
| TW201816951A (zh) | 2018-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465734B2 (en) | Resin sealed semiconductor device, circuit member for use therein and method of manufacturing circuit member | |
| JP2009055055A (ja) | 半導体装置の製造方法 | |
| TWI752082B (zh) | 導線架及電子組件裝置 | |
| TWI636541B (zh) | 半導體元件搭載用基板、半導體裝置及光半導體裝置、以及該等之製造方法 | |
| KR20040040348A (ko) | 회로 장치, 회로 모듈 및 회로 장치의 제조 방법 | |
| JP6681165B2 (ja) | 半導体装置用基板、半導体装置用基板の製造方法、及び半導体装置 | |
| CN108074903B (zh) | 引线框架和电子元件装置 | |
| JP2007048978A (ja) | 半導体装置及びその製造方法 | |
| TW201916288A (zh) | 半導體元件搭載用基板及其製造方法 | |
| TWI631671B (zh) | 半導體元件安裝用基板、半導體裝置及其製造方法 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
| WO2017199473A1 (ja) | 多列型半導体装置用配線部材及びその製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP2011108941A (ja) | リードフレームおよびその製造方法、ならびにそのリードフレームを用いた半導体装置の製造方法 | |
| JP2007053146A (ja) | 封止型プリント基板及びその製造方法 | |
| JP2014022582A (ja) | 半導体装置の製造方法、及び半導体装置 | |
| JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
| JP2001007274A (ja) | 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法 | |
| JP6460407B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JPH1070211A (ja) | テープキャリア及びその製造方法 | |
| JP2006294825A (ja) | 半導体集積回路装置 | |
| JP2017208515A (ja) | 多列型半導体装置用配線部材及びその製造方法 |