JP2011108818A - リードフレームの製造方法および半導体装置の製造方法 - Google Patents
リードフレームの製造方法および半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2011108818A JP2011108818A JP2009261879A JP2009261879A JP2011108818A JP 2011108818 A JP2011108818 A JP 2011108818A JP 2009261879 A JP2009261879 A JP 2009261879A JP 2009261879 A JP2009261879 A JP 2009261879A JP 2011108818 A JP2011108818 A JP 2011108818A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- lead frame
- frame material
- manufacturing
- resist film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
Abstract
【課題】リードフレームおよび半導体装置の製造に係るコストを低減でき、かつ生産性を向上させることができるとともに、製品としての半導体装置に不良が生じることを未然に防止し得る、リードフレームの製造方法および半導体装置の製造方法を提供する。
【解決手段】リードフレームの製造方法は、第１レジスト膜２が形成されたリードフレーム材１の、表面および裏面に形成したメッキ層３の表面に第２レジスト膜４を形成する工程において、上記第２レジスト層としてメッキ層３のみに選択的に形成される電着レジスト４を使用する。また、半導体装置の製造方法は、第１レジスト膜２が形成されたリードフレーム材１の、表面および裏面に形成したメッキ層３の表面に第２レジスト膜４を形成する第３工程において、上記第２レジスト層としてメッキ層３のみに選択的に形成される電着レジスト４を使用する。
【選択図】図１
【解決手段】リードフレームの製造方法は、第１レジスト膜２が形成されたリードフレーム材１の、表面および裏面に形成したメッキ層３の表面に第２レジスト膜４を形成する工程において、上記第２レジスト層としてメッキ層３のみに選択的に形成される電着レジスト４を使用する。また、半導体装置の製造方法は、第１レジスト膜２が形成されたリードフレーム材１の、表面および裏面に形成したメッキ層３の表面に第２レジスト膜４を形成する第３工程において、上記第２レジスト層としてメッキ層３のみに選択的に形成される電着レジスト４を使用する。
【選択図】図１
Description
本発明は、半導体装置の生産に用いられるリードフレームの製造方法、および上記リードフレームを用いた半導体装置の製造方法に関する。
半導体装置の構造において、該半導体装置のパッケージ(封止樹脂)の底面と、実装基板における実装表面との距離をいう「スタンドオフ」は、実装基板に対して半導体装置を実装する際の“容易さ”や“信頼性”を考慮して設定されている。
上記「スタンドオフ」を有する半導体装置としては、図６に示す如く、ＩＣチップ(半導体素子)Ｅおよび所定個数の導体端子Ｔ、Ｔ…を、ボンディングワイヤＷ、Ｗ…を介して電気的に接続し、これらをパッケージ(封止樹脂)Ｐによって樹脂封止するとともに、上記パッケージＰの底面Ｐｂから導体端子Ｔの実装外部端子部Ｔｂを突出させた、所謂ＣＳＰ(チップサイズドパッケージ)タイプの半導体装置Ａが提供されている(例えば、特許文献１参照)。
上述の如き構成の半導体装置Ａを製造するには、先ず、図７(ａ)に示す如く、リードフレーム材Ｌにおける表面Ｌａと裏面Ｌｂとの、後の工程において導体端子Ｔ、Ｔ…が形成される所定の部位にメッキ層Ｍ、Ｍ…を形成する。
次いで、図７(ｂ)に示す如く、リードフレーム材Ｌの裏面Ｌｂに耐エッチングレジスト膜Ｒを設けた状態で、リードフレーム材Ｌの表面Ｌａをエッチング(ハーフエッチング)し、上記メッキ層Ｍ、Ｍ…をレジストとすることによって、導体端子Ｔ、Ｔ…のワイヤボンディング端子部Ｔａ、Ｔａ…を形成したのち、エッチングレジスト膜Ｒを除去する。
次いで、図７(ｃ)に示す如く、リードフレーム材Ｌの所定位置にＩＣチップＥを接着固定し、ボンディングワイヤＷ、Ｗ…を介してＩＣチップＥとワイヤボンディング端子部Ｔａ、Ｔａ…とを繋いだのち、リードフレーム材Ｌの表面側から樹脂封止を行ってパッケージＰを形成する。
次いで、図７(ｄ)に示す如く、リードフレーム材Ｌの裏面Ｌｂをエッチング(ハーフエッチング)し、上記メッキ層Ｍ、Ｍ…をレジストとすることによって、導体端子Ｔ、Ｔ…の外部端子部Ｔｂ、Ｔｂ…を形成し、こののち、パッケージＰ外周の外枠Ｌｆを切断除去することで、図６に示す製品としての半導体装置Ａが完成することとなる。
ところで、上述した如き半導体装置の製造方法においては、リードフレーム材Ｌに導体端子Ｔ、Ｔ…を形成するためのエッチングに際して、リードフレーム材Ｌの表面Ｌａおよび裏面Ｌｂに形成したメッキ層Ｍ、Ｍ…を、エッチング液のレジストとして使用しているために、エッチング液に浸食されない貴金属のメッキ層Ｍ、Ｍ…を一定の厚さ以上に形成する必要があり、もって貴金属の使用量が嵩むことによって、半導体装置の製造に係るコストが高騰する不都合があった。
一方、他の半導体装置の製造方法、言い換えればリードフレームの製造方法としては、リードフレーム材の表面／裏面の所定箇所にメッキ層を形成し、個々のメッキ層の表面をドライフィルムから成るレジスト膜で覆って、エッチングを行う方法が提供されている(例えば、特許文献２参照)。
しかし、上述した如き製造方法においては、リードフレーム材の所定箇所にメッキ層を形成したのち、リードフレーム材の表面／裏面の全体をドライフィルムで覆い、ガラスマスク(露光マスク)を介して露光することにより、ドライフィルムの不要箇所を除去しているために、リードフレーム材に対するガラスマスクの位置合わせ等が難しく、生産性に大きな問題があった。
また、さらに半導体装置の製造方法、言い換えればリードフレームの製造方法としては、ドライフィルム等のレジストを用い、エッチング(ハーフエッチング)によってリードパターンの間を貫通形成し、上記リードパターンの側面に形成した電着被膜をレジストとして、上記ドライフィルム等のレジストを除去したのち、リードパターンの表面に部分メッキを形成する方法が提供されている(例えば、特許文献２参照)。
しかし、上述の如き方法を、図６および図７に示した半導体装置Ａの製造に適用した場合、ワイヤボンディング端子部Ｔａ、Ｔａ…を形成するべく、リードフレーム材Ｌにエッチング(ハーフエッチング)を施した際に、リードフレーム材Ｌの表面Ｌａに形成される複雑な凹部には、レジストとしての電着被膜が均一に形成されないばかりか、表面積が大きいために電着被膜を構成する高価なレジスト電着液を大量に使用する問題が生じ、さらに上記凹部に形成された電着被膜を除去する工程において、完全に除去することが困難であるために電着被膜が残存し、これが異物となって製品としての半導体装置に不良を生じさせる虞れがある。
本発明の目的は、上記実状に鑑みてリードフレームおよび半導体装置の製造に係るコストを低減でき、かつ生産性を向上させることができるとともに、製品としての半導体装置に不良が生じることを未然に防止し得る、リードフレームの製造方法および半導体装置の製造方法を提供することにある。
上記目的を達成するべく、請求項１の発明に係るリードフレームの製造方法は、リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する工程と、リードフレーム材の表面および裏面に、第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する工程と、メッキ層の表面に電着レジストから成る第２レジスト膜を形成する工程と、第１レジスト膜を除去する工程と、第１レジスト膜を除去した領域を、リードフレーム材の表面からエッチングして上側端子を突出させる工程とを含んで成ることを特徴としている。
請求項２の発明に係るリードフレームの製造方法は、リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する工程と、リードフレーム材の表面および裏面に、第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する工程と、メッキ層の表面に電着レジストから成る第２レジスト膜を形成する工程と、第１レジスト膜を除去する工程と、第１レジスト膜を除去した領域を、エッチングして導体端子を分離させる工程とを含んで成ることを特徴としている。
また、上記目的を達成するべく、請求項３の発明に係る半導体装置の製造方法は、リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する第１工程と、リードフレーム材の表面および裏面に、第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する第２工程と、メッキ層の表面に電着レジストから成る第２レジスト膜を形成する第３工程と、第１レジスト膜を除去する第４工程と、第１レジスト膜を除去した領域を、リードフレーム材の表面からエッチングし、上側端子を突出させてリードフレームを形成する第５工程と、リードフレームに半導体素子を搭載し、該半導体素子と上側端子とを電気的に接続して樹脂封止する第６工程と、リードフレーム材の裏面からエッチングし、下側端子を形成するとともに導体端子を分離する第７工程とを含んで成ることを特徴としている。
請求項４の発明に係る半導体装置の製造方法は、リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する第１工程と、リードフレーム材の表面および裏面に、第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する第２工程と、メッキ層の表面に電着レジストから成る第２レジスト膜を形成する第３工程と、第１レジスト膜を除去する第４工程と、第１レジスト膜を除去した領域をエッチングし、導体端子を分離してリードフレームを形成する第５工程と、リードフレームに半導体素子を搭載し、該半導体素子と上側端子とを電気的に接続して樹脂封止する第６工程とを含んで成ることを特徴としている。
請求項１の発明に係るリードフレームの製造方法によれば、第１レジスト膜が形成されたリードフレーム材の、表面および裏面に形成したメッキ層の表面に第２レジスト膜を形成する工程において、上記第２レジスト層としてメッキ層のみに選択的に形成される電着レジストを使用し、電着レジストによってメッキ層をカバーしていることにより、メッキ層をレジストとしてエッチングする従来技術に対し、メッキ金属とエッチング液との組み合わせに制限を受けることがなく、エッチング液の選定範囲が広がることと併せ、エッチング液に浸食されない貴金属のメッキ層を一定の厚さ以上に形成する必要がなく、貴金属の使用量を削減できることにより、リードフレームの製造に関わるコストを低減させることが可能となる。
また、電着塗装法による電着レジストは、選択的にメッキ層のみに形成されるため、メッキ層のマスキングにパターン用マスクを必要とすることがなく、またメッキ層に対してパターン用マスクを高精度に位置合わせする必要もないため、リードフレームの製造に関わる生産性を向上させることができる。
さらに、リードフレーム材のエッチング工程前に電着レジストを形成するため、平面であるメッキ層に電着レジストが均一に形成され、必要最小限の領域のみで良いためコストの削減を可能とし、その後の電着レジスト除去工程においても確実に行うことができる。
また、凹凸のない平面に電着レジストを形成するため、ピンホールが発生し難く、高精度のエッチングマスクとして機能する。
また、電着塗装法による電着レジストは、選択的にメッキ層のみに形成されるため、メッキ層のマスキングにパターン用マスクを必要とすることがなく、またメッキ層に対してパターン用マスクを高精度に位置合わせする必要もないため、リードフレームの製造に関わる生産性を向上させることができる。
さらに、リードフレーム材のエッチング工程前に電着レジストを形成するため、平面であるメッキ層に電着レジストが均一に形成され、必要最小限の領域のみで良いためコストの削減を可能とし、その後の電着レジスト除去工程においても確実に行うことができる。
また、凹凸のない平面に電着レジストを形成するため、ピンホールが発生し難く、高精度のエッチングマスクとして機能する。
請求項２の発明に係るリードフレームの製造方法によれば、上述した請求項１の発明に係る作用効果と併せて、リードフレーム材における表面と裏面との両方からエッチングを行うことで、所望する形態(例えば、ＱＦＮのような表面実装タイプの半導体装置)に応じた最適な方法でリードフレームを製造することができる。
請求項３の発明に係る半導体装置の製造方法によれば、リードフレーム材の表面および裏面に形成したメッキ層の表面に第２レジスト膜を形成する第３工程において、上記第２レジスト層としてメッキ層のみに選択的に形成される電着レジストを使用し、電着レジストによってメッキ層をカバーしていることにより、メッキ層をレジストとしてエッチングする従来技術に対し、メッキ金属とエッチング液との組み合わせに制限を受けることがなく、エッチング液の選定範囲が広がることと併せ、エッチング液に浸食されない貴金属のメッキ層を一定の厚さ以上に形成する必要がなく、貴金属の使用量を削減できることにより、半導体装置の製造に関わるコストを低減させることが可能となる。
また、メッキ層の表面をドライフィルムから成るレジスト膜で覆ってエッチングを行う従来技術に対し、メッキ層のマスキングにパターン用マスクを必要とすることがなく、またメッキ層に対してパターン用マスクを高精度に位置合わせする必要もないため、半導体装置の製造に関わる生産性を向上させることができる。
さらに、メッキ層を電着レジストでカバーしてリードフレーム材をエッチングすることにより複数の端子を形成しているため、メッキ層を形成する部位以外を電着被膜によってマスキングしている従来技術における「リードフレーム材の表面に形成される複雑な凹部に電着被膜が均一に形成されない」、「表面積が大きいために電着被膜を構成する高価な金属を大量に必要とする」、「完全に除去することが困難であるために残存した電着被膜が異物となって不良を生じさせる」等の不都合を未然に防止することができる。
また、メッキ層の表面をドライフィルムから成るレジスト膜で覆ってエッチングを行う従来技術に対し、メッキ層のマスキングにパターン用マスクを必要とすることがなく、またメッキ層に対してパターン用マスクを高精度に位置合わせする必要もないため、半導体装置の製造に関わる生産性を向上させることができる。
さらに、メッキ層を電着レジストでカバーしてリードフレーム材をエッチングすることにより複数の端子を形成しているため、メッキ層を形成する部位以外を電着被膜によってマスキングしている従来技術における「リードフレーム材の表面に形成される複雑な凹部に電着被膜が均一に形成されない」、「表面積が大きいために電着被膜を構成する高価な金属を大量に必要とする」、「完全に除去することが困難であるために残存した電着被膜が異物となって不良を生じさせる」等の不都合を未然に防止することができる。
請求項４の発明に係る半導体装置の製造方法によれば、リードフレーム材の表面および裏面に形成したメッキ層の表面に第２レジスト膜を形成する第３工程において、上記第２レジスト層としてメッキ層のみに選択的に形成される電着レジストを使用し、電着レジストによってメッキ層をカバーしていることにより、メッキ層をレジストとしてエッチングする従来技術に対し、メッキ金属とエッチング液との組み合わせに制限を受けることがなく、エッチング液の選定範囲が広がることと併せ、エッチング液に浸食されない貴金属のメッキ層を一定の厚さ以上に形成する必要がなく、貴金属の使用量を削減できることにより、半導体装置の製造に関わるコストを低減させることが可能となる。
また、メッキ層の表面をドライフィルムから成るレジスト膜で覆ってエッチングを行う従来技術に対し、メッキ層のマスキングにパターン用マスクを必要とすることがなく、またメッキ層に対してパターン用マスクを高精度に位置合わせする必要もないため、半導体装置の製造に関わる生産性を向上させることができる。
さらに、メッキ層を電着レジストでカバーしてリードフレーム材をエッチングすることにより複数の端子を形成しているため、メッキ層を形成する部位以外を電着被膜によってマスキングしている従来技術における「リードフレーム材の表面に形成される複雑な凹部に電着被膜が均一に形成されない」、「表面積が大きいために電着被膜を構成する高価な金属を大量に必要とする」、「完全に除去することが困難であるために残存した電着被膜が異物となって不良を生じさせる」等の不都合を未然に防止することができる。
また、メッキ層の表面をドライフィルムから成るレジスト膜で覆ってエッチングを行う従来技術に対し、メッキ層のマスキングにパターン用マスクを必要とすることがなく、またメッキ層に対してパターン用マスクを高精度に位置合わせする必要もないため、半導体装置の製造に関わる生産性を向上させることができる。
さらに、メッキ層を電着レジストでカバーしてリードフレーム材をエッチングすることにより複数の端子を形成しているため、メッキ層を形成する部位以外を電着被膜によってマスキングしている従来技術における「リードフレーム材の表面に形成される複雑な凹部に電着被膜が均一に形成されない」、「表面積が大きいために電着被膜を構成する高価な金属を大量に必要とする」、「完全に除去することが困難であるために残存した電着被膜が異物となって不良を生じさせる」等の不都合を未然に防止することができる。
以下、本発明に係るリードフレームの製造方法、および半導体装置の製造方法について、実施例を示す図面を参照しながら詳細に説明する。
本発明に則ってリードフレームを製造するには、先ず、図１(ａ)に示す如く、金属材料(例えば、ＣｕまたはＣｕ合金)の薄板から成るリードフレーム材１の表面１ａと裏面１ｂとに、それぞれドライフィルムレジスト(第１レジスト膜)２を貼着し、メッキパターンを有するガラスマスク(図示せず)等を介して露光したのち、現像によってドライフィルムレジスト２の所定位置のみを除去して開口２ｏ、２ｏ…を形成する。
なお、第１レジスト膜について、本実施の形態ではドライフィルムレジストを用いたが、その他、液体レジストやソルダーレジスト等の、電着レジスト以外のレジスト膜を選択することができる。
次いで、上記リードフレーム材１をメッキ槽に浸漬させる等の既存の処理により、図１(ｂ)に示す如く、上記ドライフィルムレジスト２の開口２ｏ、２ｏ…を介して、リードフレーム材１における表面１ａと裏面１ｂとの所定位置にメッキ層３、３…を形成する。
ここで、上記メッキ層３、３…は、例えばＮｉメッキを施した上にＡｕメッキを施したり、またはＮｉメッキの上にＰｄメッキ、Ａｕメッキを順に施す等、適宜Ｎｉ、Ｓｎ、Ｐｂ、Ａｇ、Ａｕ等の金属メッキを単体、または複数を組み合わせて施すことができる。
また、“リードフレーム材１における表面１ａと裏面１ｂとの所定位置”とは、後述する半導体装置の製造工程において形成される導電端子１Ｔ(図３参照)の、ワイヤボンディング端子部(上側端子)１Ｔａの頂面に対応する位置、実装外部端子部(下側端子)１Ｔｂの頂面に対応する位置、およびダイパッド１Ｄ(図３参照)の裏面に対応する位置を指している。
次いで、図１(ｃ)に示す如く、リードフレーム材１の裏面１ｂに形成したメッキ層３、３…を、ドライフィルムレジスト２とともに保護フィルム５で覆ったのち、電着塗装装置を用いる等の既存の処理により、リードフレーム材１の表面１ａに形成されたメッキ層３、３…の表面に、電着塗装法による電着レジスト(第２レジスト膜)４、４…を形成し、これら電着レジスト４、４…によって、メッキ層３、３…の表面をマスキングする。
ここで、リードフレーム材１の裏面１ｂに保護フィルム５を覆うことで、電着レジストを必要な箇所のみに形成することができ、コストを削減することができる。
なお、電着塗装法を用いた電着レジストの工程は、例えば、電着液として水溶性アクリル樹脂液に浸漬し、８０〜２００Ｖの電圧をかける電気泳動法で電着塗膜を形成する。その後、露光・現像処理を行うことで、電着レジスト４となる。
因みに、上記電着レジスト４は、ドライフィルムレジスト２の開口２ｏ、２ｏ…から露出している、導電材料から成るメッキ層３、３…の表面のみに、選択的に形成されることは言うまでもない。
次いで、図１(ｄ)に示す如く、上記保護フィルム５を剥がしたのち、炭酸ソーダ等の薬品を用いる等の既存の処理により、リードフレーム材１における表面１ａと裏面１ｂとから、それぞれドライフィルムレジスト２、２を除去する。
次いで、図１(ｅ)に示す如く、リードフレーム材１の裏面１ｂに形成したメッキ層３、３…を、ドライフィルムレジスト２とともに保護フィルム５で覆ったのち、上記リードフレーム材１の表面１ａにおける所定領域をエッチング(ハーフエッチング)することにより、複数の導電端子１Ｔ、１Ｔ…(図３参照)におけるワイヤボンディング端子部(上側端子)１Ｔａ、１Ｔａ…を形成する。
このとき、上記エッチング(ハーフエッチング)に際して、メッキ層３の表面に形成された電着レジスト４、４…が、マスキングと成ってエッチングを阻止することにより、リードフレーム材１の表面１ａにワイヤボンディング端子部(上側端子)１Ｔａ、１Ｔａ…が形成されることとなる。
次いで、上記保護フィルム５を剥がしたのち、有機酸等の薬品を用いる等の既存の処理により、ワイヤボンディング端子部(上側端子)１Ｔａ、１Ｔａ…の頂面に形成されたメッキ層３、３…の表面から、電着レジスト４、４…を除去することによって、図１(ｆ)に示す如く、各々メッキ層３の形成されたワイヤボンディング端子部(上側端子)１Ｔａ、１Ｔａ…が、表面側の所定位置に突出形成されているとともに、裏面１ｂの所定位置にメッキ層３、３…が形成されている、製品としてのリードフレーム１０が完成することとなる。
上述したリードフレームの製造方法によれば、メッキ層３を電着レジスト４によってカバーしていることで、メッキ層をレジストとしてエッチングする従来技術に対し、メッキ金属とエッチング液との組み合わせに制限を受けることがなく、エッチング液の選定範囲が広がることと併せ、エッチング液に浸食されない貴金属のメッキ層を一定の厚さ以上に形成する必要がなく、貴金属の使用量を削減できることにより、リードフレームの製造に関わるコストを低減させることが可能となる。
また、上述したリードフレームの製造方法によれば、電着塗装法を用いることで、選択的に導電材料であるメッキ層３、３…のみに電着レジスト４を形成できるため、メッキ層３のマスキングにパターン用マスクを必要とすることがなく、またメッキ層３に対してパターン用マスクを高精度に位置合わせする必要もなく、もってリードフレームの製造に関わる生産性を向上させることが可能となる。
さらに、上述したリードフレームの製造方法によれば、リードフレーム材１をエッチングする前に電着レジスト４を形成するため、平面であるメッキ層３に電着レジスト４が均一に形成され、必要最小限の領域にのみ電着レジストが形成されるため、コストの削減を可能とし、図１(ｆ)での電着レジスト４の除去においても確実に行うことができる。
なお、上述した実施例においては、図１(ｅ)に示す如く、リードフレーム材１の表面１ａからエッチングを行っているが、所望するリードフレームの形態によっては、リードフレーム材１の裏面１ｂからエッチングを行う、あるいはリードフレーム材１の表面１ａと裏面１ｂとの両方からエッチングを行う等、様々な製造方法を採用することが可能である。
また、上述の実施例では、リードフレーム材１の表面１ａにのみ電着レジストを形成したが、必要に応じて、リードフレーム材１の裏面１ｂにも電着レジストを形成しても良い。
以下では、本発明に係る半導体装置の製造方法について説明する。
なお、図２および図３に示す半導体装置の製造方法において、図１に示したリードフレームと同一の要素には、図２および図３において図１と同一の符号を用いることとする。
なお、図２および図３に示す半導体装置の製造方法において、図１に示したリードフレームと同一の要素には、図２および図３において図１と同一の符号を用いることとする。
本発明に則って半導体装置を製造するには、先ず、図２(ａ)に示す如く、金属材料の薄板から成るリードフレーム材１を準備したのち、図２(ｂ)に示す如く、上記リードフレーム材１の表面１ａと裏面１ｂとに、それぞれドライフィルムレジスト(第１レジスト膜)２を貼着し、メッキパターンを有するガラスマスク(図示せず)等を介して露光したのち、現像によってドライフィルムレジスト２の所定位置のみを除去して開口２ｏ、２ｏ…を形成する（第１工程）。
次いで、上記リードフレーム材１をメッキ槽に浸漬させる等の既存の処理により、図２(ｃ)に示す如く、上記ドライフィルムレジスト２の開口２ｏ、２ｏ…を介して、リードフレーム材１における表面１ａと裏面１ｂとの所定位置にメッキ層３、３…を形成する（第２工程）。
ここで、“リードフレーム材１における表面１ａと裏面１ｂとの所定位置”とは、後述する工程において形成される導電端子１Ｔ(図３参照)の、ワイヤボンディング端子部(上側端子)１Ｔａの頂面に対応する位置、実装外部端子部(下側端子)１Ｔｂの頂面に対応する位置、およびダイパッド１Ｄ(図３参照)の裏面に対応する位置を指している。
次いで、図２(ｄ)に示す如く、電着塗装装置を用いる等の既存の処理により、リードフレーム材１の表面１ａおよび裏面１ｂに形成されたメッキ層３、３…の表面に、電着塗装法による電着レジスト(第２レジスト膜)４、４…を形成し、これら電着レジスト４、４…によって、メッキ層３、３…の表面をマスキングする（第３工程）。
因みに、上記電着レジスト４は、ドライフィルムレジスト２の開口２ｏ、２ｏ…から露出している、導電材料から成るメッキ層３、３…の表面のみに、選択的に形成されることは言うまでもない。
次いで、図２(ｅ)に示す如く、薬品を用いる等の既存の処理により、リードフレーム材１における表面１ａと裏面１ｂとから、それぞれドライフィルムレジスト２、２を除去する（第４工程）。
次いで、図３(ａ)に示す如く、リードフレーム材１の裏面１ｂをメッキ層３、３…、および電着レジスト４、４…とともに保護フィルム５で覆ったのち、上記リードフレーム材１の表面１ａにおける所定領域をエッチング(ハーフエッチング)して、複数の導電端子１Ｔ(図３参照)におけるワイヤボンディング端子部(上側端子)１Ｔａ、１Ｔａ…を突出させたリードフレーム１０を形成する（第５工程）。
このとき、上記エッチング(ハーフエッチング)に際して、メッキ層３の表面に形成された電着レジスト４、４…が、マスキングと成ってエッチングを阻止することにより、リードフレーム材１の表面１ａにワイヤボンディング端子部(上側端子)１Ｔａ、１Ｔａ…が突出形成されることとなる。
次いで、図３(ｂ)に示す如く、薬品を用いる等の既存の処理により、ワイヤボンディング端子部１Ｔａ、１Ｔａ…の頂面に形成されたメッキ層３、３…から電着レジスト４、４…を除去したのち、図３(ｃ)に示す如く、リードフレーム１０の所定位置にＩＣチップ(半導体素子)２０を接着固定し、ボンディングワイヤ３０、３０…を介してＩＣチップ２０とワイヤボンディング端子部１Ｔａ、１Ｔａ…とを電気的に接続し、リードフレーム１０の表面側から樹脂封止を行ってパッケージ４０を形成する（第６工程）。
次いで、図３(ｄ)に示す如く、リードフレーム材１の裏面１ｂにおける所定領域をエッチング(ハーフエッチング)し、実装外部端子部(下側端子)１Ｔｂ、１Ｔｂ…を突出させて導体端子１Ｔ、１Ｔ…を形成するとともに、個々の導体端子１Ｔ、１Ｔ…を分離する（第７工程）。
このとき、上記エッチング(ハーフエッチング)に際して、メッキ層３の表面に形成された電着レジスト４、４…が、マスキングと成ってエッチングを阻止することにより、リードフレーム材１の裏面１ｂに実装外部端子部１Ｔｂ、１Ｔｂ…が突出形成され、かつ導体端子１Ｔ、１Ｔ…を分離されることとなる。
次いで、図３(ｄ)に示した半導体装置の中間製品に対して、実装外部端子部１Ｔｂ、１Ｔｂ…の頂面に形成された電着レジスト４、４…を、薬品を用いる等の既存の処理によって除去することで、パッケージ４０の底面から突出した実装外部端子部１Ｔｂ、１Ｔｂ…の頂面に、それぞれメッキ層３、３…が形成されて成る、製品としての半導体装置１００が完成することとなる。
上述した半導体装置の製造方法によれば、メッキ層３を電着レジスト４によってカバーしていることで、メッキ層をレジストとしてエッチングする従来技術に対し、メッキ金属とエッチング液との組み合わせに制限を受けることがなく、エッチング液の選定範囲が広がることと併せ、エッチング液に浸食されない貴金属のメッキ層を一定の厚さ以上に形成する必要がなく、貴金属の使用量を削減できることにより、半導体装置の製造に関わるコストを低減させることが可能となる。
また、上述した半導体装置の製造方法によれば、電着塗装法を用いることで、選択的に導電材料であるメッキ層３、３…のみに電着レジスト４を形成できるため、メッキ層３のマスキングにパターン用マスクを必要とすることがなく、またメッキ層３に対してパターン用マスクを高精度に位置合わせする必要もなく、もって半導体装置の製造に関わる生産性を向上させることが可能となる。
さらに、上述した半導体装置の製造方法によれば、リードフレーム材１をエッチングする前に電着レジスト４を形成するため、平面であるメッキ層３に電着レジスト４が均一に形成され、必要最小限の領域にのみ電着レジストが形成されるため、コストの削減を可能とし、電着レジスト４の除去工程においても確実に行うことができる。
以下では、本発明に係る半導体装置の製造方法の他の実施例、詳しくはＱＦＮ(クワッドフラットノンリード)タイプの半導体装置の製造方法について説明する。
本発明に則って半導体装置を製造するには、先ず、図４(ａ)に示す如く、金属材料の薄板から成るリードフレーム材１′を準備したのち、図４(ｂ)に示す如く、上記リードフレーム材１′の表面１ａ′と裏面１ｂ′とに、それぞれドライフィルムレジスト(第１レジスト膜)２′を貼着し、メッキパターンを有するガラスマスク(図示せず)等を介して露光したのち、現像によってドライフィルムレジスト２′の所定位置のみを除去して開口２ｏ′、２ｏ′…を形成する（第１工程）。
次いで、上記リードフレーム材１′をメッキ槽に浸漬させる等の既存の処理により、図４(ｃ)に示す如く、上記ドライフィルムレジスト２′の開口２ｏ′、２ｏ′…を介して、リードフレーム材１′における表面１ａ′と裏面１ｂ′との所定位置にメッキ層３′、３′…を形成する（第２工程）。
ここで、“リードフレーム材１′における表面１ａ′と裏面１ｂ′との所定位置”とは、後述する工程において形成される導電端子１Ｔ′(図５参照)の表面と裏面とに対応する位置、およびダイパッド１Ｄ′(図５参照)の表面と裏面とに対応する位置を指している。
次いで、図４(ｄ)に示す如く、電着塗装装置を用いる等の既存の処理により、リードフレーム材１′の表面１ａ′および裏面１ｂ′に形成されたメッキ層３′、３′…の表面に、電着塗装法による電着レジスト(第２レジスト膜)４′、４′…を形成し、これら電着レジスト４′、４′…によって、メッキ層３′、３′…の表面をマスキングする（第３工程）。
因みに、上記電着レジスト４′は、ドライフィルムレジスト２′の開口２ｏ′、２ｏ′…から露出している、導電材料から成るメッキ層３′、３′…の表面のみに、選択的に形成されることは言うまでもない。
次いで、図４(ｅ)に示す如く、薬品を用いる等の既存の処理により、リードフレーム材１′における表面１ａ′と裏面１ｂ′とから、それぞれドライフィルムレジスト２′、２′を除去する（第４工程）。
次いで、図５(ａ)に示す如く、リードフレーム材１′の表面１ａ′における所定領域をエッチング(ハーフエッチング)するとともに、リードフレーム材１′の裏面１ｂ′における所定領域をエッチング(ハーフエッチング)することにより、中央のダイパッド１Ｄ′と、該ダイパッド１Ｄ′から分離された導体端子１Ｔ′、１Ｔ′…とを有するリードフレーム１０′を形成する（第５工程）。
このとき、上記エッチング(ハーフエッチング)に際して、メッキ層３′の表面に形成された電着レジスト４′、４′…が、マスキングと成ってエッチングを阻止することにより、ダイパッド１Ｄ′と導体端子１Ｔ′、１Ｔ′…とが分離されることとなる。
次いで、図５(ｂ)に示す如く、薬品を用いる等の既存の処理により、全てのメッキ層３′、３′…の表面から電着レジスト４′、４′…を除去したのち、図５(ｃ)に示す如く、リードフレーム１０′のダイパッド１Ｄ′にＩＣチップ(半導体素子)２０′を接着固定し、ボンディングワイヤ３０′、３０′…を介してＩＣチップ２０′と導体端子１Ｔ′、１Ｔ′…とを電気的に接続し、樹脂封止を行ってパッケージ４０′を形成することにより（第６工程）、製品としてのＱＦＮタイプの半導体装置１００′が完成することとなる。
上述したＱＦＮタイプの半導体装置の製造方法においても、図２および図３に示した半導体装置の製造方法と同様に、半導体装置の製造に関わるコストを低減させることができ、また半導体装置の製造に関わる生産性を向上させることができるとともに、メッキ層を形成する部位以外を電着被膜によってマスキングしている従来技術における諸問題を解消することができる。
ここで、ＱＦＮタイプの半導体装置を製造する従来の方法では、エッチングの後にメッキ層を形成しているため、ダイパッドやリード(導体端子)の側面にまでメッキ層が形成されてしまい、メッキ金属と封止樹脂との密着性が悪いことから、パッケージ内に湿気が侵入する等、半導体装置としての信頼性を低下させる問題が生じていた。
これに対して、図４および図５に示したＱＦＮタイプの半導体装置の製造方法によれば、上述した如く、メッキ層を形成してからエッチングを行うため、ダイパッド１Ｄ′や導体端子１Ｔ′、１Ｔ′…の側面にメッキ層が形成されることがなく、リードフレーム材のＣｕ材と封止樹脂との接触面積が増大し、樹脂密着性が向上することによって、半導体装置としての信頼性も向上することとなり、さらにメッキ層を形成する領域が最小限で良いことから、メッキ金属の使用量が削減されることとなり、もって半導体装置の製造に関わるコストを低減することが可能となる。
１、１′…リードフレーム材、
１ａ、１ａ′…表面、
１ｂ、１ｂ′…裏面、
１Ｔ、１Ｔ′…導体端子、
１Ｔａ…ワイヤボンディング端子部(上側端子)、
１Ｔｂ…実装外部端子部(下側端子)、
１Ｄ、１Ｄ′…ダイパッド、
２、２′…ドライフィルムレジスト(第１レジスト膜)、
２ｏ、２ｏ′…開口、
３、３′…メッキ層、
４、４′…電着レジスト(第２レジスト膜)、
５、５′…保護フィルム、
１０、１０′…リードフレーム、
２０、２０′…ＩＣチップ(半導体素子)、
３０、３０′…ボンディングワイヤ、
４０、４０′…パッケージ、
１００、１００′…半導体装置。
１ａ、１ａ′…表面、
１ｂ、１ｂ′…裏面、
１Ｔ、１Ｔ′…導体端子、
１Ｔａ…ワイヤボンディング端子部(上側端子)、
１Ｔｂ…実装外部端子部(下側端子)、
１Ｄ、１Ｄ′…ダイパッド、
２、２′…ドライフィルムレジスト(第１レジスト膜)、
２ｏ、２ｏ′…開口、
３、３′…メッキ層、
４、４′…電着レジスト(第２レジスト膜)、
５、５′…保護フィルム、
１０、１０′…リードフレーム、
２０、２０′…ＩＣチップ(半導体素子)、
３０、３０′…ボンディングワイヤ、
４０、４０′…パッケージ、
１００、１００′…半導体装置。
Claims (4)
- リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する工程と、
前記リードフレーム材の表面および裏面に、前記第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する工程と、
前記メッキ層の表面に電着レジストから成る第２レジスト膜を形成する工程と、
前記第１レジスト膜を除去する工程と、
前記第１レジスト膜を除去した領域を、前記リードフレームの表面からエッチングして上側端子を突出させる工程と、
を含んで成ることを特徴とするリードフレームの製造方法。 - リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する工程と、
前記リードフレーム材の表面および裏面に、前記第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する工程と、
前記メッキ層の表面に電着レジストから成る第２レジスト膜を形成する工程と、
前記第１レジスト膜を除去する工程と、
前記第１レジスト膜を除去した領域を、エッチングして導体端子を分離させる工程と、
を含んで成ることを特徴とするリードフレームの製造方法。 - リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する第１工程と、
前記リードフレーム材の表面および裏面に、前記第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する第２工程と、
前記メッキ層の表面に電着レジストから成る第２レジスト膜を形成する第３工程と、
前記第１レジスト膜を除去する第４工程と、
前記第１レジスト膜を除去した領域を、前記リードフレーム材の表面からエッチングし、上側端子を突出させてリードフレームを形成する第５工程と、
前記リードフレームに半導体素子を搭載し、該半導体素子と前記上側端子とを電気的に接続して樹脂封止する第６工程と、
前記リードフレーム材の裏面からエッチングし、下側端子を形成するとともに導体端子を分離する第７工程と、
を含んで成ることを特徴とする半導体装置の製造方法。 - リードフレーム材の表面と裏面とに、ドライフィルムレジスト、液体レジストまたはソルダーレジストの何れか１つから成る第１レジスト膜を形成し、該第１レジスト膜にメッキパターンの開口を形成する第１工程と、
前記リードフレーム材の表面および裏面に、前記第１レジスト膜のメッキパターンの開口を介してメッキ層を形成する第２工程と、
前記メッキ層の表面に電着レジストから成る第２レジスト膜を形成する第３工程と、
前記第１レジスト膜を除去する第４工程と、
前記第１レジスト膜を除去した領域をエッチングし、導体端子を分離してリードフレームを形成する第５工程と、
前記リードフレームに半導体素子を搭載し、該半導体素子と前記上側端子とを電気的に接続して樹脂封止する第６工程と、
を含んで成ることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009261879A JP2011108818A (ja) | 2009-11-17 | 2009-11-17 | リードフレームの製造方法および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009261879A JP2011108818A (ja) | 2009-11-17 | 2009-11-17 | リードフレームの製造方法および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2011108818A true JP2011108818A (ja) | 2011-06-02 |
Family
ID=44231989
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2009261879A Pending JP2011108818A (ja) | 2009-11-17 | 2009-11-17 | リードフレームの製造方法および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2011108818A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013075383A1 (en) * | 2011-11-22 | 2013-05-30 | Jiangsu Changjiang Elelctronics Technology Co. Ltd | Quad flat no-lead (qfn) packaging structures and method for manufacturing the same |
| JP2014049718A (ja) * | 2012-09-04 | 2014-03-17 | Sumitomo Metal Mining Co Ltd | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 |
| WO2015060298A1 (ja) * | 2013-10-24 | 2015-04-30 | Ｄｏｗａメタルテック株式会社 | 端子部材のめっき方法、めっき装置、および端子部材 |
| JP2017112201A (ja) * | 2015-12-16 | 2017-06-22 | Ｓｈマテリアル株式会社 | 半導体装置用リードフレーム及びその製造方法 |
| TWI631671B (zh) * | 2016-07-25 | 2018-08-01 | 友立材料股份有限公司 | 半導體元件安裝用基板、半導體裝置及其製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291232A (ja) * | 1993-04-05 | 1994-10-18 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| JPH0897314A (ja) * | 1994-09-28 | 1996-04-12 | Dainippon Printing Co Ltd | 表面実装型半導体装置 |
| JP2001024135A (ja) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2003078097A (ja) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
-
2009
- 2009-11-17 JP JP2009261879A patent/JP2011108818A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06291232A (ja) * | 1993-04-05 | 1994-10-18 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法 |
| JPH0897314A (ja) * | 1994-09-28 | 1996-04-12 | Dainippon Printing Co Ltd | 表面実装型半導体装置 |
| JP2001024135A (ja) * | 1999-07-07 | 2001-01-26 | Mitsui High Tec Inc | 半導体装置の製造方法 |
| JP2003078097A (ja) * | 2001-06-19 | 2003-03-14 | Sumitomo Metal Mining Co Ltd | リードフレーム及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013075383A1 (en) * | 2011-11-22 | 2013-05-30 | Jiangsu Changjiang Elelctronics Technology Co. Ltd | Quad flat no-lead (qfn) packaging structures and method for manufacturing the same |
| JP2015502035A (ja) * | 2011-11-22 | 2015-01-19 | ジアンスー チャンジアン エレクトロニクス テクノロジー カンパニーリミテッド | クワッド・フラット・ノーリード（ｑｆｎ）パッケージ構造及びその製造方法 |
| JP2014049718A (ja) * | 2012-09-04 | 2014-03-17 | Sumitomo Metal Mining Co Ltd | 半導体装置の製造方法並びにそれに用いられる半導体素子搭載用基板とその製造方法 |
| WO2015060298A1 (ja) * | 2013-10-24 | 2015-04-30 | Ｄｏｗａメタルテック株式会社 | 端子部材のめっき方法、めっき装置、および端子部材 |
| JP2015108186A (ja) * | 2013-10-24 | 2015-06-11 | Ｄｏｗａメタルテック株式会社 | 端子部材のめっき方法、めっき装置、および端子部材 |
| JP2017112201A (ja) * | 2015-12-16 | 2017-06-22 | Ｓｈマテリアル株式会社 | 半導体装置用リードフレーム及びその製造方法 |
| TWI631671B (zh) * | 2016-07-25 | 2018-08-01 | 友立材料股份有限公司 | 半導體元件安裝用基板、半導體裝置及其製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102265394B (zh) | 多行引线框架的结构及其半导体封装及制造方法 | |
| JP4032063B2 (ja) | 半導体装置の製造方法 | |
| TWI500122B (zh) | 半導體元件搭載用基板及其製造方法 | |
| CN106169458A (zh) | 半导体元件安装用引线框架与半导体装置及其制造方法 | |
| JP6838104B2 (ja) | 半導体装置用基板および半導体装置 | |
| KR20140102137A (ko) | 수지 봉지형 반도체 장치의 제조 방법 및 리드 프레임 | |
| TWI469291B (zh) | Semiconductor substrate mounting substrate and manufacturing method thereof | |
| JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
| JP2000195984A (ja) | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 | |
| JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
| JP6524533B2 (ja) | 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法 | |
| JP2018166182A (ja) | 半導体装置用リードフレームとその製造方法 | |
| JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
| JP2022168143A (ja) | 半導体装置用基板、および半導体装置 | |
| JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
| JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
| JP7059139B2 (ja) | 半導体素子搭載用基板の製造方法 | |
| JP6644978B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
| JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
| JP6443979B2 (ja) | リードフレーム及びその製造方法 | |
| JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
| KR101297662B1 (ko) | 리드프레임의 제조방법 | |
| JP5636184B2 (ja) | 半導体装置、半導体装置用基板及びこれらの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120803 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130619 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130709 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140128 |