JP6615654B2 - 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 - Google Patents
半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP6615654B2 JP6615654B2 JP2016049872A JP2016049872A JP6615654B2 JP 6615654 B2 JP6615654 B2 JP 6615654B2 JP 2016049872 A JP2016049872 A JP 2016049872A JP 2016049872 A JP2016049872 A JP 2016049872A JP 6615654 B2 JP6615654 B2 JP 6615654B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- plating layer
- conductive substrate
- element mounting
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 211
- 239000004065 semiconductor Substances 0.000 title claims description 189
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000007747 plating Methods 0.000 claims description 251
- 239000011347 resin Substances 0.000 claims description 78
- 229920005989 resin Polymers 0.000 claims description 78
- 238000007789 sealing Methods 0.000 claims description 70
- 238000000034 method Methods 0.000 claims description 41
- 238000005530 etching Methods 0.000 claims description 38
- 230000000740 bleeding effect Effects 0.000 claims description 35
- 238000000576 coating method Methods 0.000 claims description 6
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 239000000243 solution Substances 0.000 description 46
- 238000010586 diagram Methods 0.000 description 12
- 230000007797 corrosion Effects 0.000 description 8
- 238000005260 corrosion Methods 0.000 description 8
- 238000004090 dissolution Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 238000005520 cutting process Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 238000011161 development Methods 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- CDBYLPFSWZWCQE-UHFFFAOYSA-L Sodium Carbonate Chemical compound [Na+].[Na+].[O-]C([O-])=O CDBYLPFSWZWCQE-UHFFFAOYSA-L 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 238000007726 management method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000002360 preparation method Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000010924 continuous production Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910000510 noble metal Inorganic materials 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 229910000029 sodium carbonate Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
図1を用いて、本発明の一実施形態に係る半導体素子搭載用基板について説明する。図1は、本発明の一実施形態に係る半導体素子搭載用基板を示した断面図である。
次に、図3を参照して、本発明の実施形態に係る半導体素子搭載用基板50の製造方法について説明する。図3(A)〜(G)は、本発明の一実施形態に係る半導体素子搭載用基板50の製造方法の一例の一連の工程を模式的に示した図である。なお、今まで説明した構成要素については、同一の参照符号を付し、その説明を省略する。
図4を用いて、本発明の実施形態に係る半導体装置の製造方法について説明する。図4は、本発明の一実施形態に係る半導体装置の製造方法の一例の一連の工程を模式的に示した図である。本発明の実施形態に係る半導体装置100は、本発明の実施形態に係る半導体素子搭載用基板50を用いて製造されるため、図4(A)〜(D)は、図3に示した半導体素子搭載用基板50の製造方法から連続した工程である。
Claims (10)
- 導電性基板と、
前記導電性基板の表面上の所定領域に設けられためっき層からなるリード部と、を備え、
前記めっき層の側面に対して凸状の滲みめっき層が形成され、
該滲みめっき層は前記導電性基板の表面から離間して設けられる半導体素子搭載用基板。 - 前記導電性基板の表面上に半導体素子搭載部が設けられ、
前記リード部は、前記半導体素子搭載部の周辺に設けられることを特徴とする請求項1に記載の半導体素子搭載用基板。 - 前記滲みめっき層は、前記導電性基板の表面から5μm〜20μm離間して設けられる請求項1又は2に記載の半導体素子搭載用基板。
- 前記半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層からなる請求項2に記載の半導体素子搭載用基板。
- 半導体素子と、
めっき層からなるリード部と、
前記半導体素子と前記リード部とを電気的に接続する接続体と、
少なくとも前記リード部の底面以外の領域と、前記半導体素子及び、前記接続体とを封止する封止樹脂部とを、備え、
前記めっき層の側面に対して凸状の滲みめっき層が形成され、
前記滲みめっき層は、封止樹脂内に封止されている半導体装置。 - 前記半導体素子は半導体素子搭載部上に設けられ、
前記リード部は、前記半導体素子搭載部の周辺に設けられることを特徴とする請求項5に記載の半導体装置。 - 前記半導体素子搭載部は、前記リード部を構成する前記めっき層と同一の積層構成を有するめっき層からなる請求項6に記載の半導体素子搭載用基板。
- 導電性基板の表面上の所定領域に、めっき層からなるリード部が設けられた半導体素子搭載用基板の製造方法であって、
前記導電性基板上にレジスト層を被覆し、
前記レジスト層にリード部を設ける領域にパターンニングを施してレジストマスクに開口部を形成し、
前記開口部の導電性基板表面が露出した領域をエッチングして所定深さの凹部を形成し、
前記凹部にめっき層からなるリード部を形成し、
レジストマスク層を剥離し、前記導電性基板の表面を露出し、
前記導電性基板のうち、露出させた前記表面を前記所定深さにエッチングし、
滲みめっき層が前記導電性基板の表面から離間されるように前記めっき層の側面に凸状の滲みめっき層を形成して得られる、半導体素子搭載用基板の製造方法。 - 前記導電性基板を前記所定深さにエッチングして得られた後、滲みめっき層除去を行う請求項8に記載の半導体素子搭載用基板の製造方法。
- 請求項8又は9に記載された半導体素子搭載用基板の製造方法により製造された半導体素子搭載用基板に、半導体素子を搭載し、
前記半導体素子と前記リード部とを電気的に接続し、
少なくとも前記リード部の底面以外の領域と、前記半導体素子と、接続体とを、封止し、
導電性基板を溶解除去する半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049872A JP6615654B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016049872A JP6615654B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017168511A JP2017168511A (ja) | 2017-09-21 |
JP6615654B2 true JP6615654B2 (ja) | 2019-12-04 |
Family
ID=59909121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016049872A Active JP6615654B2 (ja) | 2016-03-14 | 2016-03-14 | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6615654B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102518803B1 (ko) | 2018-10-24 | 2023-04-07 | 삼성전자주식회사 | 반도체 패키지 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3650596B2 (ja) * | 2001-09-03 | 2005-05-18 | 新光電気工業株式会社 | 半導体装置の製造方法 |
JP4052915B2 (ja) * | 2002-09-26 | 2008-02-27 | 三洋電機株式会社 | 回路装置の製造方法 |
JP2008041849A (ja) * | 2006-08-04 | 2008-02-21 | Renesas Technology Corp | 半導体装置の製造方法 |
JP5948881B2 (ja) * | 2012-01-16 | 2016-07-06 | 大日本印刷株式会社 | 半導体装置用リードフレーム |
-
2016
- 2016-03-14 JP JP2016049872A patent/JP6615654B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2017168511A (ja) | 2017-09-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6555927B2 (ja) | 半導体素子搭載用リードフレーム及び半導体装置の製造方法 | |
JP6653139B2 (ja) | リードフレーム及びその製造方法 | |
JP2007048981A (ja) | 半導体装置の製造方法 | |
CN108701658B (zh) | 半导体元件承载用基板、半导体装置及光半导体装置及其制造方法 | |
JP2017212290A (ja) | 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法 | |
JP2020053420A (ja) | リードフレーム及びリードフレームの製造方法 | |
JP2011108818A (ja) | リードフレームの製造方法および半導体装置の製造方法 | |
JP6615654B2 (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP2017130576A (ja) | リードフレーム及びこれを用いた半導体装置、並びにそれらの製造方法 | |
JP2019057587A (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP2017163106A (ja) | リードフレーム集合基板及び半導体装置集合体 | |
JP6524526B2 (ja) | 半導体素子実装用基板及び半導体装置、並びにそれらの製造方法 | |
JP6676854B2 (ja) | リードフレーム、並びにリードフレーム及び半導体装置の製造方法 | |
JP6299004B2 (ja) | 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法 | |
JP6610927B2 (ja) | 光半導体装置及びその製造方法と、光半導体素子搭載用基板の製造方法 | |
JP6138496B2 (ja) | 半導体素子搭載用基板及び半導体装置 | |
JP5991712B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6476494B2 (ja) | リードフレーム及び半導体装置、並びにそれらの製造方法 | |
JP2012146782A (ja) | 半導体素子搭載用リードフレームの製造方法 | |
CN107658286B (zh) | 半导体元件安装用基板、半导体装置及它们的制造方法 | |
JP5299411B2 (ja) | リードフレームの製造方法 | |
JP6901201B2 (ja) | 半導体素子搭載用基板及びその製造方法 | |
JP6489615B2 (ja) | 半導体素子搭載用基板、半導体装置及びそれらの製造方法 | |
JP2017168510A (ja) | 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法 | |
JP2017162946A (ja) | リードフレーム集合基板及び半導体装置集合体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180315 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180809 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20180809 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20190422 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190530 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191106 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6615654 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |