JP3650596B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP3650596B2
JP3650596B2 JP2001265848A JP2001265848A JP3650596B2 JP 3650596 B2 JP3650596 B2 JP 3650596B2 JP 2001265848 A JP2001265848 A JP 2001265848A JP 2001265848 A JP2001265848 A JP 2001265848A JP 3650596 B2 JP3650596 B2 JP 3650596B2
Authority
JP
Japan
Prior art keywords
external connection
connection terminal
layer
metal
terminal pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001265848A
Other languages
English (en)
Other versions
JP2003078071A (ja
Inventor
洋一 風間
慶一 政木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2001265848A priority Critical patent/JP3650596B2/ja
Priority to US10/216,776 priority patent/US7064001B2/en
Publication of JP2003078071A publication Critical patent/JP2003078071A/ja
Application granted granted Critical
Publication of JP3650596B2 publication Critical patent/JP3650596B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/042Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、更に詳細には外部接続端子を接合する外部接続端子用パッドと半導体素子とをワイヤで電気的に接続し、前記半導体素子、外部接続端子用パッド及びワイヤを樹脂封止して形成した封止樹脂層に、前記外部接続端子用パッドの面が底面に露出する凹部が形成された半導体装置の製造方法に関する。
【0002】
【従来の技術】
半導体装置には、図8に示すプラスチックパッケージタイプの半導体装置100がある。この半導体装置100は、外部接続端子としてのはんだボール104が接合される外部接続端子用パッド106と半導体素子102とが、ワイヤ108によって電気的に接続されている。更に、外部接続端子用パッド106、半導体素子102及びワイヤ108を封止樹脂して封止樹脂層110が形成されている。
かかる半導体装置100では、封止樹脂層110の表面に外部接続端子用パッド106が露出している。この外部接続端子用パッド106の露出面に、はんだボール104を接合すると、はんだボール104の接合強度が低いという難点がある。つまり、外部接続端子用パッド106の露出面に接合されたはんだボール104に加えられるせん断力や応力は、はんだボール104と外部接続端子用パッド106との接合面に集中するからである。
かかるはんだボール104の接合強度が低いという難点は、外部接続端子用パッド106が底面に露出する凹部を封止樹脂層110に形成し、凹部底面に露出する外部接続端子用パッド106にはんだボール104を接合することにより解消できる。つまり、凹部底面に露出する外部接続端子用パッド106に接合された、はんだボール104に加えられるせん断力や応力を、はんだボール104と外部接続端子用パッド106との接合面の他に、凹部の内壁面にも分散できるからである。
【0003】
この様に、外部接続端子用パッド106が底面に露出する凹部を封止樹脂層110に形成した半導体装置の製造方法としては、例えば特公平4−47977号公報に提案されている。かかる公報に提案されている半導体装置の製造方法を図9に示す。
先ず、金属基板200の一面側に、Au層とAu層との間にNi層が挟み込まれた外部接続端子用パッド202と半導体素子搭載部204とを、めっきによって形成する[図9(a)]。
かかる外部接続端子用パッド202と半導体素子搭載部204とが形成された金属基板200の一面側に第1回目のエッチングを施す。この際に、Au層で覆われている外部接続端子用パッド202と半導体素子搭載部204とはエッチングされない。このため、外部接続端子用パッド202と半導体素子搭載部204とが載置されている金属基板200の部分は、凸部206に形成される[図9(b)]。
次いで、半導体素子搭載部204に搭載した半導体素子208と外部接続端子用パッド202とをワイヤ210で電気的に接続した後[図9(c)]、半導体素子208、外部接続端子用パッド202及びワイヤ210を樹脂封止して封止樹脂層212を形成する[図9(d)]。
その後、金属基板200に第2回目のエッチングを施し、金属基板200を除去することによって、底面に外部接続端子用パッド202の面が露出する凹部214を、封止樹脂層212に形成できる[図9(e)]。この凹部214は、第1回目のエッチングで金属基板200の一面側に形成した凸部206を、第2回目のエッチングにより除去することによって形成したものである。
【0004】
【発明が解決しようとする課題】
図9に示す半導体装置の製造方法で得られた凹部214の底面に露出する外部接続端子用パッド202の面に、外部接続端子としてのはんだボールを接合することによって、はんだボールと外部接続端子用パッド202との接合強度を向上できる。
しかしながら、図9に示す半導体装置の製造方法では、金属基板200に二回ものエッチングを施すことが必要であり、半導体装置の製造工程を複雑化する。
しかも、金属基板200に施した第1回目のエッチングで形成した凸部206の高さは、封止樹脂層212に形成した凹部214の深さに密接に関連する。このため、各凸部206の高さを揃えることが必要であり、金属基板200に施す第1回目のエッチングの管理を厳格に行う必要がある。
そこで、本発明の課題は、外部接続端子を接合する外部接続端子用パッドと半導体素子とを電気的に接続するワイヤ等を樹脂封止して形成した封止樹脂層に、外部接続端子用パッドが底面に露出する凹部を、半導体装置の製造工程を複雑化することなく容易に形成し得る半導体装置の製造方法を提供することにある。
【0005】
【課題を解決するための手段】
本発明者等は、前記課題を解決すべく検討した結果、図9に示す半導体装置の製造工程において、金属基板200の一面側に外部接続端子用パッド202をめっきで形成する際に、金属基板200にエッチングで形成した凸部206に相当する部分を、金属基板200にエッチングを施すエッチング液に可溶な可溶金属層をめっきで形成した後、この可溶金属層に引き続いて外部接続端子用パッド202をめっきで形成することによって、金属基板200に二回のエッチングを施すことなく封止樹脂層に外部接続端子用パッドが底面に露出する凹部を形成できることを見出し、本発明に到達した。
すなわち、本発明は、外部接続端子を接合する外部接続端子用パッドと半導体素子とをワイヤで電気的に接続し、前記半導体素子、外部接続端子用パッド及びワイヤを樹脂封止して形成した封止樹脂層に、前記外部接続端子用パッドの面が底面に露出する凹部が形成された半導体装置を製造する際に、金属基板の一面側に形成されたレジスト層に、前記外部接続端子用パッドを形成する部分の金属基板の表面が凹部の底面に露出するパターニングを施し、前記金属基板を給電層とする電解めっきによって、前記凹部の底面に露出する金属基板の表面に形成した、前記金属基板にエッチングを施すエッチング液に可溶の金属から成る可溶金属層と、前記可溶金属層上に形成した、前記エッチング液に不溶の金属から成る不溶金属層を含む複数の金属層から構成される外部接続端子用パッドを形成した後、前記レジスト層を除去した金属基板に搭載した半導体素子と前記外部接続端子用パッドとをワイヤによって電気的に接続し、次いで、前記半導体素子、外部接続端子用パッド及びワイヤを樹脂封止して金属基板の一面側に封止樹脂層を形成した後、前記金属基板及び可溶金属層を前記エッチング液でエッチングして除去し、前記外部接続端子を接合する外部接続端子用パッドの面が底面に露出する凹部を前記封止樹脂層に形成することを特徴とする半導体装置の製造方法にある。
【0006】
かかる本発明において、前記可溶金属層を、金属基板を形成する金属と同一金属で形成することによって、金属基板と可溶金属層とをエッチングで同時に除去できる。この金属基板としては、銅基板を用いることが好ましい。
また、前記外部接続端子用パッドを、金から成る不溶金属層に引き続いてパラジウム層とニッケル層とを形成した後、ワイヤの端部を接合する接合面を含む層をパラジウム層により形成することによって、外部接続端子用パッドのパッド面でのはんだ濡れ性やワイヤボンディング性を向上できる。
【0007】
本発明に係る半導体装置の製造方法では、金属基板の一面側に外部接続端子用パッドを電解めっきで形成する際に、金属基板の表面に形成した、金属基板にエッチングを施すエッチング液に可溶の金属から成る可溶金属層と、この可溶金属層上に形成した、金属基板をエッチングするエッチング液に不溶の金属から成る不溶金属層を含む複数の金属層から成る外部接続端子用パッドを形成し、次いで、金属基板に搭載した半導体素子、外部接続端子用パッド及びワイヤを樹脂封止して封止樹脂層を金属基板の一面側に形成した後、金属基板及び可溶金属層をエッチングで除去することによって、外部接続端子を接合する外部接続端子用パッドが底面に露出する凹部を樹脂樹脂層に形成できる。
かかる本発明では、外部接続端子用パッドを電解めっきで形成する際に、金属基板にエッチングを施して凸部を形成することを要しない。
このため、本発明では、金属基板に一回のエッチングを施すことで足り、金属基板に二回のエッチングを施す前掲の公報で提案された半導体装置の製造方法に比較して、半導体装置の製造工程の簡略化を図ることができる。
【0008】
【発明の実施の形態】
本発明に係る半導体装置の製造方法の一例を図1に示す。図1は、本発明に係る半導体装置の製造方法の一例を説明するための工程図である。
先ず、金属基板としての銅基板10の一面側に形成したレジスト層12にパターニングを施し、外部接続端子用パッドを形成する部分に銅基板10の表面が底面に露出する凹部14を形成する[図1(a)]。
かかる凹部14内に露出している銅基板10の表面には、銅基板10を給電層とする電解めっきによって、銅基板10にエッチングを施すエッチング液に可溶の金属、具体的には銅から成る可溶金属層16を形成する[図1(b)]。
更に、凹部14内に形成した可溶金属層16に引き続いて、銅基板10を給電層とする電解めっきによって複数の金属層を積層し、外部接続端子用パッド20を形成する[図1(c)]。
【0009】
かかる凹部14内に形成した金属層の構成の一例について、その部分断面拡大図を図2に示す。
図2に示す様に、凹部14内には、銅基板10の表面に形成された銅から成る可溶金属層16に引き続いて、複数の金属層から成る外部接続端子用パッド20が積層されている。
この外部接続端子用パッド20には、銅基板10及び可溶金属層16をエッチングするエッチング液に不溶な不溶金属層としての金(Au)層20a(以下、単にAu層20aと示すことがある)が、可溶金属層16に引き続いて積層され、このAu層20aに引き続いて、パラジウム(Pd)層20b(以下、単にPd層20bと示すことがある)が積層されている。更に、Pd層20bには、ニッケル(Ni)層20cを介してPd層20dが積層されている。
かかる外部接続端子用パッド20を形成する金属層のうち、Au層20aには、後述する様に、外部接続端子としてのはんだボール等が接合される。
【0010】
図2に示す外部接続端子用パッド20を、凹部14内に形成した可溶金属層16に引き続いて形成した後、レジスト層12を剥離し、銅基板10の所定個所に半導体素子22を搭載する[図1(d)]。
次いで、銅基板10に搭載した半導体素子22と外部接続端子用パッド20とをワイヤ24で電気的に接続した後、可溶金属層16及び外部接続端子用パッド20、ワイヤ24及び半導体素子22を封止樹脂によって封止する[図1(e)]。この封止は、公知のトランスファモールド法によって行うことができ、封止樹脂層26が銅基板10の一面側に形成される。
ここで、半導体素子22と外部接続端子用パッド20とをワイヤ24で電気的に接続する際に、外部接続端子用パッド20の最上層は、図2に示す様に、Pd層20dによって形成されている。このため、Pd層20dの上面にワイヤ24の端部を接合(ボンディング)すると、そのボンディング性を向上できる。
【0011】
銅基板10の一面側に封止樹脂層26を形成した後、銅基板10及び可溶金属層16とを同一エッチング液でエッチングして除去することによって、外部接続端子用パッド20の面が底面に露出する凹部28を、封止樹脂層26に形成できる[図1(f)]。
かかる銅基板10及び可溶金属層16とをエッチングする際に、可溶金属層16に引き続いて形成された、銅基板10及び可溶金属層16にエッチングを施すエッチング液に不溶の不溶金属層としてAu層20aによって、外部接続端子用パッド20がオーバーエッチングされることを防止できる。
この様にして形成された凹部28内に露出する外部接続端子用パッド20の露出面は、Au層20aによって形成されている。このため、図3に示す様に、外部接続端子としてのはんだボール30を、外部接続端子用パッド20に接合する際に、外部接続端子用パッド20とはんだボール30とを良好に接合できる。
特に、図3に示す外部接続端子用パッド20の様に、Au層20aに引き続いてPd層20bが形成されている場合、はんだ濡れ性を向上でき、外部接続端子用パッド20とはんだボール30との接合力を向上できる。また、この場合、Au層20aをフラッシュめっきで形成して極めて薄い層としても、はんだ濡れ性を向上できる。
【0012】
図1に示す半導体装置の製造方法では、パターニングを施したレジスト層12を一度形成することによって、可溶金属層16及び外部接続端子用パッド20を形成でき、銅基板10及び可溶金属層16に施すエッチングは一度である。このため、図9に示す従来の半導体装置の製造方法に比較して、その製造工程を簡略化できる。
ところで、図1に示す半導体装置の製造方法で製造された半導体装置は、図1(f)に示す様に、半導体素子22の一面側が、封止樹脂層22から露出する露出面に形成され、半導体素子22で発生した熱の一部は、半導体素子22の露出面からも放熱される。
かかる半導体素子22の一面側からの放熱量を増加するには、図4に示す様に、半導体素子22の一面側に、この一面側の面積よりも大面積の放熱部32を形成することが好ましい。
【0013】
かかる放熱部32を図1に示す半導体装置の製造工程で電解めっきで形成することができる。この場合、図5(a)に示す様に、レジスト層12にパターニングを施し、外部接続端子用パッド20を形成する部分に銅基板10の表面が底面に露出する凹部14と、放熱部32を形成する部分に放熱部用凹部31とを形成する。
この凹部14内に銅から成る可溶金属層16を、銅基板10を給電層とする電解めっきで形成する際には、放熱部用凹部31をマスク板34で覆う。
凹部14内に可溶金属層16を形成した後、可溶金属層16に引き続いて、銅基板10を給電層とする電解めっきによって外部接続端子用パッド20を凹部14内に形成する。この際には、マスク板34を取り除いた放熱部用凹部31内にも、外部接続端子用パッド20と同一のめっき構成の放熱部32を同時に形成する[図5(b)]。
次いで、レジスト層12を除去し、放熱部32に半導体素子22を搭載する[図5(c)]。
【0014】
更に、図1(e)の工程と同様に、銅基板10に搭載した半導体素子22と外部接続端子用パッド20とをワイヤ24で電気的に接続した後、可溶金属層16及び外部接続端子用パッド20、ワイヤ24及び半導体素子22を封止樹脂によって封止する。この封止は、公知のトランスファモールド法によって行うことができ、封止樹脂層26が銅基板10の一面側に形成される。
その後、図1(f)の工程と同様に、銅基板10及び可溶金属層16とを同一エッチング液でエッチングして除去することによって、図4に示す様に、外部接続端子用パッド20の面が底面に露出する凹部28を、封止樹脂層26に形成できる。
【0015】
また、図6に示す半導体装置の様に、半導体素子22の一面側に形成された放熱部32が、封止樹脂層26に形成された凹部29の底面に露出するようにしてもよい場合がある。
かかる図6に示す半導体装置を得るには、先ず、図7(a)に示す様に、レジスト層12にパターニングを施し、外部接続端子用パッド20を形成する部分に銅基板10の表面が底面に露出する凹部14と、放熱部32を形成する部分に放熱部用凹部31とを形成する。
この凹部14及び放熱部用凹部31内には、銅から成る可溶金属層16を銅基板10を給電層とする電解めっきで形成する。
更に、凹部14及び放熱部用凹部31内に可溶金属層16を形成した後、可溶金属層16に引き続いて、銅基板10を給電層とする電解めっきによって、同一金属から成る外部接続端子用パッド20を凹部14内に形成し、同時に放熱部用凹部31内にも、外部接続端子用パッド20と同一のめっき構成の放熱部32を形成する[図7(b)]。
次いで、レジスト層12を除去し、放熱部32に半導体素子22を搭載する[図7(c)]。
【0016】
その後、図1(e),(f)の工程と同様に、半導体素子22と外部接続端子用パッド20とをワイヤ24で電気的に接続した後、可溶金属層16及び外部接続端子用パッド20、ワイヤ24及び半導体素子22を樹脂封止する。更に、銅基板10及び可溶金属層16とを、同一エッチング液でエッチングして除去することによって、図6に示す半導体装置を得ることができる。
【0017】
【発明の効果】
本発明によれば、電解めっきによって金属基板の一面側に形成した外部接続端子用パッド及び可溶金属層を樹脂封止し、金属基板の一面側に封止樹脂層を形成した後、金属基板及び可溶金属層をエッチングによって除去することにより、封止樹脂層に外部接続端子用パッドが底面に露出する凹部を形成できる。
このため、本発明では、金属基板に一回のエッチングを施すことで足り、金属基板に二回のエッチングを施す従来の半導体装置の製造方法に比較して、半導体装置の製造工程の簡略化を図ることができ、半導体装置の製造コストの低減を図ることができる。
【図面の簡単な説明】
【図1】本発明に係る半導体装置の製造方法の一例を説明する工程図である。
【図2】図1(c)の工程で凹部14内に形成される凸部16及び外部接続端子用パッド20のめっき構成を示す部分拡大断面図である。
【図3】図1(f)の工程で形成される封止樹脂層26に外部接続端子用パッド20が底面に露出する凹部28を示す部分拡大断面図である。
【図4】本発明に係る半導体装置の製造方法の他の例で得られる半導体装置の部分断面図である。
【図5】本発明に係る半導体装置の製造方法の他の例を説明する工程図である。
【図6】本発明に係る半導体装置の製造方法の他の例で得られる半導体装置の部分断面図である。
【図7】本発明に係る半導体装置の製造方法の他の例を説明する工程図である。
【図8】従来の半導体装置の部分断面図である。
【図9】改良された半導体装置を製造する公知の半導体装置の製造方法を説明する工程図である。
【符号の説明】
10 銅基板(金属基板)
12 レジスト層
14,28 凹部
16 可溶金属層
20 外部接続端子用パッド
22 半導体素子
24 ワイヤ
26 封止樹脂層
30 はんだボール(外部接続端子)

Claims (4)

  1. 外部接続端子を接合する外部接続端子用パッドと半導体素子とをワイヤで電気的に接続し、前記半導体素子、外部接続端子用パッド及びワイヤを樹脂封止して形成した封止樹脂層に、前記外部接続端子用パッドの面が底面に露出する凹部が形成された半導体装置を製造する際に、
    金属基板の一面側に形成されたレジスト層に、前記外部接続端子用パッドを形成する部分の金属基板の表面が凹部の底面に露出するパターニングを施し、
    前記金属基板を給電層とする電解めっきによって、前記凹部の底面に露出する金属基板の表面に形成した、前記金属基板にエッチングを施すエッチング液に可溶の金属から成る可溶金属層と、前記可溶金属層上に形成した、前記エッチング液に不溶の金属から成る不溶金属層を含む複数の金属層から構成される外部接続端子用パッドを形成した後、
    前記レジスト層を除去した金属基板に搭載した半導体素子と前記外部接続端子用パッドとをワイヤによって電気的に接続し、
    次いで、前記半導体素子、外部接続端子用パッド及びワイヤを樹脂封止して金属基板の一面側に封止樹脂層を形成した後、前記金属基板及び可溶金属層を前記エッチング液でエッチングして除去し、前記外部接続端子を接合する外部接続端子用パッドの面が底面に露出する凹部を前記封止樹脂層に形成することを特徴とする半導体装置の製造方法。
  2. 前記可溶金属層を、金属基板を形成する金属と同一金属で形成する請求項1記載の半導体装置の製造方法。
  3. 前記外部接続端子用パッドを、金から成る不溶金属層に引き続いてパラジウム層とニッケル層とを形成した後、ワイヤの端部を接合する接合面を含む層をパラジウム層により形成する請求項1又は請求項2記載の半導体装置の製造方法。
  4. 前記金属基板を、銅基板とする請求項1〜3のいずれか一項記載の半導体装置の製造方法。
JP2001265848A 2001-09-03 2001-09-03 半導体装置の製造方法 Expired - Fee Related JP3650596B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001265848A JP3650596B2 (ja) 2001-09-03 2001-09-03 半導体装置の製造方法
US10/216,776 US7064001B2 (en) 2001-09-03 2002-08-13 Method of production of semiconductor module with external connection terminal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001265848A JP3650596B2 (ja) 2001-09-03 2001-09-03 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2003078071A JP2003078071A (ja) 2003-03-14
JP3650596B2 true JP3650596B2 (ja) 2005-05-18

Family

ID=19092253

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001265848A Expired - Fee Related JP3650596B2 (ja) 2001-09-03 2001-09-03 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7064001B2 (ja)
JP (1) JP3650596B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7109574B2 (en) * 2002-07-26 2006-09-19 Stmicroelectronics, Inc. Integrated circuit package with exposed die surfaces and auxiliary attachment
TWI348748B (en) * 2003-10-07 2011-09-11 Rohm Co Ltd Semiconductor device and method of fabricating the same
TWI249209B (en) * 2004-12-22 2006-02-11 Siliconware Precision Industries Co Ltd Semiconductor package with support structure and fabrication method thereof
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US7948066B2 (en) * 2007-12-26 2011-05-24 Stats Chippac Ltd. Integrated circuit package system with lead locking structure
KR100930965B1 (ko) * 2008-01-17 2009-12-10 (주)아큐텍반도체기술 반도체 패키지용 기판의 제조방법 및 이를 이용하여 제조된금속 도금층
KR101098994B1 (ko) * 2010-02-02 2011-12-28 한국생산기술연구원 무기판 반도체 칩 패키지 제조 방법 및 이를 이용하여 제조된 무기판 반도체 칩 패키지
US9978667B2 (en) 2013-08-07 2018-05-22 Texas Instruments Incorporated Semiconductor package with lead frame and recessed solder terminals
JP6299004B2 (ja) * 2015-04-30 2018-03-28 Shマテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
JP6615654B2 (ja) * 2016-03-14 2019-12-04 大口マテリアル株式会社 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法
JP2017168510A (ja) * 2016-03-14 2017-09-21 Shマテリアル株式会社 半導体素子搭載用基板、半導体装置、半導体素子搭載用基板の製造方法、及び半導体装置の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59208756A (ja) 1983-05-12 1984-11-27 Sony Corp 半導体装置のパツケ−ジの製造方法
JP3455685B2 (ja) * 1998-11-05 2003-10-14 新光電気工業株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2003078071A (ja) 2003-03-14
US20030045084A1 (en) 2003-03-06
US7064001B2 (en) 2006-06-20

Similar Documents

Publication Publication Date Title
US6326242B1 (en) Semiconductor package with heat sink and method of fabrication
JP2840316B2 (ja) 半導体装置およびその製造方法
JP3780122B2 (ja) 半導体装置の製造方法
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
JP2009507394A (ja) 半導体パッケージのダイパッド
JP2001110945A (ja) 半導体素子および半導体素子の製造・パッケージング方法
US9147665B2 (en) High bond line thickness for semiconductor devices
US6518653B1 (en) Lead frame and semiconductor device
JP3650596B2 (ja) 半導体装置の製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP3947750B2 (ja) 半導体装置の製造方法及び半導体装置
US7825501B2 (en) High bond line thickness for semiconductor devices
JP2005317998A5 (ja)
JPH0158864B2 (ja)
US20040262752A1 (en) Semiconductor device
KR100253376B1 (ko) 칩 사이즈 반도체 패키지 및 그의 제조 방법
KR101753416B1 (ko) Ic 패키지용 리드프레임 및 제조방법
JPH11251505A (ja) 半導体装置及びその製造方法
JPH11163024A (ja) 半導体装置とこれを組み立てるためのリードフレーム、及び半導体装置の製造方法
JP5103731B2 (ja) モールドパッケージ
JP2010050288A (ja) 樹脂封止型半導体装置およびその製造方法
JPH0637217A (ja) 半導体装置
JP4137981B2 (ja) 半導体装置の製造方法
CN216250701U (zh) 具散热器件的芯片封装结构
US20260090401A1 (en) Semiconductor package substrate with a smooth groove straddling topside and sidewall

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050120

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050215

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees