JP5103731B2 - モールドパッケージ - Google Patents

モールドパッケージ Download PDF

Info

Publication number
JP5103731B2
JP5103731B2 JP2005357517A JP2005357517A JP5103731B2 JP 5103731 B2 JP5103731 B2 JP 5103731B2 JP 2005357517 A JP2005357517 A JP 2005357517A JP 2005357517 A JP2005357517 A JP 2005357517A JP 5103731 B2 JP5103731 B2 JP 5103731B2
Authority
JP
Japan
Prior art keywords
lead electrode
semiconductor chip
film lead
electrode
thick film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005357517A
Other languages
English (en)
Other versions
JP2007165442A (ja
Inventor
光一 藤田
洋二 丸山
健司 樋野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005357517A priority Critical patent/JP5103731B2/ja
Priority to US11/451,372 priority patent/US8569871B2/en
Priority to CNB2006101425856A priority patent/CN100435328C/zh
Publication of JP2007165442A publication Critical patent/JP2007165442A/ja
Application granted granted Critical
Publication of JP5103731B2 publication Critical patent/JP5103731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Description

本発明は、高周波又は高出力で動作するモールドパッケージに関し、特に放熱性及び高周波特性を向上させ、電気的接地と放熱を分離して行うことができるモールドパッケージに関するものである。
高周波又は高出力で動作する従来のモールドパッケージの一例を図１２に示す（例えば、特許文献１参照）。図示のように、薄膜リード電極５１を下方に曲げることで、入力・出力リード電極５２が構成されている。また、薄膜リード電極５１を上方に曲げてダイパッド部５３が構成され、半導体チップ５４が半田等で接着されている。半導体チップ５４は、金属ワイヤ５６を介して入力・出力リード電極５２に接続されている。これらの半導体チップ５４及び金属ワイヤ５６は、プラスチック等のモールド材５７により封止されている。そして、ダイパッド部５３上でリード電極５１を露出させることで、接地電極５５が構成されている。これにより、接地インダクタンスを低減させ、放熱性を向上させている。
上記の例と同様に薄膜リード電極５１を用いた従来のモールドパッケージの他の例を図１３に示す。図示のように、入力・出力リード電極５２と接地電極５５とが同一平面に形成されている。
しかし、これらのモールドパッケージでは、リード電極の厚さが通常０．２ｍｍ程度と薄く熱容量が小さいため、放熱性が低く、半導体チップの温度上昇を防ぐために熱容量の大きな放熱板（ヒートシンク）を必要としていた。また、寄生インダクタンス及び寄生容量が大きくなるので高周波特性を向上させることができなかった。
そこで、放熱性及び高周波特性を向上させた従来のモールドパッケージの一例の断面図を図１４に示し、上面図を図１５に示す（例えば、特許文献２参照）。図示のように、厚膜リード電極からなる接地電極５８に半導体チップ５４をダイボンドし、接地電極５８の上面をモールド材５７より露出し、放熱性を向上させている。
放熱性及び高周波特性を向上させた従来のモールドパッケージの他の例を図１６に示す（例えば、特許文献３参照）。図示のように、薄膜リード電極５９の下面に、個別に切り出した厚膜の放熱電極６０を接着し、放熱性を向上させている。
特開平８−２１３５３６号公報 特開平４−１７４５４７号公報 特開平６−６１３９６号公報
しかし、従来のモールドパッケージでは、電気的接地と放熱を分離して行うことが困難であった。
本発明は、上述のような課題を解決するためになされたもので、その目的は、放熱性及び高周波特性を向上させ、電気的接地と放熱を分離して行うことができるモールドパッケージを得るものである。
本発明に係るモールドパッケージは、半導体チップと、半導体チップがダイボンドされた厚膜リード電極と、厚膜リード電極よりも薄い薄膜リード電極と、半導体チップと薄膜リード電極とを電気的に接続するワイヤと、半導体チップ及びワイヤを封止するモールド材とを有し、厚膜リード電極の下面の一部は、パッケージ下面で露出して放熱電極として用いられ、薄膜リード電極の上面の一部がパッケージ上面で露出して入力・出力電極として用いられ、厚膜リード電極の上面の一部がパッケージ上面で露出して接地電極として用いられ、厚膜リード電極は、銅系材質を用いて作成され、半導体チップがダイボンドされる領域及びその近傍にメッキ層が形成され、厚膜リード電極の表面に酸化銅被膜が形成され、半導体チップがダイボンドされる領域の近傍においてメッキ層の表面に酸化銅被膜が析出している。本発明のその他の特徴は以下に明らかにする。
本発明により、放熱性及び高周波特性を向上させ、電気的接地と放熱を分離して行うことができる。
実施の形態１．
図１は、本実施の形態に係るモールドパッケージを示す斜視図であり、図２は図１の上下を反転させたものである。図示のように、半導体チップ１１は、厚さ０．４〜１．０ｍｍ程度の厚膜リード電極１２の中央部を折り曲げた凹部に半田等でダイボンドされている。そして 厚さ０．０５〜０．２ｍｍ程度の薄膜リード電極１３が半導体チップ１１に近づくよう下方に曲げられ、金属ワイヤ１４により半導体チップ１１と電気的に接続されている。これらの半導体チップ１１及び金属ワイヤ１４がプラスチック等のモールド材１５により封止されて、モールドパッケージ１０が構成されている。
このモールドパッケージの上面図を図３に示し、下面図を図４に示し、側面図を図５に示す。図示のように、厚膜リード電極１２の上面の一部はモールドパッケージ１０上面で露出して接地電極１６として用いられる。また、厚膜リード電極１２の下面の一部はモールドパッケージ１０下面で露出して、半導体チップ１１で発生した熱を放熱する放熱電極１７として用いられる。そして、薄膜リード電極１３の上面の一部はモールドパッケージ１０上面で露出して入力・出力リード電極１８として用いられる。
なお、このモールドパッケージは図２の状態で使用される。そして、放熱電極１７を電気的に接地させず、放熱のみ実施させるために、放熱板（不図示）と放熱電極１７との間に、絶縁体でできた放熱シート１９が挿入される。
次に、リードフレーム状態の厚膜リード電極１２及び薄膜リード電極１３について説明する。図６はリードフレーム状態の厚膜リード電極及び薄膜リード電極を示す上面図であり、図７は図６のａ−ａ´での断面図であり、図８は図６のｂ−ｂ´での断面図である。
リードフレーム状態の厚膜リード電極２１及び薄膜リード電極２２は、銅（Ｃｕ）系材質を用いて作成され、両リードフレームは半導体チップ１１を形成しない位置に設けられたかしめ部２３により結合されている。そして、厚膜リード電極２１は凹字型に曲げられ、薄膜リード電極２２は、半導体チップ１１とのボンデイング距離が最良となるように下方に曲げられている。
また、半導体チップ１１が半田等でダイボンドされる領域である厚膜リード電極２１の凹部に、銀（Ａｇ）等によりメッキ層２４が形成されている。これにより、ダイボンド時の熱や半導体チップ１１の動作時の発熱によって半導体チップ１１に加わる熱ストレスを緩和することができる。例えば、ダイボンドに銀（Ａｇ）系半田を用いる場合、銀（Ａｇ）によりメッキ層２４が形成される。
また、厚膜リード電極２１には、半導体チップ１１の搭載部の周囲にストッパー溝２５が設けられている。これにより、図９に示すように、半導体チップ１１の表面を覆うように樹脂系のコート材２６を塗布した際に、コート材２６が厚膜リード電極２１側面や下面に流れ出るのを防ぐことができる。
図１０は、図８の厚膜リード電極の曲げ部分の拡大図である。図示のように、厚膜リード電極２１は、パッケージの上下面近傍において、上下面に対して垂直となるように多段階に曲げられている。これにより、後にモールド材１５により封止した際に、厚膜リード電極１２の上下面の一部が露出した接地電極１６又は放熱電極１７上に不要なモールド材１５（バリ）が固着するのを防止することができる。
上記のように、接地電極１６を厚膜リード電極１２により形成することで、放熱電極１７を厚膜リード電極１２により形成することで、放熱性を向上させ、放熱電極１７と接触させる放熱板の熱容量が低い場合や、接触が不充分な場合でも、半導体チップの温度上昇を防ぐことができる。
また、接地電極１６を薄膜リード電極１３により形成した場合に比べて、接地インダクタンス、接地抵抗を低減することができ、より高周波での動作が可能となる。
また、接地電極１６をパッケージ上面に形成し、放熱電極１７をパッケージ下面に形成することで、電気的接地と放熱を分離して行うことができる。
なお、モールドパッケージ１０上面で露出した接地電極１６の形状は、コの字又はＵ字とするのが好ましい。これにより、厚膜リード電極１２のリードフレームを切断（タイバーカット）する際の切断面積を小さくすることができるため、従来の薄膜リード電極を切断するのと同様の条件で切断することができる。また、切り込み部分にモールド材が充填されるのでモールド材と厚膜電極とのハクリ強度が増す。
また、ダイボンド等の高温処理時に、厚膜リード電極２１及び薄膜リード電極２２ｍｐ表面を酸化して酸化銅被膜を形成するのが好ましい。酸化銅はモールド材との密着性が良好なため、リードフレームとモールド材の界面からの水分の侵入を阻止することができ、半導体チップの耐湿性を向上させることができる。
また、本実施の形態では入力・出力電極が各一本の場合について説明したが、多数の電極を有するパッケージにおいても同等の効果を奏する。また、半導体チップの種類は特に制限はなく、シリコン基板やＧａＡｓ、ＩｎＰ等の化合物基板の何れの半導体チップでも同等の効果を奏する。
実施の形態２．
図１１は、本発明の実施の形態２に係るモールドパッケージを示す断面図である。図１〜１０と同様の構成要素には同じ番号を付し、説明を省略する。
本実施の形態に係るモールドパッケージでは、ダイボンド領域の銀（Ａｇ）等によるメッキ層２４上に酸化銅被膜２７が析出している。これにより、半導体チップ１１近傍での厚膜リード電極２１とモールド材１５との密着性が向上するため、半導体チップ１１の信頼性はさらに向上する。
メッキ層２４上に酸化銅被膜２７を析出させる方法として、窒素（Ｎ２）等の不活性ガスの比率が高い雰囲気下で厚膜リード電極２１表面を酸化して、厚膜リード電極２１表面で形成された酸化銅をメッキ層２４に拡散させて、メッキ層２４表面に析出させる方法がある。
本発明の実施の形態に係るモールドパッケージを示す斜視図である。 図１の上下を反転させたものである。 本発明の実施の形態に係るモールドパッケージを示す上面図である。 本発明の実施の形態に係るモールドパッケージを示す下面図である。 本発明の実施の形態に係るモールドパッケージを示す側面図である。 リードフレーム状態の厚膜リード電極及び薄膜リード電極を示す上面図である。 図６のａ−ａ´での断面図である。 図６のｂ−ｂ´での断面図である。 半導体チップの表面を覆うようにコート材を塗布した状態を示す断面図である。 図８の厚膜リード電極の曲げ部分の拡大図である。 本発明の実施の形態２に係るモールドパッケージを示す断面図である。 従来のモールドパッケージの一例を示す断面図である。 従来のモールドパッケージの他の例を示す断面図である。 放熱性を向上させた従来のモールドパッケージの一例を示す断面図である。 放熱性を向上させた従来のモールドパッケージの一例を示す上面図である。 放熱性を向上させた従来のモールドパッケージの他の例を示す断面図である。
符号の説明
１０ モールドパッケージ
１１ 半導体チップ
１２，２１ 厚膜リード電極
１３，２２ 薄膜リード電極
１４ 金属ワイヤ
１５ モールド材
１６ 接地電極
１７ 放熱電極
１８ 入力・出力リード電極
２４ メッキ層
２５ ストッパー溝
２６ コート材
２７ 酸化銅被膜

Claims (6)

  1. 半導体チップと、
    前記半導体チップがダイボンドされた厚膜リード電極と、
    前記厚膜リード電極よりも薄い薄膜リード電極と、
    前記半導体チップと前記薄膜リード電極とを電気的に接続するワイヤと、
    前記半導体チップ及び前記ワイヤを封止するモールド材とを有し、
    前記厚膜リード電極の下面の一部は、パッケージ下面で露出して放熱電極として用いられ、
    前記薄膜リード電極の上面の一部がパッケージ上面で露出して入力・出力電極として用いられ、
    前記厚膜リード電極の上面の一部がパッケージ上面で露出して接地電極として用いられ、
    前記厚膜リード電極は、銅系材質を用いて作成され、前記半導体チップがダイボンドされる領域及びその近傍にメッキ層が形成され、
    前記厚膜リード電極の表面に酸化銅被膜が形成され、前記半導体チップがダイボンドされる領域の近傍において前記メッキ層の表面に前記酸化銅被膜が析出していることを特徴とするモールドパッケージ。
  2. 前記半導体チップは、前記厚膜リード電極の中央部を折り曲げた凹部にダイボンドされていることを特徴とする請求項１に記載のモールドパッケージ。
  3. 前記半導体チップを覆うように塗布されたコート材を更に有し、
    前記厚膜リード電極には、前記半導体チップがダイボンドされる領域の周囲にストッパー溝が設けられていることを特徴とする請求項１に記載のモールドパッケージ。
  4. 前記厚膜リード電極は、パッケージ上下面近傍において上下面に対し垂直になるように曲げられていることを特徴とする請求項１に記載のモールドパッケージ。
  5. 前記パッケージ上面で露出した前記接地電極の形状は、コの字又はＵ字であることを特徴とする請求項１に記載のモールドパッケージ。
  6. 前記厚膜リード電極は、銅系材質を用いて作成され、表面に酸化銅被膜が形成されていることを特徴とする請求項１に記載のモールドパッケージ。
JP2005357517A 2005-12-12 2005-12-12 モールドパッケージ Active JP5103731B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005357517A JP5103731B2 (ja) 2005-12-12 2005-12-12 モールドパッケージ
US11/451,372 US8569871B2 (en) 2005-12-12 2006-06-13 Semiconductor device having a molded package
CNB2006101425856A CN100435328C (zh) 2005-12-12 2006-10-30 模塑封装件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357517A JP5103731B2 (ja) 2005-12-12 2005-12-12 モールドパッケージ

Publications (2)

Publication Number Publication Date
JP2007165442A JP2007165442A (ja) 2007-06-28
JP5103731B2 true JP5103731B2 (ja) 2012-12-19

Family

ID=38138483

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357517A Active JP5103731B2 (ja) 2005-12-12 2005-12-12 モールドパッケージ

Country Status (3)

Country Link
US (1) US8569871B2 (ja)
JP (1) JP5103731B2 (ja)
CN (1) CN100435328C (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4617209B2 (ja) * 2005-07-07 2011-01-19 株式会社豊田自動織機 放熱装置
GB2451077A (en) * 2007-07-17 2009-01-21 Zetex Semiconductors Plc Semiconductor chip package
JP5572890B2 (ja) 2010-06-08 2014-08-20 ミヨシ電子株式会社 半導体モジュールおよび半導体装置
CN104025292B (zh) * 2011-12-22 2018-03-09 松下知识产权经营株式会社 半导体封装、其制造方法及模具、半导体封装的输入输出端子
CN103400816B (zh) * 2013-06-26 2016-08-10 三星半导体(中国)研究开发有限公司 封装件及其制造方法
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
JP2017041541A (ja) * 2015-08-20 2017-02-23 三菱電機株式会社 高周波高出力用デバイス装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57139917A (en) * 1981-02-23 1982-08-30 Matsushita Electric Ind Co Ltd Chip type solid electrolytic condenser and method of producing same
US4974057A (en) * 1986-10-31 1990-11-27 Texas Instruments Incorporated Semiconductor device package with circuit board and resin
JPH03222465A (ja) * 1990-01-29 1991-10-01 Mitsubishi Electric Corp リードフレームおよびその製造方法
JPH04174547A (ja) 1990-11-07 1992-06-22 Nec Corp 表面実装型電力用半導体装置
JP3109267B2 (ja) 1992-08-07 2000-11-13 富士通株式会社 放熱板付リードフレームとそれを用いた半導体装置
US6326678B1 (en) * 1993-09-03 2001-12-04 Asat, Limited Molded plastic package with heat sink and enhanced electrical performance
JPH0786460A (ja) * 1993-09-17 1995-03-31 Toshiba Corp 半導体装置
US5594234A (en) 1994-11-14 1997-01-14 Texas Instruments Incorporated Downset exposed die mount pad leadframe and package
JPH08330477A (ja) * 1995-05-31 1996-12-13 Mitsumi Electric Co Ltd 半導体装置
CN1043173C (zh) * 1995-08-28 1999-04-28 智威科技股份有限公司 以槽形外壳构件组构的半导体二极管及其封装方法
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same
US6002165A (en) * 1998-02-23 1999-12-14 Micron Technology, Inc. Multilayered lead frame for semiconductor packages
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US6211462B1 (en) * 1998-11-05 2001-04-03 Texas Instruments Incorporated Low inductance power package for integrated circuits
US6198163B1 (en) * 1999-10-18 2001-03-06 Amkor Technology, Inc. Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
JP2001144229A (ja) 1999-11-17 2001-05-25 Nec Corp 樹脂封止型半導体装置
US6246111B1 (en) * 2000-01-25 2001-06-12 Siliconware Precision Industries Co., Ltd. Universal lead frame type of quad flat non-lead package of semiconductor
JP2002110888A (ja) * 2000-09-27 2002-04-12 Rohm Co Ltd アイランド露出型半導体装置
TW469609B (en) * 2000-10-11 2001-12-21 Ultratera Corp Chipless package semiconductor device and its manufacturing method
JP2002170917A (ja) * 2000-11-30 2002-06-14 Goto Seisakusho:Kk 半導体装置用リードフレームの製造方法
CN1357919A (zh) * 2000-12-11 2002-07-10 台湾通用器材股份有限公司 功率型半导体芯片的封装装置及封装方法
JP3895570B2 (ja) * 2000-12-28 2007-03-22 株式会社ルネサステクノロジ 半導体装置
KR100857161B1 (ko) 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법

Also Published As

Publication number Publication date
CN1983580A (zh) 2007-06-20
US20070132110A1 (en) 2007-06-14
JP2007165442A (ja) 2007-06-28
CN100435328C (zh) 2008-11-19
US8569871B2 (en) 2013-10-29

Similar Documents

Publication Publication Date Title
US7410834B2 (en) Method of manufacturing a semiconductor device
US6198163B1 (en) Thin leadframe-type semiconductor package having heat sink with recess and exposed surface
US7122887B2 (en) Chip scale surface mounted device and process of manufacture
KR101297645B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
US7579674B2 (en) Semiconductor package configuration with improved lead portion arrangement
US7371616B2 (en) Clipless and wireless semiconductor die package and method for making the same
JP5802695B2 (ja) 半導体装置、半導体装置の製造方法
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US20130181335A1 (en) Leadframe and semiconductor package made using the leadframe
JP5103731B2 (ja) モールドパッケージ
TW200818458A (en) Stackable packages for three-dimensional packaging of semiconductor dice
US20100193922A1 (en) Semiconductor chip package
JP2014232811A (ja) 半導体装置および半導体装置の製造方法
KR102402841B1 (ko) 리드 프레임, 반도체 장치, 및 리드 프레임의 제조 방법
US6692991B2 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
KR102199360B1 (ko) 반도체 패키지
US10490485B2 (en) Semiconductor device
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP7037368B2 (ja) 半導体装置および半導体装置の製造方法
JP3650596B2 (ja) 半導体装置の製造方法
JP6064845B2 (ja) 半導体装置
KR200483254Y1 (ko) 반도체 패키지
KR102332716B1 (ko) 반도체 패키지
JPH0870069A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081202

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090402

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111014

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120418

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120904

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120917

R150 Certificate of patent or registration of utility model

Ref document number: 5103731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250