JP2017041541A - 高周波高出力用デバイス装置 - Google Patents

高周波高出力用デバイス装置 Download PDF

Info

Publication number
JP2017041541A
JP2017041541A JP2015162536A JP2015162536A JP2017041541A JP 2017041541 A JP2017041541 A JP 2017041541A JP 2015162536 A JP2015162536 A JP 2015162536A JP 2015162536 A JP2015162536 A JP 2015162536A JP 2017041541 A JP2017041541 A JP 2017041541A
Authority
JP
Japan
Prior art keywords
lead
frequency
power device
solder
concave portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015162536A
Other languages
English (en)
Inventor
隆 鶴巻
Takashi Tsurumaki
隆 鶴巻
勝巳 宮脇
Katsumi Miyawaki
勝巳 宮脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015162536A priority Critical patent/JP2017041541A/ja
Priority to US15/142,990 priority patent/US20170053860A1/en
Priority to CN201610697145.0A priority patent/CN106469698A/zh
Publication of JP2017041541A publication Critical patent/JP2017041541A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)

Abstract

【課題】本発明は、高周波高出力用デバイス装置に係り、携帯電話用基地局での利用に好適な高周波高出力用デバイス装置に関し、はんだの破断に関する耐久性を高めることを目的とする。【解決手段】回路基板２１とのはんだ付けを目的としたリード１８を有し、リード１８は回路基板２１との接合を目的とした平面部３２にのみ凹部分６０を有することを特徴とする。【選択図】図１

Description

本発明は、高周波高出力用デバイス装置に係り、携帯電話用基地局での利用に好適な高周波高出力用デバイス装置に関する。
高周波高出力用デバイス装置に用いられる半導体パッケージの内部では、ベース板の上面に半導体チップ及び回路部品が実装され、これらの部品およびリードが金線によって接続されている。リードは高周波高出力用デバイス装置と実装先の回路基板とを接続するための電極の役割を担っている。
高周波高出力用デバイス装置の中でも、携帯電話用基地局に使用される周波数帯域の高出力対応の装置では、インピーダンスおよび大電流を考慮し、幅の広いリード形状が採用されることが多い（例えば、特許文献１参照）。
実開平２−７２００４号公報 特開２００７−３２９４１１号公報
幅の広いリード形状の高周波高出力用デバイス装置を、はんだを用いて実装先の回路基板に実装する場合、実装先の回路基板とリードの間のはんだに大きな応力が加わることがある。この応力は、高周波高出力用デバイス装置を構成する部品と実装先の回路基板との線膨張係数の差によって生じる。
使用環境による温度高低差により一度はんだにクラックが発生すると、リードとはんだの接合界面を容易に直線状にクラックが進展し、早い段階ではんだが破断に至る可能性がある。
本発明は、上述の問題点を解決するためになされたもので、その目的は幅の広いリードを実装先の回路基板にはんだ付けする場合に、はんだの破断に関する耐久性を高めるものである。
本発明に係る高周波高出力用デバイス装置は、回路基板とのはんだ付けを目的としたリードを有し、前記リードは前記回路基板との接合を目的とした平面部にのみ凹部分を有する。
本発明では、リードの平面部に凹部分が設けられている。クラックは一般にリードとはんだの接合界面に発生し、界面に沿って直線状に進展する。本発明によれば、凹部分によってクラックの進行方向がはんだの厚み方向に曲げられ、クラックの進展を抑制することができる。従って、はんだの破断に関する耐久性を高めることができる。
本発明の実施の形態１に係る高周波高出力用デバイス装置の斜視図である。 本発明の実施の形態１に係る高周波高出力用デバイス装置の三面図である。 本発明の実施の形態１に係る高周波高出力用デバイス装置を実装先の回路基板に実装した状態を示す三面図である。 図３の一点鎖線枠部を拡大した断面図である。 本発明の実施の形態１に係る高周波高出力用デバイス装置の平面図および本装置をV-V直線に沿って切断することで得られる断面図である。 本発明の実施の形態１に係る高周波高出力用デバイス装置を実装先の回路基板に実装した状態におけるリード部分の断面図である。 本発明の実施の形態２に係る高周波高出力用デバイス装置の平面図および本装置をVII-VII直線に沿って切断することで得られる断面図である。 本発明の実施の形態３に係る高周波高出力用デバイス装置の平面図である。 本発明の実施の形態４に係る高周波高出力用デバイス装置の平面図である。 本発明の実施の形態５に係る高周波高出力用デバイス装置の平面図である。 本発明の実施の形態６に係る高周波高出力用デバイス装置の平面図である。 本発明の実施の形態７に係る高周波高出力用デバイス装置の平面図である。
本発明の実施の形態に係る高周波高出力用デバイス装置について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、本発明の実施の形態１に係る高周波高出力用デバイス装置１０を示す斜視図である。図２は、図１に示す高周波高出力用デバイス装置１０の三面図である。本実施形態の高周波高出力用デバイス装置１０は周波数帯域８００ＭＨｚ帯〜３．５ＧＨｚ帯および出力電力１００Ｗ〜３００Ｗであり、携帯電話用基地局での利用を想定している。
図２に示すように、本発明の高周波高出力用デバイス装置１０に用いられる半導体パッケージ１２は、ベース板１４を有している。ベース板１４の上にセラミック枠１６が搭載される。セラミック枠１６の上に実装先の回路基板と接続するためのリード１８が搭載される。リード１８、ベース板１４およびセラミック枠１６はＡｇロー材で固定されている。さらに、セラミック枠１６の上面にセラミックキャップ２０がエポキシ樹脂接着剤によって固定されている。
リード１８は半導体パッケージ１２の対向する側面の夫々から延びている。また、リード１８は一方の辺より他方の辺が長い形状であり、リード１８の長手方向の辺が半導体パッケージ１２と接している。半導体パッケージ１２の内部では、ベース板１４の上面に図示しない半導体チップ及び回路部品が実装されている。半導体チップ、回路部品およびリード１８は金線によって接続されている。
図３は、本発明の実施の形態１に係る高周波高出力用デバイス装置１０を回路基板２１に実装した状態を示す三面図である。
本実施形態では、ヒートシンク材２２と有機回路基板２４により回路基板２１が構成されている。有機回路基板２４は上面にリード１８とのはんだ付けを目的とした配線パターン２６を有す。有機回路基板２４はヒートシンク材２２の上面の両側に配置されている。高周波高出力用デバイス装置１０はヒートシンク材２２の上面において、有機回路基板２４の間に配置されている。高周波高出力用デバイス装置１０は、ベース板１４がヒートシンク材の上面にネジ２８で留められることにより固定されている。なお、有機回路基板２４はセラミック回路基板で置き換えることができる。また、高周波高出力用デバイス装置１０を固定する手法はネジ２８の代わりにはんだ付けでも良い。
図４は、図３の一点鎖線枠部３０の構造を拡大したリード１８部分の断面図である。リード１８は配線パターン２６にはんだ付けされる。以下、リード１８のうち、配線パターン２６と対向し、配線パターン２６との接合を目的とする面を平面部３２とする。
図５は、本発明の実施の形態１に係る高周波高出力用デバイス装置１０の平面図および本装置をV-V直線に沿って切断することで得られる断面図である。リード１８に開口４０が複数設けられることにより、平面部３２に凹部分６０が形成されている。開口４０の形状はリード１８の短手方向に縦長の長方形である。開口のサイズおよび数は、図５に示す例に限定されるものではない。
リード１８を配線パターン２６と接合する場合、高温ではんだ付け処理を行う。従って、高周波高出力用デバイス装置１０を構成する部品と回路基板２１の線膨張係数の差によって生じた残留応力を持った状態ではんだ３４が凝固する。さらに、使用環境による温度変化から、はんだ３４には繰り返し応力が加わる。これらの応力は、時間の経過により平面部３２に沿ってはんだ３４にクラックを発生させ、接合を破断させる要因となり得る。
はんだ３４の平面部３２との接触部分には線膨張係数の差により生じる応力が加わる。開口４０が無い場合、平面部３２の全体がはんだ３４と接触する。従って、はんだ３４には平面部３２全体から生じる応力が加わる。それに対し、開口４０がある場合、開口部においては平面部３２とはんだ３４の接触が途切れる。従って、開口部でははんだ３４に加わる応力が低減される。従って、開口４０を設けることにより、はんだ３４の平面部３２との接触部分に加わる応力は低減され、クラックの発生を抑制することができる。
図６は、本発明の実施の形態１に係る高周波高出力用デバイス装置１０を回路基板２１に実装した状態におけるリード１８部分の断面図である。クラックは一般に平面部３２に沿って発生し、直線状に進展する。本実施の形態によれば、矢印３６に示すように、平面部３２に沿って発生したクラックは開口４０にぶつかると、はんだ３４の厚さ方向に曲げられ開口４０の中に入っていく。従って、本実施の形態によれば、クラックが発生した後、そのクラックの直線状の進展を抑制することができる。このため、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
実施の形態２．
図７は、本発明の実施の形態２に係る高周波高出力用デバイス装置１０の平面図および本装置をVII-VII直線に沿って切断することで得られる断面図である。本実施の形態は、開口４０が溝４２に置き換えられる点を除き、実施の形態１と同様である。本実施の形態では、溝４２が平面部３２に複数設けられることで、平面部３２に凹部分６０が形成されている。図７に示す平面図は高周波高出力用デバイス装置１０を上面視で表したものである。従って溝４２は本来平面図には現れていないが、ここでは便宜上ハッチングにて平面図中に溝４２の位置を示している。溝４２は、深さがリード１８の厚みの半分程度である。また、溝の幅、深さ、断面形状および数にはこだわらない。
本実施の形態によれば、実施の形態１と同様に、クラックが発生した後、溝４２によってそのクラックの直線状の進展を抑制することができる。従って、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
実施の形態３．
図８は、本発明の実施の形態３に係る高周波高出力用デバイス装置１０の平面図である。本実施の形態は、開口４４がリード１８の長手方向に縦長であることの他は、実施の形態１と同様である。本実施の形態では、リード１８に開口４４が複数設けられることで、平面部３２に凹部分６０が形成されている。
実施の形態１と同様に、開口４４によって平面部３２とはんだ３４の接触が途切れ、はんだ３４の平面部３２との接触部分に加わる応力が低減される。従って、クラックの発生を抑制することができる。
また、本実施の形態によれば、実施の形態１と同様に、クラックが発生した後、開口４４によってそのクラックの直線状の進展を抑制することができる。このため、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
また、回路基板２１と高周波高出力用デバイス装置１０との間に引っ張り応力が生じることがある。リード１８が配線パターン２６にはんだ付けされることによって、高周波高出力用デバイス装置１０は両側が固定される。このため、引っ張り応力はリード１８の短手方向に働く。リード１８に開口４４が無い場合、はんだ３４には平面部３２全体から生じる引っ張り応力が作用する。開口４４を設けると、引っ張り応力の方向に対しリード１８が途切れる。従って、リード１８は引っ張り応力の方向に変形し易くなる。このため、はんだ３４の平面部３２との接触部分に加わる応力のうち、引っ張り応力に起因するものが低減される。従って、クラックの発生を抑制することができる。
実施の形態４．
図９は、本発明の実施の形態４に係る高周波高出力用デバイス装置１０の平面図である。本実施の形態は、開口４４が溝４６に置き換えられる点を除き、実施の形態３と同様である。
本実施の形態によれば、実施の形態１と同様に、クラックが発生した後、溝４６によってそのクラックの直線状の進展を抑制することができる。従って、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
また、溝４６を設けることで、引っ張り応力の方向に対しリード１８に薄い部分が形成される。従って、実施の形態３と同様に、リード１８は引っ張り応力の方向に変形し易くなる。このため、クラックの発生を抑制することができる。
実施の形態５．
図１０は、本発明の実施の形態５に係る高周波高出力用デバイス装置１０の平面図である。本実施の形態は、溝４８がリード１８の端部から対向するリード１８の端部まで連続して設けられる他は、実施の形態４と同様である。
本実施の形態によれば、実施の形態１と同様に、クラックが発生した後、溝４８によってそのクラックの直線状の進展を抑制することができる。従って、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
また、実施の形態４の場合、リード１８の端部には溝が形成されていない。この部分はリード１８の剛性が高く、強い応力が作用し易い。これに対し、本実施の形態では溝４８をリード１８の端部から設けることにより、実施形態４と比較して更なる応力緩和が可能となる。
実施の形態６．
図１１は、本発明の実施の形態６に係る高周波高出力用デバイス装置１０の平面図である。本実施の形態では、リード１８に正方形の開口５０が複数設けられることで、平面部３２に凹部分６０が形成されている。開口５０は格子点上に配置されている。開口５０の形状は正方形以外でも良く、数および配置にはこだわらない。
実施の形態１と同様に、開口５０によって平面部３２とはんだ３４の接触が途切れ、はんだ３４の平面部３２との接触部分に加わる応力が低減される。従って、クラックの発生を抑制することができる。
また、本実施の形態によれば、実施の形態１と同様に、クラックが発生した後、開口５０によってそのクラックの直線状の進展を抑制することができる。従って、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
実施の形態７．
図１２は、本発明の実施の形態７に係る高周波高出力用デバイス装置１０の平面図である。本実施の形態では、溝５２が平面部３２に形成されることで、平面部３２に凹部分６０が形成されている。溝５２は長方形の溝がリード１８の短手方向および長手方向に交差して配置されることで、格子状に形成されている。溝５２の深さはリード１８の厚みの半分程度である。また、溝の幅、深さ、断面形状および数にはこだわらない。
本実施の形態によれば、実施の形態１と同様に、クラックが発生した後、溝５２によってそのクラックの直線状の進展を抑制することができる。従って、はんだ３４の破断に関する耐久性を高めることができ、実装先モジュールの製品寿命の延長が可能となる。
また、実施の形態３と同様に、回路基板２１と高周波高出力用デバイス装置１０との間の引っ張り応力が生じた場合、溝５２は引っ張り応力を緩和する。従って、クラックの発生を抑制することができる。
なお、実施の形態１〜７では高周波高出力用デバイス装置１０の両側にリード１８を設けたが、リード１８は高周波高出力用デバイス装置１０の単一の側面にのみ設けることとしても良い。
１０ 高周波高出力用デバイス装置、１２ 半導体パッケージ、１８ リード、２１ 回路基板、３２ 平面部、３４ はんだ、４０、４４、５０ 開口、４２、４６、４８、５２ 溝、６０ 凹部分

Claims (9)

  1. 回路基板とのはんだ付けを目的としたリードを有し、
    前記リードは前記回路基板との接合を目的とした平面部にのみ凹部分を有することを特徴とする高周波高出力用デバイス装置。
  2. 前記リードに設けた前記凹部分が開口であることを特徴とする請求項１に記載の高周波高出力用デバイス装置。
  3. 前記リードに設けた前記凹部分が溝であることを特徴とする請求項１に記載の高周波高出力用デバイス装置。
  4. 前記リードは一方の辺より他方の辺が長い形状であり、
    前記リードの長手方向の辺が半導体パッケージに接しており、
    前記リードに設けた前記凹部分の形状が、前記リードの短手方向に縦長であることを特徴とする請求項２又は３に記載の高周波高出力用デバイス装置。
  5. 前記リードは一方の辺より他方の辺が長い形状であり、
    前記リードの長手方向の辺が半導体パッケージに接しており、
    前記リードに設けた前記凹部分の形状が、前記リードの長手方向に縦長であることを特徴とする請求項２又は３に記載の高周波高出力用デバイス装置。
  6. 前記凹部分が、前記リードの端部から対向する前記リードの端部まで連続する溝であることを特徴とする請求項５に記載の高周波高出力用デバイス装置。
  7. 前記リードに設けた前記凹部分が、格子点に配置された複数の開口であることを特徴とする請求項２に記載の高周波高出力用デバイス装置。
  8. 前記リードに設けた前記凹部分が、格子状に交差させた縦長の溝であることを特徴とする請求項３に記載の高周波高出力用デバイス装置。
  9. 前記リードが、半導体パッケージの対向する側面の両側に設けられていることを特徴とする請求項１〜８の何れか１項に記載の高周波高出力用デバイス装置。
JP2015162536A 2015-08-20 2015-08-20 高周波高出力用デバイス装置 Pending JP2017041541A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015162536A JP2017041541A (ja) 2015-08-20 2015-08-20 高周波高出力用デバイス装置
US15/142,990 US20170053860A1 (en) 2015-08-20 2016-04-29 High-frequency, high-output device unit
CN201610697145.0A CN106469698A (zh) 2015-08-20 2016-08-19 高频高输出用设备装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015162536A JP2017041541A (ja) 2015-08-20 2015-08-20 高周波高出力用デバイス装置

Publications (1)

Publication Number Publication Date
JP2017041541A true JP2017041541A (ja) 2017-02-23

Family

ID=58158605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015162536A Pending JP2017041541A (ja) 2015-08-20 2015-08-20 高周波高出力用デバイス装置

Country Status (3)

Country Link
US (1) US20170053860A1 (ja)
JP (1) JP2017041541A (ja)
CN (1) CN106469698A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021171881A1 (ja) * 2020-02-26 2021-09-02 Ｎｇｋエレクトロデバイス株式会社 パッケージ

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217854U (ja) * 1988-07-18 1990-02-06
JPH033752U (ja) * 1989-06-01 1991-01-16
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
JPH0685140A (ja) * 1992-08-31 1994-03-25 Nec Yamagata Ltd 半導体装置
JPH07130937A (ja) * 1993-11-05 1995-05-19 Hitachi Ltd 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH08316394A (ja) * 1995-05-12 1996-11-29 Hitachi Ltd 半導体装置
JP2000228476A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 半導体装置及びその製造方法
JP2003282751A (ja) * 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
JP2003318349A (ja) * 2002-04-22 2003-11-07 Nec Corp 半導体装置
JP2004200264A (ja) * 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2013229435A (ja) * 2012-04-25 2013-11-07 Toshiba Corp マイクロ波回路の接続構造およびマイクロ波モジュール

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5391439A (en) * 1990-09-27 1995-02-21 Dai Nippon Printing Co., Ltd. Leadframe adapted to support semiconductor elements
JPH05166993A (ja) * 1991-12-13 1993-07-02 Mitsubishi Electric Corp 半導体チップキャリア
JP3533159B2 (ja) * 2000-08-31 2004-05-31 Ｎｅｃ化合物デバイス株式会社 半導体装置及びその製造方法
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP5103731B2 (ja) * 2005-12-12 2012-12-19 三菱電機株式会社 モールドパッケージ
TW200919681A (en) * 2007-10-31 2009-05-01 Chipmos Technologies Inc Leadframe for leadless package
CN103280436B (zh) * 2013-04-23 2016-07-06 华为机器有限公司 表贴器件及其制备方法
EP2854162B1 (en) * 2013-09-26 2019-11-27 Ampleon Netherlands B.V. Semiconductor device leadframe

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0217854U (ja) * 1988-07-18 1990-02-06
JPH033752U (ja) * 1989-06-01 1991-01-16
JPH05291467A (ja) * 1992-04-08 1993-11-05 Hitachi Ltd リードフレームおよび半導体装置
JPH0685140A (ja) * 1992-08-31 1994-03-25 Nec Yamagata Ltd 半導体装置
JPH07130937A (ja) * 1993-11-05 1995-05-19 Hitachi Ltd 表面実装型半導体装置およびその製造に用いるリードフレーム
JPH08316394A (ja) * 1995-05-12 1996-11-29 Hitachi Ltd 半導体装置
JP2000228476A (ja) * 1999-02-05 2000-08-15 Seiko Epson Corp 半導体装置及びその製造方法
JP2003282751A (ja) * 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
JP2003318349A (ja) * 2002-04-22 2003-11-07 Nec Corp 半導体装置
JP2004200264A (ja) * 2002-12-17 2004-07-15 Renesas Technology Corp 半導体装置およびその製造方法
JP2013229435A (ja) * 2012-04-25 2013-11-07 Toshiba Corp マイクロ波回路の接続構造およびマイクロ波モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021171881A1 (ja) * 2020-02-26 2021-09-02 Ｎｇｋエレクトロデバイス株式会社 パッケージ

Also Published As

Publication number Publication date
CN106469698A (zh) 2017-03-01
US20170053860A1 (en) 2017-02-23

Similar Documents

Publication Publication Date Title
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
JP2012074543A (ja) 半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
JP2014003062A (ja) 光半導体装置
US10497586B2 (en) Semiconductor device and a method of manufacturing the same
JP2015026791A (ja) 半導体装置及びリードフレーム
JP4614107B2 (ja) 半導体装置
JP2017041541A (ja) 高周波高出力用デバイス装置
JP2016219461A (ja) 高周波高出力デバイス
JP2016096172A (ja) 半導体装置およびその製造方法
JP2015142063A (ja) パワーモジュール及びパワーモジュールの製造方法
JP2015201505A (ja) 半導体装置
JP2015198216A (ja) 半導体装置
JP2015115342A (ja) 電子部品実装装置及びそれを備える半導体装置
JP2014090016A (ja) パワー半導体モジュール
JP2012209444A (ja) 半導体装置の製造方法および半導体装置
JP2017005200A (ja) プレスフィット端子、半導体装置、電力変換装置、およびプレスフィット端子の製造方法
JP2015177159A (ja) 半導体装置及び半導体装置の製造方法
JP6235272B2 (ja) 半導体素子搭載用基板およびそれを備えた半導体装置
JP4534675B2 (ja) 集積回路装置
JP2013069746A (ja) 半導体装置および電極端子
KR101096320B1 (ko) 회로기판 조립체 및 그 제조 방법
CN213879782U (zh) 一种耐老化石英晶体谐振器
JP2010283265A (ja) 電気回路用気密パッケージ及び電気回路用気密パッケージの製造方法
JP5946943B1 (ja) 半導体パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180918

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20190319