JP2015026791A - 半導体装置及びリードフレーム - Google Patents

半導体装置及びリードフレーム Download PDF

Info

Publication number
JP2015026791A
JP2015026791A JP2013157002A JP2013157002A JP2015026791A JP 2015026791 A JP2015026791 A JP 2015026791A JP 2013157002 A JP2013157002 A JP 2013157002A JP 2013157002 A JP2013157002 A JP 2013157002A JP 2015026791 A JP2015026791 A JP 2015026791A
Authority
JP
Japan
Prior art keywords
lead
ceramic substrate
bent portion
thickness direction
bent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013157002A
Other languages
English (en)
Other versions
JP6363825B2 (ja
Inventor
洋平 篠竹
Yohei Shinotake
洋平 篠竹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Priority to JP2013157002A priority Critical patent/JP6363825B2/ja
Publication of JP2015026791A publication Critical patent/JP2015026791A/ja
Application granted granted Critical
Publication of JP6363825B2 publication Critical patent/JP6363825B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Abstract

【課題】リードに荷重が加わる場合でも、その荷重がセラミックス基板まで伝達しにくく、セラミックス基板の損傷を未然に防ぐ半導体装置及びリードフレームを提供する。【解決手段】セラミックス基板2と、セラミックス基板2に搭載される半導体チップと、導電性を有しかつ帯板状に形成されて、その長手方向の一端部が前記セラミックス基板に形成された配線パターン2Aに接合されるリード5と、セラミックス基板2、半導体チップ及びリード5の一端側を封止するモールド樹脂6とを備える。モールド樹脂6によって封止されるリード5のインナーリード部51に、折れ曲がった形状の折曲部53、54が形成されている。【選択図】図2

Description

この発明は半導体装置及びリードフレームに関する。
半導体装置として、例えば、特許文献1に開示されているように、配線基板と、配線基板に搭載される半導体チップと、配線基板に形成された配線パターンに接合されるリードとがモールド樹脂で一体に封止される樹脂封止型の半導体装置が知られている。
ところで、近年、絶縁特性に優れる、比較的安価であるという点から樹脂封止型の半導体装置にも配線基板にセラミックス基板が使用され始めた。
特開2013−073982号公報
配線基板としてセラミックス基板を使用した樹脂封止型の半導体装置にあっては、セラミックス基板自体が高い硬度を持つ反面、脆い性質を持つ。このため、例えば、図6に示すように、半導体装置100のモールド樹脂101から外部へ引き出されたリード(アウターリード部)102を実装用として曲げ加工する際に、図7に示すように、リード102に外方へ引っ張る方向の荷重Faあるいは逆に内方へ圧縮する方向の荷重(図示略)、が加わる場合がある。このとき、引張荷重Faあるいは圧縮荷重がリード102を介して、樹脂封止された内部のセラミックス基板にまで伝達される。そして、セラミックス基板がリード102の内端から押圧力を受けクラックが生じる。あるいは、リード102の内端が配線パターンに接合された部分から引き剥がれるといった、損傷を受けるおそれがあった。
上記のようなリード102を介してセラミックス基板に荷重が加わり損傷する現象は、当該半導体装置100が実装基板に実装された後も見られる。例えば、図8に示すように、リード102を含めた半導体装置100の熱膨張率と実装基板103の熱膨張率の違いから、当該半導体装置100が、比較的大きな温度変化が生じる箇所に配置される場合に、リード102の内端を介して内部のセラミックス基板に過大な引張荷重Faあるいは圧縮荷重Fbが加わるおそれがある。
本発明は、上述した事情に鑑みたものであって、リードに荷重が加わる場合でも、その荷重がセラミックス基板まで伝達しにくく、セラミックス基板の損傷を未然に防ぐことができる半導体装置及びリードフレームを提供することを目的とする。
この課題を解決するために、本発明に係る半導体装置は、セラミックス基板と、前記セラミックス基板に搭載される半導体チップと、導電性を有しかつ帯板状に形成されて、その長手方向の一端部が前記セラミックス基板に形成された配線パターンに接合されるリードと、前記セラミックス基板、前記半導体チップ及び前記リードの一端側を封止するモールド樹脂とを備え、前記モールド樹脂によって封止される前記リードのインナーリード部に、折れ曲がった形状の折曲部が形成されていることを特徴とする。
また、本発明に係るリードフレームは、帯板状に形成されるとともに幅方向に間隔をあけて配列され、長さ方向の一端側がセラミックス基板の配線パターンに接合される複数のリードと、これら複数のリードを連結する枠体部とを備え、前記リードの一端部に、折れ曲がった形状の折曲部が形成され、前記折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部と、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備えることを特徴とする。
本発明に係る半導体装置によれば、リードのインナーリード部に折曲部が形成されているため、リードに荷重が加わる際に該リードの荷重伝達が折曲部によって低下する。したがって、セラミックス基板と接合されるリードの一端には小さな荷重値となって伝達されることとなる。この結果、セラミックス基板のリードとの接合部分の損傷を未然に防止できる。
また、本発明のリードフレームによれば、リードの面方向に沿って折れ曲がる面方向折曲部と、リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備えるので、リードに荷重が加わる際に該リードの荷重伝達がこれら面方向折曲部及び厚さ方向折曲部によって低下する。したがって、セラミックス基板と接合されるリードの一端には小さな荷重値となって伝達されることとなり、この結果、セラミックス基板のリードとの接合部分の損傷を未然に防止できる。
本発明の一実施形態の半導体装置の製造途中段階の示す平面図である。 本発明の一実施形態の半導体装置の一部の断面図である。 本発明の一実施形態の半導体装置のリードの一端部の拡大図である。 本発明の一実施形態の半導体装置の変形例のリードの一端部の作用説明図である。 本発明の一実施形態の半導体装置の他の変形例のリードの一端部の作用説明図である。 従来の半導体装置を示す正面図である。 従来の半導体装置の課題を示す正面図である。 従来の半導体装置の課題を示す正面図である。
以下、図面を参照して本発明の一実施形態について説明する。
図1は本発明の一実施形態の半導体装置の製造途中段階の示す平面図、図2は本発明の一実施形態の半導体装置の一部の断面図である。
これらの図に示すように、この実施形態の半導体装置1は、セラミックス基板2と、セラミックス基板2に搭載される半導体チップ3及び受動素子4と、導電性を有しかつ帯板状に形成されたリード5とを備える。セラミックス基板2、半導体チップ3、受動素子4及びリード5の一端側は、モールド樹脂6によって封止されている。つまり、この実施形態の半導体装置1は、樹脂封止型の半導体装置である。
セラミックス基板2は、例えばアルミナにタングステンなどでパターンを形成したものを焼成することにより製作したものや、ガラスにセラミックスを混合した基板に銅でパターンを形成したものを低温で焼成することにより製作したものがある。セラミックス基板2の表面には配線パターン2Aが形成されている。アルミナ系のセラミックス基板は、高周波特性や熱伝導率に優れる特性を持つ。また、ガラスに窒化珪素等のセラミックスを混合したセラミックス基板は、熱膨張係数が小さい、あるいは絶縁特性が良い等の特性を持つ。いすれのセラミックス基板も、高い硬度を持つ反面脆い性質を持つ。
半導体チップ3は、例えば、ダイオードやドランジスタ等のように通電によって発熱する半導体素子であり、平面視矩形の板状に形成されてその上面及び下面の両方に電極パッドを有して構成されている。半導体チップ3は、その下面が半田によってセラミックス基板2の配線パターン2Aに接合されることで、セラミックス基板2の上面に重ねて固定されるとともに、配線パターン2Aに電気接続されている。
受動素子4は、例えば、コンデンサや抵抗等のように電力利得を与えない電気回路部品をいう。受動素子4は、平面視矩形の板状に形成されてその下面に電極パッドを有して構成されている。受動素子4は、その下面が半田によってセラミックス基板2の配線パターン2Aに接合されることで、セラミックス基板2の上面に重ねて固定されるとともに、配線パターン2Aに電気接続されている。
モールド樹脂6は、内部に、セラミックス基板2、半導体チップ3、受動素子4及びリード5の一端側を埋設して形成されている。モールド樹脂6は、リード5の他端側が、当該モールド樹脂6から外部へ突出するように形成されている。また、モールド樹脂6としては、例えばエポキシ樹脂等の熱硬化樹脂が使用される。
なお、図1において、符号Pはモールド樹脂6が形成される部分の外側のラインを示している。
リード5について説明すると、リード5は、例えば電源供給用の第1のリード5Aと、電気信号取り出し用の第2のリード5Bに分かれる。図1において、手前側に配置されているリードが第1のリード5Aであり、奥側に配置されているリードが第2のリード5Bである。第1のリード5Aと第2のリード5Bは、ともに、幅方向(図1において左右方向)に間隔をあけて複数配列されている。また、第1のリード5Aと第2のリード5Bは、ともに、モールド樹脂6に埋設されるインナーリード部51と、モールド樹脂6から外部へ突出するアウターリード部52とを有する。
第1のリード5Aの各インナーリード部51は、一端(インナーリード部51の先端)の下部が所定の配線パターン2Aに、半田を介してそれぞれ電気接続されている。また、第2のリード5Bの各インナーリード部51は、一端部の上面が所定の半導体チップ3あるいは所定の配線パターン2Aに、ワイヤ7を介してそれぞれ電気接続されている。
なお、所定の半導体チップ3と所定の配線パターン2A同士も、ワイヤ7を介してそれぞれ電気接続されている。
第1のリード5Aのインナーリード部51について説明すると、第1のリード5Aのインナーリード部51には、図1に示すように、リード5の面方向に沿って折れ曲がる面方向折曲部53を備えるものがある。また、第1のリード5Aのインナーリード部51には、リード5の厚さ方向に沿って折れ曲がる厚さ方向折曲部54を備えるものがある(図1における左から2番目並びに5番目の第1のリード5A参照)。また、第1のリード5Aのインナーリード部51には、面方向折曲部53と厚さ方向折曲部54の双方備えるものがある(図1において、最も左側に位置する第1のリード5A、並びに左から3番目、4番目の第1のリード5A参照)。
図1において左から3番目の第1のリード5Aのインナーリード部51について説明すると、このインナーリード部51の厚さ方向折曲部54は、インナーリード部51の一端をセラミックス基板2から離間させる方向へ折れ曲がる厚さ方向第1折曲部54Aと、厚さ方向第1折曲部54Aよりもインナーリード部51の一端側に配置され、インナーリード部51の一端をセラミックス基板2に近づける方向へ折れ曲がる厚さ方向第2折曲部54Bを備える。
図2の示すように、この実施形態では、厚さ方向第2折曲部54Bが第1のリード5Aの長手方向に沿って2つ連続して並べられている。これら2つの厚さ方向第2折曲部54Bの間のリード部分は、セラミックス基板2の上面とほぼ平行になっている。さらに、このインナーリード部51は、厚さ方向第2折曲部54Bよりもインナーリード部51の一端側に配置され、インナーリード部51の一端をセラミックス基板2から離間させる方向へ折れ曲がる厚さ方向第3折曲部54Cを備える。
図3にも示すように、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側に位置する部分55が、一端に向かうに従いセラミックス基板2に近づくようにセラミックス基板2に対して所定の角度θを有して傾斜している。そして、インナーリード部51の一端が、セラミックス基板2の配線パターン2Aに半田を介して電気接続されている。
なお、図3は、この実施形態の半導体装置の第1のリード5Aの一端部分の拡大図である。
図1はこの実施形態の半導体装置の製造途中段階の示す平面図である。この図において符号60はリードフレームを示す。リードフレーム60は、前述したリード5となるリード部61、リード部61同士をつなぐリード部連結部62、リード部61およびリード部連結部62をともに所定の剛性を持たせて支持する外枠部63とを備える。
このリードフレーム60は最初平板状に形成されているものの、所定の切断加工並びにプレス加工がそれぞれ施されることによって、リード部61が、平面視所定の外観形状となるように、しかも、厚さ方向第1折曲部54A、厚さ方向第2折曲部54B、及び厚さ方向第3折曲部54Cを有する厚さ方向折曲部54、並びに面方向折曲部53を有するように形成される。
また、図1において符号Cはリードフレーム60の切断箇所を示している。所定の製造工程を経た後、セラミックス基板2、半導体チップ3、受動素子4及びリード5の一端側等がモールド樹脂6によって埋設され、その後、前記切断箇所Cから切断されることにより、当該半導体装置は外枠部63から切り離されるとともに個々に切り離される。
次に、上記構成の半導体装置1の作用について説明する。
上記半導体装置1によれば、リード5のインナーリード部51に折曲部が形成され、このインナーリード部51の折曲部が、リード5の面方向に沿って折れ曲がる面方向折曲部53を備えるので、リード5に荷重が加わる際に該リード5の荷重伝達がこの面方向折曲部53によって低下する。したがって、セラミックス基板2と接合されるリード5の一端には小さな荷重値となって伝達されることとなり、セラミックス基板2のリード5との接合部分の損傷を未然に防止できる。
また、インナーリード部51の折曲部が、リード5の面方向に沿って折れ曲がる面方向折曲部53を備えるので、リード5自体の高さ方向(板厚方向)の占有スペースを小さくすることができ、ひいては半導体装置1の高さ寸法を小さくすることが可能である。
また、リード5のインナーリード部51の折曲部が、リード5の厚さ方向に沿って折れ曲がる厚さ方向折曲部54を備えるので、リード5に荷重が加わる際に該リード5の荷重伝達がこの厚さ方向折曲部54によって低下する。したがって、セラミックス基板2と接合されるリード5の一端には小さな荷重値となって伝達されることとなり、この意味においても、セラミックス基板2のリード5との接合部分の損傷を未然に防止できる。
また、インナーリード部51の折曲部が、リード5の厚さ方向に沿って折れ曲がる厚さ方向折曲部54を備えるので、リード5自体の面方向の占有スペースを小さくすることができ、ひいては半導体装置1の面方向に沿う寸法、例えば半導体装置1の長さ寸法あるいは半導体装置の幅寸法を小さくすることができる。
また、厚さ方向折曲部54として、厚さ方向第1折曲部54Aと厚さ方向第2折曲部54Bとの2つの折曲部を有しているので、リード5に荷重が加わる際に該リード5の荷重伝達がこれら少なくとも2つの折曲部54A、54Bによって低下する。この結果、リード5に加わる荷重は、セラミックス基板2と接合されるリードの一端には、より小さな荷重値となって伝達されることとなり、セラミックス基板2のリード5との接合部分の損傷をより一層防止できる。
さらに、厚さ方向折曲部54として、厚さ方向第2折曲部54Bよりもインナーリード部51の一端側に配置され、インナーリード部51の一端をセラミックス基板2から離間させる方向へ折れ曲がる厚さ方向第3折曲部54Cを備え、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側に位置する部分55が、一端に向かうに従いセラミックス基板2に近づくようにセラミックス基板2に対して傾斜しているので、インナーリード部51の厚さ方向第3折曲部54Cより一端側に位置する部分55の傾斜角θを正確に設定することができる。この結果、リード5の一端のセラミックス基板2への半田を介した接合形態を理想形態に近づけることが可能となる。
以上、上記実施形態により本発明の詳細を説明したが、本発明は上述した実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲において種々の変更を加えることが可能である。
例えば、前記実施形態では、厚さ方向第1折曲部54A、厚さ方向第2折曲部54B、厚さ方向第3折曲部54Cを有する第1のリード5Aのインナーリード部51の一端を、セラミックス基板2の配線パターン2Aへ接合するにあたり、同インナーリード部51の形状を自然状態に保った状態のまま配線パターン2Aに接合させていたが、これに限られることなく、図4に示すように、前記インナーリード部51がセラミックス基板2に対して相対的に近づくように押し付けた状態で、インナーリード部51の一端をセラミックス基板2の配線パターン2Aに接合させてもよい。
この場合、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側に位置する部分55のセラミックス基板2に対する傾斜角度θaが、図3で示す所定の角度θよりも小さくなる。
インナーリード部51が複数ある場合、複数のインナーリード部51の一端全てを、セラミックス基板2に対し同じ高さ位置に設定するのは、製造誤差等があるため困難である。
このとき、前述したように、インナーリード部51がセラミックス基板2に対して相対的に近づくように押し付けて接合すれば、インナーリード部51の弾性作用によって、複数のインナーリード部51の一端全てを、セラミックス基板2に対し同じ高さ位置に設定することができ、インナーリード部51の一端のセラミックス基板2への接合が容易となる。
また、インナーリード部51の一端をセラミックス基板2の配線パターン2Aへ接合するにあたり、図5に示すように、インナーリード部51をセラミックス基板2に対して相対的に近づくように押し付けて、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側の部分55をセラミックス基板2の配線パターン2Aに面接触させて接合させてもよい。
このような接合方法を実施するには、インナーリード部51をセラミックス基板2に対して相対的に近づくよう、図4に示すときよりもより強い力で押し付ける方法、あるいは、図4に示す例の場合と同程度の押し付け力で、インナーリード部51をセラミックス基板2に対して押し付けるものの、インナーリード部51の厚さ方向第3折曲部54Cよりも一端側に位置する部分55のセラミックス基板2に対する傾斜角度θを、予め小さな角度に設定する方法が考えられる。
このような構成では、前述の図4に示す例の効果に加え、インナーリード部51の一端側がセラミックス基板2に対して面接触となるので、このときの、セラミックス基板2への押圧荷重を低減することができ、この点においても、セラミックス基板2の損傷を未然に防ぐことができる効果が得られる。
なお、前記実施形態では、第1のリード5Aのインナーリード部51として、面方向折曲部53と厚さ方向折曲部54の双方を備えるが、これらのうちいずれか一方のみであってもよい。
また、前記実施形態では、第1のリード5Aのインナーリード部51に設ける厚さ方向折曲部54として、厚さ方向第1折曲部54A、厚さ方向第2折曲部54B及び厚さ方向第3折曲部54Cを備えるが、これに限られることなく、厚さ方向第1折曲部54Aと厚さ方向第2折曲部54Bのみを備える構成でも、あるいは厚さ方向第2折曲部54Bのみを備える構成でもよい。
また、上記実施形態においては、半導体装置1の一側がわにのみ、一端側に折曲部を備える第1のリード5Aを配置しているが、これに限られることなく、半導体装置1の一側とは反対側の他側がわにも、一端側に折曲部を備える第1のリード5Aを配置してもよい。
また、リード5や半導体チップ3の配列や数、あるいは、セラミックス基板2の形状等は、上記実施形態のものに限らず、半導体装置1の仕様に応じて任意に変更可能である。
1 半導体装置
2 セラミックス基板
3 半導体チップ
5 リード
5A 第1のリード
5B 第2のリード
6 モールド樹脂
7 ワイヤ
51 インナーリード部
52 アウターリード部
53 面方向折曲部
54 厚さ方向折曲部
54A 厚さ方向第1折曲部
54B 厚さ方向第2折曲部
54C 厚さ方向第3折曲部
55 インナーリード部の厚さ方向第3折曲部よりも一端側に位置する部分

Claims (8)

  1. セラミックス基板と、
    前記セラミックス基板に搭載される半導体チップと、
    導電性を有しかつ帯板状に形成されて、その長手方向の一端部が前記セラミックス基板に形成された配線パターンに接合されるリードと、
    前記セラミックス基板、前記半導体チップ及び前記リードの一端側を封止するモールド樹脂とを備え、
    前記モールド樹脂によって封止される前記リードのインナーリード部に、折れ曲がった形状の折曲部が形成されていることを特徴とする半導体装置。
  2. 前記インナーリード部の折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部を備えることを特徴とする請求項1に記載の半導体装置。
  3. 前記インナーリード部の折曲部が、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部を備えることを特徴とする請求項1または2に記載の半導体装置。
  4. 前記厚さ方向折曲部が、
    前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第1折曲部と、
    前記厚さ方向第1折曲部よりも前記インナーリード部の一端側に配置され、前記インナーリード部の一端を前記セラミックス基板に近づける方向へ折れ曲がる厚さ方向第2折曲部と、
    を備えることを特徴とする請求項3に記載の半導体装置。
  5. 前記厚さ方向折曲部が、
    前記厚さ方向第2折曲部よりも前記インナーリード部の一端側に配置されるとともに、前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲がる厚さ方向第3折曲部を備え、
    前記インナーリード部の前記厚さ方向第3折曲部よりも一端側に位置する部分が、一端に向かうに従い前記セラミックス基板に近づくように前記セラミックス基板に対して傾斜していることを特徴とする請求項4に記載に半導体装置。
  6. 前記インナーリード部がセラミックス基板に対して相対的に近づくように押し付けられた状態で、前記インナーリード部の一端が前記セラミックス基板の前記配線パターンに接合されていることを特徴とする請求項5に記載の半導体装置。
  7. 前記厚さ方向折曲部が、
    前記厚さ方向第2折曲部よりも前記インナーリード部の一端側に配置され、前記インナーリード部の一端を前記セラミックス基板から離間させる方向へ折れ曲げる厚さ方向第3折曲部を備え、
    前記インナーリード部がセラミックス基板に対して相対的に近づくように押し付けられた状態で、前記インナーリード部の前記厚さ方向第3折曲部よりも一端側が前記セラミックス基板の前記配線パターンに面接触して接合されていることを特徴とする請求項4に記載の半導体装置。
  8. 帯板状に形成されるとともに幅方向に間隔をあけて配列され、長さ方向の一端側がセラミックス基板の配線パターンに接合される複数のリードと、これら複数のリードを連結する枠体部とを備え、
    前記リードの一端部に、折れ曲がった形状の折曲部が形成され、
    前記折曲部が、前記リードの面方向に沿って折れ曲がる面方向折曲部と、前記リードの厚さ方向に沿って折れ曲がる厚さ方向折曲部とを備えることを特徴とするリードフレーム。





JP2013157002A 2013-07-29 2013-07-29 半導体装置及びリードフレーム Active JP6363825B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013157002A JP6363825B2 (ja) 2013-07-29 2013-07-29 半導体装置及びリードフレーム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013157002A JP6363825B2 (ja) 2013-07-29 2013-07-29 半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
JP2015026791A true JP2015026791A (ja) 2015-02-05
JP6363825B2 JP6363825B2 (ja) 2018-07-25

Family

ID=52491200

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013157002A Active JP6363825B2 (ja) 2013-07-29 2013-07-29 半導体装置及びリードフレーム

Country Status (1)

Country Link
JP (1) JP6363825B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019142255A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
US10490490B2 (en) 2016-03-11 2019-11-26 Shindengen Electric Manufacturing Co., Ltd. Thermally conductive semiconductor device and manufacturing method thereof
CN110892526A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置的制造方法
CN111316428A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置以及半导体装置的制造方法
EP3703118A4 (en) * 2017-10-26 2020-09-02 Shindengen Electric Manufacturing Co., Ltd. SEMICONDUCTOR COMPONENT
JPWO2021157045A1 (ja) * 2020-02-07 2021-08-12

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576251U (ja) * 1980-06-11 1982-01-13
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置
JPH04132249A (ja) * 1990-09-21 1992-05-06 Matsushita Electric Works Ltd 半導体チップキャリア
JPH04261054A (ja) * 1991-02-05 1992-09-17 Mitsubishi Electric Corp 半導体パッケージのリード
JPH05109920A (ja) * 1991-10-14 1993-04-30 Ibiden Co Ltd 電子部品搭載用基板
JPH0685115A (ja) * 1992-09-02 1994-03-25 Ibiden Co Ltd 電子部品搭載用基板
JP2002100716A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2003046049A (ja) * 2001-08-02 2003-02-14 Nec Kansai Ltd 半導体装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576251U (ja) * 1980-06-11 1982-01-13
JPH03235360A (ja) * 1990-02-09 1991-10-21 Nec Corp 樹脂封止型半導体装置
JPH04132249A (ja) * 1990-09-21 1992-05-06 Matsushita Electric Works Ltd 半導体チップキャリア
JPH04261054A (ja) * 1991-02-05 1992-09-17 Mitsubishi Electric Corp 半導体パッケージのリード
JPH05109920A (ja) * 1991-10-14 1993-04-30 Ibiden Co Ltd 電子部品搭載用基板
JPH0685115A (ja) * 1992-09-02 1994-03-25 Ibiden Co Ltd 電子部品搭載用基板
JP2002100716A (ja) * 2000-09-21 2002-04-05 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2003046049A (ja) * 2001-08-02 2003-02-14 Nec Kansai Ltd 半導体装置

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10490490B2 (en) 2016-03-11 2019-11-26 Shindengen Electric Manufacturing Co., Ltd. Thermally conductive semiconductor device and manufacturing method thereof
US11075154B2 (en) 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing semiconductor device
US11309232B2 (en) 2017-10-26 2022-04-19 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device
CN111316428A (zh) * 2017-10-26 2020-06-19 新电元工业株式会社 半导体装置以及半导体装置的制造方法
EP3703120A4 (en) * 2017-10-26 2020-09-02 Shindengen Electric Manufacturing Co., Ltd. SEMICONDUCTOR DEVICE MANUFACTURING PROCESS
US11075091B2 (en) 2017-10-26 2021-07-27 Shindengen Electric Manufacturing Co., Ltd. Method for manufacturing semiconductor device
EP3703118A4 (en) * 2017-10-26 2020-09-02 Shindengen Electric Manufacturing Co., Ltd. SEMICONDUCTOR COMPONENT
CN110892526A (zh) * 2017-10-26 2020-03-17 新电元工业株式会社 半导体装置的制造方法
CN111316428B (zh) * 2017-10-26 2023-10-20 新电元工业株式会社 半导体装置以及半导体装置的制造方法
EP3703119A4 (en) * 2017-10-26 2020-09-02 Shindengen Electric Manufacturing Co., Ltd. SEMICONDUCTOR COMPONENT AND METHOD FOR MANUFACTURING THE SEMICONDUCTOR COMPONENT
CN110892526B (zh) * 2017-10-26 2023-09-15 新电元工业株式会社 半导体装置的制造方法
JPWO2019142255A1 (ja) * 2018-01-17 2020-10-22 新電元工業株式会社 電子モジュール
JP6999707B2 (ja) 2018-01-17 2022-01-19 新電元工業株式会社 電子モジュール
WO2019142255A1 (ja) * 2018-01-17 2019-07-25 新電元工業株式会社 電子モジュール
WO2021157045A1 (ja) * 2020-02-07 2021-08-12 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP7267469B2 (ja) 2020-02-07 2023-05-01 三菱電機株式会社 半導体装置および半導体装置の製造方法
JPWO2021157045A1 (ja) * 2020-02-07 2021-08-12

Also Published As

Publication number Publication date
JP6363825B2 (ja) 2018-07-25

Similar Documents

Publication Publication Date Title
JP6363825B2 (ja) 半導体装置及びリードフレーム
CN105870080B (zh) 半导体装置
JP6345300B2 (ja) 電力用半導体装置、電力用半導体装置組み込み機器、および電力用半導体装置組み込み機器の製造方法
JP6193510B2 (ja) リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
CN101996982A (zh) 电子装置及其制造方法
JP4705881B2 (ja) リードフレーム及びそれを用いた半導体装置
US20140167237A1 (en) Power module package
JP6012533B2 (ja) 電力用半導体装置
JP5930565B1 (ja) 半導体モジュール
JP4530863B2 (ja) 樹脂封止型半導体装置
JP2015056638A (ja) 半導体装置およびその製造方法
JP5218009B2 (ja) 半導体装置
CN104600038B (zh) 半导体装置
JP2008016469A (ja) 半導体装置
TW529137B (en) Semiconductor device
US10211118B2 (en) Semiconductor module
US20050269689A1 (en) Conductor device and method of manufacturing thereof
JP5793295B2 (ja) 半導体装置
US20130069217A1 (en) Semiconductor device and electrode terminal
JP2007088220A (ja) 半導体装置の製造方法
JP4622646B2 (ja) 半導体装置
JP6060053B2 (ja) パワー半導体装置
JP5048627B2 (ja) リードフレーム及び半導体装置
TW202238888A (zh) 半導體裝置
US20080211085A1 (en) Semiconductor package having insulating substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170718

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170914

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180123

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180417

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180626

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180629

R150 Certificate of patent or registration of utility model

Ref document number: 6363825

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150