JPH03235360A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH03235360A JPH03235360A JP2031117A JP3111790A JPH03235360A JP H03235360 A JPH03235360 A JP H03235360A JP 2031117 A JP2031117 A JP 2031117A JP 3111790 A JP3111790 A JP 3111790A JP H03235360 A JPH03235360 A JP H03235360A
- Authority
- JP
- Japan
- Prior art keywords
- frame
- chip
- resin
- crank
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 33
- 239000004033 plastic Substances 0.000 title abstract 3
- 229920005989 resin Polymers 0.000 claims abstract description 17
- 239000011347 resin Substances 0.000 claims abstract description 17
- 238000007789 sealing Methods 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 230000035939 shock Effects 0.000 abstract description 4
- 238000005452 bending Methods 0.000 abstract description 3
- 239000007767 bonding agent Substances 0.000 abstract 1
- 230000007547 defect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 230000002950 deficient Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 230000008646 thermal stress Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000012536 packaging technology Methods 0.000 description 1
- 229920003223 poly(pyromellitimide-1,4-diphenyl ether) Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は樹脂封止型半導体装置に関し、特に、リードを
チップ表面に貼着する型の半導体装置に関する。
チップ表面に貼着する型の半導体装置に関する。
［従来の技術］
従来からの半導体装置のパッケージング技術には、大き
く分けて樹脂封止法とセラミック封止法とがあるが、安
価で量産に適していることがら、数量的には樹脂封止型
が主流となっている。
く分けて樹脂封止法とセラミック封止法とがあるが、安
価で量産に適していることがら、数量的には樹脂封止型
が主流となっている。
リードフレームのチップ搭載部にチップをダイボンドし
、チップ上のパッドとリードフレーム間を金属細線で接
続したのち、樹脂封止を行う在来の樹脂封止型パッケー
ジング法では、■パッケージの小型化が困難である、■
リードフレームの設計上の自由度が制限を受ける、等の
理由により、これに代わるものとしてリード（フレーム
）を半導体チップ上に絶縁性フィルムを介して接着する
パッケージ技術が注目されている。
、チップ上のパッドとリードフレーム間を金属細線で接
続したのち、樹脂封止を行う在来の樹脂封止型パッケー
ジング法では、■パッケージの小型化が困難である、■
リードフレームの設計上の自由度が制限を受ける、等の
理由により、これに代わるものとしてリード（フレーム
）を半導体チップ上に絶縁性フィルムを介して接着する
パッケージ技術が注目されている。
この種従来の半導体装置を第４図（ａ）（平面図）、第
４図（ｂ）（断面図）に示す。同図に示されるように、
従来法は、内部リード４４、外部リード４５を有するフ
ラットなリードフレームをポリイミドフィルム４７を介
して半導体チップ４１上に接着し、チップ上のＡ、＆パ
ッド４２と内部リード４４との間を金属細線４３を用い
て接続した後、封止樹脂体４６により封止を行うもので
ある。
４図（ｂ）（断面図）に示す。同図に示されるように、
従来法は、内部リード４４、外部リード４５を有するフ
ラットなリードフレームをポリイミドフィルム４７を介
して半導体チップ４１上に接着し、チップ上のＡ、＆パ
ッド４２と内部リード４４との間を金属細線４３を用い
て接続した後、封止樹脂体４６により封止を行うもので
ある。
このパッケージング法によれば、内部リードを半導体チ
ップ上に延在させることができるため、リードフレーム
設計上の自由度が増す外、チップが大型化してもこれを
従来の大きさのパッケージ内に収容することが可能とな
る。
ップ上に延在させることができるため、リードフレーム
設計上の自由度が増す外、チップが大型化してもこれを
従来の大きさのパッケージ内に収容することが可能とな
る。
［発明が解決しようとする課題］
上述した従来の半導体装置では、半導体チップがパッケ
ージの下側に、また、リードが上側に片寄ってしまうた
め、構造上均等なパッケージにならない。そのため、パ
ッケージ内部の応力バランスが悪くなり、実装時に半田
による熱ストレスで容易に樹脂クラックや界面剥離等の
欠陥がパッケージに発生し、半導体装置の信頼性を著し
く低下させていた。
ージの下側に、また、リードが上側に片寄ってしまうた
め、構造上均等なパッケージにならない。そのため、パ
ッケージ内部の応力バランスが悪くなり、実装時に半田
による熱ストレスで容易に樹脂クラックや界面剥離等の
欠陥がパッケージに発生し、半導体装置の信頼性を著し
く低下させていた。
［課題を解決するための手段］
本発明の樹脂封止型半導体装置は、複数のり−ドを絶縁
性のフィルムを介して半導体チップ上に固着し、封止樹
脂によってパッケージングしたものであって、上記リー
ドは、パッケージ内の半導体チップの外周部において折
り曲げられて半導体チップの主表面よりも低い部分を有
している。
性のフィルムを介して半導体チップ上に固着し、封止樹
脂によってパッケージングしたものであって、上記リー
ドは、パッケージ内の半導体チップの外周部において折
り曲げられて半導体チップの主表面よりも低い部分を有
している。
［実施例］
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は、本発明の第１実施例を示す断面図である。リ
ードフレーム１０は、内部リード（り一ドのパッケージ
内の部分）１４および外部リード（リードのパッケージ
外の部分）１５を有する。
ードフレーム１０は、内部リード（り一ドのパッケージ
内の部分）１４および外部リード（リードのパッケージ
外の部分）１５を有する。
このリードフレーム１０は、その製造工程において、屈
曲部１０ａの部分で折り曲げられ、内部リード部分がク
ランク型の形状を呈するようになされている。このリー
ドフレーム１０に、両面に接着剤が塗布されたポリイミ
ドフィルム（例えば、デュポン社製カプトン）１７を貼
着し、このポリイミドフィルム１７を介してリードフレ
ーム１０を半導体チップ１１上に固着する。このとき、
内部リード１４の外側のクランク型水平部分は、半導体
チップ１１の表面より低い個所に位置する。
曲部１０ａの部分で折り曲げられ、内部リード部分がク
ランク型の形状を呈するようになされている。このリー
ドフレーム１０に、両面に接着剤が塗布されたポリイミ
ドフィルム（例えば、デュポン社製カプトン）１７を貼
着し、このポリイミドフィルム１７を介してリードフレ
ーム１０を半導体チップ１１上に固着する。このとき、
内部リード１４の外側のクランク型水平部分は、半導体
チップ１１の表面より低い個所に位置する。
次に、金属細線１３を用いて半導体チップ１１上のパッ
ドと内部リード１４とを接続した後、エポキシ樹脂等に
より樹脂封止を施し封止樹脂体１６を形成する。このと
き内部リード１４の外側のクランク型水平部分が、パッ
ケージのほぼ中央から突出するようになされる。その後
、外部リードを加工、成形する。
ドと内部リード１４とを接続した後、エポキシ樹脂等に
より樹脂封止を施し封止樹脂体１６を形成する。このと
き内部リード１４の外側のクランク型水平部分が、パッ
ケージのほぼ中央から突出するようになされる。その後
、外部リードを加工、成形する。
上記のような構造にすることにより、構造上均等なパッ
ケージになり、パッケージ内部の応力バランスが均一に
なるので、熱ストレスが加わっても樹脂クラックや界面
剥離等の欠陥が発生しにくくなる。更に、リードフレー
ムの内部リードに段差が形成できるので、水分や不純物
の侵入が少なくなり、耐湿性、耐久性が向上する。
ケージになり、パッケージ内部の応力バランスが均一に
なるので、熱ストレスが加わっても樹脂クラックや界面
剥離等の欠陥が発生しにくくなる。更に、リードフレー
ムの内部リードに段差が形成できるので、水分や不純物
の侵入が少なくなり、耐湿性、耐久性が向上する。
第２図は、本発明の第２実施例を示す断面図である。同
図において、第１図と共通する部分には下１桁が共通す
る参照番号が付されている。
図において、第１図と共通する部分には下１桁が共通す
る参照番号が付されている。
本実施例では、内部リード２４に、先の実施例での屈曲
部の外に、内側のクランク型水平部に更に屈曲部２０ａ
を設け、リードが、半導体チップ２１の側面部分を越え
るときには、リードはチップ表面から離れるようになさ
れている。
部の外に、内側のクランク型水平部に更に屈曲部２０ａ
を設け、リードが、半導体チップ２１の側面部分を越え
るときには、リードはチップ表面から離れるようになさ
れている。
このように構成することにより、本実施例は、先の実施
例同様に樹脂クラックと界面剥離を抑止できる外、内部
リード２４と半導体チップ２１とが接触して電気的にシ
ョートする事故（エツジタッチ）を確実に防止すること
ができる。また、先の実施例よりも屈曲部が増えている
ので、耐久性耐湿性を更に向上させることができる。
例同様に樹脂クラックと界面剥離を抑止できる外、内部
リード２４と半導体チップ２１とが接触して電気的にシ
ョートする事故（エツジタッチ）を確実に防止すること
ができる。また、先の実施例よりも屈曲部が増えている
ので、耐久性耐湿性を更に向上させることができる。
表１は、従来例、第１実施例および第２実施例のサンプ
ルに対して加湿処理および赤外線ランプ照射（ＩＲリフ
ロー）処理を施した後の不良発生率（不良数／サンプル
数）をあられしている。第１実施例、第２実施例とも不
良発生率が激減しているが、このことは本発明により半
田による熱衝撃で発生する樹脂クラック等の不良が激減
することを意味している。
ルに対して加湿処理および赤外線ランプ照射（ＩＲリフ
ロー）処理を施した後の不良発生率（不良数／サンプル
数）をあられしている。第１実施例、第２実施例とも不
良発生率が激減しているが、このことは本発明により半
田による熱衝撃で発生する樹脂クラック等の不良が激減
することを意味している。
表２は、従来例、第１実施例および第２実施例のサンプ
ルについてエツジタッチの発生率（不良数／サンプル数
）を示したものであるが、第２実施例ではエツジタッチ
が完全に防止されている。
ルについてエツジタッチの発生率（不良数／サンプル数
）を示したものであるが、第２実施例ではエツジタッチ
が完全に防止されている。
表 ２
第３図は、従来例、第１実施例および第２実施例のサン
プルについて、加湿処理およびＩＲリフロー処理を施し
た後のＰ ＣＴ （Ｐｒｅｓｓｕｒｅ ＣｏｏｋｅｒＴ
ｅｓｔ ：加圧蒸気雰囲気テスト）における時間対累積
不良率（不良はＡρコロ−ジョン）の関係を示すグラフ
である。同図から明らかなように、５０％不良に達する
までの時間が、第１実施例では１０倍以上、第２実施例
では１００倍以上に延びており、耐湿性が著しく改善さ
れたことが分かる。
プルについて、加湿処理およびＩＲリフロー処理を施し
た後のＰ ＣＴ （Ｐｒｅｓｓｕｒｅ ＣｏｏｋｅｒＴ
ｅｓｔ ：加圧蒸気雰囲気テスト）における時間対累積
不良率（不良はＡρコロ−ジョン）の関係を示すグラフ
である。同図から明らかなように、５０％不良に達する
までの時間が、第１実施例では１０倍以上、第２実施例
では１００倍以上に延びており、耐湿性が著しく改善さ
れたことが分かる。
［発明の効果］
以上説明したように、本発明は、半導体チップとの固着
部具外のリード部を屈曲させて、パッケージ内において
リードの一部が半導体チップの主表面よりも下方に位置
するようにしたものであるので、以下の効果が得られる
。
部具外のリード部を屈曲させて、パッケージ内において
リードの一部が半導体チップの主表面よりも下方に位置
するようにしたものであるので、以下の効果が得られる
。
■ パッケージ内の構造が均等になりバランスがよくな
るため、熱処理時にパッケージの内部応力が局所に集中
することがなくなる。そのたり、熱衝撃により樹脂クラ
ックや界面剥離等が発生することがなくなる。
るため、熱処理時にパッケージの内部応力が局所に集中
することがなくなる。そのたり、熱衝撃により樹脂クラ
ックや界面剥離等が発生することがなくなる。
■ 内部リードに段差が形成されるために、水分や不純
物の侵入が防止され、耐湿性、耐久性が向上する。
物の侵入が防止され、耐湿性、耐久性が向上する。
第１図、第２図は、それぞれ本発明の第１、第２の実施
例を示す断面図、第３図は、本発明の実施例の効果を説
明するためのグラフ、第４図（ａ）、（ｂ）は、それぞ
れ従来例の平面図と断面図である。 １０．２０．４０・・・リードフレーム、 １゜ａ
、２０ａ・・・リードフレームの屈曲部、 １１．２
１．４１・・・半導体チップ、 ４２・・・Ａρパッ
ド、 １３．２３．４３・・・金属細線、 １４．２
４．４４・・・内部リード、 １５．２５．４５・
・外部リード、 １６．２６．４６・・・封止樹脂
体、 １７．２７．４７・・・ポリイミドフィルム。 ０ａ Ｉ１ 図
例を示す断面図、第３図は、本発明の実施例の効果を説
明するためのグラフ、第４図（ａ）、（ｂ）は、それぞ
れ従来例の平面図と断面図である。 １０．２０．４０・・・リードフレーム、 １゜ａ
、２０ａ・・・リードフレームの屈曲部、 １１．２
１．４１・・・半導体チップ、 ４２・・・Ａρパッ
ド、 １３．２３．４３・・・金属細線、 １４．２
４．４４・・・内部リード、 １５．２５．４５・
・外部リード、 １６．２６．４６・・・封止樹脂
体、 １７．２７．４７・・・ポリイミドフィルム。 ０ａ Ｉ１ 図
Claims (1)
- 半導体チップと、一端が絶縁性フィルムを介して前記半
導体チップの主表面上に固着されたリードと、前記半導
体チップの電極と前記リードとの間を接続する金属細線
と、半導体チップを包囲する封止樹脂体とを有する樹脂
封止型半導体装置において、前記リードは前記半導体チ
ップの外周部の前記封止樹脂体内において屈曲され前記
半導体チップの主表面より低くなされた部分を有してい
ることを特徴とする樹脂封止型半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031117A JPH03235360A (ja) | 1990-02-09 | 1990-02-09 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2031117A JPH03235360A (ja) | 1990-02-09 | 1990-02-09 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03235360A true JPH03235360A (ja) | 1991-10-21 |
Family
ID=12322464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2031117A Pending JPH03235360A (ja) | 1990-02-09 | 1990-02-09 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03235360A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250654A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 樹脂封止型半導体装置及びリードフレーム |
| DE4318727A1 (de) * | 1992-06-05 | 1993-12-09 | Mitsubishi Electric Corp | Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen |
| JPH0685150A (ja) * | 1992-07-01 | 1994-03-25 | Siemens Ag | 集積回路 |
| WO1998000867A1 (de) * | 1996-06-28 | 1998-01-08 | Siemens Aktiengesellschaft | Integrierte halbleiterschaltung |
| JP2015026791A (ja) * | 2013-07-29 | 2015-02-05 | 新電元工業株式会社 | 半導体装置及びリードフレーム |
-
1990
- 1990-02-09 JP JP2031117A patent/JPH03235360A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03250654A (ja) * | 1990-02-28 | 1991-11-08 | Hitachi Ltd | 樹脂封止型半導体装置及びリードフレーム |
| JP2528991B2 (ja) * | 1990-02-28 | 1996-08-28 | 株式会社日立製作所 | 樹脂封止型半導体装置及びリ―ドフレ―ム |
| DE4318727A1 (de) * | 1992-06-05 | 1993-12-09 | Mitsubishi Electric Corp | Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriges Herstellungsverfahren und dazugehöriger Zuführungsdraht-Rahmen |
| US5535509A (en) * | 1992-06-05 | 1996-07-16 | Mitsubishi Denki Kabushiki Kaisha | Method of making a lead on chip (LOC) semiconductor device |
| US5724726A (en) * | 1992-06-05 | 1998-03-10 | Mitsubishi Denki Kabushiki Kaisha | Method of making leadframe for lead-on-chip (LOC) semiconductor device |
| DE4318727C2 (de) * | 1992-06-05 | 1998-03-12 | Mitsubishi Electric Corp | Verfahren zur Herstellung einer Halbleitervorrichtung mit LOC-Struktur sowie dazugehöriger Zuführungsdrahtrahmen |
| US5763829A (en) * | 1992-06-05 | 1998-06-09 | Mitsubishi Denki Kabushiki Kaisha | Leadframe including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the leadframe |
| US5900582A (en) * | 1992-06-05 | 1999-05-04 | Mitsubishi Denki Kabushiki Kaisha | Lead frame including frame-cutting slit for lead-on-chip (LOC) semiconductor device and semiconductor device incorporating the lead frame |
| JPH0685150A (ja) * | 1992-07-01 | 1994-03-25 | Siemens Ag | 集積回路 |
| WO1998000867A1 (de) * | 1996-06-28 | 1998-01-08 | Siemens Aktiengesellschaft | Integrierte halbleiterschaltung |
| KR100381934B1 (ko) * | 1996-06-28 | 2003-07-16 | 지멘스 악티엔게젤샤프트 | 집적반도체회로 |
| JP2015026791A (ja) * | 2013-07-29 | 2015-02-05 | 新電元工業株式会社 | 半導体装置及びリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| JPH0613502A (ja) | 半導体集積回路チップ | |
| US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| JPH10242368A (ja) | 半導体装置およびその製造方法ならびに半導体モジュールおよびｉｃカード | |
| JP3940298B2 (ja) | 半導体装置及びその半導体装置の製造方法 | |
| JPH03235360A (ja) | 樹脂封止型半導体装置 | |
| JPH09134982A (ja) | 半導体装置及びその製造方法 | |
| JP3682468B2 (ja) | 半導体集積回路装置 | |
| JP3153809B2 (ja) | 半導体装置 | |
| JP3454192B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPH0547988A (ja) | 半導体装置 | |
| JPH06241889A (ja) | 半導体装置 | |
| KR100373891B1 (ko) | 반도체장치 | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| KR100362501B1 (ko) | 반도체장치 | |
| JP3003653B2 (ja) | ボールグリッドアレイ型半導体装置 | |
| JPH02146758A (ja) | 樹脂封止型半導体装置 | |
| JPH0637221A (ja) | 樹脂封止型半導体装置 | |
| JP3358697B2 (ja) | 半導体パッケージ | |
| JPH04278548A (ja) | 樹脂封止型半導体装置 | |
| JP2681145B2 (ja) | 樹脂封止半導体装置 | |
| JPS63310149A (ja) | 高集積化ｉｃ用パッケ−ジおよびその製造方法 | |
| JPS612332A (ja) | 半導体装置 | |
| JPH0945804A (ja) | 半導体パッケージ |