JPH02146758A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPH02146758A
JPH02146758A JP30014888A JP30014888A JPH02146758A JP H02146758 A JPH02146758 A JP H02146758A JP 30014888 A JP30014888 A JP 30014888A JP 30014888 A JP30014888 A JP 30014888A JP H02146758 A JPH02146758 A JP H02146758A
Authority
JP
Japan
Prior art keywords
semiconductor element
resin film
resin
film
insulation resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30014888A
Other languages
English (en)
Inventor
Taku Nakamura
卓 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP30014888A priority Critical patent/JPH02146758A/ja
Publication of JPH02146758A publication Critical patent/JPH02146758A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は樹脂封止型半導体装置に関し、特にその内部リ
ードを半導体素子上で引き回した樹脂封止型半導体装置
に関する。
［従来の技術］ 樹脂封止型の半導体装置は安価で量産性に適しているた
め、従来から多用されている。第３図（ａ＞、（ｂ）は
従来の樹脂封止型半導体装置の一例を示す夫々断面図及
び平面図である。半導体素子１はＡｇペースト８等のろ
う材を使用してリードフレームの半導体素子搭載部７に
固着されている。この半導体素子１は、そのＡｆｆｌパ
ッド２とリードフレームの内部リード４とが金属細線の
例えばＡｕ線３により電気的に接続された後、エポキシ
樹脂等の封止樹脂６により封入されており、最後に外部
リード５が成形加工されて仕上けられている。
しかしながら、上述した構造の従来の樹脂封止型半導体
装置では、大型の半導体素子を薄型・小型のパッケージ
に搭載することが困難であるという欠点がある。つまり
、プリント基板への高密度実装化のために、薄型及び小
型のパッケージが増加しているが、半導体素子１の周囲
に内部リード４を配置するために、搭載可能な素子の大
きさが制限される。換言すれば、大型の素子については
、パッケージのほうも大型化する必要が生ずる。また、
内部リードの許容範囲が狭いために、リードフレームの
設計自由度が減少し、半導体素子上のパッド（電極）の
レイアウトも制限されて素子の設計自由度も減少してし
まう。
更に、内部リード４のパターンを複雑にできす、しかも
、長くとれないために水分及び不純物がパッケージ内に
侵入しやすく、耐湿性が劣化しやすいという欠点もある
。半導体素子の大型化に伴い、パッケージの内部応力は
増大し、熱衝撃により、樹脂６にクラックが生じたり、
半導体素子１及びリードフレームと樹脂６との界面に隙
間が生じやすくなり、耐湿性の劣化を一層助長してしま
う。
第４図（ａ）、（ｂ）は上述の欠点を改善した従来の樹
脂封止型半導体装置を示す夫々断面図及び平面図である
。この樹脂封止型半導体装置は、半導体素子搭載部７（
第３図参照）を設けることなく、半導体素子１上にポリ
イミド樹脂フィルム１０を接着し、このポリイミド樹脂
フィルム１０上で内部リード４を引き囲わすことにより
、内部リード４を半導体素子１上に配置し、内部リート
４と半導体素子１上のＡρパッド２とを接続する構造を
有する。
［発明が解決しようとする課題］ しかしながら、この従来の樹脂封止型半導体装置におい
ては、絶縁性のフィルム１０に付着している接着剤中の
不純物が半導体素子１を汚染して耐湿性が劣化したり、
半導体素子１の大型化に伴い素子上面に過大な応力が加
わり、Ａｆパット２のズレ及びパッシベーションクラッ
ク等が発生しやすくなり、これにより品質が劣化すると
いう欠点がある。また、Ａρパッド２にＡｕ線３を接続
する必要上、内部リード４を素子１上に接着するための
絶縁性のフィルム１０を素子全面に被覆することができ
ないために、素子上面に接する絶縁性のフィルム１０の
端部（エツジ）に応力か集中し、パッシベーションクラ
ックを起こしやすいという欠点も有している。
本発明はかかる問題点に鑑みてなされたものであって、
耐湿性が高く、樹脂クラックの発生が防止され、パッケ
ージが薄型及び小型であっても大型の半導体素子を搭載
することができる樹脂封止型半導体装置を提供すること
を目的とする。
［課題を解決するための手段］ 本発明に係る樹脂封止型半導体装置は、半導体素子のパ
ッド部を露出させる開口部を設け半導体素子の表面を被
覆する第１の絶縁性樹脂膜と、前記パッド部を除く領域
の前記第１の絶縁性樹脂股上に設けられた第２の絶縁性
樹脂膜と、この第２の絶縁性樹脂膜上に配置された内部
リードと、これらの内部リード、第１及び第２の絶縁性
樹脂並びに半導体素子を封止する封止樹脂とを有するこ
とを特徴とする。
［作用］ 本発明においては、半導体素子の表面を第１の絶縁性樹
脂膜で被覆したから、半導体素子に加わる応力が緩和さ
れ、耐湿性が向上する。また、半導体素子搭載部を有し
ないリードフレームを使用するから、応力の集中に伴う
樹脂クラックの発生が回避される。更に、第１の絶縁性
樹脂膜上に第２の絶縁性樹脂膜を介して内部リードを配
置し、素子上で内部リードを引き回すから、薄型及び小
型のパッケージにも大型の半導体素子を搭載できる。
［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。
第１図（ａ）は本発明の第１の実施例に係る樹脂封止型
半導体装置を示す断面図、第１図（ｂ）は同じくその平
面図である。半導体素子１の表面には第１の絶縁性樹脂
膜であるポリイミド樹脂コーテイング膜９が被覆されて
おり、この樹脂膜９における半導体素子１のＡｆｆｌパ
ッド２に整合する部分には開口部９ａが形成されていて
、Ａρパッド２が露出するようになっている。そして、
この開口部９ａが形成された端部を除く樹脂膜９上に第
２の絶縁性樹脂膜であるポリイミド樹脂フィルム１０が
接着固定されている。また、内部リード４は、フィルム
１０上に接着固定されており、フィルム１０上で引き回
され、半導体素子１のＡρパッド２とＡｕ線３により接
続されている。
＝　６ 次に、この樹脂封止型半導体装置の製造方法について説
明する。多数の半導体素子１が形成されているウェハ上
にポリイミド樹脂膜９をスピンナーにより薄くコーティ
ングし、隣合う素子を分離するスクライブ線をエツチン
グによりウェハに形成すると共に、樹脂層９における半
導体素子１のパッド２に整合する部分をエツチングで除
去して開口部９ａを形成する。次に、接着剤層が塗布さ
れたポリイミド樹脂フィルム１ｏをポリイミド樹脂膜９
のバット部を除く領域に貼着し、このポリイミドフィル
ム１０上に半導体素子搭載部を設けていないリードフレ
ームの内部リード４を接着する。次いで、この内部リー
ド４と半導体素子１のＡρパッド２とをＡｕ線３により
電気的に接続する。その後、半導体素子１及び内部リー
ド４等の全体をエポキシ樹脂６で封止した後、外部リー
ド５の成形加工を行う。
半導体素子１を被覆するコーチイブ膜９は被覆性及びエ
ツチング加工性が良好であると共に、封止樹脂６との密
着性が良く、応力を緩和できるものであればよく、種々
の材料を使用することができる。このコーチイブ膜９の
厚さは約５乃至１０ｍ＋ｎにすることが望ましい。また
、このコーチイブ膜９上に接着されるフィルム１０はポ
リイミド樹脂に限らず、絶縁性のものであれば足りる。
上述のような構造にすることにより、大型の半導体素子
を薄型・小型のパッケージに耐湿性を劣化させることな
く搭載することができる。例えば、第３図に示す従来の
樹脂封止型半導体装置の１．５倍に近い大きさの半導体
素子を搭載することができるようになる。また、例えば
はんだ熱処理後の１２５℃及び２．３気圧におけるＰＣ
Ｔにおいて、不良発生時間が約２倍延びて耐湿性も改善
された。
更に、温度サイクル試験を１０００サイクル行った後、
サンプルを開封してＡρズレ及びパッシベーションクラ
ックを調査したところ、従来の構造では全サンプルの約
２０％が不良であったが、本実施例の半導体装置の構造
では不良は全く発生しておらず、半導体素子１をポリイ
ミド樹脂膜９によりコーチイブすることにより、チップ
に加わる応力が著しく緩和されたことが実証された。
第２図は本発明の第２の実施例に係る樹脂封止型半導体
装置を示す断面図である。第１の実施例と同様に、ウェ
ハ上にポリイミド樹脂膜９を薄くコーチイブするが、そ
の際に、ウェハの下面にもポリイミド樹脂膜２１をコー
チイブする。次に、このポリイミド樹脂膜９．２１でコ
ーチイブされた半導体素子１の表面上に液状の熱硬化性
樹脂であるポリイミド樹脂２０をスクリーン印刷法を用
いて塗布し、半導体素子搭載部を設けていないリードフ
レームの内部リード４をこのポリイミド樹脂２０上に載
せた後、熱硬化して内部リード４と樹脂２０とを接着す
る。この第２の実施例では、半導体素子１の下面もポリ
イミド樹脂膜２１でコーチイブされているので、封止樹
脂６との間の密着性が向上し、応力を緩和できる。この
ため、本実施例は第１の実施例に比して、半導体素子下
面と封止樹脂との密着性が向上して応力バランスが均一
になり、実装時の熱衝撃によって生ずる樹脂クラック及
び界面剥離等のパッケージ内部欠陥の発生を極めて有効
に防止し、耐湿性の劣化を防止することができる。例え
ば、表面実装パッケージのＳ　ＯＪ　（Ｓｍａｌｌ　０
ｕｔｌｉｎｅ　Ｊ−ｂｅｎｄ　Ｐａｃｋａｇｅ）又はＳ
　ＯＰ　（Ｓｍａｌｌ　０ｕｔｌｉｎｅ　Ｐａｃｋａｇ
ｅ　）等を使用してはんだ熱処理後の１２５°Ｃ及び２
．３気圧のＰＣＴにおいて、不良発生時間が約４倍延ひ
、耐湿性等の品質が著しく向上した。また、樹脂クラッ
ク、界面剥離等のパッケージ内部欠陥も全く発生しなく
なった。
［発明の効果］ 以上説明したように、本発明の樹脂封止型半導体装置は
半導体素子上を第１の絶縁性樹脂膜て被覆し、更に、絶
縁性のフィルム又は液状の熱硬化性樹脂等の第２の絶縁
性樹脂膜を設け、この第２の絶縁性樹脂膜上に内部リー
ドを配置したから、以下に示すような効果を奏する。
■半導体素子の周囲で内部リードを引き回さず、半導体
素子上で内部リードを引き回すために、パッケージ内に
搭載することができる半導体素子の大きさが極めて大き
くなる。
■半導体素子上て内部リードを自由に引き回すことがで
きるために、リードフレームの設計自由度及び素子の設
計自由度が向上する。
■内部リードを長くできるため、水分及び不純物の侵入
経路を長くして耐湿性を向上させることができる。
■最適のボンデインクワイヤ長まで内部リードを引き回
してポンチ“インクすることができる。
■半導体素子が第１絶縁性樹脂膜のコーチイブで保護さ
れているために、半導体素子に加わる応力を緩和し、耐
湿性不良及び耐湿度サイクル性不良を防止することがで
きる。
■半導体素子搭載が不要であるから、実装時の熱衝撃に
より搭載部のエツジから発生する樹脂クラックを防止す
ることができる。
■半導体素子が第１絶縁性樹脂膜のコーチイブで保護さ
れているために、従来のように内部り−トを素子上に固
定するための接着剤中に含まれる不純物により、耐湿性
不良が発生ずるということはない。
【図面の簡単な説明】
第１図（ａ）は本発明の第１の実施例に係る樹脂封止型
半導体装置を示す断面図、第１図（ｂ）は同じくその平
面図、第２図は本発明の第２の実施例に係る樹脂封止型
半導体装置を示す断面図、第３図（ａ）は従来の樹脂封
止型半導体装置を示す断面図、第３図（ｂ）は同じくそ
の平面図、第４図（ａ）は従来の他の樹脂封止型半導体
装置を示す断面図、第４図（ｂ）は同じくその平面図で
ある。 １；半導体素子、２；Ａ４パッド、３；Ａｕ線、４：内
部リード、５；外部リード、６；封止樹脂、７；半導体
素子搭載部、８；Ａｇペース１〜．９；ポリイミド樹脂
コーチイブ膜、１０　ポリイミド樹脂フィルム、２０；
ポリイミド樹脂、２１；ポリイミド樹脂コーチイブ膜

Claims (1)

    【特許請求の範囲】
  1. （１）半導体素子のパッド部を露出させる開口部を設け
    半導体素子の表面を被覆する第１の絶縁性樹脂膜と、前
    記パッド部を除く領域の前記第１の絶縁性樹脂膜上に設
    けられた第２の絶縁性樹脂膜と、この第２の絶縁性樹脂
    膜上に配置された内部ソートと、これらの内部リード、
    第１及び第２の絶縁性樹脂膜並びに半導体素子を封止す
    る封止樹脂とを有することを特徴とする樹脂封止型半導
    体装置。
JP30014888A 1988-11-28 1988-11-28 樹脂封止型半導体装置 Pending JPH02146758A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30014888A JPH02146758A (ja) 1988-11-28 1988-11-28 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30014888A JPH02146758A (ja) 1988-11-28 1988-11-28 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPH02146758A true JPH02146758A (ja) 1990-06-05

Family

ID=17881322

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30014888A Pending JPH02146758A (ja) 1988-11-28 1988-11-28 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPH02146758A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164353A (ja) * 1990-10-29 1992-06-10 Nec Corp 樹脂封止型半導体装置
JPH04291947A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 半導体装置
EP0504821A3 (en) * 1991-03-20 1994-11-02 Hitachi Ltd Packaged semiconductor device having stress absorbing film
EP0645813A3 (en) * 1993-09-28 1996-03-13 Nat Starch Chem Invest Method for applying glue to microelectronic chips.

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04164353A (ja) * 1990-10-29 1992-06-10 Nec Corp 樹脂封止型半導体装置
JPH04291947A (ja) * 1991-03-20 1992-10-16 Hitachi Ltd 半導体装置
EP0504821A3 (en) * 1991-03-20 1994-11-02 Hitachi Ltd Packaged semiconductor device having stress absorbing film
US5406028A (en) * 1991-03-20 1995-04-11 Hitachi, Ltd. Packaged semiconductor device having stress absorbing film
EP0645813A3 (en) * 1993-09-28 1996-03-13 Nat Starch Chem Invest Method for applying glue to microelectronic chips.

Similar Documents

Publication Publication Date Title
US6389689B2 (en) Method of fabricating semiconductor package
JPH09237806A (ja) 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
JPH0590451A (ja) 半導体集積回路及びその実装装置製造方法
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
KR19980070500A (ko) 리이드와 칩사이의 접착제를 갖는 반도체장치 및 그 제조방법
KR19980071599A (ko) 반도체장치 및 그 제조방법
JPS60167454A (ja) 半導体装置
JPH02146758A (ja) 樹脂封止型半導体装置
JP2569400B2 (ja) 樹脂封止型半導体装置の製造方法
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JPH03205857A (ja) 樹脂封止型電子部品
JPH0263148A (ja) 半導体装置
JPH0590448A (ja) 混成集積回路
KR100369397B1 (ko) 가요성회로기판을이용한볼그리드어레이반도체패키지
JP2001060641A (ja) 半導体装置及びその製造方法
JPS6158248A (ja) 薄型半導体装置
JPH07297313A (ja) 半導体装置及びその製造方法
JPS60262434A (ja) 半導体装置
KR0155441B1 (ko) 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지
JPH0493052A (ja) 半導体集積回路装置
JPH06163812A (ja) 半導体装置および半導体装置の製造方法
KR100251331B1 (ko) 리드 프레임 및 그것을 이용한 반도체 디바이스
JP4179702B2 (ja) 半導体装置の製造方法
JP3358697B2 (ja) 半導体パッケージ
JPH01225141A (ja) 樹脂封止型半導体装置