JPH0758273A - リードフレーム及びそれを用いた半導体装置 - Google Patents

リードフレーム及びそれを用いた半導体装置

Info

Publication number
JPH0758273A
JPH0758273A JP5222830A JP22283093A JPH0758273A JP H0758273 A JPH0758273 A JP H0758273A JP 5222830 A JP5222830 A JP 5222830A JP 22283093 A JP22283093 A JP 22283093A JP H0758273 A JPH0758273 A JP H0758273A
Authority
JP
Japan
Prior art keywords
die pad
lead frame
resin
semiconductor device
resin package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5222830A
Other languages
English (en)
Inventor
Toru Kihira
徹 紀平
Yoshiharu Takahashi
義治 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP5222830A priority Critical patent/JPH0758273A/ja
Publication of JPH0758273A publication Critical patent/JPH0758273A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 樹脂封止型半導体装置において、樹脂パッケ
ージの成形時に生じる熱収縮応力や半導体装置の実装時
に生じる熱膨張応力に起因する樹脂パッケージのクラッ
クの発生を抑制する。また、薄型樹脂パッケージからの
ワイヤ露出やダイパッド底面の露出を防止する。これに
より、半導体装置の信頼性を高める。 【構成】 ダイパッド104にプレス、エッチング等に
よって中空部106を設け、さらにダイパッド104を
ハーフエッチングやスタンピング等によって薄くする。
これにより、半導体チップの裏面に樹脂が接着し、さら
にダイパッドのモールド樹脂への食いつきが良くなるこ
とにより、封止樹脂と半導体チップ裏面及びダイパッド
との密着性が向上する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、樹脂封止型半導体装置
の製造に使用されるリードフレーム及びそれを用いて製
造した半導体装置に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】樹脂封
止型半導体装置は、一般に、集積回路が形成された半導
体チップの電極と、これに対応したリードフレームの各
インナーリードとを接続し、次いで各リードの先端部に
形成されたアウターリードを残して射出成形機等を用い
てモールディングにより半導体チップの樹脂封止を行っ
た後、成形された樹脂パッケージの外側において各リー
ドを切断し、必要に応じてリードを適宜折り曲げること
により製造されている。
【0003】図23は、上述した方法によって製造した
従来の樹脂封止型半導体装置の一例を示す斜視図である
(特公昭61-3100号公報)。図23において2はリード
フレーム、4はリードフレーム2のダイパッド、6はイ
ンナーリード、8はアウターリードを示す。10はダイ
パッド4の中央部に接着され、樹脂パッケージ12によ
って封止された半導体チップで、その電極とこれと対応
するインナーリード6とはそれぞれワイヤ14により接
続されている。
【0004】このような樹脂封止型半導体装置は、近年
高集積化等の要請から、半導体チップの配線が微細化さ
れると共に、半導体チップそのものも大型化している。
ところで、半導体装置の製造において樹脂封止に用いら
れる合成樹脂(主としてエポキシ樹脂)は、半導体チッ
プ(主としてSi)及びリードフレーム(主として42Al
loy)と熱膨張係数が大きく相違しており、また自然放
置しておいても容易に吸湿する。このため、合成樹脂に
よる樹脂封止を行った場合、図24に矢印で示すよう
に、樹脂パッケージ12の成形後これが常温まで冷える
過程で、樹脂パッケージ12の中心方向に集中するよう
に熱収縮応力が作用する。また、半導体装置16を基板
等に実装する際、樹脂パッケージ12が半田槽やリフロ
ー等による250℃前後の高温下にさらされる過程で、
樹脂パッケージ12に吸湿された水分の気化、膨張によ
り、樹脂パッケージ12のダイパッド4の端面に接する
部分A、B(図25参照)に内部応力が集中する。これ
らの現象は、半導体装置が大型になるほど顕著になる。
【0005】上記のように、従来の樹脂パッケージで
は、成形時に発生する熱収縮応力あるいはプリント基板
に実装する際に生じる熱膨張応力(これは図24の矢印
と反対方向に生じる)等により、図25に示すように内
部応力の集中部A,Bから樹脂パッケージ12にクラッ
ク18が発生し、クラック18からの水分の侵入によ
り、半導体チップ10やワイヤ14が腐食したり、半導
体装置16そのものの絶縁性が低下して、信頼性を失う
ことがあった。
【0006】また、図26は、薄型樹脂パッケージを有
する半導体装置の製造に使用される従来のリードフレー
ムを示す。このリードフレーム22は、リード24が樹
脂パッケージ26の短辺側から出ている形式のものであ
る(図28参照)。ダイパッド28はステイ30から延
びた吊り32及びリード24側のセンターから延びた吊
り34によって支えられている。また、ダイパッド28
には十字スリット36が複数設けられており、封止樹脂
との密着性等に効果をあげている。
【0007】図26のリードフレーム22を用いて半導
体装置の製造を行う場合、図30に示すようにダイパッ
ド28に半導体チップ38をダイボンドし、さらに金線
ワイヤ40をボンドした後、モールドマシンにて基準穴
42を基準に図27の斜線の部分に樹脂封止を行う。そ
して、半導体装置の機能を果たすために、リード24間
をつないでいるタイバー44とリード24の先端とを切
断し、リード24の曲げ加工を施した後、吊り32、3
4を切断し、図28のような形状とする。
【0008】図29は、図28に示した半導体装置46
の側面図である。図30はその半分の部分の断面図で、
樹脂パッケージ26の厚さDに対する金線ワイヤ40、
ダイパッド28、チップ38の関係を示している。リー
ド24の厚さCとダイパッド28の厚さEとは等しい。
ダイパッド28をリード24の位置より下げてデプレス
してあるのは、金線ワイヤ40をボンドし易くするため
とチップ38等を樹脂パッケージ26の厚さDの中にバ
ランス良くレイアウトするためである。
【0009】なお、薄型樹脂パッケージの半導体装置
は、図26〜30に説明したような樹脂パッケージの四
辺の短辺方向からリードが出ているタイプと、図31〜
35に示したような樹脂パッケージの四辺の長辺方向か
らリードが出ているタイプとがある。いずれのタイプ
も、樹脂パッケージに対する金線ワイヤ、半導体チッ
プ、ダイパッドの関係は同じであるから、図31〜35
において、図26〜30に示したリードフレーム及び半
導体装置と同一構成の部分には、同一参照符号を付して
その説明を省略する。
【0010】従来、この種の薄型樹脂パッケージの半導
体装置の製造では、樹脂封止工程において、モールド金
型内にリードフレームを配置したときにダイパッドの高
さのばらつきによって金線ワイヤが上金型に当たり、樹
脂封止後に樹脂パッケージの表面に金線ワイヤが露出し
たり、ダイパッドの底面が露出したりして、製品不良に
なることがある。したがって、現在の薄型パッケージの
半導体装置の製造では、ダイパッドの底面や金線ワイヤ
ーの上部が樹脂パッケージから露出しないように、リー
ドフレームの入庫検査でリード部とダイパッドの高さに
ついて精度を厳しくチェックしている。
【0011】しかし、リード部とダイパッドの高さが一
定レベル内にあるリードフレームを使用した場合でも、
半導体チップをダイボンドする工程及び金線ワイヤをボ
ンドする工程でダイパッドに予熱を加えることにより、
ダイパッドの高さが多少変化することがある。現在使用
されているダイパッドに十字スリットを設けた図26、
図31のリードフレームは、封止樹脂との密着性の面で
効果があるが、表面積が大きいため、ダイボンド、ワイ
ヤボンドの予熱を加える工程でのリードフレーム変形量
が大きくなり、パッケージからのワイヤ露出及びダイパ
ッド底面の露出が発生することがある。
【0012】これに対し、上述した薄型樹脂パッケージ
からの金線ワイヤ及びダイパッド底面の露出を防ぐた
め、金線ワイヤのアーチの高さを低く抑える方法も考え
られているが、種々の問題があるためいまだ実用化には
至っておらず、したがって現在の薄型樹脂パッケージ半
導体装置のパッケージ厚は、チップ厚、ダイパッド厚、
金線ワイヤアーチ高さ等による制約を受けているのが実
状である。
【0013】本発明は、上記事情に鑑みなされたもの
で、樹脂パッケージの成形時に生じる熱収縮応力や半導
体装置の実装時に生じる熱膨張応力に起因する樹脂パッ
ケージのクラックの発生を抑制することができるととも
に、薄型樹脂パッケージからのワイヤ露出やダイパッド
底面の露出を効果的に防止することができるリードフレ
ーム及びそれを用いた半導体装置を提供することを目的
とする。
【0014】
【課題を解決するための手段及び作用】本発明者は、上
記目的を達成するために鋭意検討を行った結果、ダイパ
ッドに中空部を設け、かつダイパッドをハーフエッチン
グやスタンピング等によって薄くすることにより、半導
体チップの裏面に樹脂が接着し、さらにダイパッドのモ
ールド樹脂への食いつきが良くなることにより、封止樹
脂と半導体チップ裏面及びダイパッドとの密着性が向上
し、樹脂パッケージ成形時や半導体装置の実装時に樹脂
パッケージにクラックや歪が発生しにくくなるととも
に、ダイパッドがリード部及びステイ部よりも薄くな
り、薄型樹脂パッケージからのワイヤ及びダイパッド底
面の露出が防止されることを知見し、本発明をなすに至
った。
【0015】したがって、本発明は、樹脂封止型半導体
装置用のリードフレームにおいて、ダイパッドに中空部
が形成され、かつダイパッドがリード部より薄く形成さ
れていることを特徴とするリードフレームを提供する。
【0016】また、本発明は、上記のリードフレームの
ダイパッドに半導体を搭載して樹脂封止してなることを
特徴とする半導体装置提供する。
【0017】
【実施例】次に、実施例により本発明を具体的に示す
が、本発明は下記実施例に限定されるものではない。
【0018】第1実施例 図1は第1実施例のリードフレーム、図2〜5はその製
造工程を示す。本実施例のリードフレーム102を製造
する場合、まず、図2に示したような従来形状のリード
フレームのダイパッド104に、プレス、エッチング等
によって図3に示したような四角形の中空部106を形
成する。なお、図1〜5において、108はリード、1
10はサポートバーを示す。次に、ダイパッド104の
面にハーフエッチングを施し、図4の104aに示すよ
うにダイパッドを薄くする。その後、図5に示すように
上金型112及び下金型114等を用いてダイパッド1
04aをスタンピングし、図1の104bに示すように
ダイパッドをさらに薄くする。これにより、図1に示し
た本実施例のリードフレーム102が得られる。
【0019】本実施例のリードフレーム102は、樹脂
封止を行ったときに、ダイパッド104bの中空部10
6の部分では、半導体チップの裏面の一部が封止樹脂と
密着する。封止樹脂は、半導体チップの素材であるシリ
コン化合物との接着力の方が、リードフレーム102の
材質である42Alloy等の金属との接着力よりも大きいの
で、チップ裏面と封止樹脂との密着性は向上する。ま
た、本実施例のリードフレーム102では、ダイパッド
104bが薄くなっており、そのエッジも鋭利になって
いるため、このリードフレーム102を用いて製造した
半導体装置ではダイパッド104bの封止樹脂への食い
つきがよくなり、このためダイパッド裏面の封止樹脂の
剥離が抑制される。
【0020】第2実施例 図6は第2実施例のリードフレームを示す。なお、図6
において、図1のリードフレームと同一構成の部分には
同一参照符号を付してその説明を省略する。本実施例の
リードフレーム116では、第1実施例で行ったハーフ
エッチング及びスタンピングをダイパッドの周縁部10
4cを残して施す。これにより、第1実施例と比較し
て、ダイパッドの機械的強度が向上し、またダイパッド
のデプレスを安定化させることが可能となる。
【0021】第3実施例 図7は第3実施例のリードフレームのスタンピングを行
う前の状態を示す。なお、図6において、図1のリード
フレームと同一構成の部分には同一参照符号を付してそ
の説明を省略する。本実施例のリードフレーム118で
は、ダイパッド104の中空部の各コーナーに切り欠き
120を設けてある。これにより、スタンピングの際に
隣り合う辺部から広がってきたダイパッドの干渉を減少
させることができ、ダイパッドの形状や厚さを安定させ
ることができる。
【0022】実験例 第2実施例のリードフレームを用いた半導体装置及び従
来のリードフレームを用いた半導体装置を、温度85
℃、湿度85%の雰囲気中で12時間又は24時間保管
した後、260℃に加熱した半田槽に浸漬した。その
後、樹脂パッケージのクラックの発生を調べた。結果を
表1に示す。表1において、分母は試験した半導体装置
の個数を示し、分子はクラックが発生した半導体装置の
個数を示した。表1から明らかなように、いずれの吸湿
時間においても、本発明例のクラック発生数は従来例よ
りも低減していることがわかる。
【0023】
【表1】
【0024】第4実施例 図8は第4実施例のリードフレームを示す平面図であ
る。本実施例のリードフレーム202は、薄型樹脂パッ
ケージの半導体装置の製造に特に好適に使用できるもの
である。このリードフレーム202においては、図の上
下にあるステイ204の部分から吊り206がダイパッ
ド208の短辺部を支持し、図の左右にあるリード21
0のセンター部分から吊り212がダイパッド208の
長辺部を支持している。ダイパッド208には、複数の
格子孔(中空部)214が形成されている。スタンピン
グ前の状態では、リード210とダイパッド208の高
さ及び厚さは同じである。図9はスタンピング前におけ
る図1X−X部分の断面図であるが、リード210及び
ダイパッド208は厚さLであることがわかる。なお、
図8において220はタイバー、222は基準穴を示
す。
【0025】図10はダイパッド208をスタンピング
して薄くする状態を示した図である。上金型216と下
金型218との間にリードフレーム202を挟み、高圧
で押圧することにより、図11に示したようにダイパッ
ド208が吊り212に支持され、かつダイパッド20
8の厚さMがリードフレーム202の厚さLの半分以下
となる。このようにダイパッド208を薄くすること
は、図8のようにダイパッド208に格子孔214を形
成することによって可能となる。
【0026】図12は、半導体チップ224(図15参
照)をダイパッド208にダイボンドし、さらに金線ワ
イヤ226をボンドした後、樹脂封止を行う状態を示す
図である。斜線部分が樹脂パッケージ228を表してい
る。図13はその側面図である。図14は樹脂封止後タ
イバー220を切断し、リード210先端をカットし、
リード210を曲げた半導体装置の外形を表した図であ
る。図15は、図12のY−Y部分の半分の断面図であ
る。
【0027】図15は本実施例のダイパッド208の効
果を表した図であり、パッケージ208内にリード21
0と平行して設けられた吊り212によってダイパッド
208が支持されている。ダイパッド208の厚さM
は、リード210の厚さLの半分以下に薄くなってい
る。すなわち、パッケージの厚さNに対して従来はリー
ドの厚さLと同じ厚さのダイパッドが設けられていた
が、本実施例では吊り212の途中部分から薄く処理さ
れたダイパッド208が設けられている。
【0028】超薄型樹脂パッケージの厚さは、1/10
0m/m単位で薄さを求められている。それは、現在普及
しているICカード等の厚さを決定するのは半導体装置
の厚さだからである。本実施例では、ダイパッド208
に中空部(格子孔)214を設けたことにより、樹脂パ
ッケージ228の厚さを薄くすることができるほか、生
産工程においても従来のいろいろな問題を解決できるメ
リットがある。
【0029】第5実施例 図16〜20は、樹脂パッケージの四辺の長辺方向から
リードが出ているタイプの半導体装置を示す。図16〜
20の半導体装置において、樹脂パッケージ228に対
する金線ワイヤ226、半導体チップ224、ダイパッ
ド208の関係は第4実施例の半導体装置と同じである
から、図16〜20において、図5〜15に示したリー
ドフレーム及び半導体装置と同一構成の部分には、同一
参照符号を付してその説明を省略する。
【0030】第6実施例 図21、22に示すリードフレームは、ダイパッド20
8の周縁部を残して中を打ち抜くことによりダイパッド
208に四角形の中空部230を形成したものである。
このようにダイパッド208の周縁部のみを残すことに
より、ダイパッド208をより薄く加工することを可能
にしたものである。また、半導体チップをダイボンドし
た後、金線ワイヤをボンドする場合、チップの真下にダ
イパッド208の枠があるので、ボンド性等の問題が生
じることがない。図21、22の半導体装置において、
樹脂パッケージ208に対する金線ワイヤ、半導体チッ
プ、ダイパッドの関係は、第4実施例の半導体装置と同
じである。
【0031】なお、上記実施例では、中空部の形状を四
角形としたが、本考案において中空部の形状に特に限定
はなく、他の形状としてもよい。また、その他の構成に
ついても本発明の要旨を逸脱しない範囲で種々変更して
差し支えない。
【0032】
【発明の効果】以上説明したように、本発明によれば、
樹脂パッケージの成形時に生じる熱収縮応力や半導体装
置をプリント基板に実装する際に生じる熱膨張応力に起
因する樹脂パッケージのクラックの発生を防止できると
ともに、薄型樹脂パッケージからのワイヤ露出及びダイ
パッド底面の露出を防止することができる。したがっ
て、本発明によれば、薄型でかつクラックの発生しない
樹脂パッケージを有する信頼性の高い半導体装置を得る
ことができる。
【図面の簡単な説明】
【図1】第1実施例のリードフレームを表した図で、
(a)は概略平面図、(b)は概略側面図である。
【図2】従来のリードフレームを表した図で、(a)は
概略平面図、(b)は概略側面図である。
【図3】図2のリードフレームのダイパッドに中空部を
形成した状態を示す図で、(a)は概略平面図、(b)
は概略側面図である。
【図4】図3のリードフレームのダイパッドにハーフエ
ッチングを施した状態を示す図で、(a)は概略平面
図、(b)は概略側面図である。
【図5】図4のリードフレームのダイパッドを薄くする
状態を示す概略断面図である。
【図6】第2実施例のリードフレームを表した図で、
(a)は概略平面図、(b)は概略側面図である。
【図7】第3実施例のリードフレームを表した概略平面
図である。
【図8】第4実施例のリードフレームを表した概略平面
図である。
【図9】スタンピング前における図8のX−X部分の概
略断面図である
【図10】図8のリードフレームのダイパッドをスタン
ピングする状態を示す概略断面図である。
【図11】ダイパッドを薄くした後の図8のリードフレ
ームを示す概略断面図である。
【図12】第4実施例のリードフレームを用いて樹脂封
止を行う状態を示す概略平面図である。
【図13】第4実施例のリードフレームを用いて樹脂パ
ッケージを行った状態を示す側面図である。
【図14】第4実施例のリードフレームを用いて製造し
た薄型樹脂パッケージ半導体装置を示す側面図である。
【図15】図12のY−Y部分の半分を示す断面図であ
る。
【図16】第5実施例のリードフレームを表した概略平
面図である。
【図17】第5実施例のリードフレームを用いて樹脂封
止を行う状態を示す概略平面図である。
【図18】第5実施例のリードフレームを用いて製造し
た薄型樹脂パッケージ半導体装置を示す平面図である。
【図19】第5実施例のリードフレームを用いて製造し
た薄型樹脂パッケージ半導体装置を示す側面図である。
【図20】第5実施例のリードフレームを用いて製造し
た薄型樹脂パッケージ半導体装置の半分を示す断面図で
ある。
【図21】第6実施例のリードフレームを表した概略平
面図である。
【図22】第6実施例のリードフレームを用いて樹脂封
止を行う状態を示す概略平面図である。
【図23】従来の樹脂封止型半導体装置の一例を示す一
部切り欠き斜視図である。
【図24】図23の樹脂封止型半導体装置の樹脂パッケ
ージに熱収縮応力が生じた状態を示す断面図である。
【図25】図23の樹脂封止型半導体装置の樹脂パッケ
ージにクラックが生じた状態を示す断面図である。
【図26】従来の薄型樹脂パッケージ用リードフレーム
を表した概略平面図である。
【図27】図26のリードフレームを用いて樹脂封止を
行う状態を示す概略平面図である。
【図28】図26のリードフレームを用いて製造した薄
型樹脂パッケージ半導体装置を示す平面図である。
【図29】図26のリードフレームを用いて製造した薄
型樹脂パッケージ半導体装置を示す側面図である。
【図30】図26のリードフレームを用いて製造した薄
型樹脂パッケージ半導体装置の半分を示す断面図であ
る。
【図31】従来の薄型樹脂パッケージ用リードフレーム
の他の例を表した概略平面図である。
【図32】図31のリードフレームを用いて樹脂封止を
行う状態を示す概略平面図である。
【図33】図31のリードフレームを用いて樹脂パッケ
ージを行った状態を示す側面図である。
【図34】図31のリードフレームを用いて製造した薄
型樹脂パッケージ半導体装置を示す側面図である。
【図35】図31のリードフレームを用いて製造した薄
型樹脂パッケージ半導体装置の半分を示す断面図であ
る。
【符号の説明】
102 リードフレーム 104 ダイパッド 106 中空部 108 リード 116 リードフレーム 118 リードフレーム 202 リードフレーム 208 ダイパッド 210 リード 214 中空部

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 樹脂封止型半導体装置用のリードフレー
    ムにおいて、ダイパッドに中空部が形成され、かつダイ
    パッドがリード部より薄く形成されていることを特徴と
    するリードフレーム。
  2. 【請求項2】 請求項1記載のリードフレームのダイパ
    ッドに半導体を搭載して樹脂封止してなることを特徴と
    する半導体装置。
JP5222830A 1993-08-16 1993-08-16 リードフレーム及びそれを用いた半導体装置 Pending JPH0758273A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5222830A JPH0758273A (ja) 1993-08-16 1993-08-16 リードフレーム及びそれを用いた半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5222830A JPH0758273A (ja) 1993-08-16 1993-08-16 リードフレーム及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
JPH0758273A true JPH0758273A (ja) 1995-03-03

Family

ID=16788584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5222830A Pending JPH0758273A (ja) 1993-08-16 1993-08-16 リードフレーム及びそれを用いた半導体装置

Country Status (1)

Country Link
JP (1) JPH0758273A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112133A1 (ja) * 2003-06-17 2004-12-23 Dai Nippon Printing Co., Ltd. メタル基材装置及びicカードモジュールの製造方法
US7271471B2 (en) 2003-06-17 2007-09-18 Dai Nippon Printing Co., Ltd. Metal substrate apparatus, method of manufacturing an IC card module apparatus, and an IC card module apparatus
WO2008093586A1 (ja) * 2007-01-30 2008-08-07 Rohm Co., Ltd. 樹脂封止型半導体装置およびその製造方法
CN105814681A (zh) * 2013-11-29 2016-07-27 株式会社神户制钢所 底板以及具备底板的半导体装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004112133A1 (ja) * 2003-06-17 2004-12-23 Dai Nippon Printing Co., Ltd. メタル基材装置及びicカードモジュールの製造方法
US7271471B2 (en) 2003-06-17 2007-09-18 Dai Nippon Printing Co., Ltd. Metal substrate apparatus, method of manufacturing an IC card module apparatus, and an IC card module apparatus
WO2008093586A1 (ja) * 2007-01-30 2008-08-07 Rohm Co., Ltd. 樹脂封止型半導体装置およびその製造方法
JP2008187009A (ja) * 2007-01-30 2008-08-14 Rohm Co Ltd 樹脂封止型半導体装置およびその製造方法
US8039934B2 (en) 2007-01-30 2011-10-18 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
US8829660B2 (en) 2007-01-30 2014-09-09 Rohm Co., Ltd. Resin-encapsulated semiconductor device
US9287202B2 (en) 2007-01-30 2016-03-15 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
US9502339B2 (en) 2007-01-30 2016-11-22 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
US9991213B2 (en) 2007-01-30 2018-06-05 Rohm Co., Ltd. Resin-encapsulated semiconductor device and its manufacturing method
CN105814681A (zh) * 2013-11-29 2016-07-27 株式会社神户制钢所 底板以及具备底板的半导体装置

Similar Documents

Publication Publication Date Title
US6297547B1 (en) Mounting multiple semiconductor dies in a package
US6175149B1 (en) Mounting multiple semiconductor dies in a package
JP2569939B2 (ja) 樹脂封止型半導体装置
JP3046024B1 (ja) リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法
JP2677632B2 (ja) 超薄型表面実装樹脂封止半導体装置
JP2000307049A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR960005039B1 (ko) 수지밀봉형 반도체장치
JPH07211852A (ja) リードフレーム、それを用いた半導体装置及びその製造装置
JPH0758273A (ja) リードフレーム及びそれを用いた半導体装置
JP3109490B2 (ja) 半導体装置
JP2001177007A (ja) 半導体装置及びその製造方法
JPH03235360A (ja) 樹脂封止型半導体装置
JP2003007933A (ja) 樹脂封止型半導体装置
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JPS63107152A (ja) 樹脂封止型電子部品
JPH02278857A (ja) 樹脂封止型半導体装置
JP2927066B2 (ja) 樹脂封止型半導体装置の製造方法
JPH0567722A (ja) 樹脂封止型半導体装置
JPS61128551A (ja) 半導体装置用リ−ドフレ−ム
KR0121171Y1 (ko) 멀티칩 반도체 패키지
JP3358697B2 (ja) 半導体パッケージ
JP2000150723A (ja) 半導体装置およびその製造方法
JPH113963A (ja) 樹脂封止型半導体装置及びリードフレーム
JP2000332163A (ja) 半導体装置及びその製造方法
JPH0538910U (ja) リードフレーム