KR0121171Y1 - 멀티칩 반도체 패키지 - Google Patents

멀티칩 반도체 패키지

Info

Publication number
KR0121171Y1
KR0121171Y1 KR2019950004628U KR19950004628U KR0121171Y1 KR 0121171 Y1 KR0121171 Y1 KR 0121171Y1 KR 2019950004628 U KR2019950004628 U KR 2019950004628U KR 19950004628 U KR19950004628 U KR 19950004628U KR 0121171 Y1 KR0121171 Y1 KR 0121171Y1
Authority
KR
South Korea
Prior art keywords
lead
lead frame
chip
package
semiconductor package
Prior art date
Application number
KR2019950004628U
Other languages
English (en)
Other versions
KR960032761U (ko
Inventor
노길섭
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR2019950004628U priority Critical patent/KR0121171Y1/ko
Publication of KR960032761U publication Critical patent/KR960032761U/ko
Application granted granted Critical
Publication of KR0121171Y1 publication Critical patent/KR0121171Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951—Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 멀티칩 반도체 패키지에 관한 것으로, 패드용과 리드용의 두가지 형태의 리드프레임을 각각 구비하고 패드용 리드프레임의 양쪽면에 칩을 어태치하고 칩 표면에 테이프와 리드용 리드프레임의 절곡부를 매개로 리드용 리드프레임을 마운트(mount)한 후 리드용 리드프레임의 절곡부의 도금부에 칩과의 와이어 본딩을 수행함을 특징으로 하며, 서로 다른 두 종류의 칩(6)을 하나의 패키지화 함으로써 효과적인 멀티칩화 및 패키지의 경량화와 박형화를 이루었다.

Description

멀티칩 반도체 패키지
제1도는 본 고안의 패드용 리드프레임의 평면도.
제2도 (A)는 본 고안의 리드용 리드프레임의 평면도.
(B)는 본 고안의 리드용 리드프레임의 측면도.
(C)는 본 고안의 리드용 리드프레임의 부분 사시도.
제3도 (A)는 몰딩전 본 고안의 사시도.
(B)는 본 고안의 정면도이다.
*도면의 주요부분에 대한 부호의 설명
1: 패드용 리드프레임2: 본딩패드
3: 리드용 리드프레임4: 절곡부
4-1: 도금부5: 리드
6: 칩7: 테이프
8: 와이어9: 몰딩수지
본 고안은 멀티칩 반도체 패키지에 관한 것으로, 좀 더 상세하게는 패드용과 리드용의 리드프레임을 각각 구비하여 서로 다른 두 종류의 칩을 하나의 패키지에 실장한 멀티칩 반도체 패키지에 관한 것이다.
일반적으로 한개의 반도체 장치가 제조되기 위해서는 접착성 필름위에 웨이퍼를 부착시키는 마운팅(mounting)공정, 여러개의 칩이 만들어져 있는 웨이퍼를 칩별로 분리하기 위해 절단하는 다이싱(dicing)공정을 거쳐 리드프레임의 패드에 접착제를 이용하여 반도체칩을 부착시키는 다이 어태칭(die attaching)공정, 칩의 패드와 리드프레임의 내부리드를 전도성 금속선인 와이어를 이용하여 연결하는 와이어 본딩(wire bonding)공정, 와이어 본딩이 끝난 칩 및 와이어를 외부의 각종 손상 요인으로부터 보호하기 위해 칩 주변에 몰딩 수지를 이용하여 보호재를 씌우고 성형하는 몰딩(molding)공정, 트리밍(trimming) 및 솔더링(soldering)공정을 거쳐 기판(PCB)에 장착이 가능한 형태로 리드를 성형하는 리드 포밍(forming)공정을 거친다.
칩의 용량이 부족한 경우, 멀티칩 패키지를 제조하는 바, 종래의 멀티칩 패키지는 주로 인쇄회로기판을 사용하고 일부는 리드프레임을 사용하여 패키지를 적층하여 제조한다. 특히 다른 기능을 갖는 하나의 패키지를 제조하기 위해서는 2종류의 패키지를 제조하여 인쇄회로기판에 적층하므로 완성된 패키지의 두께가 너무 두꺼워 많은 공간을 차지해 소형 기판을 제작하기에는 적합치 않은 문제점이 있다.
본 고안은 상술한 문제점을 해결하기 위한 것으로, 다른 특성의 칩을 하나의 패키지로 제조하기 위해 본딩 패드용과 리드용의 두 종류의 리드프레임을 제작하고 테이프로 칩에 리드를 마운트(mount)하여 와이어 본딩한 것이다.
즉, 다른 특성의 칩을 하나의 패키지로 멀티화하여 멀티패키지의 박형화 및 경량화를 이루었다.
이하 도면을 참조하여 본 고안을 상세히 설명하기로 한다.
제1도는 본 고안의 패드용 리드프레임의 평면도,
제2도 (A)는 본 고안의 리드용 리드프레임의 평면도,
(B)는 본 고안의 리드용 리드프레임의 측면도,
(C)는 본 고안의 리드용 리드프레임의 부분 사시도,
제3도 (A)는 몰딩전 본 고안의 사시도.
(B)는 본 고안의 정면도이다.
먼저 제1도와 2도에서 도시한 바와 같이, 두 가지 종류의 리드프레임을 제작한다. 패드용 리드프레임(1)은 제1도에서 보여지듯 리드(5)없이 본딩 패드(2)만이 제작된 형태이고 리드용 리드프레임(3)은 본딩 패드(2)없이 리드(5)만이 제작된 형태이다. 여기서 리드용 리드프레임(3)은 리드(5)와 접착 및 와이어(8) 본딩을 위한 절곡부(4)로 구성된다. 이때 절곡부(4)는 리드(5)선단에 대해 교대로 반대방향으로 절곡된 형태를 갖추어야 한다.
이렇게 서로 다른 역할을 하는 두 종류의 리드프레임(1,3)의 제작이 완료되면 리드용 리드프레임(3)을 일차 절단하고 절곡부(4)의 와이어 본딩이 될 부분을 도금한다.
상기와 같이 준비된 리드프레임(1, 3)과 칩(6)을 사용하여 제2도(A)에서 보여지는 바와 같이 조합한다. 즉, 패드용 리드프레임(1)의 패드 양쪽면에 칩(6)을 어태치하고 리드용 리드프레임(3)의 절곡부(4)와 접착테이프(7)를 매개로 칩(6)표면에 리드용 리드프레임(3)을 수직으로 마운트(mount)한다. 이렇게 접착테이프(7)에 의한 마운트(mount)가 완료되면 리드용 리드프레임(3)의 절곡부(4)의 도금부(4-1)와 칩(6)의 패드를 전도성 금속인 와이어(8)를 이용하여 연결하는 바, 패드용 리드프레임(1)의 양쪽면에 동일한 방법으로 패키지의 조합을 실시한다.
제3도(A)와 같이 조합이 완료되면 칩(6) 및 와이어(8)의 보호를 위해 몰딩 수지(9)를 이용하여 보호재를 씌우고 리드(5) 성형하여 제3도 (B)와 같은 멀티칩 반도체 패키지를 제작한다.
이상과 같이 본 고안은 두종류의 리드프레임(1,3)을 분리제작하여 패드용 리드프레임(1)에 두개의 칩(6)을 동시에 안착하고 리드용 리드프레임(3)을 리드로 사용하여 서로 다른 두 종류의 칩(6)을 하나의 패키지화함으로써 효과적인 멀티칩화 및 패키지의 경량화와 박형화를 이루었다.

Claims (3)

  1. 멀티칩 반도체 패키지에 있어서, 패드용과 리드용의 리드프레임을 각각 구비하고, 패드용 리드프레임의 양쪽면에 칩을 어태치하고, 칩 표면에 리드용 리드프레임을 수직으로 마운트(mount)하는 것을 특징으로 하는 멀티칩 반도체 패키지.
  2. 제1항에 있어서, 리드용 리드프레임은 내부리드부 선단에 교대로 반대방향으로 절곡된 절곡부를 가지며, 이 절곡부의 리드온칩 형태의 접착테이프를 매개로 칩 표면에 마운트하는 것을 특징으로 하는 멀티칩 반도체 패키지.
  3. 제1항에 있어서, 리드용 리드프레임의 절곡부의 도금부에 칩과의 와이어 본딩을 수행함을 특징으로 하는 멀티칩 반도체 패키지.
KR2019950004628U 1995-03-16 1995-03-16 멀티칩 반도체 패키지 KR0121171Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950004628U KR0121171Y1 (ko) 1995-03-16 1995-03-16 멀티칩 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950004628U KR0121171Y1 (ko) 1995-03-16 1995-03-16 멀티칩 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960032761U KR960032761U (ko) 1996-10-24
KR0121171Y1 true KR0121171Y1 (ko) 1998-07-01

Family

ID=19409357

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950004628U KR0121171Y1 (ko) 1995-03-16 1995-03-16 멀티칩 반도체 패키지

Country Status (1)

Country Link
KR (1) KR0121171Y1 (ko)

Also Published As

Publication number Publication date
KR960032761U (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US7008824B2 (en) Method of fabricating mounted multiple semiconductor dies in a package
US6297547B1 (en) Mounting multiple semiconductor dies in a package
KR970006533B1 (ko) 반도체장치 및 그 제조방법
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US5637913A (en) Leadframe semiconductor integrated circuit device using the same and method of and process for fabricating the two
US5545922A (en) Dual sided integrated circuit chip package with offset wire bonds and support block cavities
KR100226737B1 (ko) 반도체소자 적층형 반도체 패키지
JP3454920B2 (ja) 半導体パッケージおよびその製造方法
US6781243B1 (en) Leadless leadframe package substitute and stack package
US6713836B2 (en) Packaging structure integrating passive devices
US7709937B2 (en) Method of manufacturing semiconductor device
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
US20080048308A1 (en) Stackable packages for three-dimensional packaging of semiconductor dice
JPH07321280A (ja) Ｉｃ装置用のリードフレームの構造
US6340837B1 (en) Semiconductor device and method of fabricating the same
US6791166B1 (en) Stackable lead frame package using exposed internal lead traces
US20040262752A1 (en) Semiconductor device
KR0121171Y1 (ko) 멀티칩 반도체 패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR100437821B1 (ko) 반도체 패키지 및 그 제조방법
KR200159861Y1 (ko) 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR20010004610A (ko) 트랜스퍼 몰드형 칩 사이즈 패키지 및 그의 제조 방법
JPH0228356A (ja) 表面実装型半導体装置及びその製造方法
KR200164521Y1 (ko) 티엘형 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20080320

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee