KR200164521Y1 - 티엘형 반도체 패키지 - Google Patents

티엘형 반도체 패키지 Download PDF

Info

Publication number
KR200164521Y1
KR200164521Y1 KR2019950006149U KR19950006149U KR200164521Y1 KR 200164521 Y1 KR200164521 Y1 KR 200164521Y1 KR 2019950006149 U KR2019950006149 U KR 2019950006149U KR 19950006149 U KR19950006149 U KR 19950006149U KR 200164521 Y1 KR200164521 Y1 KR 200164521Y1
Authority
KR
South Korea
Prior art keywords
lead
type
semiconductor package
chip
lead frame
Prior art date
Application number
KR2019950006149U
Other languages
English (en)
Other versions
KR960032766U (ko
Inventor
노길섭
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR2019950006149U priority Critical patent/KR200164521Y1/ko
Publication of KR960032766U publication Critical patent/KR960032766U/ko
Application granted granted Critical
Publication of KR200164521Y1 publication Critical patent/KR200164521Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 표면 실장형 티엘(TL)형 반도체 패키지에 관한 것으로, 내부리드 선단에 교대로 반대방향으로 절곡된 와이어 본딩부를 갖는 티(T)형 리드프레임을 칩의 표면에 테이프를 매개로 수직으로 마운트하고 외부리드를 엘(L)형으로 성형함을 특징으로하며, 인쇄회로기판에 실장시 공간활용의 적절화로 동일 면적의 기판에 많은 패키지를 실장할 수 있어 메모리(memory)의 용량이 증대되고 경량화 및 소량화가 용이한 이점이 있다.

Description

티엘형 반도체 패키지
제1a도는 본 고안의 티(T)형 리드프레임의 평면도.
제1b도는 본 고안의 티(T)형 리드프레임의 측면도.
제1c도는 본 고안의 티(T)형 리드프레임의 사시도.
제2a도는 본 고안의 몰딩전 사시도.
제2b도는 본 고안의 단면도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 내부리드 1-1 : 접착부
1-2 : 와이어 본딩부 2 : 외부리드
2-1 : 리드 성형부 3 : 댐바
4 : 사이드 레일(side rail) 5 : 와이어
6 : 칩 7 : 절연 테이프
8 : 몰드 수지
본 고안은 티엘(TL)형 반도체 패키지에 관한 것으로, 좀 더 상세하게는 티(T)형 리드프레임을 이용하여 조합하고 외부리드가 몰드수지 표면 중앙으로 노출되며 외부리드 외단은 엘(L)형으로 성형하여 경량화와 소량화를 이룬 티엘(TL)형 반도체 패키지에 관한 것이다.
일반적으로 한개의 반도체 패키지가 제조되기 위해서는 접착성 필름위에 웨이퍼를 부착시키는 마운팅(mounting) 공정, 여러개의 칩이 만들어져 있는 웨이퍼를 칩별로 분리하기 위해 절단하는 다이싱(dicing) 공정을 거쳐 리드프레임의 패드에 접착제를 이용하여 반도체칩을 부착시키는 다이 어태칭(die attaching) 공정, 칩의 패드와 리드프레임의 내부리드를 전도성 금속선인 와이어를 이용하여 연결하는 와이어 본딩(wire bonding) 공정, 와이어 본딩이 끝난 칩 및 와이어를 외부의 각종 손상 요인으로부터 보호하기 위해 칩 주변에 몰밍 수지를 이용하여 보호재를 씌우고 성형하는 몰딩(molding) 공정, 트리밍(trimming) 및 솔더링(soldering) 공정을 거쳐 기판(PCB)에 장착이 가능한 형태로 리드를 성형하는 리드 포밍(forming) 공정을 거친다.
이렇게 제작된 반도체 패키지는 기판(PCB)에 장착시 많은 공간을 차지하는 문제점이 있는 바, 본 업계에서는 경량화 및 소형화가 가능한 새로운 형태의 반도체 패키지의 출연이 요구되어 왔다.
본 고안은 상술한 문제점을 해결하고 본 업계의 요청에 부응키위한 것으로, 티(T)형의 리드프레임을 제작하여 칩을 어태치하고 반도체 패키지를 제작한 후 엘(L)형으로 리드성형한 것이다.
즉, 칩의 표면에 테이프를 매개로 티(T)형 리드프레임을 수직으로 마운트하고 외부리드가 몰드수지 표면 중앙으로 노출되며, 노출된 외단이 엘(L)형으로 성형된 표면실장형 반도체 패키지를 제작하여 패키지의 경량화 및 소형화를 이루었다.
이하 도면을 참조하여 본 고안의 일실시예를 상세히 설명한다.
제1a도는 본 고안의 티(T)형 리드프레임의 평면도, 제1b도는 본 고안의 티(T)형 리드프레임의 측면도, 제1c도는 본 고안의 티(T)형 리드프레임의 사시도.
제2a도는 본 고안의 몰딩전 사시도, 제2b도는 본 고안의 단면도이다.
먼저 제1도에 도시한 바와 같은 티(T)형의 리드프레임을 제작하는 바, 내부리드(1), 외부리드(2), 댐바(3), 사이드레일(4) 등으로 구성되는 바, 내부리드(1)는 선단에 교대로 반대 방향으로 절곡된 돌출부(1-1, 1-2)를 가져 리드프레임의 전체 구조가 티(T)자의 형상을 갖게된다. 내부리드(1) 돌출부중 외부리드(2)를 향한 부분이 와이어 본딩부(1-2)이고, 사이드레일(4)을 향한 부분이 테이프(7)와의 접착부(1-1)이다.
티(T)형 리드프레임이 구비되면 절단 및 도금한 후 칩(6) 상단에 절연체로 제작된 절연 테이프(7)를 어태치(attach)하고 그 상단에 티(T)형 리드프레임의 접착부(1-1)가 오도록 하여 수직으로 마운트(mount)한다.
그리고, 칩(6)의 패드와 내부리드(1)의 도금된 와이어 본딩부(1-2)를 전도성 금속인 와이어(5)를 이용하여 전기적으로 연결한다.
제2a도와 같이 조합이 완료되면 칩(6) 및 와이어(5)의 보호를 위해 몰딩 수지(8)를 이용하여 보호재를 씌워 외부리드(2)가 몰드수지(13) 표면 중앙으로 노출된 티(T)형의 반도체 패키지를 제작하고, 외부리드(2)의 리드 성형부(2-1)를 제2b도와 같이 엘(L)자형으로 성형하여 티엘(TL)형 반도체 패키지를 완성한다. 완성된 패키지를 외부리드(2)의 리드성형부(2-1)를 매개로 역상으로 하여 인쇄회로기판(PCB Printed Circuit Board)에 실장한다.
이상과 같이 본 고안은 티(T)형의 리드프레임을 사용하고 외부리드(2)를 엘(L)형으로 성형한 표면실장형 반도체 패키지로, 인쇄회로기판에 실장시 공간 활용의 적절화로 종래의 패키지 대비 동일 면적의 기판에 많은 패키지를 실장할 수 있어 메모리(memory)의 용량이 증대되고 경량화 및 소량화가 용이한 이점이 있다.

Claims (2)

  1. 표면 실장형 반도체 패키지에 있어서, 칩의 표면에 테이프를 매개로 티(T)형 리드프레임을 수직으로 마운트하고 외부리드가 몰드수지 표면 중앙으로 노출되며, 외부리드 외단은 엘(L)형으로 성형함을 특징으로 하는 티엘(TL)형 반도체 패키지.
  2. 제1항에 있어서, 티(T)형 리드프레임은 내부리드 선단에 교대로 반대방향으로 절곡된 와이어 본딩부를 가지고, 내부리드의 와이어 본딩부에 칩과의 와이어 본딩을 수행함을 특징으로 하는 티엘(TL)형 반도체 패키지.
KR2019950006149U 1995-03-30 1995-03-30 티엘형 반도체 패키지 KR200164521Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019950006149U KR200164521Y1 (ko) 1995-03-30 1995-03-30 티엘형 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019950006149U KR200164521Y1 (ko) 1995-03-30 1995-03-30 티엘형 반도체 패키지

Publications (2)

Publication Number Publication Date
KR960032766U KR960032766U (ko) 1996-10-24
KR200164521Y1 true KR200164521Y1 (ko) 2000-01-15

Family

ID=19410381

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019950006149U KR200164521Y1 (ko) 1995-03-30 1995-03-30 티엘형 반도체 패키지

Country Status (1)

Country Link
KR (1) KR200164521Y1 (ko)

Also Published As

Publication number Publication date
KR960032766U (ko) 1996-10-24

Similar Documents

Publication Publication Date Title
US5783861A (en) Semiconductor package and lead frame
KR970006533B1 (ko) 반도체장치 및 그 제조방법
US5471088A (en) Semiconductor package and method for manufacturing the same
US6534344B2 (en) Integrated circuit chip and method for fabricating the same
KR0141952B1 (ko) 반도체 패키지 및 그 제조방법
KR200164521Y1 (ko) 티엘형 반도체 패키지
KR0148078B1 (ko) 연장된 리드를 갖는 리드 온 칩용 리드프레임
KR0121171Y1 (ko) 멀티칩 반도체 패키지
KR19990086280A (ko) 반도체 패키지
KR100379083B1 (ko) 리드온칩에어리어어레이범프드반도체패키지
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR0147157B1 (ko) 티형 고집적 반도체 패키지
JPH01102947A (ja) 樹脂封止型半導体デバイスおよびリードフレーム
KR0179833B1 (ko) 반도체 패키지 및 그 제조방법
KR0183653B1 (ko) 엘오씨 패키지
KR940008290Y1 (ko) 반도체 패키지
KR200248776Y1 (ko) 기판실장형반도체패키지
KR100537893B1 (ko) 리드 프레임과 이를 이용한 적층 칩 패키지
KR200159861Y1 (ko) 반도체 패키지
KR19990034731A (ko) 리드 온 칩형 리드 프레임과 그를 이용한 패키지
KR0124827Y1 (ko) 기판실장형 반도체 패키지
KR960000462Y1 (ko) 기판 반도체 장치
KR940008291Y1 (ko) 플라스틱 반도체 패키지
KR0124790B1 (ko) 표면실장형 집적회로 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 11

EXPY Expiration of term