KR0183653B1 - 엘오씨 패키지 - Google Patents

엘오씨 패키지 Download PDF

Info

Publication number
KR0183653B1
KR0183653B1 KR1019960022068A KR19960022068A KR0183653B1 KR 0183653 B1 KR0183653 B1 KR 0183653B1 KR 1019960022068 A KR1019960022068 A KR 1019960022068A KR 19960022068 A KR19960022068 A KR 19960022068A KR 0183653 B1 KR0183653 B1 KR 0183653B1
Authority
KR
South Korea
Prior art keywords
lead
loc
semiconductor
semiconductor chip
insulating member
Prior art date
Application number
KR1019960022068A
Other languages
English (en)
Other versions
KR980006175A (ko
Inventor
최병선
Original Assignee
이대원
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이대원, 삼성항공산업주식회사 filed Critical 이대원
Priority to KR1019960022068A priority Critical patent/KR0183653B1/ko
Publication of KR980006175A publication Critical patent/KR980006175A/ko
Application granted granted Critical
Publication of KR0183653B1 publication Critical patent/KR0183653B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 LOC 패키지에 관한 것이다. 반도체 칩이 반도체 리드 프레임의 리드부 선단 하부의 소정영역에 탑재되어 있고, 상기 반도체 칩과 반도체 칩이 탑재된 상기 리드부 선단 하부 사이에, 접착층, 테이프층 및 접착층이 순차적으로 적층된 3층의 절연 부재를 구비하고 있는 엘오씨(LOC: Lead On Chip) 패키지에 있어서, 상기 절연부재가 상기 리드부 선단에만 형성되어 있는 본 발명의 엘오씨(LOC) 패키지는 테이프로 인하여 발생되는 열이 적어 테이프와 칩간의 박리 현상을 방지할 수 있다.

Description

엘오씨 패키지
제1도는 반도체 칩이 고정된 LOC 패키지를 도시한 것으로서, (a)는 리드부가 은도금된 경우이고, (b)는 리드부가 선도금된 경우이다.
제2도는 종래의 절연 부재가 형성된 엘오씨(LOC)용 반도체 리드 프레임의 정면도이다.
제3도 본 발명에 따른 절연 부재가 형성된 엘오씨(LOC)용 반도체 리드프레임의 정면도이다.
* 도면의 주요부분에 대한 부호의 설명
10 : 리드부 11 : 반도체 칩
12 : 은도금층 13 : PPF(Pre-Plated Frame) 도금층
14 : 몰드 15 : 골드 와이어
16, 18 : 접착층 17 : 테이프층
19 : 절연부재 21, 31 : 리드부
22, 32 : 절연부재
본 발명은 엘오씨(LOC)용 리드 프레임과 반도체 칩을 포함하는 LOC 패키지에 관한 것으로서, 특히 리드 프레임과 반도체 칩을 절연하는 절연부재의 형상을 변형함으로써 제품의 성능을 향상시킨 LOC 패키지에 관한 것이다.
반도체 리드 프레임은 반도체 칩(chip)과 함께 반도체 패키지(package)를 이루는 핵심 구성요소의 하나로서, 반도체 패키지의 내부와 외부를 연결해주는 도선(lead)의 역할과 반도체 칩을 지지해주는 지지체(frame)의 역할을 한다. 이러한 반도체 리드 프레임은 통상적으로 스탬핑(stamping) 방식 또는 에칭(etching) 방식에 의해 제조된다.
에칭 방식은 전처리과정으로서 소재 표면의 불순물을 제거한 후, 소재 표면에 감광성 유기물질을 코팅한다. 그런 후, 소정 패턴에 따라 노광을 하고 현장을 거쳐 에칭을 하게 된다. 그런 다음 에칭 후의 유기물질을 제거하고 와이어 본딩부를 은도금하거나, 팔라듐으로 선도금한 후, 검사 과정을 거침으로써 제품이 완성된다.
상기한 두가지 제조방법 중 어느 하나의 방법에 의해 제조되는 반도체 리드 프레임은 기판에 실장되는 형태에 따라 다양한 구조를 가지나, 통상적으로 칩을 탑재하는 패드(pad)와 내부 리드(inner lead) 및 외부 리드(outer laed)로 이루어진다. 즉, 반도체 리드 프레임의 사각 기판상이 중앙부에는, 반도체 칩을 탑재하게 되는 사각형 패드가 2개나 4개의 서포트 바아(support bar)에 의해 지지되어 있고, 이 패드의 둘레에는 와이어 본딩에 의해 칩내 소자의 각 단자와 선이 연결되는 내부리드가 패드의 네변의 둘레에 접근된 형태로 배열되어 있다. 그리고, 상기 내부 리드는 기판의 납땜을 위해 외부 리드로 뻗쳐져 있게 된다.
리드 프레임에 테이프를 붙이는 테이핑 공정은 반도체 공정 중에 리드 프레임의 취급시 내부 리드가 변형되거나 좌우로 밀리는 현상을 억제하기 위하여 비교적 리드 수가 많고 폭이 좁은 DIP나 QFP 리드 프레임에 적용되어 왔다. 이때 테이핑 형태는 내부 리드 선단의 주변에 사각테의 형태로 절단하여 붙이거나 비교적 가늘고 긴 내부 리드의 중간쯤에 막대 형태의 테이프를 가로지르게 붙여 4 내지 10개의 리드를 접착, 고정시키는 것이었다.
한편, 반도체 패키지의 소형화, 박형화 추세에 따라 리드 프레임의 설계도 나날이 변경, 개선되고 있다.
일반의 리드 프레임에서 실장율을 높이는 방법중의 하나로 패드는 크게 하고 내부 리드의 길이는 짧게 하는 것을 시도할 수 있는데, 내부 리드의 길이가 너무 짧아지면 몰딩후 리드를 잡고 당기는 힘에 의해 패키지 밖으로 빠져 나올수 있게 되므로 내부 리드를 줄이는 것에는 한계가 있게 된다.
최근에는 상기한 바와 같은 단점의 개선과 전기적인 성능의 향상을 목적으로 한 반도체 리드 프레임으로서 중앙의 패드와 이를 지지하는 서포트 바아를 삭제하고, 안쪽으로 길게 연장된 내부 리드가 직접 칩을 지지하도록 한 구조가 등장하여 실용화되고 있다.
이러한 구조로는 중앙으로 뻗은 내부 리드의 윗면에 양면 접착 테이프를 붙이고 그 위에 칩의 바닥면에 붙도록 고안한 COL(Chip On Lead) 구조와, 중앙으로 뻗은 내부 리드의 아랫면에 양면 접착 테이프를 붙이고 테이프의 반대면에 칩의 윗면에 접착되도록 한 LOC(Lead On Chip) 구조가 있다.
제1도는 반도체 칩이 고정된 LOC 패키지를 도시한 것으로서, (a)는 리드부가 은도금된 경우이고, (b)는 리드부가 선도금된 경우이다. 이를 참조하여 통상의 LOC 패키지를 제조방법을 설명하면 다음과 같다.
우선 와이어 본딩시 리드 프레임(10)과 반도체 칩(11)간의 도전성을 높이기위하여 리드부의 상면 단부에 소정 길이만큼의 은도금층(12)을 형성하거나, 리드부 전체를 팔라듐(13)으로 선도금한다. 이어서, 테이핑 공정(19)을 실시한 다음, 리드부의 도금층(12,13)과 반도체 칩(11) 사이를 와이어 본딩(15)한 후 몰딩(14) 공정을 실시한다.
전술한 통상의 LOC 패키지 공정에서 상기 테이핑 공정(19)은 리드부(10)의 변형을 방지하고 반도체 칩(11)을 리드부(10)에 고정시키며 상기 반도체 칩(11)과 리드부(10) 사이를 절연시키기 위하여 실시되는 매우 중요한 공정이다. 이러한 테이핑 공정(19)에 사용되는 테이프(17)의 소재로는 폴리이미드와 같은 수지 필름이며, 그 양면에 아크릴계 또는 애폭시계 수지 등의 열경화성 수지로 접착증(16,18)을 형성하여 3층 구조의 절연부재(19)를 형성한다. 이를 리드부(10)의 하면 단부에 접착시킨다.
제2도는 종래의 절연 부재가 형성된 엘오씨(LOC)용 반도체 리드프레임의 정면도이다. 제2도를 참조하여 보면, 막대 형태의 절연부재(22)가 다수의 리드(21) 선단에 직교하게 걸쳐 형성되어 있음을 알 수 있다.
이와 같이 다수의 리드(21)에 걸쳐 절연부재(22)가 형성될 경우, 테이프의 면적이 넓어 많은 양의 열이 방출되어 테이프의 열적 분해가 일어나는 문제점이 있다. 또한, 테이프가 전체 리드를 잡고 있기 때문에 후 속의 업셋(up-set)공정에서 리드부(21)와 절연 부재(22)간에 박리가 유발되는 문제가 있다.
따라서, 본 발명은 상기 문제점을 해결하여 접착되는 테이프의 형상을 변형함으로써 테이프의 열적 분해가 일어나지 않는 LOC 패키지를 제공하는 것을 그 목적으로 하고 있다.
상기 목적을 달성하기 위하여 본 발명은, 반도체 칩이 반도체 리드프레임의 리드부 선단 하부의 소정영역에 탑재되어 있고, 상기 반도체 칩과 반도체 칩이 탑재된 상기 리드부 선단 하부 사이에, 접착층, 테입층 및 접착층이 순차적으로 적층된 3층의 절연 부재를 구비하고 있는 엘오씨(LOC; Lead On Chip) 패키지에 있어서, 상기 절연부재가 상기 리드부 선단에만 형성되어 있는 것을 특징으로 하는 엘오씨(LOC) 패키지가 제공된다.
이하, 첨부된 도면을 참조하여 본 발명의 특징을 상세히 설명하고자 한다.
제3도는 본 발명에 따른 절연 부재가 형성된 엘오씨(LOC)용 반도체 리드 프레임의 정면도이다. 제2도를 참조하여 보면, 절연 부재(32)가 리드부(31)의 선단에만 형성되어 팁 모양을 하고 있음을 알 수 있다.
이처럼 절연 부재(32)가 리드 팁 형태로 되어 있어 테이프의 면적이 줄어드므로 테이프로 인해서 발생되는 열을 줄일 수가 있다. 또한, 리드(31)의 선단에만 절연부재(32)가 형성되어 있어, 업셋(up-set) 공정엣 리드와 절연 부재간에 박리가 유발되는 현상도 방지할 수 있다.
이상에서, 살펴본 바와 같이 본 발명에 따른 LOC 패키지는 테이프층의 형상이 기존의 막대 모양에서 팁 형상으로 변형되어, 테이프로 인하여 발생되는 테이프의 열적 분해와 후속 업셋(up-set) 공정에서 발생되는 박리 현상을 방지할 수 있어 제품의 성능을 향상시킬 수 있다.

Claims (1)

  1. 반도체 칩이 반도체 리드 프레임의 리드부 선단 하부의 소정영역에 탑재되어 있고, 상기 반도체 칩과 반도체 칩이 탑재된 상기 리드부 선단 하부 사이에, 접착층, 테이프층 및 접착층이 순차적으로 적층된 3층의 절연 부재를 구비하고 있는 엘오씨(LOC; Lead On Chip) 패키지에 있어서, 상기 절연부재가 상기 리드부 선단에만 형성되어 있는 것을 특징으로 하는 엘오씨(LOC) 패키지.
KR1019960022068A 1996-06-18 1996-06-18 엘오씨 패키지 KR0183653B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960022068A KR0183653B1 (ko) 1996-06-18 1996-06-18 엘오씨 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960022068A KR0183653B1 (ko) 1996-06-18 1996-06-18 엘오씨 패키지

Publications (2)

Publication Number Publication Date
KR980006175A KR980006175A (ko) 1998-03-30
KR0183653B1 true KR0183653B1 (ko) 1999-03-20

Family

ID=19462318

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960022068A KR0183653B1 (ko) 1996-06-18 1996-06-18 엘오씨 패키지

Country Status (1)

Country Link
KR (1) KR0183653B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686461B1 (ko) * 2005-04-25 2007-02-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 리드프레임 구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100686461B1 (ko) * 2005-04-25 2007-02-26 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 리드프레임 구조

Also Published As

Publication number Publication date
KR980006175A (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
US5637913A (en) Leadframe semiconductor integrated circuit device using the same and method of and process for fabricating the two
US6507120B2 (en) Flip chip type quad flat non-leaded package
US5521432A (en) Semiconductor device having improved leads comprising palladium plated nickel
JP2972096B2 (ja) 樹脂封止型半導体装置
US7932587B2 (en) Singulated semiconductor package
KR930002812B1 (ko) 반도체장치 패키지 및 그 패키지의 제조방법
US20080098594A1 (en) Leadframes for Improved Moisture Reliability of Semiconductor Devices
US8835225B2 (en) Method for fabricating quad flat non-leaded semiconductor package
US6201294B1 (en) Ball grid array semiconductor package comprised of two lead frames
US20090001534A1 (en) Two-sided die in a four-sided leadframe based package
KR0183653B1 (ko) 엘오씨 패키지
US20030030132A1 (en) Semiconductor chip package and manufacturing method thereof
US20090004782A1 (en) Method of fabricating a two-sided die in a four-sided leadframe based package
KR100229222B1 (ko) 엘오씨 패키지
JP3528711B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
KR100234161B1 (ko) 엘오씨 형태의 반도체 패키지
JP2507852B2 (ja) 半導体装置
KR200159861Y1 (ko) 반도체 패키지
JPH06132443A (ja) 半導体装置およびその製造に用いられるリードフレーム
KR0145839B1 (ko) 반도체 리이드 프레임 및 이를 이용한 반도체 소자의 패키징방법
KR940008290Y1 (ko) 반도체 패키지
KR100209261B1 (ko) 엘오씨 패키지
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR200164521Y1 (ko) 티엘형 반도체 패키지
KR950010866B1 (ko) 표면 실장형(surface mounting type) 반도체 패키지(package)

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081128

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee