KR930002812B1 - 반도체장치 패키지 및 그 패키지의 제조방법 - Google Patents

반도체장치 패키지 및 그 패키지의 제조방법 Download PDF

Info

Publication number
KR930002812B1
KR930002812B1 KR1019900001011A KR900001011A KR930002812B1 KR 930002812 B1 KR930002812 B1 KR 930002812B1 KR 1019900001011 A KR1019900001011 A KR 1019900001011A KR 900001011 A KR900001011 A KR 900001011A KR 930002812 B1 KR930002812 B1 KR 930002812B1
Authority
KR
South Korea
Prior art keywords
insulating substrate
adhesive
conductive
semiconductor chip
conductive support
Prior art date
Application number
KR1019900001011A
Other languages
English (en)
Other versions
KR900012352A (ko
Inventor
히로미치 사와야
Original Assignee
가부시키가이샤 도시바
아오이 죠이치
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 도시바, 아오이 죠이치 filed Critical 가부시키가이샤 도시바
Publication of KR900012352A publication Critical patent/KR900012352A/ko
Application granted granted Critical
Publication of KR930002812B1 publication Critical patent/KR930002812B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.

Description

반도체장치 패키지 및 그 패키지의 제조방법
제 1 도는 종래 멀티칩(multichip) 반도체장치의 단면도.
제 2 도는 종래 멀티칩 반도체장치의 평면도.
제 3 도는 본 발명의 1실시예에 따른 단면도.
제 4 도는 제 3 도에 나타낸 실시예에 따른 평면도.
제 5 도는 절연기판의 섬부분(island portion)상에 위치하는 접착제의 관계를 설명하기 위한 사시도.
제 6 도는 섬부분상에 위치하는 접착제의 패턴에 대한 변형례를 설명하기 위한 사시도이다.
* 도면의 주요부분에 대한 부호의 설명
1 : 섬부분 2, 12 : 절연기판
3, 15 : 배선패턴 4, 13 : 반도체칩
5, 17 : 외부리드 6 : 본딩와이어
7, 9 : 접착제 8 : 몰드수지
10 : 도전성 섬 14 : 절연성 접착제
19 : 도전성 접착제
[산업상의 이용분야]
본 발명은 도전기판에 부착되면서 소정 배선패턴을 갖춘 절연기판을 포함한 반도체장치 패키지 및 그 패키지의 제조방법에 관한 것이다.
[종래의 기술 및 그 문제점]
종래 두개의 반도체칩(이하, 멀티칩 반도체 장치로 칭함)이상을 포함한 반도체장치가 LSI시스템(large scale intergrated system)에서 요구되어 이용되고 있다.
제 1 도는 종래 멀티칩 반도체장치의 단면도이고, 제 2 도는 그 평면도로서, 제 1 도는 제 2 도에 나타낸 Ⅰ-Ⅰ선에 따른 단면도이다.
여기서 상기 반도체장치는 도전성 섬부분(1 ; conductive island portion)과, 소정 배선패턴(3)을 갖춘 절연기판(2), 2개의 반도체칩(4), 외부리드(5), 본딩와이어(6), 점착제(7, 9) 및 몰드수지(8)를 구비해서 이루어지는바 ; 상기 절연기판(2)상의 배선패턴(3)에 반도체칩(4)을 전기적으로 고정시키기 위해 도전성 접착제, 에컨대 은(Ag)분말을 포함한 페이스트(paste)가 접착제(9)로서 사용되고, 또 제조공정을 간단히 하면서 도전성 섬부분(1)에 절연기판(2)을 고정시키기 위해 도전성 접착제가 접착제(7)로서 사용된다.
한편, 종래 절연기판(2)상의 소정 배선패턴(3)이 본딩와이어(6)와 배선패턴(3)간에서 양호한 접착성을 유지할 수 있도록 예컨대 금(Au)으로 도금된 동박(銅箔)으로 형성되는바, 일반적으로 이러한 금도금은 Au도금층의 충분한 두께를 확보하기 위해 전기도금법이 사용되고 있다. 이러한 전기도금법에 있어서, 충분한 금도금 두께를 확보할 수 있도록 소정의 공급전압이 동박에 인가되어 도금되는 동안 연속적으로 동박이 형성되는 것이 요구되는데, 이때 절연기판(2)의 절단공정에서 소정형상으로 Au도금된 동박이 동시에 절단됨으로써 소정 배선패턴(3)이 절연기판(2)의 주변에서 끝나게된다. 한편, 상기 도전성 접착제(7, 9)의 양이 과다하면, 접착제(7, 9)가 외부로 돌출되어 도전성 접착제(7, 9)와 배선패턴(3)간에서 단락이 야기되고, 더욱이 도전성 접착제(7)가 반도체장치의 외부엣지로 올라가게 되어 배선패턴(3)과 단략을 야기시키게 된다.
또한, 도전성 접착제(7)에 의해 절연기판(2)상에 고정된 반도체칩(4)의 수에 따라 단락의 수의 발생이 점차적으로 증가하게 됨에 따라 반도체칩(4) 아래의 도전성 접착제(9)와 인접한 배선패턴(3)간의 접촉기회가 증가하게 된다. 따라서, 각 멀티칩장치에 마운트되는 반도체칩(4) 수를 증가시키기 어렵게 된다.
[발명의 목적]
본 발명은 상기한 점을 감안해서 발명된 것으로, 접착제와 도전성 배선패턴 간의 단락이 발생되지 않고, 특히 멀티칩 반도체장치를 형성하기에 적당한 개선된 반도체장치 패키지 및 그 패키지의 제조방법을 제공함에 그 목적이 있다.
[발명의 구성]
상기 목적을 달성하기 위한 본 발명은, 적어도 하나의 반도체칩과, 이 반도체칩을 지지하기 위한 도전성 지지수단, 소정 주변과 내부를 갖춘 절연기판, 이 절연기판상에 형성된 소정 배선패턴 및, 상기 도전성 지지수단에 상기 잘연기판과 반도체 칩을 접착시키기 위한 접착수단을 구비해서 구성되면서 상기 접착수단이 적어도 상기 절연기판의 주변에서 격리된 조건으로 도전성 지지수단에 상기 절연기판을 접착시키도록 된 것을 특징으로 한다.
또, 본 발명은 도전성 지지수단(10)을 제공하는 단계와, 절연성 접착수단(14)을 사용해서 상기 도전성 지지수단(10)에 적어도 하나의 홀(20)과 함께 형성된 절연기판(12)을 접착시키는 단계, 도전성 접착수단(19)을 사용해서 상기 절연기판(12)의 적어도 하나의 홀(20)을 통해 도전성 지지수단(10)에 적어도 하나의 반도체 칩(13)을 접착시키는 단계 및, 상기 절연기판(12)상에 배선패턴(15)을 형성해서 적어도 하나의 반도체칩(13)에 상기 배선패턴(15)을 접속시키는 단계를 구비하여 원하지 않는 단락을 방지하도록 이루어지는 것을 특징으로 한다.
[작용]
상기와 같이 구성된 본 발명은, 절연기판과 섬부분을 고정시키는 접착제로서 절연성 접착제를 사용함으로써 접착제와 배선패턴간의 단락이 발생되지 않게 된다.
[실시예]
이하, 예시도면을 참조해서 본 발명에 따른 1실시예를 상세히 설명한다.
제 3 도는 본 발명을 1실시예에 따른 단면도이고, 제 4 도는 그 평면도로서, 제 3 도는 제 4 도에 나타낸 Ⅱ-Ⅱ선에 따른 단면도를 나타낸 것이다.
여기서 반도체장치는 도전성 섬(10 ; conductive island)과 외부리드(17) 및 절연기판(12)을 포함하면서, 소정 배선패턴(15)이 절연기판(12)상에 형성되고, 제 3 도에 나타낸 바와같이 상기 배선패턴(15)이 다수의 배선브랜치(15-1, 15-2 ; wiring branchs)를 포함한다. 또한 상기 반도체장치는 3개의 반도체칩(13)과, 전기적으로 연결시키기 위한 본딩와이어(16)를 포함하는데, 여기서 상기 절연기판(12)은 각각 소정 영역을 갖는 홀(20)을 갖추고서 상기 반도체칩(13)이 대응하는 홀(20)에 위치한다. 그리고 배선패턴(15)을 형성하기 위해 종래에 사용되었던 전기도금법을 이용해서 먼저 배선패턴을 절연기판(12)상에 연속적으로 형성시키고, 절연기판(12)의 후속 절단공정에서 상기 홀(20)을 갖춘 소정 형상을 배선패턴(15)이 연속적으로 절단된다. 따라서 적어도 각 배선브랜치의 일단이 절연기판(12) 주변 또는 홀(20)의 경계와 일치하고, 이러한 엘리먼트가 프라스틱수지(18)로 몰드된다.
이러한 구성에 있어서, 예컨대 알루미늄이나 실리콘등과 같은 절연재료를 포함한 에폭시 접착제인 절연성 접착제(14)에 의해 절연기판(12)도전성 섬(10)에 접착되고, 반도체칩(13)이 예컨대 은(Ag)분말인 도전성 재료를 포함한 에폭시수지로 이루어진 도전성 접착제(19)에 의해 도전성 섬(10)에 접착된다.
이러한 구조에 있어서, 접착제(14)가 배선패턴(15) 또는 반도체칩(13)과 접촉되도록 돌출되어도 상기 접착제(14)가 절연성 접착제이므로 단락의 문제가 야기되지는 않게 되고, 더욱이 반도체칩(13)이 홀(20)내에 위치함으로써 절연기판(12)의 두께의 기인한 도전성 접착제(19)와 배선패턴(15)간의 거리가 증가되어 단락의 가능성을 감소시킬 수 있게 된다.
제 5 도는 절연기판(12)과 반도체칩(13) 및 도전성 섬(10)간의 관계를 설명하기 위한 사시도로서, 본 실시예에서 반도체칩(13)이 도전성 접착제(19)에 의해 도전성 섬(10)에 접착되고, 절연성기판(12)의 전체 표면이 절연성 접착제(14)에 의해 도전성 섬(10)에 고정되도록 되어있다.
제 6 도는 접착제구성의 변형레를 설명하기 위한 사시도로서, 본 실시예는 절연기판(12)의 주변만이 절연성 접착제(14)에 의해 도전성 섬(10)에 고정되는바, 즉 절연기판(12)의 나머지 부분 또는 중앙부분이 도전성 접착제(19)에 의해 도전성 섬(10)에 고정되게 된다. 그리고 접착제(14, 19)를 형성하기 위해 예컨대 디스펜서방법(dispenser method)이 사용되고, 반도체칩(13)과 절연기판(12)이 접착제상에 마운트된 후 접착제를 강화시키기 위해 열처리가 수행된다.
한편, 절연기판(12)의 내부가 도전성 섬(10)에 전기적으로 접속되므로 절연기판(12)내의 관통홀(도시되지 않았음)을 매개로 도전성 섬(10)에 상기 절연기판(12)상의 배선패턴(도시되지 않았음)을 전기적으로 연결시킬 수 있게 된다. 따라서 패턴레이아웃의 자유도가 증가하게 되면서 접착제에 기인한 단락의 문제가 방지되고, 도전성 잡착제(19)의 주변의 절연기판(12)의 주위를 따라 형성된 절연성 접착제(14)에 의해 둘러 쌓이게 된다.
본 발명은 특정 실시예에 대해 설명했지만, 그 요지를 벗어나지 않는 범위내에 다양하게 실시할 수 있다.
[발명의 효과]
상기하 바와같이 본 발명에 의하면, 절연기판과 도전성 심의 접착에 절연성 접착제를 사용함으로써 상기 접착제와 배선패턴 또는 반도체칩간에서 발생되는 단락 및 누설을 방지할 수 있게 된다.

Claims (9)

  1. 적어도 하나의 반도체칩(13)과, 이 반도체칩(13)을 지지하기 위한 도전성 지지수단(10), 소정 주변과 내부를 갖춘 절연기판(12), 이 절연기판(12)상에 형성된 소정 배선패턴(15) 및, 상기 도전성 지지수단(10)에 상기 절연기판(12)과 반도체칩(13)을 접착시키기 위한 접착수단(14, 19)을 구비하여 구성되면서 상기 접착수단(14)이 적어도 상기 절연기판(12)의 주변에서 격리된 조건으로 상기 도전성 지지수단(10)에 상기 절연기판(12)을 접착시키도록 된 것을 특징으로 하는 반도체장치 패키지.
  2. 제 1 항에 있어서, 상기 절연기판(12)은 반도체칩(13)이 위치하는 소정경계를 갖춘 홀(20)과, 도전성 지지수단(10)에 반도체칩(13)을 전기적으로 접착시키는 접착수단을 포함하도록 된 것을 특징으로 하는 반도체장치 패키지.
  3. 제 2 항에 있어서, 상기 접착수단이 상기 절연기판(12)의 내부에서 전기적인 도전방법으로 상기 도전성 지지수단(10)에 상기 절연기판(12)을 접착시키도록 된 것을 특징으로 하는 반도체장치 패키지.
  4. 제 3 항에 있어서, 상기 접착수단이 절연성 접착제(14)와 도전성 접착제(19)를 포함하면서 상기 절연기판(12)의 주변을 따라 절연성 접착제(14)가 도전성 접착제(19)를 에워쌓도록 된 것을 특징으로 하는 반도체장치 패키지.
  5. 제 1 항에 있어서, 상기 소정 배선패턴(15)이 각각 적어도 두개의 종단을 갖춘 다수의 배선브랜치(15-1, 15-2)를 포함하면서 각 배선브랜치(15-1, 15-2)의 적어도 하나가 절연기판(12)의 주변이나 홀(20)의 경계 중 어느 하나와 일치하도록 된 것을 특징으로 하는 반도체장치 패키지.
  6. 적어도 하나의 반도체칩(13)과, 도전성 지지수단(10), 적어도 하나의 반도체칩(13)을 탑재하도록 적어도 하나의 홀(20)과 함께 형성된 절연기판(12), 상기 도전성 지지수단(10)에 상기 절연기판(12)을 접착시키기 위한 절연성 접착수단(14), 상기 절연기판(12)내의 홀(20)을 통해 상기 도전성 지지수단(10)에 적어도 하나의 반도체칩(13)을 접착시키기 위한 도전성 접착수단(19) 및, 상기 절연기판(12)상에 형성되면서 적어도 상기 하나의 반도체칩(13)을 연결하도록 된 배선패턴(15)을 구비하여 구성된 것을 특징으로 하는 반도체장치 패키지.
  7. 제 6 항에 있어서, 상기 절연기판(12)의 내부와 외부주변이 상기 절연성 접착수단(14)에 의해 상기 도전성 지지수단(10)에 접착되면서 상기 절연기판(12)의 나머지 부분이 상기 도전성 접착수단(19)에 의해 도전적으로 지지되도록 상기 도전성 지지수단(10)에 접착된 것을 특징으로 하는 반도체장치 패키지.
  8. 도전성 지지수단(10)을 제공하는 단계와, 절연성 접착수단(14)을 사용해서 상기 도전성 지지수단(10)에 적어도 하나의 홀(20)과 함께 형성된 절연기판(12)을 접착시키는 단계, 도전성 접착수단(19)을 사용해서 상기 절연기판(12)의 적어도 하나의 홀(20)을 통해 상기 도전성 지지수단(10)에 적어도 하나의 반도체칩(13)을 접착시키는 단계 및, 상기 절연기판(12)상에 배선패턴(15)을 형성해서 적어도 하나의 반도체칩(13)에 상기 배선패턴(15)을 접속시키는 단계를 구비하여 원하지 않는 단락을 방지하도록 이루어진 것을 특징으로 하는 반도체장치 패키지의 제조방법.
  9. 제 8 항에 있어서, 상기 절연기판(12)의 내부와 외부주변이 상기 절연성 접착수단(14)에 의해 상기 도전성 지지수단(10)에 접착되면서 나머지 부분이 상기 도전성 접착수단(19)에 의해 도전성 지지수단(10)에 접착되도록 된 것을 특징으로 하는 반도체장치 패키지의 제조방법.
KR1019900001011A 1989-01-30 1990-01-30 반도체장치 패키지 및 그 패키지의 제조방법 KR930002812B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1020213A JPH02201948A (ja) 1989-01-30 1989-01-30 半導体装置パッケージ
JP20213/89 1989-01-30

Publications (2)

Publication Number Publication Date
KR900012352A KR900012352A (ko) 1990-08-03
KR930002812B1 true KR930002812B1 (ko) 1993-04-10

Family

ID=12020885

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900001011A KR930002812B1 (ko) 1989-01-30 1990-01-30 반도체장치 패키지 및 그 패키지의 제조방법

Country Status (4)

Country Link
US (1) US5124783A (ko)
EP (1) EP0381383A3 (ko)
JP (1) JPH02201948A (ko)
KR (1) KR930002812B1 (ko)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04233258A (ja) * 1990-07-23 1992-08-21 Internatl Business Mach Corp <Ibm> 超小型電子回路パッケージ
IT1247304B (it) * 1991-04-30 1994-12-12 Sgs Thomson Microelectronics Complesso circuitale di potenza a struttura modulare ad elevata compattezza e ad alta efficienza di dissipazione termica
US5367196A (en) * 1992-09-17 1994-11-22 Olin Corporation Molded plastic semiconductor package including an aluminum alloy heat spreader
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
US5608267A (en) * 1992-09-17 1997-03-04 Olin Corporation Molded plastic semiconductor package including heat spreader
US5305186A (en) * 1993-01-27 1994-04-19 International Business Machines Corporation Power carrier with selective thermal performance
US5360942A (en) * 1993-11-16 1994-11-01 Olin Corporation Multi-chip electronic package module utilizing an adhesive sheet
US5455387A (en) * 1994-07-18 1995-10-03 Olin Corporation Semiconductor package with chip redistribution interposer
US5545850A (en) * 1995-01-13 1996-08-13 Olin Corporation Guard ring for integrated circuit package
US5719436A (en) * 1995-03-13 1998-02-17 Intel Corporation Package housing multiple semiconductor dies
KR0179834B1 (ko) * 1995-07-28 1999-03-20 문정환 컬럼형 패키지
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
DE19703639A1 (de) * 1997-01-31 1998-08-06 Bosch Gmbh Robert Verfahren zur Herstellung von Bonddrahtverbindungen
US6258629B1 (en) * 1999-08-09 2001-07-10 Amkor Technology, Inc. Electronic device package and leadframe and method for making the package
KR20010064907A (ko) * 1999-12-20 2001-07-11 마이클 디. 오브라이언 와이어본딩 방법 및 이를 이용한 반도체패키지
US6707149B2 (en) * 2000-09-29 2004-03-16 Tessera, Inc. Low cost and compliant microelectronic packages for high i/o and fine pitch
US6686651B1 (en) 2001-11-27 2004-02-03 Amkor Technology, Inc. Multi-layer leadframe structure
US6908843B2 (en) * 2001-12-28 2005-06-21 Texas Instruments Incorporated Method and system of wire bonding using interposer pads
JP3879688B2 (ja) * 2003-03-26 2007-02-14 株式会社デンソー 半導体装置
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
US9324639B2 (en) 2014-07-03 2016-04-26 Stmicroelectronics S.R.L. Electronic device comprising an improved lead frame
CN107078067A (zh) * 2015-03-30 2017-08-18 瑞萨电子株式会社 半导体装置及其制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3936866A (en) * 1974-06-14 1976-02-03 Northrop Corporation Heat conductive mounting and connection of semiconductor chips in micro-circuitry on a substrate
US4314270A (en) * 1977-12-02 1982-02-02 Mitsubishi Denki Kabushiki Kaisha Hybrid thick film integrated circuit heat dissipating and grounding assembly
US4200880A (en) * 1978-03-28 1980-04-29 Microwave Semiconductor Corp. Microwave transistor with distributed output shunt tuning
JPS5797634A (en) * 1980-12-11 1982-06-17 Canon Inc Hybrid integrated circuit
US4459166A (en) * 1982-03-08 1984-07-10 Johnson Matthey Inc. Method of bonding an electronic device to a ceramic substrate
GB2144907A (en) * 1983-08-09 1985-03-13 Standard Telephones Cables Ltd Mounting integrated circuit devices
JPS6041249A (ja) * 1983-08-17 1985-03-04 Nec Corp 混成集積回路装置
EP0219627B1 (de) * 1985-09-24 1991-06-05 Oerlikon-Contraves AG Mehrschichtige gedruckte Schaltungsplatte
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
US4774635A (en) * 1986-05-27 1988-09-27 American Telephone And Telegraph Company At&T Bell Laboratories Semiconductor package with high density I/O lead connection
JPH0199247A (ja) * 1987-10-13 1989-04-18 Mitsubishi Electric Corp リードフレーム
JPH02184054A (ja) * 1989-01-11 1990-07-18 Toshiba Corp ハイブリッド型樹脂封止半導体装置

Also Published As

Publication number Publication date
US5124783A (en) 1992-06-23
EP0381383A2 (en) 1990-08-08
EP0381383A3 (en) 1991-04-03
JPH02201948A (ja) 1990-08-10
KR900012352A (ko) 1990-08-03

Similar Documents

Publication Publication Date Title
KR930002812B1 (ko) 반도체장치 패키지 및 그 패키지의 제조방법
US5592025A (en) Pad array semiconductor device
KR970002140B1 (ko) 반도체 소자, 패키지 방법, 및 리드테이프
KR950001181B1 (ko) 칩 지지체 장치
EP0247775B1 (en) Semiconductor package with high density i/o lead connection
US5563443A (en) Packaged semiconductor device utilizing leadframe attached on a semiconductor chip
EP0058068B1 (en) Integrated circuit chip carrier
KR19980042617A (ko) 웨이퍼 레벨 패키징
KR950704838A (ko) 영역 어레이 상호접속칩의 tab시험(tab testing of area array interconnected chips)
EP0582052A1 (en) Low profile overmolded semiconductor device and method for making the same
US6407333B1 (en) Wafer level packaging
JPH08306723A (ja) 電子回路盤とその製造方法
KR100282290B1 (ko) 칩규모패키지및그제조방법
JPH09252014A (ja) 半導体素子の製造方法
KR0179802B1 (ko) 반도체 패키지
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
JPS61137335A (ja) 半導体装置
JPH0232558A (ja) ハイブリッド集積回路製作方法
USRE36894E (en) Semiconductor package with high density I/O lead connection
JPS62226636A (ja) プラスチツクチツプキヤリア
KR980012334A (ko) 적층형 반도체 칩 패키지와 그 제조방법
JPH02130946A (ja) 半導体装置
KR100221917B1 (ko) 이층 리드 구조를 갖는 고방열 반도체 패키지 및 그의 제조 방법
KR100427541B1 (ko) 패턴 필름 제조 방법 및 이를 이용한 칩 모듈
KR950003906B1 (ko) 탭 패키지

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee