JP3429921B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3429921B2
JP3429921B2 JP27890395A JP27890395A JP3429921B2 JP 3429921 B2 JP3429921 B2 JP 3429921B2 JP 27890395 A JP27890395 A JP 27890395A JP 27890395 A JP27890395 A JP 27890395A JP 3429921 B2 JP3429921 B2 JP 3429921B2
Authority
JP
Japan
Prior art keywords
lead frame
circuit
power element
insulating
circuit pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27890395A
Other languages
English (en)
Other versions
JPH09129822A (ja
Inventor
祐久 野田
晃 藤田
直樹 吉松
誠 竹原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP27890395A priority Critical patent/JP3429921B2/ja
Priority to US08/633,456 priority patent/US5767573A/en
Priority to FR9606281A priority patent/FR2740610B1/fr
Priority to DE19625240A priority patent/DE19625240B4/de
Publication of JPH09129822A publication Critical patent/JPH09129822A/ja
Application granted granted Critical
Publication of JP3429921B2 publication Critical patent/JP3429921B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48717—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950 °C
    • H01L2224/48724—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48747—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01084—Polonium [Po]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はモジュール化された
半導体装置に関し、特にリードフレーム上に電力用素子
および制御用素子を配置した半導体装置に関する。
【０００２】
【従来の技術】近年、電力用素子と、当該電力用素子を
制御するための制御用素子を内蔵してモジュール化され
たインテリジェントパワーモジュール型半導体装置（以
後ＩＰＭと略記）が開発されている。
【０００３】＜従来例１＞図１２に従来のＩＰＭの一例
として、ＩＰＭ１００の構成を断面図として示す。図１
２において、ＩＰＭ１００は電力用素子１および制御用
素子２を載置するための土台となるとともに、通電時に
電力用素子１が発する熱を外部に放熱する金属性の放熱
板３を備えている。放熱板３の主面上には、ＤＢＣ（ダ
イレクトボンドカッパ）基板４ａおよび４ｂが半田付け
により接合されている（図においては半田を符号ＳＤで
示す）。ここで、ＤＢＣ基板とは、アルミナセラミック
ス板の両主面上に、銅箔を酸化結合により直接に接合し
たものである。
【０００４】ＤＢＣ基板４ａの一方の主面の銅箔層には
所定の回路パターンが形成され、当該回路パターンに合
わせて電力用素子１および、電力用素子１と外部との電
気的接続を行う主端子５が半田付けにより接合されてい
る。電力用素子１はＩＧＢＴ（Insulated Gate Bipolar
Transistor）１ａとフリーホイールダイオード（Free
wheeling diode）１ｂとを備えている。主端子５はＤＢ
Ｃ基板４ａの一方の主面に対して垂直方向に延在するよ
うに配置されている。
【０００５】また、ＤＢＣ基板４ｂの一方の主面上には
ＤＢＣ基板４ｃが半田付けにより接合されている。そし
て、ＤＢＣ基板４ｃの主面上には制御用素子２および、
制御用素子２と外部との電気的接続を行う制御端子６が
半田付けにより接合されている。制御端子６はＤＢＣ基
板４ｃの一方の主面に対して垂直方向に延在するように
配置されている。
【０００６】制御用素子２からの制御信号はアルミ配線
Ｗ１を介して電力用素子１に与えられ、電力用素子１の
入出力はアルミワイヤ配線Ｗ２を介して主端子５に接続
され、制御用素子２はアルミワイヤ配線Ｗ３を介して制
御端子６に電気的に接続されている。なお、電力用素子
１と制御用素子２との間はアルミワイヤ配線Ｗ１により
電気的に接続されている。
【０００７】以上説明したようにＩＰＭ１００において
は、制御用素子２はＤＢＣ基板４ｃを介してＤＢＣ基板
４ｂの上に配置されている。これは、電力用素子１の定
格が極めて大きい場合、電力用素子１の動作によって生
じるノイズが制御用素子２に及ぼす影響を低減するため
の構成であり、ＤＢＣ基板４ｃは電気的なノイズに対す
るシールドとして機能する。なお、ＩＰＭ１００の製品
定格としては例えば出力電流６００Ａ、耐電圧２０００
Ｖ程度のものが得られる。なお、ＩＰＭ１００はＤＢＣ
基板４ｂの上のＤＢＣ基板４ｃをシールドとして用いる
ので、シールド層付加型の半導体装置と呼称される。
【０００８】＜従来例２＞図１３に従来のＩＰＭの一例
として、ＤＢＣ基板を有しないＩＰＭ２００の構成を断
面図として示す。図１３において、ＩＰＭ２００は電力
用素子１１および制御用素子１２を載置するための土台
となるとともに、通電時に電力用素子１１が発する熱を
外部に放熱する金属性の放熱板１３を備えている。放熱
板１３の主面上にはエポキシ樹脂などで絶縁層１４が形
成され、絶縁層１４の主面上には、所定の回路パターン
に合わせて形成された回路パターン層１５が設けられて
いる。回路パターン層１５は、例えば銅とアルミのクラ
ッド箔で形成され、絶縁層１４の主面上に特殊な接着剤
（図示せず）で接着されている。ここで、放熱板１３、
絶縁層１４、回路パターン層１５で構成される板状体を
絶縁金属基板ＩＭと呼称する。
【０００９】回路パターン層１５の上には、回路パター
ンに合わせて電力用素子１１および、電力用素子１１と
外部との電気的接続を行う主端子１８が半田付けにより
接合されている（図においては半田を符号ＳＤで示
す）。電力用素子１１はＩＧＢＴ（Insulated Gate Bip
olar Transistor）１１ａとフリーホイールダイオード
（Free wheeling diode）１１ｂとを備えている。主端
子１８は回路パターン層１５の主面に対して垂直方向に
延在するように配置されている。
【００１０】また、回路パターン層１５の上には、制御
用素子１２の配置に対応してガラスエポキシ基板（glas
s cloth epoxy resin substrate）１６が特殊な接着剤
（図示せず）で接着されている。ガラスエポキシ基板１
６の主面上には回路パターン層１５の回路パターンに合
わせて形成された導体層１７が設けられている。なお、
導体層１７はガラスエポキシ基板１６の製造過程におい
て、例えば銅箔を加熱圧着して形成される。
【００１１】導体層１７の上には制御用素子１２およ
び、制御用素子１２と外部との電気的接続を行う制御端
子１９が半田付けにより接合されている。制御端子１９
は導体層１７の主面に対して垂直方向に延在するように
配置されている。制御用素子１２からの制御信号はアル
ミワイヤ配線Ｗ１を介して電力用素子１１に与えられ、
電力用素子１１の入出力はアルミワイヤ配線Ｗ２を介し
て主端子１８に接続され、制御用素子１２はアルミワイ
ヤ配線Ｗ３を介して制御端子１９に電気的に接続されて
いる。
【００１２】以上説明したようにＩＰＭ２００において
は、制御用素子１２はガラスエポキシ基板１６の導体層
１７上に配置され、ガラスエポキシ基板１６は絶縁金属
基板ＩＭ上に配置されている。ここで、絶縁層１４と回
路パターン層１５を合わせて第１層と呼称し、ガラスエ
ポキシ基板１６と導体層１７を合わせて第２層と呼称す
ると、制御用素子１２は第１層および第２層によって電
気的なノイズから保護されることになる。
【００１３】このような構成によれば、電力用素子１１
の定格が比較的大きい場合、電力用素子１１の動作によ
って生じるノイズが制御用素子１２に及ぼす影響を低減
することができる。なお、ＩＰＭ２００の製品定格とし
ては例えば出力電流７５Ａ、耐電圧１２００Ｖ程度のも
のが得られる。なお、ＩＰＭ２００は第１層および第２
層を有した２層基板を使用しているので２層基板使用型
の半導体装置と呼称される。
【００１４】図１４にＩＰＭ２００の最終形状の断面図
を示す。図１４において絶縁金属基板ＩＭを取り囲むよ
うに樹脂ケース２０が装着され、絶縁金属基板ＩＭを底
板、樹脂ケース２０を側壁として箱体が形成されてい
る。そして、箱体の内部には電力用素子１１および制御
用素子１２を埋め込むようにシリコーンゲル２１が注入
され、シリコーンゲル２１の上部には箱体を密閉するた
めの樹脂蓋２２が、例えばエポキシ樹脂によって形成さ
れている。また、ＩＰＭ１００においても同様に樹脂ケ
ースを用いて箱体を形成し、シリコーンゲルを注入し樹
脂を硬化させて密閉する構成となっている。
【００１５】このような構成では樹脂ケースを別途形成
する必要があり、また、樹脂ケースを絶縁金属基板ＩＭ
あるいは放熱板１３に装着する工程が必要であった。さ
らに、絶縁金属基板ＩＭや２層になった基板はコスト的
に高価であり製造コストの点では問題があった。そこ
で、最近では樹脂ケースを使用せず、トランスファー成
形（transfer molding）により樹脂封止を行う、トラン
スファーモールド型の半導体装置が製作されている。
【００１６】＜従来例３＞図１５に従来のトランスファ
ーモールド型の半導体装置としてＩＰＭ３００の構成を
断面図として示す。図１５において、電力用素子３１お
よび制御用素子３２は水平に配置されたリードフレーム
３３ａおよび３３ｂ上の所定位置に載置されている。そ
して、制御用素子３２からの制御信号はアルミワイヤ配
線Ｗ１を介して電力用素子３１に与えられ、電力用素子
３１の入出力はアルミワイヤ配線Ｗ２を介してリードフ
レーム３３ａに電気的に接続され、制御用素子３２はア
ルミワイヤ配線Ｗ３を介してリードフレーム３３ｂに電
気的に接続されている。
【００１７】また、リードフレーム３３ａおよび３３ｂ
の下部には、通電時に電力用素子３１が発する熱を外部
に放熱する金属性の放熱板３４がモールド樹脂ＭＲを介
して設けられ、放熱板３４と、リードフレーム３３ａお
よび３３ｂとその上に設けられた電力用素子３１および
制御用素子３２はモールド樹脂ＭＲによって封止されて
いる。このようにリードフレーム３３ａおよび３３ｂ上
に電力用素子３１および制御用素子３２を配置すること
で、トランスファー成形により樹脂封止することが可能
となる。
【００１８】以上説明したようにトランスファー成形に
より樹脂封止されたＩＰＭ３００においては、リードフ
レーム３３ａと放熱板３４との間にはモールド樹脂ＭＲ
が介在しているので、通電時に電力用素子３１が発する
熱はモールド樹脂ＭＲを介して放熱板３４に伝達される
ことになる。従って、ＩＰＭ１００およびＩＰＭ２００
に比べて放熱効率は低く、電力用素子１あるいは電力用
素子１１のような定格の大きな電力用素子には対応でき
ず、ＩＰＭ３００の製品定格としては例えば出力電流３
０Ａ、耐電圧１２００Ｖ程度であった。
【００１９】
【発明が解決しようとする課題】以上説明したように、
ＩＰＭ１００およびＩＰＭ２００では樹脂ケースを使用
して樹脂封止する必要があり、樹脂ケースを絶縁金属基
板ＩＭあるいは放熱板３に装着する工程が必要であっ
た。さらに、絶縁金属基板ＩＭや２層基板はコスト的に
高価（２層基板の価格は同一面積の絶縁金属基板の２〜
３倍）であり製造コストが高いという問題があった。
【００２０】一方、ＩＭＰ３００ではトランスファー成
形により樹脂封止を行うので、ＩＰＭ１００およびＩＰ
Ｍ２００に比べて樹脂封止工程は簡略化され、絶縁金属
基板ＩＭや２層になった基板を使用しないのでコスト的
には安価であるが、電力用素子３１が発する熱はモール
ド樹脂ＭＲを介して放熱板３４に伝達されるので、ＩＰ
Ｍ１００およびＩＰＭ２００に比べて放熱効率が低く、
電力用素子３１の定格を大きくできないという問題があ
った。また、少しでも放熱効率を高めるには、リードフ
レーム３３ａと放熱板３４との間のモールド樹脂ＭＲを
極力薄く均一にしなければならず、２度に分けてモール
ドを行う必要があるなど、加工性に問題があった。
【００２１】本発明は上記のような問題点を解決するた
めになされたもので、トランスファー成形を用いること
により樹脂封止工程を簡略化するとともに、高価な部品
を用いることなく製造コストを低減し、かつ電力用素子
が発する熱の放熱効率を高めて、製品定格を向上した半
導体装置を得ることを目的とする。
【００２２】
【課題を解決するための手段】本発明に係る請求項１記
載の半導体装置は、絶縁金属基板と、第１と第２の回路
部を有し、前記絶縁金属基板上に設けられたリードフレ
ームと、前記リードフレームの前記第１の回路部の上に
設けられた電力用素子と、前記リードフレームの前記第
２の回路部の上に設けられ、前記電力用素子を制御する
制御用素子とを備え、前記絶縁金属基板は、前記半導体
装置の動作時に前記電力用素子が発する熱を外部に放熱
する放熱板と、前記放熱板の上主面の上に形成された絶
縁層と、前記絶縁層上に形成され、前記第１と第２の回
路部にそれぞれ対応する第１と第２の回路パターンを有
する回路パターン層とを有し、前記リードフレームの前
記第１と第２の回路部が、前記第１および第２の回路パ
ターン上にそれぞれ接合され、前記放熱板の下主面が露
出するようにトランスファー成形により樹脂封止されて
いる。
【００２３】本発明に係る請求項２記載の半導体装置
は、絶縁基体と、第１と第２の回路部を有し、前記絶縁
基体上に設けられたリードフレームと、前記リードフレ
ームの前記第１の回路部の上に設けられた電力用素子
と、前記リードフレームの前記第２の回路部の上に設け
られ、前記電力用素子を制御する制御用素子と、前記絶
縁基体の下主面が接合され、前記半導体装置の動作時に
前記電力用素子が発する熱を外部に放熱する放熱板とを
備え、前記絶縁基体は、熱伝導性の絶縁基板と、前記絶
縁基板上に形成され、前記第１と第２の回路部にそれぞ
れ対応する第１と第２の回路パターンを有する回路パタ
ーン層と、前記絶縁基板の下主面に形成されて、前記放
熱板の上主面と接合される導体層とを有し、前記リード
フレームの前記第１と第２の回路部が、前記第１および
第２の回路パターン上にそれぞれ接合され、前記放熱板
の下主面が露出するようにトランスファー成形により樹
脂封止されている。
【００２４】本発明に係る請求項３記載の半導体装置
は、絶縁基体と、第１と第２の回路部を有し、前記絶縁
基体上に設けられたリードフレームと、前記リードフレ
ームの前記第１の回路部の上に設けられた電力用素子
と、前記リードフレームの前記第２の回路部の上に設け
られ、前記電力用素子を制御する制御用素子とを備え、
前記絶縁基体は、熱伝導性の絶縁基板と、前記絶縁基板
上に形成され、前記第１と第２の回路部にそれぞれ対応
する第１と第２の回路パターンを有する回路パターン層
と、前記絶縁基板の下主面に形成された導体層とを有
し、前記リードフレームの前記第１と第２の回路部が、
前記第１および第２の回路パターン上にそれぞれ接合さ
れ、前記導体層の下主面が露出するようにトランスファ
ー成形により樹脂封止されている。
【００２５】本発明に係る請求項４記載の半導体装置
は、前記第２の回路部と前記第２の回路パターンとは絶
縁性接着剤によって接合されている。
【００２６】本発明に係る請求項５記載の半導体装置
は、絶縁金属基板と、所定の回路部を有し、前記絶縁金
属基板上に設けられたリードフレームと、前記絶縁金属
基板の上に設けられた電力用素子と、前記リードフレー
ムの前記回路部の上に設けられ、前記電力用素子を制御
する制御用素子とを備え、前記リードフレームは前記電
力用素子と接続されるリードをさらに有し、前記絶縁金
属基板は、動作時に前記電力用素子が発する熱を外部に
放熱する放熱板と、前記放熱板の上に形成された絶縁層
と、前記絶縁層上に形成され、前記電力用素子が直接に
接合される第１の回路パターンと、前記リードフレーム
の前記所定の回路部に対応する第２の回路パターンとを
有する回路パターン層とを有し、前記リードフレームの
前記所定の回路部が、前記第２の回路パターン上に接合
され、前記リードが前記第１の回路パターンに接合さ
れ、前記放熱板の下主面が露出するようにトランスファ
ー成形により樹脂封止されている。
【００２７】本発明に係る請求項６記載の半導体装置
は、絶縁基体と、所定の回路部を有し、前記絶縁基体上
に設けられたリードフレームと、前記絶縁基体上に設け
られた電力用素子と、前記リードフレームの前記回路部
の上に設けられ、前記電力用素子を制御する制御用素子
と、前記絶縁基体の下主面が接合され、前記半導体装置
の動作時に前記電力用素子が発する熱を外部に放熱する
放熱板とを備え、前記リードフレームは前記電力用素子
と接続されるリードをさらに有し、前記絶縁基体は、熱
伝導性の絶縁基板と、前記絶縁基板上に形成され、前記
電力用素子が直接に接合される第１の回路パターンと、
前記リードフレームの前記所定の回路部に対応する第２
の回路パターンとを有する回路パターン層と、前記絶縁
基板の下主面に形成され、前記放熱板の上主面と接合さ
れる導体層とを有し、前記リードフレームの前記所定の
回路部が、前記第２の回路パターン上に接合され、前記
リードが前記第１の回路パターンに接合され、前記放熱
板の下主面が露出するようにトランスファー成形により
樹脂封止されている。
【００２８】本発明に係る請求項７記載の半導体装置
は、絶縁基体と、所定の回路部を有し、前記絶縁基体上
に設けられたリードフレームと、前記絶縁基体上に設け
られた電力用素子と、前記リードフレームの前記回路部
の上に設けられ、前記電力用素子を制御する制御用素子
とを備え、前記リードフレームは前記電力用素子と接続
されるリードをさらに有し、前記絶縁基体は、熱伝導性
の絶縁基板と、前記絶縁基板上に形成され、前記電力用
素子が直接に接合される第１の回路パターンと、前記リ
ードフレームの前記所定の回路部に対応する第２の回路
パターンとを有する回路パターン層と、前記絶縁基板の
下主面に形成された導体層とを有し、前記リードフレー
ムの前記所定の回路部が、前記第２の回路パターン上に
接合され、前記リードが前記第１の回路パターンに接合
され、前記導体層の下主面が露出するようにトランスフ
ァー成形により樹脂封止されている。
【００２９】本発明に係る請求項８記載の半導体装置
は、前記回路部と前記第２の回路パターンとが絶縁性接
着剤によって接合されている。
【００３０】本発明に係る請求項９記載の半導体装置
は、前記電力用素子は、その上主面が前記リードおよび
前記回路部の上主面とほぼ同じ高さとなるように接合さ
れている。
【００３１】
【発明の実施の形態】
＜Ａ．実施の形態１＞ ＜Ａ−１．装置構成＞本発明に係る半導体装置の実施の
形態１として、図１および図２を用いてＩＰＭ１０００
の構成について説明する。図１において、電力用素子１
０１および制御用素子１０２は水平に配置されたリード
フレーム１０３ａおよび１０３ｂ上の所定位置に配置さ
れている。そしてＩＰＭ１０００はリードフレーム１０
３ａおよび１０３ｂを配置するための土台となるととも
に、通電時に電力用素子１０１が発する熱を外部に放熱
する金属性の放熱板１０４を備えている。
【００３２】放熱板１０４の主面上にはエポキシ樹脂な
どで絶縁層１０５が形成されている。絶縁層１０５は熱
伝導率を高めるためレジンの比率を少なくしている。一
例としては、フィラー成分が重量の８割を占めるような
組成とする。
【００３３】絶縁層１０５の主面上には、所定の回路パ
ターンに合わせて形成され、回路パターンとしてだけで
なく電気的なノイズに対するシールドとしても機能する
回路パターン層１０６が設けられている。
【００３４】回路パターン層１０６は、例えば銅とアル
ミのクラッド箔で形成され、絶縁層１０５の主面上に特
殊な接着剤（図示せず）で接着されている。ここで、放
熱板１０４、絶縁層１０５、回路パターン層１０６で構
成される板状体を絶縁金属基板ＩＭと呼称する。
【００３５】回路パターン層１０６の上には回路パター
ンに合わせて、半田付けによりリードフレーム１０３ａ
が接合されている（図においては半田層を符号ＳＤで示
す）。そして、リードフレーム１０３ａの上には半田付
けにより電力用素子１０１が接合されている。電力用素
子１０１はＩＧＢＴ１０１ａとフリーホイールダイオー
ド１０１ｂとを備えている。
【００３６】また回路パターン層１０６の上には回路パ
ターンに合わせて、絶縁性接着剤ＩＡが塗布され、絶縁
性接着剤ＩＡによりリードフレーム１０３ｂが接合され
ている。絶縁性接着剤ＩＡとしては、シリコーン系接着
剤あるいはエポキシ系接着剤を使用する。
【００３７】リードフレーム１０３ｂの上には制御用素
子１０２が半田付けにより接合されている（半田層は省
略する）。制御用素子１０２からの制御信号は、ワイヤ
ボンディングにより設けられたアルミワイヤ配線Ｗ１を
介して電力用素子１０１に与えられ、電力用素子１０１
の入出力はアルミワイヤ配線Ｗ２を介してリードフレー
ム１０３ａに電気的に接続され、制御用素子１０２はア
ルミワイヤ配線Ｗ３を介してリードフレーム１０３ｂに
電気的に接続されている。また、ＩＧＢＴ１０１ａとフ
リーホイールダイオード１０１ｂとの間はアルミワイヤ
配線Ｗ４によって電気的に接続されている。
【００３８】また、図１においては放熱板１０４の下面
（リードフレームが配置された側とは反対側の面）を除
く部分と、モールド後にリードフレーム１０３ａおよび
１０３ｂの外部リードとなる部分以外はモールド樹脂Ｍ
Ｒによって封止されている。
【００３９】図２にＩＰＭ１０００の平面図を示す。こ
こで、図１は図２におけるＡ−Ａ線での断面を矢視方向
から見た図であるが、図２においては簡単化のためモー
ルド樹脂ＭＲは省略している。
【００４０】図２に示すようにリードフレーム１０３ａ
は電力用素子側回路パターンＰＣと、電力用素子側回路
パターンＰＣから延在するリード群Ｌ１が接続されるフ
レームＦＲとを有し、リードフレーム１０３ｂは制御用
素子側回路パターンＳＣと、制御用素子側回路パターン
ＳＣから延在するリード群Ｌ２が接続されるフレームＦ
Ｒとを有している。ここで、図２に示す構成はリードフ
レームの中の一部分であり、リードフレームは同様の構
成を複数有している。
【００４１】なお、回路パターン層１０６は、電力用素
子側回路パターンＰＣが接合される部分と制御用素子側
回路パターンＳＣが接合される部分とに分離されてお
り、電気的なノイズに対するシールドとして使用する場
合には、制御用素子側回路パターンＳＣが接合される部
分を接地電位に接続する。
【００４２】２つのフレームＦＲは平行に配置され、フ
レームＦＲ間は２つの接合体ＪＭで接続されている。な
お、電力用素子側回路パターンＰＣおよび制御用素子側
回路パターンＳＣから延在するリード群Ｌ１およびＬ
２、接合体ＪＭはフレームＦＲと一体で形成されてい
る。なお、絶縁金属基板ＩＭの左右端部には貫通孔が設
けられており、ＩＰＭ１０００の使用にあたって、ＩＰ
Ｍ１０００を外付けの放熱板などにネジ止めで接合する
ためのものである。これは、他の実施例においても同様
である。
【００４３】このような構成のリードフレーム１０３ａ
および１０３ｂを回路パターン層１０６上に接合するこ
とでトランスファー成形により樹脂封止することが可能
となる。
【００４４】＜Ａ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態１によれば、リードフレーム１
０３ａおよび１０３ｂを絶縁金属基板ＩＭに接合するこ
とで、動作時に電力用素子１０１が発する熱は、半田層
ＳＤ、銅とアルミのクラッド箔で形成された回路パター
ン層１０６および熱伝導率が高い絶縁層１０５を介して
放熱板１０４に伝わるので、リードフレームと放熱板の
間にモールド樹脂が介在するＩＰＭ３００に比べて放熱
効率が向上する。従って、電力用素子１０１の定格を大
きくすることができ、ＩＰＭ１０００の製品定格として
は例えば出力電流７５Ａ、耐電圧１２００Ｖ程度とする
ことが可能となる。
【００４５】また、リードフレーム１０３ｂを絶縁性接
着剤ＩＡを用いて回路パターン層１０６に接合するの
で、リードフレーム１０３ｂが回路パターン層１０６か
ら電気的に絶縁され、回路パターン層１０６が電気的な
ノイズに対するシールドとして機能する。従って、リー
ドフレーム１０３ｂ上に配置される制御用素子１０２は
電気的なノイズから保護されることになる。従来の半導
体装置として示したＩＰＭ１００およびＩＰＭ２００に
おいても、制御用素子を電気的なノイズから保護する構
成は有していたが、本発明に係るＩＰＭ１０００では、
コスト的に安価な絶縁性接着剤を用いるので、ＤＢＣ基
板４ｃを用いて電気的絶縁を行うＩＰＭ１００および、
ガラスエポキシ基板１６と導体層１７とで構成される第
２層を用いて電気的絶縁を行うＩＰＭ２００に比べて、
製造コストを低減することができる。
【００４６】また、リードフレーム１０３ａおよび１０
３ｂを回路パターン層１０６上に接合することでトラン
スファー成形により樹脂封止することが可能となり、し
かも、リードフレームと放熱板の間にはモールド樹脂を
介在させないので、従来の半導体装置として示したＩＰ
Ｍ３００のように、２回に分けてトランスファー成形を
する必要がなく、１回のトランスファー成形で済むこと
になる。
【００４７】＜Ａ−３．実施の形態１の変形例１＞以上
説明した本発明に係る半導体装置の実施の形態１では、
リードフレーム１０３ｂを絶縁性接着剤ＩＡを用いて回
路パターン層１０６に接合する構成を示したが、リード
フレーム１０３ｂ上に配置される制御用素子１０２を電
気的なノイズから保護する必要がなければ、絶縁性接着
剤ＩＡの代わりに半田を用いてリードフレーム１０３ｂ
と回路パターン層１０６とを接合しても良い。この場
合、半田により個々の回路パターン間が導通しないよう
に、半田層ＳＤを回路パターン形状に合わせて形成する
必要がある。
【００４８】＜Ａ−４．実施の形態１の変形例２＞以上
説明した本発明に係る半導体装置の実施の形態１は、従
来の半導体装置として示したＩＰＭ３００の製品定格を
向上させるという観点に立脚していたが、ＩＰＭ３００
の部品点数を削減することで、製造コストを低減すると
いう観点に立脚すれば図３に示すような構成となる。
【００４９】すなわち、図３において、電力用素子１０
１および制御用素子１０２は水平に配置されたリードフ
レーム１０３ａおよび１０３ｂ上の所定位置に配置さ
れ、制御用素子１０２からの制御信号はアルミワイヤ配
線Ｗ１を介して電力用素子１０１に与えられ、電力用素
子１０１の入出力はアルミワイヤ配線Ｗ２を介してリー
ドフレーム１０３ａに電気的に接続され、制御用素子１
０２はアルミワイヤ配線Ｗ３を介してリードフレーム１
０３ｂに電気的に接続されている。そして、モールド後
にリードフレーム１０３ａおよび１０３ｂの外部リード
となる部分以外はモールド樹脂ＭＲによって封止されて
いる。
【００５０】このような構成とすることで、放熱板１０
４、絶縁層１０５、回路パターン層１０６が不要とな
り、製造コストを低減することができる。なお、使用に
あたっては、モールド樹脂ＭＲの下面（リードフレーム
が配置された側とは反対側の面）を外付けの放熱板に接
合して放熱させることになる。
【００５１】＜Ｂ．実施の形態２＞ ＜Ｂ−１．装置構成＞本発明に係る半導体装置の実施の
形態２として、図４および図５を用いてＩＰＭ２０００
の構成について説明する。図４において、回路パターン
層１０６の上には回路パターンに合わせて、半田付けに
よりリードフレーム２０３ａが接合されている（図にお
いては半田層を符号ＳＤで示す）。また、回路パターン
層１０６の上には半田付けにより電力用素子１０１が直
接に接合されている。また、回路パターン層１０６の上
には回路パターンに合わせて、絶縁性接着剤ＩＡが塗布
され、絶縁性接着剤ＩＡによりリードフレーム２０３ｂ
が接合されている。なお、図１を用いて説明したＩＰＭ
１０００と同一の構成については同一の符号を付し、重
複する説明は省略する。
【００５２】図５にＩＰＭ２０００の平面図を示す。こ
こで、図４は図５におけるＡ−Ａ線での断面を矢視方向
から見た図であるが、図５においては簡単化のためモー
ルド樹脂ＭＲは省略している。
【００５３】図５に示すようにリードフレーム２０３ａ
には電力用素子側回路パターンＰＣは設けられておら
ず、フレームＦＲから延在するリード群Ｌ１が回路パタ
ーン層１０６上に接続されている。
【００５４】＜Ｂ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態２によれば、電力用素子１０１
を回路パターン層１０６の上に直接に接合することによ
り、動作時に電力用素子１０１が発する熱がリードフレ
ーム２０３ａを介さずに直接に回路パターン層１０６に
与えられることになり、リードフレーム２０３ａを介し
て熱を伝達するＩＰＭ１０００に比べて放熱効率が向上
する。
【００５５】また、電力用素子１０１の主面とリードフ
レーム２０３ａおよび２０３ｂの主面の高さをほぼ一致
させることができるので、電力用素子１０１からリード
フレーム２０３ａおよび２０３ｂにかけて設けられるア
ルミ配線の高さを低くすることができ、製造コストを低
減することができる。
【００５６】また、トランスファー成形により樹脂封止
を行う場合、金型内に高い圧力で樹脂を注入するので、
アルミ配線の高さが高いとアルミ配線が樹脂に押されて
倒れ、アルミ配線どうしが接触したり、隣接するリード
とアルミ配線とが接触して不良品が発生することがある
が、アルミ配線の高さを低くすることでこのような問題
が解消され、製造歩留まりが向上することになる。
【００５７】＜Ｂ−３．実施の形態２の変形例＞以上説
明した本発明に係る半導体装置の実施の形態２では、リ
ードフレーム２０３ｂを絶縁性接着剤ＩＡを用いて回路
パターン層１０６に接合する構成を示したが、リードフ
レーム２０３ｂ上に配置される制御用素子１０２を電気
的なノイズから保護する必要がなければ、絶縁性接着剤
ＩＡの代わりに半田を用いてリードフレーム２０３ｂと
回路パターン層１０６とを接合しても良い。この場合、
半田により個々の回路パターン間が導通しないように、
半田層ＳＤを回路パターン形状に合わせて形成する必要
がある。
【００５８】＜Ｃ．実施の形態３＞ ＜Ｃ−１．装置構成＞本発明に係る半導体装置の実施の
形態３として、図６および図７を用いてＩＰＭ３０００
の構成について説明する。図６において、電力用素子３
０１および制御用素子３０２は水平に配置されたリード
フレーム１０３ａおよび１０３ｂ上の所定位置に配置さ
れている。そしてＩＰＭ３０００はリードフレーム１０
３ａおよび１０３ｂを配置するための土台となるととも
に、通電時に電力用素子３０１が発する熱を外部に放熱
する金属性の放熱板１０４を備えている。
【００５９】放熱板１０４の主面上には、ＤＢＣ（ダイ
レクトボンドカッパ）基板３０５が半田付けにより接合
されている（図においては半田層を符号ＳＤで示す）。
ここで、ＤＢＣ基板とは、アルミナセラミックス（Ａｌ
2Ｏ3）板の両主面上に、銅箔を酸化結合により直接に接
合して銅箔層としたものである。なお、アルミナセラミ
ックス板の代わりに窒化アルミ（ＡｌＮ）板を用いても
良い。ただし、この場合、銅箔は接着剤により接合され
る。
【００６０】ＤＢＣ基板３０５の一方の主面上の銅箔層
には所定の回路パターンが形成され回路パターン層３０
６となっている。ＤＢＣ基板３０５の他方の主面上の銅
箔層は放熱板１０４との半田付けを容易にするための導
体層３０７となっている。
【００６１】ＤＢＣ基板３０５の回路パターン層３０６
には回路パターンに合わせてリードフレーム１０３ａお
よび１０３ｂが接合されている。リードフレーム１０３
ａは半田付けにより接合され（図においては半田層を符
号ＳＤで示す）、リードフレーム１０３ａの上には半田
付けにより電力用素子３０１が接合されている。電力用
素子３０１はＩＧＢＴ３０１ａとフリーホイールダイオ
ード３０１ｂとを備えている。また、ＤＢＣ基板３０５
の導体層３０７は半田付けにより放熱板１０４に接合さ
れている。
【００６２】また、リードフレーム１０３ｂは絶縁性接
着剤ＩＡにより接合されている。そして、リードフレー
ム１０３ｂの上には制御用素子３０２が半田付けにより
接合されている（半田層は省略する）。制御用素子３０
２からの制御信号は、ワイヤボンディングにより設けら
れたアルミワイヤ配線Ｗ１を介して電力用素子３０１に
与えられ、電力用素子３０１の入出力はアルミワイヤ配
線Ｗ２を介してリードフレーム１０３ａに電気的に接続
され、制御用素子３０２はアルミワイヤ配線Ｗ３を介し
てリードフレーム１０３ｂに電気的に接続されている。
また、ＩＧＢＴ３０１ａとフリーホイールダイオード３
０１ｂとの間はアルミワイヤ配線Ｗ４によって電気的に
接続されている。なお、図１を用いて説明したＩＰＭ１
０００と同一の構成については同一の符号を付し、重複
する説明は省略する。
【００６３】図７にＩＰＭ３０００の平面図を示す。こ
こで、図６は図７におけるＡ−Ａ線での断面を矢視方向
から見た図であるが、図７においては簡単化のためモー
ルド樹脂ＭＲは省略している。
【００６４】図７に示すようにリードフレーム１０３ａ
および１０３ｂの電力用素子側回路パターンＰＣおよび
制御用素子側回路パターンＳＣはＤＢＣ基板３０５上の
回路パターン層３０６に合わせて配置されている。
【００６５】なお、回路パターン層３０６は、電力用素
子側回路パターンＰＣが接合される部分と制御用素子側
回路パターンＳＣが接合される部分とに分離されてお
り、電気的なノイズに対するシールドとして使用する場
合には、制御用素子側回路パターンＳＣが接合される部
分を接地電位に接続する。
【００６６】＜Ｃ−２．特徴的作用効果＞以上説明した
本発明に係る実施の形態３によれば、リードフレーム１
０３ａおよび１０３ｂをＤＢＣ基板３０５上に接合する
ことで、動作時に電力用素子３０１が発する熱は、半田
層ＳＤとＤＢＣ基板３０５を介して放熱板１０４に伝わ
る。ＤＢＣ基板３０５を構成するアルミナセラミックス
（Ａｌ2Ｏ3）板あるいは窒化アルミ（ＡｌＮ）板は、エ
ポキシ樹脂などに比べて熱伝導率が良好であり、放熱板
１０４上にエポキシ樹脂などで絶縁層１０５を形成する
ＩＰＭ１０００およびＩＰＭ２０００に比べて放熱効率
が向上する。従って、電力用素子３０１の定格を大きく
することができ、ＩＰＭ３０００の製品定格としては例
えば出力電流６００Ａ、耐電圧２０００Ｖ程度とするこ
とが可能となる。なお、熱伝導率のデータの一例として
は、熱伝導率の単位をＷ／(ｍ・Ｋ)とすると、エポキシ
樹脂の熱伝導率が３に対して、アルミナセラミックスの
熱伝導率は２１、窒化アルミの熱伝導率は１３０という
データが得られている。
【００６７】＜Ｃ−３．実施の形態３の変形例１＞以上
説明した本発明に係る半導体装置の実施の形態３では、
リードフレーム１０３ｂを絶縁性接着剤ＩＡを用いて回
路パターン層３０６に接合する構成を示したが、リード
フレーム１０３ｂ上に配置される制御用素子３０２を電
気的なノイズから保護する必要がなければ、絶縁性接着
剤ＩＡの代わりに半田を用いてリードフレーム１０３ｂ
と回路パターン層３０６とを接合しても良い。この場
合、半田により個々の回路パターン間が導通しないよう
に、半田層ＳＤを回路パターン形状に合わせて形成する
必要がある。
【００６８】＜Ｃ−４．実施の形態３の変形例２＞以上
説明した本発明に係る半導体装置の実施の形態３は、放
熱板１０４を土台としてその上にＤＢＣ基板３０５を配
置した構成を示したが、放熱板１０４を設けずにＤＢＣ
基板３０５を土台としても良い。
【００６９】図８に実施の形態３の変形例を示す。図８
においてＤＢＣ基板３０５の下面（リードフレームが配
置された側とは反対側の面）はモールド樹脂ＭＲに覆わ
れておらず、ＤＢＣ基板３０５の導体層３０７は露出し
ている。
【００７０】このような構成とすることで、放熱板１０
４が不要となり、製造コストを低減することができる。
なお、使用にあたっては、ＤＢＣ基板３０５の導体層３
０７を、図示しない外付けの放熱板に接合して放熱させ
ることになる。
【００７１】＜Ｄ．実施の形態４＞ ＜Ｄ−１．装置構成＞本発明に係る半導体装置の実施の
形態４として、図９および図１０を用いてＩＰＭ４００
０の構成について説明する。図９において、ＤＢＣ基板
３０５の回路パターン層３０６の回路パターンに合わせ
てリードフレーム２０３ａが半田付けにより接合されて
いる。また、リードフレーム２０３ａの上には半田付け
により電力用素子３０１が直接に接合されている。
【００７２】また、回路パターン層３０６の上には回路
パターンに合わせて、絶縁性接着剤ＩＡが塗布され、絶
縁性接着剤ＩＡによりリードフレーム２０３ｂが接合さ
れている。なお、図６を用いて説明したＩＰＭ３０００
と同一の構成については同一の符号を付し、重複する説
明は省略する。
【００７３】図１０にＩＰＭ４０００の平面図を示す。
ここで、図９は図１０におけるＡ−Ａ線での断面を矢視
方向から見た図であるが、図１０においては簡単化のた
めモールド樹脂ＭＲは省略している。
【００７４】図１０に示すようにリードフレーム２０３
ａには電力用素子側回路パターンＰＣは設けられておら
ず、フレームＦＲから延在するリード群Ｌ１が回路パタ
ーン層３０６の回路パターンに接続されている。
【００７５】＜Ｄ−２．特徴的作用効果＞ 以上説明した本発明に係る実施の形態４によれば、電力
用素子３０１を回路パターン層３０６の上に直接に接合
することにより、動作時に電力用素子３０１が発する熱
がリードフレーム２０３ａを介さずに直接に回路パター
ン層３０６に与えられることになり、リードフレーム２
０３ａを介して熱を伝達するＩＰＭ３０００に比べて放
熱効率が向上する。
【００７６】また、電力用素子３０１の主面とリードフ
レーム２０３ａおよび２０３ｂの主面の高さをほぼ一致
させることができるので、電力用素子３０１からリード
フレーム２０３ａおよび２０３ｂにかけて設けられるア
ルミ配線の高さを低くすることができ、製造コストを低
減することができる。
【００７７】また、トランスファー成形により樹脂封止
を行う場合、金型内に高い圧力で樹脂を注入するので、
アルミ配線の高さが高いとアルミ配線が樹脂に押されて
倒れ、アルミ配線どうしが接触したり、隣接するリード
とアルミ配線とが接触して不良品が発生することがある
が、アルミ配線の高さを低くすることでこのような問題
が解消され、製造歩留まりが向上することになる。
【００７８】＜Ｄ−３．実施の形態４の変形例１＞ 以上説明した本発明に係る半導体装置の実施の形態４で
は、リードフレーム２０３ｂを絶縁性接着剤ＩＡを用い
て回路パターン層３０６に接合する構成を示したが、リ
ードフレーム２０３ｂ上に配置される制御用素子３０２
を電気的なノイズから保護する必要がなければ、絶縁性
接着剤ＩＡの代わりに半田を用いてリードフレーム２０
３ｂと回路パターン層３０６とを接合しても良い。この
場合、半田により個々の回路パターン間が導通しないよ
うに、半田層ＳＤを回路パターン形状に合わせて形成す
る必要がある。
【００７９】＜Ｄ−４．実施の形態４の変形例２＞以上
説明した本発明に係る半導体装置の実施の形態４は、放
熱板１０４を土台としてその上にＤＢＣ基板３０５を配
置した構成を示したが、放熱板１０４を設けずにＤＢＣ
基板３０５を土台としても良い。
【００８０】図１１に実施の形態４の変形例を示す。図
１１においてＤＢＣ基板３０５の下面（リードフレーム
が配置された側とは反対側の面）はモールド樹脂ＭＲに
覆われておらず、ＤＢＣ基板３０５の導体層３０７は露
出している。
【００８１】このような構成とすることで、放熱板１０
４が不要となり、製造コストを低減することができる。
なお、使用にあたっては、ＤＢＣ基板３０５の下面の導
体層３０７を、図示しない外付けの放熱板に接合して放
熱させることになる。
【００８２】
【発明の効果】本発明に係る請求項１記載の半導体装置
によれば、半導体装置の動作時に電力用素子から発生す
る熱が、リードフレーム、回路パターン層、絶縁層を介
して放熱板に伝わるので、リードフレームと放熱板との
間にモールド樹脂が介在する構成に比べて放熱効率が向
上する。従って、電力用素子の定格を大きくすることが
できる。また、リードフレームを使用するのでトランス
ファ成形が可能となり、製造工程を簡略化できるととも
に部品点数も削減でき、製造コストを削減することがで
きる。
【００８３】本発明に係る請求項２記載の半導体装置に
よれば、半導体装置の動作時に電力用素子から発生する
熱が、熱伝導性に優れた絶縁基板を有する絶縁基体を介
して放熱板に伝わるので放熱効率がさらに向上する。従
って、電力用素子の定格をさらに大きくすることができ
る。また、リードフレームを使用するのでトランスファ
成形が可能となり、製造工程を簡略化できるとともに部
品点数も削減でき、製造コストを削減することができ
る。
【００８４】本発明に係る請求項３記載の半導体装置に
よれば、半導体装置の動作時に電力用素子から発生する
熱が、熱伝導性に優れた絶縁基板を有する絶縁基体を介
して放熱板に伝わるので放熱効率がさらに向上する。従
って、電力用素子の定格をさらに大きくすることができ
る。また、リードフレームを使用するのでトランスファ
成形が可能となり、製造工程を簡略化できるとともに部
品点数も削減でき、製造コストを削減することができ
る。放熱板が不要となるので、製造コストを低減するこ
とができる。
【００８５】本発明に係る請求項４記載の半導体装置に
よれば、リードフレームの第２の回路部と第２の回路パ
ターンとは絶縁性接着剤によって接合されるので、第２
の回路部が第２の回路パターンから電気的に絶縁され、
第２の回路パターンが電気的なノイズに対するシールド
として機能する。従って、第２の回路部に搭載される制
御用素子が電気的なノイズから保護されることになる。
また、絶縁性接着剤は他の絶縁手段に比べてコスト的に
安価であるので、製造コストを低減することができる。
【００８６】本発明に係る請求項５記載の半導体装置に
よれば、半導体装置の動作時に電力用素子から発生する
熱が、リードフレームを介さずに直接に絶縁金属基板の
回路パターン層に伝わるのでリードフレームを介して熱
を伝達する構成に比べて放熱効率が向上する。従って、
電力用素子の定格を大きくすることができる。また、リ
ードフレームを使用するのでトランスファ成形が可能と
なり、製造工程を簡略化できるとともに部品点数も削減
でき、製造コストを削減することができる。
【００８７】本発明に係る請求項６記載の半導体装置に
よれば、半導体装置の動作時に電力用素子から発生する
熱が、リードフレームを介さずに直接に絶縁基体の回路
パターン層に伝わるのでリードフレームを介して熱を伝
達する構成に比べて放熱効率が向上する。従って、電力
用素子の定格を大きくすることができる。また、リード
フレームを使用するのでトランスファ成形が可能とな
り、製造工程を簡略化できるとともに部品点数も削減で
き、製造コストを削減することができる。
【００８８】本発明に係る請求項７記載の半導体装置に
よれば、半導体装置の動作時に電力用素子から発生する
熱が、リードフレームを介さずに直接に絶縁基体の回路
パターン層に伝わるのでリードフレームを介して熱を伝
達する構成に比べて放熱効率が向上する。また、リード
フレームを使用するのでトランスファ成形が可能とな
り、製造工程を簡略化できるとともに部品点数も削減で
き、製造コストを削減することができる。また、放熱板
が不要となるので、製造コストを低減することができ
る。
【００８９】本発明に係る請求項８記載の半導体装置に
よれば、リードフレームの回路部と回路パターン層の第
２の回路パターンとは絶縁性接着剤によって接合される
ので、回路部が第２の回路パターンから電気的に絶縁さ
れ、第２の回路パターンが電気的なノイズに対するシー
ルドとして機能する。従って、回路部に搭載される制御
用素子が電気的なノイズから保護されることになる。ま
た、絶縁性接着剤は他の絶縁手段に比べてコスト的に安
価であるので、製造コストを低減することができる。
【００９０】本発明に係る請求項９記載の半導体装置に
よれば、電力用素子の上主面がリードフレームのリード
および回路部の上主面とほぼ同じ高さとなっているの
で、電力用素子とリードフレームのリードおよび回路部
との間にワイヤ配線を設ける場合に、ワイヤ配線の高さ
を低くすることができ、製造コストを低減することがで
きる。また、トランスファー成形により樹脂封止を行う
場合、金型内に高い圧力で樹脂を注入するので、ワイヤ
配線の高さが高いとワイヤ配線が樹脂に押されて倒れ、
ワイヤ配線どうしが接触したり、隣接するリードとワイ
ヤ配線とが接触して不良品が発生することがあるが、ワ
イヤ配線の高さを低くすることでこのような問題が解消
され、製造歩留まりが向上することになる。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置の実施の形態１の構
成を説明する断面図である。
【図２】 本発明に係る半導体装置の実施の形態１の構
成を説明する平面図である。
【図３】 本発明に係る半導体装置の実施の形態１の変
形例の構成を説明する断面図である。
【図４】 本発明に係る半導体装置の実施の形態２の構
成を説明する断面図である。
【図５】 本発明に係る半導体装置の実施の形態２の構
成を説明する平面図である。
【図６】 本発明に係る半導体装置の実施の形態３の構
成を説明する断面図である。
【図７】 本発明に係る半導体装置の実施の形態３の構
成を説明する平面図である。
【図８】 本発明に係る半導体装置の実施の形態３の変
形例の構成を説明する断面図である。
【図９】 本発明に係る半導体装置の実施の形態４の構
成を説明する断面図である。
【図１０】 本発明に係る半導体装置の実施の形態４の
構成を説明する平面図である。
【図１１】 本発明に係る半導体装置の実施の形態４の
変形例の構成を説明する断面図である。
【図１２】 従来例１の半導体装置の構成を説明する断
面図である。
【図１３】 従来例２の半導体装置の構成を説明する断
面図である。
【図１４】 従来例２の半導体装置の構成を説明する断
面図である。
【図１５】 従来例３の半導体装置の構成を説明する断
面図である。
【符号の説明】
１０１，３０１ 電力用素子、１０２，３０２ 制御用
素子、１０３ａ，１０３ｂ，２０３ａ，２０３ｂ リー
ドフレーム、１０４ 放熱板、１０５ 絶縁層、１０
６，３０６ 回路パターン層、３０５ ＤＢＣ基板、３
０７ 導体層、ＩＡ 絶縁性接着剤、ＩＭ 絶縁金属基
板、ＳＣ 制御用素子側回路パターン、ＰＣ 電力用素
子側回路パターン、ＪＭ 接合体。
フロントページの続き (72)発明者 竹原 誠 福岡県福岡市西区今宿東一丁目１番１号 福菱セミコンエンジニアリング株式会 社内 (56)参考文献 特開 平１−282846（ＪＰ，Ａ) 特開 平２−306656（ＪＰ，Ａ) 特開 平５−226575（ＪＰ，Ａ) 特開 平４−144162（ＪＰ，Ａ) 特開 平４−356947（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 25/07 H01L 25/18 H01L 21/56 H01L 23/29 H01L 23/50

Claims (9)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置であって、 絶縁金属基板と、 第１と第２の回路部を有し、前記絶縁金属基板上に設け
    られたリードフレームと、 前記リードフレームの前記第１の回路部の上に設けられ
    た電力用素子と、 前記リードフレームの前記第２の回路部の上に設けら
    れ、前記電力用素子を制御する制御用素子とを備え、 前記絶縁金属基板は、 前記半導体装置の動作時に前記電力用素子が発する熱を
    外部に放熱する放熱板と、 前記放熱板の上主面の上に形成された絶縁層と、 前記絶縁層上に形成され、前記第１と第２の回路部にそ
    れぞれ対応する第１と第２の回路パターンを有する回路
    パターン層とを有し、 前記リードフレームの前記第１と第２の回路部が、前記
    第１および第２の回路パターン上にそれぞれ接合され、 前記放熱板の下主面が露出するようにトランスファー成
    形により樹脂封止された半導体装置。
  2. 【請求項２】 半導体装置であって、 絶縁基体と、 第１と第２の回路部を有し、前記絶縁基体上に設けられ
    たリードフレームと、 前記リードフレームの前記第１の回路部の上に設けられ
    た電力用素子と、 前記リードフレームの前記第２の回路部の上に設けら
    れ、前記電力用素子を制御する制御用素子と、 前記絶縁基体の下主面が接合され、前記半導体装置の動
    作時に前記電力用素子が発する熱を外部に放熱する放熱
    板とを備え、 前記絶縁基体は、 熱伝導性の絶縁基板と、 前記絶縁基板上に形成され、前記第１と第２の回路部に
    それぞれ対応する第１と第２の回路パターンを有する回
    路パターン層と、 前記絶縁基板の下主面に形成されて、前記放熱板の上主
    面と接合される導体層とを有し、 前記リードフレームの前記第１と第２の回路部が、前記
    第１および第２の回路パターン上にそれぞれ接合され、 前記放熱板の下主面が露出するようにトランスファー成
    形により樹脂封止された半導体装置。
  3. 【請求項３】 半導体装置であって、 絶縁基体と、 第１と第２の回路部を有し、前記絶縁基体上に設けられ
    たリードフレームと、 前記リードフレームの前記第１の回路部の上に設けられ
    た電力用素子と、 前記リードフレームの前記第２の回路部の上に設けら
    れ、前記電力用素子を制御する制御用素子とを備え、 前記絶縁基体は、 熱伝導性の絶縁基板と、 前記絶縁基板上に形成され、前記第１と第２の回路部に
    それぞれ対応する第１と第２の回路パターンを有する回
    路パターン層と、 前記絶縁基板の下主面に形成された導体層とを有し、 前記リードフレームの前記第１と第２の回路部が、前記
    第１および第２の回路パターン上にそれぞれ接合され、 前記導体層の下主面が露出するようにトランスファー成
    形により樹脂封止された半導体装置。
  4. 【請求項４】 前記第２の回路部と前記第２の回路パタ
    ーンとは絶縁性接着剤によって接合される請求項１〜請
    求項３のいずれかに記載の半導体装置。
  5. 【請求項５】 半導体装置であって、 絶縁金属基板と、 所定の回路部を有し、前記絶縁金属基板上に設けられた
    リードフレームと、 前記絶縁金属基板の上に設けられた電力用素子と、 前記リードフレームの前記回路部の上に設けられ、前記
    電力用素子を制御する制御用素子とを備え、 前記リードフレームは前記電力用素子と接続されるリー
    ドをさらに有し、 前記絶縁金属基板は、 動作時に前記電力用素子が発する熱を外部に放熱する放
    熱板と、 前記放熱板の上に形成された絶縁層と、 前記絶縁層上に形成され、前記電力用素子が直接に接合
    される第１の回路パターンと、前記リードフレームの前
    記所定の回路部に対応する第２の回路パターンとを有す
    る回路パターン層とを有し、 前記リードフレームの前記所定の回路部が、前記第２の
    回路パターン上に接合され、前記リードが前記第１の回
    路パターンに接合され、 前記放熱板の下主面が露出するようにトランスファー成
    形により樹脂封止された半導体装置。
  6. 【請求項６】 半導体装置であって、 絶縁基体と、 所定の回路部を有し、前記絶縁基体上に設けられたリー
    ドフレームと、 前記絶縁基体上に設けられた電力用素子と、 前記リードフレームの前記回路部の上に設けられ、前記
    電力用素子を制御する制御用素子と、 前記絶縁基体の下主面が接合され、前記半導体装置の動
    作時に前記電力用素子が発する熱を外部に放熱する放熱
    板とを備え、 前記リードフレームは前記電力用素子と接続されるリー
    ドをさらに有し、 前記絶縁基体は、 熱伝導性の絶縁基板と、 前記絶縁基板上に形成され、前記電力用素子が直接に接
    合される第１の回路パターンと、前記リードフレームの
    前記所定の回路部に対応する第２の回路パターンとを有
    する回路パターン層と、 前記絶縁基板の下主面に形成され、前記放熱板の上主面
    と接合される導体層とを有し、 前記リードフレームの前記所定の回路部が、前記第２の
    回路パターン上に接合され、前記リードが前記第１の回
    路パターンに接合され、 前記放熱板の下主面が露出するようにトランスファー成
    形により樹脂封止された半導体装置。
  7. 【請求項７】 半導体装置であって、 絶縁基体と、 所定の回路部を有し、前記絶縁基体上に設けられたリー
    ドフレームと、 前記絶縁基体上に設けられた電力用素子と、 前記リードフレームの前記回路部の上に設けられ、前記
    電力用素子を制御する制御用素子とを備え、 前記リードフレームは前記電力用素子と接続されるリー
    ドをさらに有し、 前記絶縁基体は、 熱伝導性の絶縁基板と、 前記絶縁基板上に形成され、前記電力用素子が直接に接
    合される第１の回路パターンと、前記リードフレームの
    前記所定の回路部に対応する第２の回路パターンとを有
    する回路パターン層と、 前記絶縁基板の下主面に形成された導体層とを有し、 前記リードフレームの前記所定の回路部が、前記第２の
    回路パターン上に接合され、前記リードが前記第１の回
    路パターンに接合され、 前記導体層の下主面が露出するようにトランスファー成
    形により樹脂封止された半導体装置。
  8. 【請求項８】 前記回路部と前記第２の回路パターンと
    は絶縁性接着剤によって接合される請求項５〜請求項７
    のいずれかに記載の半導体装置。
  9. 【請求項９】 前記電力用素子は、その上主面が前記リ
    ードおよび前記回路部の上主面とほぼ同じ高さとなるよ
    うに接合される請求項５〜請求項７のいずれかに記載の
    半導体装置。
JP27890395A 1995-10-26 1995-10-26 半導体装置 Expired - Fee Related JP3429921B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP27890395A JP3429921B2 (ja) 1995-10-26 1995-10-26 半導体装置
US08/633,456 US5767573A (en) 1995-10-26 1996-04-17 Semiconductor device
FR9606281A FR2740610B1 (fr) 1995-10-26 1996-05-21 Dispositif a semiconducteurs comportant un dispositif de puissance et un dispositif de commande formes sur des cadres de montage
DE19625240A DE19625240B4 (de) 1995-10-26 1996-06-24 Halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27890395A JP3429921B2 (ja) 1995-10-26 1995-10-26 半導体装置

Publications (2)

Publication Number Publication Date
JPH09129822A JPH09129822A (ja) 1997-05-16
JP3429921B2 true JP3429921B2 (ja) 2003-07-28

Family

ID=17603707

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27890395A Expired - Fee Related JP3429921B2 (ja) 1995-10-26 1995-10-26 半導体装置

Country Status (4)

Country Link
US (1) US5767573A (ja)
JP (1) JP3429921B2 (ja)
DE (1) DE19625240B4 (ja)
FR (1) FR2740610B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3907743B2 (ja) * 1995-05-11 2007-04-18 ローム株式会社 半導体装置
JP3261965B2 (ja) * 1996-02-21 2002-03-04 富士電機株式会社 半導体装置
JP3337224B2 (ja) * 1996-11-28 2002-10-21 三菱電機株式会社 半導体装置
WO1998024122A1 (fr) * 1996-11-28 1998-06-04 Mitsubishi Denki Kabushiki Kaisha Dispositif a semi-conducteur
JPH10294401A (ja) * 1997-04-21 1998-11-04 Matsushita Electric Ind Co Ltd パッケージ及び半導体装置
DE19721610A1 (de) * 1997-05-23 1998-11-26 Abb Daimler Benz Transp Drosselbaugruppe für ein Stromrichtergerät
US6159764A (en) * 1997-07-02 2000-12-12 Micron Technology, Inc. Varied-thickness heat sink for integrated circuit (IC) packages and method of fabricating IC packages
KR100246366B1 (ko) * 1997-12-04 2000-03-15 김영환 에리어 어레이형 반도체 패키지 및 그 제조방법
JPH11233712A (ja) * 1998-02-12 1999-08-27 Hitachi Ltd 半導体装置及びその製法とそれを使った電気機器
JP2000091485A (ja) * 1998-07-14 2000-03-31 Denso Corp 半導体装置
US6404065B1 (en) * 1998-07-31 2002-06-11 I-Xys Corporation Electrically isolated power semiconductor package
US6555900B1 (en) * 1998-10-21 2003-04-29 Matsushita Electric Industrial Co., Ltd. Package, semiconductor device and method for fabricating the semiconductor device
JP3941266B2 (ja) * 1998-10-27 2007-07-04 三菱電機株式会社 半導体パワーモジュール
JP3747699B2 (ja) * 1999-08-06 2006-02-22 富士電機デバイステクノロジー株式会社 半導体装置
JP4037589B2 (ja) * 2000-03-07 2008-01-23 三菱電機株式会社 樹脂封止形電力用半導体装置
US6465875B2 (en) * 2000-03-27 2002-10-15 International Rectifier Corporation Semiconductor device package with plural pad lead frame
DE10042839B4 (de) * 2000-08-30 2009-01-29 Infineon Technologies Ag Elektronisches Bauteil mit Wärmesenke und Verfahren zu seiner Herstellung
US6912134B2 (en) * 2000-09-12 2005-06-28 International Rectifier Corporation Fan control circuit and package
KR100403608B1 (ko) * 2000-11-10 2003-11-01 페어차일드코리아반도체 주식회사 스택구조의 인텔리젠트 파워 모듈 패키지 및 그 제조방법
DE10102359A1 (de) * 2001-01-19 2002-08-01 Siemens Ag Schaltungsanordnung mit in Chips angeordneten Halbleiterbauelementen
JP4286465B2 (ja) * 2001-02-09 2009-07-01 三菱電機株式会社 半導体装置とその製造方法
JP2002246515A (ja) * 2001-02-20 2002-08-30 Mitsubishi Electric Corp 半導体装置
US6731002B2 (en) 2001-05-04 2004-05-04 Ixys Corporation High frequency power device with a plastic molded package and direct bonded substrate
US6727585B2 (en) 2001-05-04 2004-04-27 Ixys Corporation Power device with a plastic molded package and direct bonded substrate
KR100723454B1 (ko) * 2004-08-21 2007-05-30 페어차일드코리아반도체 주식회사 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US7061080B2 (en) * 2001-06-11 2006-06-13 Fairchild Korea Semiconductor Ltd. Power module package having improved heat dissipating capability
KR100867573B1 (ko) 2001-06-11 2008-11-10 페어차일드코리아반도체 주식회사 열방출 능력이 개선된 전력용 모듈 패키지 및 그 제조 방법
JP4540884B2 (ja) * 2001-06-19 2010-09-08 三菱電機株式会社 半導体装置
JP4623871B2 (ja) * 2001-06-28 2011-02-02 三洋電機株式会社 混成集積回路装置
KR100442847B1 (ko) * 2001-09-17 2004-08-02 페어차일드코리아반도체 주식회사 3차원 구조를 갖는 전력 반도체 모듈 및 그 제조방법
JP2003124437A (ja) * 2001-10-19 2003-04-25 Mitsubishi Electric Corp 半導体装置
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
JP3828036B2 (ja) * 2002-03-28 2006-09-27 三菱電機株式会社 樹脂モールド型デバイスの製造方法及び製造装置
US7145223B2 (en) * 2002-05-22 2006-12-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device
EP1424728A1 (de) * 2002-11-27 2004-06-02 Abb Research Ltd. Leistungshalbleitermodul
JP4050160B2 (ja) * 2003-02-04 2008-02-20 株式会社東芝 半導体モジュール、半導体モジュール組体、主回路構成部品及び電力変換回路
JP3916072B2 (ja) * 2003-02-04 2007-05-16 住友電気工業株式会社 交流結合回路
DE502004000545D1 (de) * 2003-02-13 2006-06-14 Infineon Technologies Ag Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
WO2004073065A1 (ja) 2003-02-14 2004-08-26 Hitachi, Ltd. 半導体素子駆動用集積回路及び電力変換装置
US6889755B2 (en) 2003-02-18 2005-05-10 Thermal Corp. Heat pipe having a wick structure containing phase change materials
DE10316136A1 (de) * 2003-04-09 2004-11-18 Ixys Semiconductor Gmbh Gekapselte Leistungshalbleiteranordnung
US6975513B2 (en) * 2003-05-14 2005-12-13 Cyntec Co., Ltd. Construction for high density power module package
JP2005136264A (ja) * 2003-10-31 2005-05-26 Mitsubishi Electric Corp 電力用半導体装置及び電力用半導体モジュール
JP2005159197A (ja) * 2003-11-28 2005-06-16 Mitsubishi Electric Corp 半導体モジュール及び半導体装置
EP1538667A3 (de) * 2003-12-06 2007-04-18 LuK Lamellen und Kupplungsbau Beteiligungs KG Elektronisches Gerät mit elektrisch isoliertem metallischen Wärmeableitkörper
US7149088B2 (en) * 2004-06-18 2006-12-12 International Rectifier Corporation Half-bridge power module with insert molded heatsinks
US8022522B1 (en) * 2005-04-01 2011-09-20 Marvell International Ltd. Semiconductor package
TW200642550A (en) * 2005-05-25 2006-12-01 Cyntec Co Ltd Power module package structure
JP4810898B2 (ja) * 2005-06-29 2011-11-09 富士電機株式会社 半導体装置
JP2007027261A (ja) * 2005-07-13 2007-02-01 Mitsubishi Electric Corp パワーモジュール
US7868432B2 (en) * 2006-02-13 2011-01-11 Fairchild Semiconductor Corporation Multi-chip module for battery power control
JP2007300059A (ja) * 2006-04-03 2007-11-15 Denso Corp 半導体装置およびその製造方法
CA2666081C (en) * 2006-10-06 2011-02-15 Microsemi Corporation High temperature, high voltage sic void-less electronic package
JP5157247B2 (ja) * 2006-10-30 2013-03-06 三菱電機株式会社 電力半導体装置
JP4471967B2 (ja) * 2006-12-28 2010-06-02 株式会社ルネサステクノロジ 双方向スイッチモジュール
DE102007014789B3 (de) * 2007-03-28 2008-11-06 Ixys Ch Gmbh Anordnung mindestens eines Leistungshalbleitermoduls und einer Leiterplatte und Leistungshalbleitermodul
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
US9401461B2 (en) 2007-07-11 2016-07-26 Cree, Inc. LED chip design for white conversion
US10505083B2 (en) * 2007-07-11 2019-12-10 Cree, Inc. Coating method utilizing phosphor containment structure and devices fabricated using same
JP4523632B2 (ja) * 2007-12-11 2010-08-11 三菱電機株式会社 半導体装置
JP5206007B2 (ja) * 2008-02-15 2013-06-12 オムロン株式会社 パワーモジュール構造
TWI394258B (zh) 2008-11-11 2013-04-21 Cyntec Co Ltd 晶片封裝結構及其製作方法
KR101109667B1 (ko) * 2008-12-22 2012-01-31 한국전자통신연구원 방열 성능이 향상된 전력 소자 패키지
WO2011105823A2 (ko) * 2010-02-26 2011-09-01 학교법인 두원학원 차량용 전동식압축기의 인버터 냉각 구조
CN102339818B (zh) * 2010-07-15 2014-04-30 台达电子工业股份有限公司 功率模块及其制造方法
JP5669866B2 (ja) * 2011-02-09 2015-02-18 三菱電機株式会社 パワー半導体モジュール
DE202011100820U1 (de) 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
JP5602095B2 (ja) 2011-06-09 2014-10-08 三菱電機株式会社 半導体装置
WO2013018330A1 (ja) * 2011-07-29 2013-02-07 三洋電機株式会社 素子搭載用基板および半導体パワーモジュール
JP5798412B2 (ja) * 2011-08-25 2015-10-21 日産自動車株式会社 半導体モジュール
JP5682511B2 (ja) * 2011-08-31 2015-03-11 サンケン電気株式会社 半導体モジュール
JP2017055146A (ja) * 2011-09-08 2017-03-16 ローム株式会社 半導体装置、半導体装置の製造方法、半導体装置の実装構造、およびパワー用半導体装置
KR20130047362A (ko) * 2011-10-31 2013-05-08 삼성전기주식회사 전력 모듈 패키지
US9209176B2 (en) 2011-12-07 2015-12-08 Transphorm Inc. Semiconductor modules and methods of forming the same
US8951847B2 (en) 2012-01-18 2015-02-10 Intersil Americas LLC Package leadframe for dual side assembly
JP5928485B2 (ja) * 2012-02-09 2016-06-15 富士電機株式会社 半導体装置および半導体装置の製造方法
US8648643B2 (en) 2012-02-24 2014-02-11 Transphorm Inc. Semiconductor power modules and devices
JP5900620B2 (ja) * 2012-07-05 2016-04-06 三菱電機株式会社 半導体装置
CN103633053B (zh) * 2012-08-27 2016-02-03 美的集团股份有限公司 一种智能功率模块及其制造方法
US8829692B2 (en) * 2012-09-04 2014-09-09 Rolls-Royce Corporation Multilayer packaged semiconductor device and method of packaging
CN103050470B (zh) * 2012-12-26 2016-08-10 美的集团股份有限公司 智能功率模块及其制作方法
CN103236422B (zh) * 2013-03-29 2015-12-23 广东美的制冷设备有限公司 智能功率模块及其制造方法
CN104112730A (zh) * 2013-06-09 2014-10-22 广东美的制冷设备有限公司 智能功率模块及其制造方法
WO2015006111A1 (en) 2013-07-09 2015-01-15 Transphorm Inc. Multilevel inverters and their components
JP6237058B2 (ja) * 2013-09-27 2017-11-29 三菱マテリアル株式会社 銅板付きパワーモジュール用基板、及び銅板付きパワーモジュール用基板の製造方法
US11291146B2 (en) * 2014-03-07 2022-03-29 Bridge Semiconductor Corp. Leadframe substrate having modulator and crack inhibiting structure and flip chip assembly using the same
US10373896B2 (en) * 2014-03-28 2019-08-06 Mitsubishi Electric Corporation Semiconductor module and drive device equipped with semiconductor module
US9543940B2 (en) 2014-07-03 2017-01-10 Transphorm Inc. Switching circuits having ferrite beads
US9590494B1 (en) 2014-07-17 2017-03-07 Transphorm Inc. Bridgeless power factor correction circuits
DE102015102041A1 (de) 2015-02-12 2016-08-18 Danfoss Silicon Power Gmbh Leistungsmodul
WO2016149146A1 (en) 2015-03-13 2016-09-22 Transphorm, Inc. Paralleling of switching devices for high power circuits
JP6364543B2 (ja) * 2015-03-30 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP6790372B2 (ja) * 2016-02-05 2020-11-25 富士電機株式会社 半導体装置
JP7162001B2 (ja) 2016-11-23 2022-10-27 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 電力用半導体モジュールの製造
US10319648B2 (en) 2017-04-17 2019-06-11 Transphorm Inc. Conditions for burn-in of high power semiconductors
JP2019067950A (ja) * 2017-10-02 2019-04-25 トヨタ自動車株式会社 半導体装置の製造方法
CN109524333B (zh) * 2018-12-27 2024-03-26 西安中车永电电气有限公司 一种高压igbt模块封装用释放液注入工装

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4042952A (en) * 1976-06-09 1977-08-16 Motorola, Inc. R. F. power transistor device with controlled common lead inductance
JPS59197158A (ja) * 1983-04-22 1984-11-08 Toshiba Corp 半導体装置
JPS6058646A (ja) * 1983-09-12 1985-04-04 Toshiba Corp 高周波電力増幅用混成集積回路
JPS60160154A (ja) * 1984-01-30 1985-08-21 Nec Kansai Ltd Ｈｉｃ
CH663491A5 (en) * 1984-02-27 1987-12-15 Bbc Brown Boveri & Cie Electronic circuit module
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
DE3837618A1 (de) * 1988-11-05 1990-05-10 Semikron Elektronik Gmbh Elektrische oder elektronische anordnung
JPH02201948A (ja) * 1989-01-30 1990-08-10 Toshiba Corp 半導体装置パッケージ
DE3931634A1 (de) * 1989-09-22 1991-04-04 Telefunken Electronic Gmbh Halbleiterbauelement
US5043859A (en) * 1989-12-21 1991-08-27 General Electric Company Half bridge device package, packaged devices and circuits
US5172215A (en) * 1990-03-06 1992-12-15 Fuji Electric Co., Ltd. Overcurrent-limiting type semiconductor device
DE4017697C2 (de) * 1990-06-01 2003-12-11 Bosch Gmbh Robert Elektronisches Bauelement, Verfahren zu dessen Herstellung und Verwendung
JP2777464B2 (ja) * 1990-07-18 1998-07-16 株式会社日立製作所 電子装置と、これを用いたエンジンの点火装置
US5245216A (en) * 1990-09-11 1993-09-14 Kabushiki Kaisha Toshiba Plastic-molded type semiconductor device
EP0533158B1 (en) * 1991-09-20 1998-07-08 Hitachi, Ltd. Three-phase three-level inverter device
JP2656416B2 (ja) * 1991-12-16 1997-09-24 三菱電機株式会社 半導体装置および半導体装置の製造方法、並びに半導体装置に用いられる複合基板および複合基板の製造方法
IT1252704B (it) * 1991-12-20 1995-06-26 Sgs Thomson Microelectronics Struttura di dispositivo a semiconduttore con dissipatore metallico e corpo in plastica avente superfici di contatto a rugosita' controllata e procedimento per la sua fabbricazione
JP2838625B2 (ja) * 1992-09-08 1998-12-16 株式会社日立製作所 半導体モジュール
EP0609528A1 (en) * 1993-02-01 1994-08-10 Motorola, Inc. Low inductance semiconductor package
US5559374A (en) * 1993-03-25 1996-09-24 Sanyo Electric Co., Ltd. Hybrid integrated circuit
JP2974552B2 (ja) * 1993-06-14 1999-11-10 株式会社東芝 半導体装置
JP3157362B2 (ja) * 1993-09-03 2001-04-16 株式会社東芝 半導体装置
EP0661748A1 (en) * 1993-12-28 1995-07-05 Hitachi, Ltd. Semiconductor device
US5475263A (en) * 1994-02-14 1995-12-12 Delco Electronics Corp. Thick film hybrid multilayer circuit
JP2988243B2 (ja) * 1994-03-16 1999-12-13 株式会社日立製作所 パワー混成集積回路装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101354894B1 (ko) * 2011-10-27 2014-01-23 삼성전기주식회사 반도체 패키지, 그 제조방법 및 이를 포함하는 반도체 패키지 모듈
WO2016111059A1 (ja) * 2015-01-09 2016-07-14 株式会社村田製作所 パワー半導体のパッケージ素子
JPWO2016111059A1 (ja) * 2015-01-09 2017-09-14 株式会社村田製作所 パワー半導体のパッケージ素子

Also Published As

Publication number Publication date
DE19625240B4 (de) 2004-04-08
DE19625240A1 (de) 1997-04-30
US5767573A (en) 1998-06-16
JPH09129822A (ja) 1997-05-16
FR2740610A1 (fr) 1997-04-30
FR2740610B1 (fr) 1998-12-04

Similar Documents

Publication Publication Date Title
JP3429921B2 (ja) 半導体装置
EP0594395B1 (en) Semiconductor power module
US7501700B2 (en) Semiconductor power module having an electrically insulating heat sink and method of manufacturing the same
JP3168901B2 (ja) パワー半導体モジュール
US5703399A (en) Semiconductor power module
US8890310B2 (en) Power module package having excellent heat sink emission capability and method for manufacturing the same
US7005734B2 (en) Double-sided cooling isolated packaged power semiconductor device
JP4262453B2 (ja) 電力半導体装置
JP2000164800A (ja) 半導体モジュール
KR102172689B1 (ko) 반도체 패키지 및 그 제조방법
JP2000174180A (ja) 半導体装置
JP4091669B2 (ja) マルチチップ・パッケージの作成方法
CN110914975A (zh) 功率半导体模块
JPH05304248A (ja) 半導体装置
JP4096741B2 (ja) 半導体装置
EP1149419B1 (en) Multi-chip module for use in high-power applications
JP2004303854A (ja) 半導体装置
JP2004088022A (ja) 大電力用半導体装置
JP2002110867A (ja) 半導体装置及びその製造方法
JP3525823B2 (ja) 相補型ｉｇｂｔの実装構造
JP2003133514A (ja) パワーモジュール
US6649978B2 (en) Semiconductor module having multiple semiconductor chips
JP2612455B2 (ja) 半導体素子搭載用基板
JP3644161B2 (ja) パワー半導体モジュール
KR102378171B1 (ko) 커플드 반도체 패키지

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080516

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090516

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100516

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110516

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120516

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130516

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140516

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees