DE10316136A1 - Gekapselte Leistungshalbleiteranordnung - Google Patents

Gekapselte Leistungshalbleiteranordnung Download PDF

Info

Publication number
DE10316136A1
DE10316136A1 DE10316136A DE10316136A DE10316136A1 DE 10316136 A1 DE10316136 A1 DE 10316136A1 DE 10316136 A DE10316136 A DE 10316136A DE 10316136 A DE10316136 A DE 10316136A DE 10316136 A1 DE10316136 A1 DE 10316136A1
Authority
DE
Germany
Prior art keywords
power semiconductor
semiconductor arrangement
arrangement according
chips
connection elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE10316136A
Other languages
English (en)
Inventor
Andreas Dr.-Ing. Lindemann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IXYS Semiconductor GmbH
Original Assignee
IXYS Semiconductor GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IXYS Semiconductor GmbH filed Critical IXYS Semiconductor GmbH
Priority to DE10316136A priority Critical patent/DE10316136A1/de
Priority to KR1020057019070A priority patent/KR20060007014A/ko
Priority to PCT/EP2004/003750 priority patent/WO2004090977A1/de
Priority to US10/552,032 priority patent/US20060267185A1/en
Priority to EP04726473A priority patent/EP1611609A1/de
Priority to CNA2004800094747A priority patent/CN1771596A/zh
Publication of DE10316136A1 publication Critical patent/DE10316136A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Led Device Packages (AREA)

Abstract

Eine gekapselte Leistungshalbleiteranordnung umfasst ein Substrat aus einem Isolatormaterial (Keramik) mit einer Mehrzahl von Inseln 14, 17, 18, 19, die aus einem thermischen Leitermaterial, insbesondere aus Teilflächen einer Metallschicht, bestehen. Auf den Inseln sind Leistungshalbleiterchips 22 aufgelötet. Elektrische Verbindungen von den Chips zu Anschlusselementen 10 bzw. 12 sind über Bonddrähte 20, 24 auf zusätzlichen Inseln 19 oder über Drähte 28 und Teilbereiche 14 der Metallschicht hergestellt. Eine Umkapselung umgibt das Substrat und die Chips, wobei die Anschlusselemente 10 bzw. 12 herausstehen und das Substrat mit einer metallisierten Unterseite zum Anlegen an eine Wärmesenke freiliegt.

Description

  • Gebiet der Erfindung:
  • Die Erfindung betrifft eine gekapselte Leistungshalbleiteranordnung, in der eine Mehrzahl von Leistungshalbleiterchips gekapselt sind.
  • In Systemen, bei denen die Stromversorgung mit Batterien erfolgt, insbesondere im Automobilbau, finden zunehmend Leistungshalbleiter Anwendung. Bei Spannungen von 12 bis 80 V treten häufig hohe Ströme auf, die an die Leistungsschalter besondere Ansprüche stellen. Zum Schalten hoher Ströme werden im Stand der Technik gekapselte Halbleiterchips eingesetzt. Es ist bekannt, mehrere Chips unter Verwendung eines Leiterrahmens gleichzeitig zu verkapseln, wie beispielsweise in der DE 26 36 450 C2 und der US 4 507 675 beschrieben ist. Anschließend werden die einzelnen Leistungshalbleiterbauelemente, die über jeweils einen Chip verfügen, wieder voneinander getrennt.
  • Die Zuleitungen zu den Chips, die von aus der Umkapselung ragenden Anschlusselementen ausgehen, sind häufig aus Gründen des Aufbaus der Leistungshalbleiteranordnungen so bemessen, dass die Zuleitungen unerwünscht hohe Widerstände aufweisen, was zu Aufwärmeffekten führt. Ferner treten oft auch parasitäre Induktivitäten auf, die Überspannungseffekte zur Folge haben können.
  • In der WO 00/07238 ist eine gekapselte Leistungshalbleiteranordnung mit nur einem Chip beschrieben, der auf ein Keramiksubstrat aufgebracht ist, das an seiner Ober- und Unterseite mit Kupfer beschichtet ist. Derartige Keramiksubstrate werden auch als Direct-Copper-Bond-Substrate bezeichnet. Sie haben den Vorteil, dass der Chip einerseits gegenüber dem Kühlkörper elektrisch isoliert ist und andererseits die Wärme in den Kühlkörper abgeleitet wird.
  • Aus der EP 0063070 A1 ist bekannt, eine Mehrzahl von Leistungshalbleiterchips zu kombinieren. Dort sind zwei untereinander elektrisch nicht verbundene Chips auf eine thermisch gut leitende Platte aufgebracht und jeweils mit Anschlusselementen verbunden. Über die Platte wird die Wärme an eine Grundplatte abgeführt.
  • Darüber hinaus ist es bekannt, eine größere Anzahl von Bauelementen auf einem metallischen Kamm anzuordnen, der bis auf eine Kühlfläche mit Kunststoff umpreßt wird (BBC BROWN BOVERI, Leistungshalbleiter, Dr. Heimo Buri, Mannheim 1982). Später werden die einzelnen Bauelemente wieder voneinander getrennt. Diese Umpreßtechnik findet dann Anwendung, wenn kleinere Bauelemente in großer Stückzahl kostengünstig hergestellt werden sollen.
    •
  • Zusammenfassung der Erfindung
  • Der Erfindung liegt die Aufgabe zu Grunde, eine kostengünstig zu fertigende Leistungshalbleiteranordnung mit einer Mehrzahl von Chips zu schaffen, die verbesserte Eigenschaften hat, insbesondere Wärme besser zum Kühlkörper abführt, bei der weniger Überspannungen und weniger parasitäre induktive Effekte auftreten, und bei der die Chips zumindest teilweise auch untereinander elektrisch verbunden sein können.
  • Diese Aufgabe wird durch eine gekapselte Leistungshalbleiteranordnung gelöst, die ein Substrat aus einem keramischen Isolatormaterial mit mindestens einer Insel aus einem thermisch und elektrisch leitfähigen Leitermaterial, mindestens zwei auf den Inseln angeordnete Leistungshalbleiterchips, elektrische Verbindungen von den Chips zu Anschlusselementen, und eine monolithische Umkapselung aus umpreßten Kunstoffmaterial umfasst, die die Leistungshalbleiterchips vollständig umgibt, das Substrat zumindest teilweise umgibt, und aus der die Anschlusselemente herausstehen, wobei mindestens zwei Anschlusselemente elektrisch und mechanisch mit den Inseln verbunden sind.
  • Das thermisch und elektrisch leitfähige Material ist vorzugsweise ein Metall, insbesondere in Form einer dünnen Schicht.
  • Da die Chips auf thermisch leitenden Inseln, vorzugsweise auf mehrere Inseln, insbesondere jeder einzelne Chip auf einer gesonderten Insel plaziert sind, wird die Wärme von den Chips nicht in eine geschlossene Leiterschicht abgeleitet, sondern nur in einen isolierten, also getrennten Bereich. Von diesem Bereich aus gelangt die Wärme dann direkt in das Isolatorsubstrat und kann von diesem aus nach unten abgeleitet werden. Beispielsweise kann die Wärme in eine auf der Unterseite des Substrats angeordnete Metallschicht abgeleitet werden, die nicht umkapselt ist, also freiliegt und somit die Wärme an einen Kühlkörper abgeben kann. Die elektrischen Verbindungen werden dann weniger oder kaum erwärmt.
  • Die Anordnung der Inseln mit und ohne Chips erlaubt eine Optimierung der elektrischen Verbindungen. Die elektrischen Verbindungen können Lötverbindungen, (Bond-)Drahtverbindung oder auch Verbindungen über die Inseln umfassen. Bei einer Optimierung der Belegung der Anschlusselemente kann auf parasitäre Induktivitäten geachtet werden, beispielsweise indem einen Hauptstrom führende Anschlusselemente nebeneinander angeordnet sind. Damit an benachbarten Anschlusselementen nicht zu hohe Spannungen anliegen, sind die Inseln vorzugsweise so ausgebildet, dass zumindest in der Grundtendenz solche Anschlusselemente näher zueinander angeordnet sind, an denen Potentiale liegen, die einen geringen Potentialabstand (Spannung) haben als solche Anschlusselemente, an denen Potentiale liegen, die einen hohen Potentialabstand haben. Die Anschlusselemente können auf zwei, insbesondere gegenüberliegenden Seiten der Umkapselung angeordnet sein, wobei sie aus dieser herausragen können. Sie können flache Leiteranschlüsse sein, die auch innerhalb oder außerhalb der Umkapselung gebogen sein können. Die Leiteranschlüsse müssen nicht alle dieselben Abmessungen und im gleichen Abstand zueinander angeordnet sein. Auf einer Seite der Umkapselung können sie z.B. schmäler sein und geringere Abstände zum nächsten Nachbarn aufweisen als auf der anderen Seite der Umkapselung. Die breiteren Leiteranschlüsse auf der einen Seite der Umkapselung können auch weniger zahlreich sein als es die schmalen auf der anderen Seite der Umkapselung sind. Unter den Leiteranschlüssen kann in der Umkapselung ein Schlitz bzw. eine Aussparung zur Aufnahme eines Isolators, beispielsweise eine Kunststoffolie, vorgesehen sein, damit die Leiteranschlüsse bei der Kontaktierung der metallisierten Unterseite des Substrats mit einer Wärmesenke von dieser getrennt sind, so dass elektrische Kurzschlüsse vermieden werden.
  • Bei der Erfindung wird vorzugsweise ein metallisiertes Keramiksubstrat verwendet, beispielsweise ein Direkt-Kupfer-Bond-Substrat oder ein Direkt-Aluminium-Bond-Substrat, wobei das Keramikmaterial Aluminiumoxid und/oder Aluminiumnitrid umfassen kann. Die Chips können auf die Metallinseln gelötet sein.
  • Es kann eine Vielzahl verschiedener Chips verwendet werden, beispielsweise MOSFET-, Dioden-, IGBT- und/oder Thyristorchips, die beispielsweise einen Einzelschalter, einen Chopper, einen Brückenzweig, eine H-Brücke oder eine Dreiphasenbrücke oder eine Kombination dieser Elemente bilden können.
    •
  • Kurze Beschreibung der Zeichnung:
  • Nachfolgend wird eine bevorzugte Ausführungsform der Erfindung unter Bezugnahme auf die Zeichnung beschrieben, in der zeigen:
  • 1 eine schematische Innenansicht eines Ausschnitts aus der erfindungsgemäßen Leistungshalbleitervorrichtung in der Draufsicht,
  • 2 die erfindungsgemäße Leistungshalbleiteranordnung in der Draufsicht,
  • 3 die Leistungshalbleiteranordnung in der Unteransicht,
  • 4 einen Auschnitt der Leistungshalbleiteranordnung in geschnittener und vergrößerter Darstellung, und
  • 5 ein Schaltbild einer Kombination von sechs Leistungshalbleiterchips für eine Ausführungsform der Erfindung.
  • Beschreibung einer bevorzugten Ausführungsform der Erfindung:
  • 1 zeigt einen Ausschnitt einer Leistungshalbleiteranordnung, bei der auf der einen im Bild unteren Seite drei Anschlusselemente 10 und auf der gegenüberliegenden im Bild oberen Seite acht Anschlusselemente 12 zu erkennen sind, die wesentlich schmäler sind und einen geringeren Abstand voneinander haben als die Anschlusselemente 10. Auf der Oberseite des Substrats, das aus einem keramischen Isolatormaterial besteht, befinden sich Inseln aus einem thermisch und elektrisch leitfähigen Material. Diese Inseln werden durch eine Metallschicht gebildet, die durch Gräben 16, die mittels Ätzen erzeugt worden sind, voneinander getrennt sind. Die Metallschichtinseln dienen der elektrischen Verbindung und der Befestigung der Anschlusselemente 10 und der Leistungshalbleiterchips 22.
  • Die oberen Anschlusselemente 12 sind jeweils mit nebeneinander angeordneten Inseln 17 am oberen Rand des Substrates mechanisch und elektrisch verbunden. Die unteren Anschlusselemente 10 sind mit als Leiterbahnen ausgebildeten Inseln 14 elektrisch und mechanisch verbunden. Auf die Inseln 21 im mittleren Bereich des Substrats sind die Leistungshalbleiterchips 22 gelötet. Ferner sind zwischen zwei Leiterbahnen 14 etwas kleinere Metallschichtinseln 19 vorgesehen, die zum Aufbonden von Drähten für die elektrische Verbindung der Halbleiterchips mit den Anschlusselementen dienen. Gezeigt ist beispielsweise ein Bonddraht 20, der von einem Chip 22 zu einer Insel 19 führt. Ein weiterer Bonddraht 24 stellt dann die Verbindung zu einem Anschlusselement 12 her, das wiederum mit einer Insel verbunden ist. Ein dritter Bonddraht 26 ist vom Chip 22 über eine Leiterbahn 14 zu einem Anschlusselement 12 geführt. Ferner ist der Chip über eine Vielzahl nebeneinander angeordneter Drähte 28 mit einer Leiterbahn 14 verbunden. In ähnlicher Weise sind die elektrischen Verbindungen der anderen Chips hergestellt. Zur Verringerung von Induktivitäten sind die Stromanschlüsse +, – unmittelbar nebeneinander angeordnet, und die stromführenden Leiterbahnen bilden keine Leiterschleife.
  • Die Metallschicht ist eine Kupferschicht, die auf einem relativ dünnen Keramiksubstrat aufgebracht ist, das beispielsweise ca. 0,38 mm dünn, vorzugsweise kleiner als 1,0 mm ist. Dies genügt als Isolierung für Spannungen, wie sie im Automobilbau verwendet werden, also nicht zu hoch sind. Rückseitig ist das Keramiksubstrat ebenfalls mit Kupfer beschichtet. Es wird also ein Direct-Copper-Bond-Substrat verwendet.
  • Die 2 zeigt die erfindungsgemäße Leistungshalbleiteranordnung in der Draufsicht. Die Leistungshalbleiterchips werden von einer monolithischen Umkapselung 30 aus Kunststoff umschlossen, die um das Keramiksubstrat gepreßt ist. Diese Umpreßtechnik ist dem Fachmann bekannt. Die Umkapselung erstreckt sich über die gesamte Oberseite des Substrats und hintergreift die Unterseite des Substrats. Aus der Umkapselung 30 stehen die Anschlusselemente 10, 12 in Form von flachen Leiteranschlüssen seitlich heraus.
  • Bei der in 3 dargestellten Ansicht derselben Leistungshalbleiteranordnung von unten sieht man, dass das Substrat von der Umkapselung nicht völlig umschlossen ist, sondern die untere Metallschicht 32 freiliegt und von einem schmalen umlaufenden Rand 38 der Umkapselung umgeben wird. Die Leistungshalbleiteranordnung kann auf diese Weise gut an eine Wärmesenke angekoppelt werden. An dem schmalen umlaufenden Rand tritt die Umkapselung unter Bildung von Absätzen 37 zurück, so dass schmale Spalte entstehen, wenn die Halbleiteranordnung mit der unteren Metallschicht auf einem Kühlkörper aufliegt (4). In diese Spalte kann sich ein flacher Isolator erstrecken, der unter die Leiteranschlüsse geschoben wird. Der Isolator, beispielweise ein Kunststoffplättchen, dient der Vermeidung von Kurzschlüssen zwischen den Leiteranschlüssen und dem Kühlkörper und gleichsam der Erhöhung der Spannungsfestigkeit.
  • Die verschiedenen Chips können mit der erfindungsgemäßen Leistungshalbleitervorrichtung hervorragend miteinander verschaltet werden. 5 zeigt als Beispiel die Verschaltung von sechs Elementen als Dreiphasenbrücke. Jedes Element enthält einen MOSFET 34 mit Gateanschluss G1, G2, G3, G4, G5 bzw. G6 und Sourceanschluss S1, S2, S3, S4, S5 bzw. S6 sowie eine Diode 36, die entweder jeweils Teil eines MOSFETs oder auch gesondert in Form einer Schottkydiode bereitgestellt sein kann. Andere hier nicht dargestellte Verschaltungen können eine H-Brücke oder einen Brückenzweig bilden.

Claims (16)

  1. Gekapselte Leistungshalbleiteranordnung mit: – einem Substrat aus einem kermischen Isolatormaterial mit mindestens einer Insel (14, 17, 18, 19) aus einem thermisch und elektrisch leitfähigen Material, – mindestens zwei auf den Inseln angeordneten Leistungshalbleiterchips (22), – elektrischen Verbindungen (20, 24, 26, 28, 14) von den Chips zu Anschlusselementen (10, 12), und – einer monolithischen Umkapselung (30) aus umpresstem Kunstoffmaterial, die die Leistungshalbleiterchips (22) vollständig umgibt, das Substrat zumindest teilweise umgibt, und aus der die Anschlusselemente (10, 12) herausragen, wobei mindestens zwei Anschlusselemente elektrisch und mechanisch mit den Inseln verbunden sind.
  2. Leistungshalbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, dass die Inseln (14, 17, 18, 19) getrennte Teilflächen einer Metallschicht umfassen.
  3. Leistungshalbleiteranordnung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass das Substrat ein Keramiksubstrat ist, das insbesondere Aluminiumoxid- oder Aluminiunmitrid-Keramikmaterial umfasst.
  4. Leistungshalbleiteranordnung nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass das Substrat auf der den Inseln gegenüberliegenden Seite eine Metallbeschichtung (32) aufweist.
  5. Leistungshalbleiteranordnung nach Anspruch 4, dadurch gekennzeichnet, dass die Metallbeschichtung (32) des Substrats auf der den Inseln gegenüberliegenden Seite zumindest teilweise freiliegt.
  6. Leistungshalbleiteranordnung nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass das Substrat ein Direct-Kupfer-Bond- oder Direct-Aluminium-Bond-Substrat ist.
  7. Leistungshalbleiteranordnung nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die elektrischen Verbindungen Lötverbindungen umfassen.
  8. Leistungshalbleiteranordnung nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die elektrischen Verbindungen Drahtverbindungen (20, 24, 26, 28) und/oder Verbindungen (14) über die Inseln umfassen.
  9. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlusselemente (10, 12) flache Leiteranschlüsse sind oder innerhalb oder außerhalb der Umkapselung gebogene Leiteranschlüsse sind.
  10. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass sich an zwei verschiedenen Seiten der Umkapselung Anschlusselemente (10, 12) befinden.
  11. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlusselemente (10, 12) so angeordnet und mit den Chips verbunden sind, dass einen Hauptstrom führende Anschlusselemente nebeneinander angeordnet sind.
  12. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Anschlusselemente (10, 12) so angeordnet und mit den Chips verbunden sind, dass zwei Anschlusselemente, an denen Potentiale anliegen, die einen hohen Potentialabstand zueinander haben, weiter voneinander entfernt sind als zwei Anschlusselemente, an denen Potentiale anliegen, die einen niedrigen Potentialabstand zueinander haben.
  13. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chips (22) mittels Lötverbindungen an einer Metallinsel befestigt sind.
  14. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass an der Unterseite der Umkapselung (30) mindestens ein Absatz (37) zum Einschieben eines flachen Isolators ausgebildet ist.
  15. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chips MOSFET-, Dioden-, IGBT- und/oder Thyristorchips umfassen.
  16. Leistungshalbleiteranordnung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Chips in ihrer Zusammenwirkung einen Einzelschalter, einen Chopper, einen Brückenzweig, eine H-Brücke oder eine Dreiphasenbrücke (4) oder eine Kombination dieser Elemente bilden.
DE10316136A 2003-04-09 2003-04-09 Gekapselte Leistungshalbleiteranordnung Withdrawn DE10316136A1 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE10316136A DE10316136A1 (de) 2003-04-09 2003-04-09 Gekapselte Leistungshalbleiteranordnung
KR1020057019070A KR20060007014A (ko) 2003-04-09 2004-04-08 캡슐화된 전력 반도체 조립체
PCT/EP2004/003750 WO2004090977A1 (de) 2003-04-09 2004-04-08 Gekapselte leistungshalbleiteranordnung
US10/552,032 US20060267185A1 (en) 2003-04-09 2004-04-08 Encapsulated power semiconductor assembly
EP04726473A EP1611609A1 (de) 2003-04-09 2004-04-08 Gekapselte leistungshalbleiteranordnung
CNA2004800094747A CN1771596A (zh) 2003-04-09 2004-04-08 密封的功率半导体组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10316136A DE10316136A1 (de) 2003-04-09 2003-04-09 Gekapselte Leistungshalbleiteranordnung

Publications (1)

Publication Number Publication Date
DE10316136A1 true DE10316136A1 (de) 2004-11-18

Family

ID=33154125

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10316136A Withdrawn DE10316136A1 (de) 2003-04-09 2003-04-09 Gekapselte Leistungshalbleiteranordnung

Country Status (6)

Country Link
US (1) US20060267185A1 (de)
EP (1) EP1611609A1 (de)
KR (1) KR20060007014A (de)
CN (1) CN1771596A (de)
DE (1) DE10316136A1 (de)
WO (1) WO2004090977A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008092635A1 (en) * 2007-02-02 2008-08-07 Dsm Ip Assets B.V. Heat transport assembly

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007053596A1 (en) 2005-10-31 2007-05-10 Braincells, Inc. Gaba receptor mediated modulation of neurogenesis
US7911053B2 (en) 2007-04-19 2011-03-22 Marvell World Trade Ltd. Semiconductor packaging with internal wiring bus
KR101555300B1 (ko) * 2008-12-05 2015-09-24 페어차일드코리아반도체 주식회사 외부 본딩 영역을 구비하는 반도체 파워 모듈 패키지
DE202011100820U1 (de) * 2011-05-17 2011-12-01 Ixys Semiconductor Gmbh Leistungshalbleiter
CN103293344A (zh) * 2012-02-24 2013-09-11 西安永电电气有限责任公司 Igbt模块测试电路板及测试夹具
CN103311193B (zh) * 2012-03-06 2016-01-20 深圳赛意法微电子有限公司 半导体功率模块封装结构及其制备方法
JP5876970B2 (ja) * 2012-06-19 2016-03-02 アーベーベー・テクノロジー・アーゲー 複数のパワートランジスタを搭載するための基板、およびパワー半導体モジュール
DE102016122014A1 (de) * 2016-11-16 2018-05-17 Epcos Ag Leistungsmodul mit verringerter Defektanfälligkeit und Verwendung desselben

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69710885T2 (de) * 1996-05-21 2002-09-19 The Whitaker Corp., Wilmington Oberflächenmontiertes gehäuse mit wärmeübertragungseigenschaften

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4907068A (en) * 1987-01-21 1990-03-06 Siemens Aktiengesellschaft Semiconductor arrangement having at least one semiconductor body
US5077595A (en) * 1990-01-25 1991-12-31 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
JP2901091B2 (ja) * 1990-09-27 1999-06-02 株式会社日立製作所 半導体装置
US6002183A (en) * 1995-05-04 1999-12-14 Iversen; Arthur H. Power semiconductor packaging
KR100307465B1 (ko) * 1992-10-20 2001-12-15 야기 추구오 파워모듈
US5369056A (en) * 1993-03-29 1994-11-29 Staktek Corporation Warp-resistent ultra-thin integrated circuit package fabrication method
JP3233507B2 (ja) * 1993-08-13 2001-11-26 株式会社東芝 半導体装置
US5523620A (en) * 1994-02-14 1996-06-04 Delco Electronics Corporation Coplanar linear dual switch module
JP3429921B2 (ja) * 1995-10-26 2003-07-28 三菱電機株式会社 半導体装置
DE19635582C1 (de) * 1996-09-02 1998-02-19 Siemens Ag Leistungs-Halbleiterbauelement für Brückenschaltungen mit High- bzw. Low-Side-Schaltern
GB2338827B (en) * 1998-06-27 2002-12-31 Motorola Gmbh Electronic package assembly
US6583505B2 (en) * 2001-05-04 2003-06-24 Ixys Corporation Electrically isolated power device package
DE10157362B4 (de) * 2001-11-23 2006-11-16 Infineon Technologies Ag Leistungsmodul und Verfahren zu seiner Herstellung
WO2003071601A2 (de) * 2002-02-18 2003-08-28 Infineon Technologies Ag Schaltungsmodul und verfahren zu seiner herstellung

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69710885T2 (de) * 1996-05-21 2002-09-19 The Whitaker Corp., Wilmington Oberflächenmontiertes gehäuse mit wärmeübertragungseigenschaften

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008092635A1 (en) * 2007-02-02 2008-08-07 Dsm Ip Assets B.V. Heat transport assembly
US8189335B2 (en) 2007-02-02 2012-05-29 Dsm Ip Assets B.V. Heat transport assembly

Also Published As

Publication number Publication date
KR20060007014A (ko) 2006-01-23
US20060267185A1 (en) 2006-11-30
WO2004090977A1 (de) 2004-10-21
CN1771596A (zh) 2006-05-10
EP1611609A1 (de) 2006-01-04

Similar Documents

Publication Publication Date Title
DE19520700B4 (de) Halbleiterbausteinanordnung
DE102005055761B4 (de) Leistungshalbleiterbauelement mit Halbleiterchipstapel in Brückenschaltung und Verfahren zur Herstellung desselben
DE4301915C2 (de) Mehrfachchip-Halbleitervorrichtung
DE102006037118B3 (de) Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben
DE102005054872B4 (de) Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102005057401B4 (de) Halbleiterbauteil und Verfahren zu dessen Herstellung
DE102006005420B4 (de) Stapelbares Halbleiterbauteil und Verfahren zur Herstellung desselben
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102019112935B4 (de) Halbleitermodul
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102018124171A1 (de) Halbleitervorrichtung
DE102014118836A1 (de) Halbleiterbauteil
DE112019003540T5 (de) Halbleiterbauteil
DE102005039165A1 (de) Halbleiterleistungsbauteil mit vertikalem Strompfad durch einen Halbleiterleistungschip und Verfahren zu dessen Herstellung
EP0750345B1 (de) Leistungs-Halbleitermodul
DE102018212436A1 (de) Halbleitergehäuse mit symmetrisch angeordneten leisungsanschlüssen und verfahren zu dessen herstellung
DE102019112936A1 (de) Halbleitermodul
DE102017101185B4 (de) Ein Halbleitermodul umfassend Transistorchips, Diodenchips und Treiberchips, angeordnet in einer gemeinsamen Ebene, Verfahren zu dessen Herstellung und integriertes Leistungsmodul
DE102015103555B4 (de) Elektronisches Bauteil
DE10316136A1 (de) Gekapselte Leistungshalbleiteranordnung
DE102020109692A1 (de) Quad-gehäuse mit an anschlüssen an der oberseite eines halbleiterchips angebrachten leitenden clips
DE102021005969A1 (de) Leadframe-gehäuse mit einstellbarem clip
DE102019112934A1 (de) Halbleitermodul
DE102004047306B4 (de) Leistungs-Halbleiterbauteil mit mehreren Bauteilkomponenten
DE19902462B4 (de) Halbleiterbauelement mit Chip-on-Chip-Aufbau

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8130 Withdrawal