DE102007007142B4 - Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung - Google Patents
Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung Download PDFInfo
- Publication number
- DE102007007142B4 DE102007007142B4 DE102007007142A DE102007007142A DE102007007142B4 DE 102007007142 B4 DE102007007142 B4 DE 102007007142B4 DE 102007007142 A DE102007007142 A DE 102007007142A DE 102007007142 A DE102007007142 A DE 102007007142A DE 102007007142 B4 DE102007007142 B4 DE 102007007142B4
- Authority
- DE
- Germany
- Prior art keywords
- semiconductor device
- semiconductor devices
- semiconductor
- layer
- metallic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0231—Manufacturing methods of the redistribution layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/023—Redistribution layers [RDL] for bonding areas
- H01L2224/0237—Disposition of the redistribution layers
- H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/0502—Disposition
- H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/05001—Internal layers
- H01L2224/05099—Material
- H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05147—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0556—Disposition
- H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
- H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
- H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
- H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/05647—Copper [Cu] as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/1302—Disposition
- H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12041—LED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12044—OLED
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Ein Nutzen weist eine Basisplatte mit einer oberen ersten metallischen Schicht und eine Vielzahl vertikaler Halbleiterbauelemente auf. Die vertikalen Halbleiterbauelemente weisen jeweils eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und eine gegenüberliegende zweite Seite mit einer zweiten Lastelektrode auf. Die zweite Seite der Halbleiterbauelemente ist jeweils auf der metallischen Schicht der Basisplatte montiert. Die Halbleiterbauelemente sind so angeordnet, dass Randseiten benachbarter Halbleiterbauelemente voneinander über Trennbereiche getrennt sind. Eine zweite metallische Schicht ist in den Trennbereichen zwischen den Halbleiterbauelementen angeordnet, so dass die Randseiten benachbarter Halbleiterbauelemente durch die zweite metallische Schicht abgedeckt werden.
Description
- Hintergrund
- Die Anmeldung betrifft einen Nutzen, ein Halbleiterbauteil sowie Verfahren zu deren Herstellung.
- Halbleiterbauelemente, wie Halbeiterchips werden normalerweise in Form eines Halbleiterbauteils verwendet. Das Halbleiterbauteil sieht normalerweise eine interne Umverdrahtung vor, die sich zwischen den dotierten Bereichen des Halbleitermaterials des Halbleiterbauelements und den Außenkontakten des Halbleiterbauteils erstreckt, um den elektrischen Zugriff auf den Halbleiterchip zu vereinfachen. Ferner kann das Halbleiterbauteil ein Gehäuse aufweisen, das das Halbleiterbauelement vor Beschädigungen schützt.
- Die interne Umverdrahtung und das Gehäuse beeinflussen die elektrische und thermische Leistung, die so genannten Performance des Halbleiterbauteils.
- Aus der Druckschrift
US 5 637 922 A ist eine interne Umverdrahtung für vertikale Leistungshalbleiterbauteile und deren Montage auf DCB-Substarten (Direct Copper Bond-Substraten) sowie aus den DruckschriftenUS 2004/0021216 A1 US 6 306 680 B1 undUS 2002/0027276 A1 DE 103 08 928 A1 ,US 5 465 009 A undEP 0 461 316 A1 beschreiben Dünnfilmtechniken zur Schaffung von Rahmen um oder Zuleitungen zu elektrischen Bauteilen. - Zusammenfassung
- Ein Nutzen weist eine Basisplatte mit einer oberen ersten metallischen Schicht und eine Vielzahl vertikaler Halbleiterbauelemente auf. Die vertikalen Halbleiterbauelemente weisen jeweils eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und einer gegenüberliegenden zweiten Seite mit einer zweiten Lastelektrode auf. Die zweite Seite der Halbleiterbauelemente ist jeweils auf der metallischen Schicht der Basisplatte montiert. Die Halbleiterbauelemente sind so angeordnet, dass Randseiten benachbarter Halbleiterbauelemente voneinander über Trennbereiche getrennt sind. Eine zweite metallische Schicht ist in den Trennbereichen zwischen den Halbleiterbauelementen angeordnet, so dass die Randseiten benachbarter Halbleiterbauelemente durch die zweite metallische Schicht abgedeckt werden.
- Ein Verfahren zum Herstellen eines Nutzens weist folgende Merkmale auf. Eine Vielzahl von vertikalen Halbleiterbauelementen wird bereitgestellt, wobei die Halbleiterbauelemente jeweils eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und einer gegenüberliegenden zweiten Seite mit einer zweiten Lastelektrode aufweisen, wobei die zweite Seite der Halbleiterbauelemente auf einer metallischen Schicht so angeordnet ist, dass Randseiten benachbarter Halbleiterbauelemente voneinander über Trennbereiche getrennt sind, und die zweiten Seiten mit der metallischen Schicht elektrisch verbunden sind. Zumindest ein Metall wird auf die metallische Schicht in den Trennbereichen zwischen den Halbleiterbauelementen abgeschieden, so dass die Randseiten der Halbleiterbauelemente durch das abgeschiedene Metall abgedeckt werden.
- Kurze Beschreibung der Figuren
-
1 zeigt einen Querschnitt eines Nutzens mit einer Vielzahl von Halbleiterbauelementen, -
2 zeigt einen Querschnitt des Nutzens der1 mit Rückseitenumverdrahtung, -
3 zeigt eine Draufsicht des Nutzens der2 , -
4 zeigt einen Querschnitt eines Halbleiterbauteils nach einer ersten Ausführungsform, -
5 zeigt eine perspektivische Ansicht des Halbleiterbauteils der4 , -
6a zeigt eine perspektivische Ansicht eines Halbleiterbauteils nach einer zweiten Ausführungsform mit einer ersten Außenkontaktflächenanordnung, -
6b zeigt eine perspektivische Ansicht eines Halbleiterbauteils nach einer zweiten Ausführungsform mit einer zweiten Außenkontaktflächenanordnung, -
7 zeigt einen Querschnitt eines Nutzens nach einer dritten Ausführungsform, -
8 zeigt einen Querschnitt eines Nutzens nach einer vierten Ausführungsform, -
9 zeigt einen Querschnitt eines Nutzens nach einer fünften Ausführungsform, -
10 zeigt das Herstellen einer Vielzahl von Halbleiterbauelementen aus dem Nutzen der9 , -
11 zeigt das Herstellen einer Rückseitenumverdrahtung der Halbleiterbauelemente der10 , -
12 zeigt ein Halbleiterbauteil nach einer sechsten Ausführungsform, -
13 zeigt ein Halbleiterbauteil nach einer siebten Ausführungsform, -
14 zeigt ein Halbleiterbauteil nach einer achten Ausführungsform, -
15 zeigt ein Halbleiterbauteil nach einer neunten Ausführungsform, -
16 zeigt eine Draufsicht des Halbleiterbauteils der15 , und -
17 zeigt ein Halbleiterbauteil nach einer zehnten Ausführungsform. - Detaillierte Beschreibung der Erfindung
- Die
1 bis5 zeigen die Herstellung eines Nutzens10 , der vereinzelt wird, um mehrere Halbleiterbauteile11 herzus tellen. Die6a und6b zeigen jeweils ein Halbleiterbauteil12 , das mittels eines Nutzens hergestellt wird. Das Halbleiterbauteil12 unterscheidet sich von dem Halbleiterbauteil11 durch die Anordnung der Außenkontaktflächen13 . Die7 und8 zeigen jeweils einen Nutzen nach weiteren Ausführungsformen. - Die
9 bis11 zeigen das Herstellen eines Nutzens nach einer Ausführungsform und die12 bis17 zeigen Halbleiterbauteile, die mittels des Nutzens der11 hergestellt werden können. - In den Figuren sind gleiche Elemente mit dem gleichen Bezugszeichen gezeigt.
-
1 zeigt einen Querschnitt eines Nutzens10 , der eine Basisplatte14 in Form eines Trägers14 mit einer oberen metallischen Schicht und eine Vielzahl von Halbleiterbauelementen15 aufweist. In dieser Ausführungsform ist der Träger14 eine metallische Platte, insbesondere eine Kupferplatte. Die Halbleiterbauelemente15 sind in dieser Ausführungsform jeweils ein vertikales Halbleiterbauelement, insbesondere ein vertikaler Leistungstransistor in Form eines vertikalen MOSFET (Metal Oxide Semiconductor Field Effect Transistor). Das Halbleiterbauelement15 kann auch ein IGBT (Isolated Gate Bipolar Transistor) oder ein BJP (Bipolar Junction Transistor) oder eine Diode sein. Das Halbleiterbauelement15 weist eine erste Seite 16 mit einer ersten Lastelektrode17 und einer Steuerungselektrode18 und einer gegenüberliegenden zweiten Seite19 mit einer zweiten Lastelektrode20 auf. Die Elektroden17 ,18 und20 weisen jeweils die Form einer Kontaktfläche auf. Die erste Lastelektrode17 sowie die zweite Lastelektrode20 sind je weils großflächige Kontakte. Die Steuerungselektrode ist ein kleinflächiger Kontakt. Die zwei Elektroden17 ,18 auf der ersten Seite16 sind voneinander elektrisch isoliert. In dieser Ausführungsform ist die erste Lastelektrode17 als Source, die Steuerungselektrode18 als Gate und die zweite Lastelektrode20 als Drain bezeichnet, da das Halbleiterbauelement15 ein MOSFET ist. - Eine Vielzahl der Halbleiterbauelemente
15 wird bereitgestellt. Die zweite Seite19 der Halbleiterbauelemente15 ist auf der metallischen Oberfläche24 des Trägers14 so angeordnet, dass die Randseiten21 benachbarter Halbleiterbauelemente15 voneinander über Trennbereiche22 getrennt sind. Die zweite Seite19 ist mit der metallischen Oberfläche24 des Trägers14 elektrisch verbunden. - In dieser ersten Ausführungsform werden einzelne Halbleiterbauelemente
15 auf den Träger14 montiert. Insbesondere wird die zweite Seite19 der Halbleiterbauelemente15 auf der oberen metallischen Schicht des Trägers14 montiert. Die Halbleiterbauelemente15 sind so angeordnet, dass die Randseiten21 benachbarter Halbleiterbauelemente15 voneinander über Trennbereiche22 getrennt sind. Die Halbleiterbauelemente15 sind in Spalten und Zeilen angeordnet, so dass die Trennbereiche22 Sägespuren aufweisen. Die Sägespuren sind in den Figuren mit einer gestrichelten Linie dargestellt. - Die zweite Seite
19 bzw. die zweite Lastelektrode20 der Halbleiterbauelemente15 ist über eine Diffusionslotverbindung23 auf der Oberfläche24 der Kupferplatte14 montiert. In einer weiteren Ausführungsform können die Halbleiterbauelemente über eine Weichlotverbindung auf den Träger montiert werden. - Zum Herstellen der Diffusionslotverbindung
23 wird eine Schicht eines Diffusionslots auf der zweiten Lastelektrode19 abgeschieden. Zum Montieren des Halbleiterbauteils15 auf der Platte14 wird die Platte14 auf eine Temperatur aufgeheizt, die oberhalb der Schmelztemperatur des Diffusionslots liegt. Die zweite Seite19 des Halbleiterbauelements15 wird auf die Oberfläche des Trägers14 gedrückt, die aus Kupfer besteht. Das Diffusionslot schmilzt und reagiert mit dem Material der Oberfläche der Platte14 , wobei intermetallische Phasen gebildet werden. Diese intermetallischen Phasen weisen eine höhere Schmelztemperatur auf als die Schmelztemperatur des Diffusionslots. Folglich erstarrt die Grenze zwischen der zweiten Seite19 des Halbleiterbauelements15 und der Platte14 und formt die Diffusionslotverbindung23 . Diese Diffusionslotverbindung23 weist somit eine höhere Schmelztemperatur als die Schmelztemperatur des Diffusionslots auf. Folglich können weitere Halbleiterbauelemente15 auf der Platte14 montiert werden, ohne dass die bereits hergestellten Diffusionslotverbindungen23 wieder schmelzen. Eine Vielzahl von Halbleiterbauelementen15 kann somit stückweise auf der Platte14 zuverlässig montiert werden. -
2 zeigt einen Querschnitt des Nutzens10 der1 mit Rückseitenumverdrahtung25 . Zum Herstellen der Rückseitenumverdrahtung wird zumindest ein Metall26 auf die Platte14 , insbesondere in den Trennbereichen zwischen den Halbleiterbauelementen15 , abgeschieden. Das Metall26 kann Kupfer oder eine Kupferlegierung sein. Das Metall26 wird lagenweise aufgebaut und bildet eine Schicht27 des Nutzens10 . Die Schicht27 ist in stoffschlüssiger Verbindung mit den Randkanten und Randseiten der Halbleiterbauelemente15 . Die Abscheidung wird so durchgeführt, dass die Trennbereiche22 durch das abgeschiedene Metall im Wesentlichen aufgefüllt werden. Dies kann durch das Einstellen der Abscheidungsdauer durchgeführt werden. Die Randseiten21 des Halbleiterbauelements15 werden durch die Metallschicht27 abgedichtet. Somit bedarf es keiner Verwendung einer Kunststoffmasse zum Schutz vor Luft und Feuchtigkeit. - Die Schicht
27 wird abgeschieden, um eine Rückseitenumverdrahtung vorzusehen. Die Halbleiterbauelemente15 sind vertikale Bauelemente, bei denen Kontaktflächen auf zwei gegenüberliegenden Seiten16 ,19 des Bauelements15 angeordnet sind. Zum Kontaktieren der zwei Seiten16 ,19 des Bauelements15 wird eine Umverdrahtungsstruktur vorgesehen, so dass alle Kontaktflächen von einer einzigen Seite des Halbleiterbauelements15 angreifbar sind. Die Schicht27 weist zumindest ein Metall auf, das direkt auf der Oberfläche24 der Platte14 abgeschieden wird, und mit der Platte elektrisch verbunden ist. Die Platte14 ist über die Diffusionslotverbindung23 mit der zweiten Lastelektrode19 elektrisch verbunden. Die zweite Lastelektrode19 ist somit über die Platte14 und über die Schicht27 von der gegenüberliegenden Seite16 des Halbleiterbauelements15 elektrisch angreifbar. - Die Schicht
27 wird durch die Abscheidung lagenweise aufgebaut, bis zumindest Bereiche der Oberfläche28 der Schicht27 im Wesentlichen koplanar mit der ersten Lastelektrode17 und mit der Steuerungselektrode18 sind, insbesondere bis zumindest Bereiche der Oberfläche28 der Schicht27 im Wesentlichen koplanar mit der äußeren Oberfläche29 der ersten Lastelektrode17 und der Steuerungselektrode18 sind. - In dieser Ausführungsform wird die Schicht
27 mittels galvanischer Abscheidung hergestellt. Das Potential der elektrolytischen Zelle wird mit der Platte14 verbunden. Folglich wird das Metall hauptsächlich auf der Platte14 abgeschieden. Es wird kaum Metall oder sogar kein Metall während des Abscheidungsverfahrens auf die erste Lastelektrode17 und die Steuerungselektrode18 abgeschieden. - In einer nicht gezeigten Ausführungsform wird die Metallschicht
27 mit einer Dicke d abgeschieden, die größer als die Höhe h des Halbleiterbauelements15 ist. Die Oberfläche28 der Metallschicht27 liegt oberhalb der äußeren Oberfläche29 der ersten Lastelektrode17 und der Steuerungselektrode18 . Danach wird diese Seite des Nutzens10 planarisiert. Dies kann durch Abschleifen, wie CMP (Chemical Mechanical Polishing) durchgeführt werden. - Der Nutzen
10 weist somit eine Platte14 auf, auf der eine metallische Schicht27 abgeschieden wird. Die Halbleiterbauelemente15 sind in dieser metallischen Schicht27 eingebettet. Der Nutzen10 weist keine Kunststoffgehäusemasse auf, da die Metallschicht27 direkt auf den Randseiten21 der Halbleiterbauelemente15 angeordnet ist. -
3 zeigt eine Draufsicht des Nutzens10 der2 . In3 ist die Anordnung der Halbleiterbauelemente15 sowie die Anordnung der Elektroden17 ,18 auf der ersten Seite16 der Halbleiterbauelemente15 dargestellt. Die Halbleiterbauelemente15 sind in Spalten und Zeilen angeordnet und sind über die Trennbereiche22 voneinander getrennt. Die Trennbereiche22 sehen jeweils eine Sägespur vor. Die kleinere Steue rungselektrode18 ist streifenförmig und die größere erste Lastelektrode17 ist rechteckig. -
4 zeigt ein Halbleiterbauteil11 , das durch das Auftrennen des Nutzens10 der2 und3 hergestellt wird. Der Nutzen10 wird entlang der Sägespuren in den Trennbereichen22 aufgetrennt. Dies kann mittels Sägen oder eines Lasers durchgeführt werden. Dadurch wird ein Umverdrahtungselement31 für jedes Halbleiterbauelement15 erzeugt und ein Halbleiterbauteil hergestellt. Das Halbleiterbauteil11 weist keine Kunststoffgehäusemasse auf, da die Randseiten21 und die zweite Seite19 des Halbleiterbauelements15 mit dem Metall26 der Metallschicht27 und mit der Platte14 abgedeckt sind. Die Metallschicht27 sieht eine Abdichtung der Randseiten21 des Halbleiterbauelements15 vor. Das Halbleiterbauteil11 weist ein Umverdrahtungselement31 auf, das sich von der zweiten Seite19 des Halbleiterbauelements15 bis zu der ersten Seite16 erstreckt. Das Umverdrahtungslement31 sieht somit eine Rückseitenumverdrahtung vor. - Das Umverdrahungselement
31 besteht aus einer Basisplatte32 , die auf der zweiten Seite19 des Halbleiterbauelements15 angeordnet ist und die über die Randseiten21 hinaus ragt, und aus einem Rand33 , der ungefähr senkrecht zu der Basisplatte32 und stoffschlüssig mit den Randseiten21 des Halbleiterbauelements15 verbunden ist. Das Umverdrahtungselement31 weist somit eine Sockelform auf, wobei die inneren Oberflächen des Bodens und der Wände stoffschlüssig mit dem Halbleiterbauelement15 verbunden sind. Die äußeren Oberflächen34 des Umverdrahtungselements31 sind äußere Oberflächen des Halbleiterbauteils11 . Die äußeren Maße des Halbleiterbauteils11 sind nur etwas größer als die äußeren Maße des Halbleiterbauelements15 . Das Halbleiterbauteil11 ist ein Chip Sized Package. - Die Oberfläche
29 der ersten Lastelektrode17 und der Steuerungselektrode18 und die Oberfläche28 der Metallschicht27 sehen die Außenkontaktflächen13 des Halbleiterbauteils11 vor. Diese Außenkontaktflächen13 sind oberflächenmontierbar. Die erste Lastelektrode17 und die Steuerungselektrode18 weisen eine Metallschicht mit einer Dicke von oberhalb 30 μm, oberhalb 50 μm oder oberhalb 100 μm auf. In einer weiteren nicht gezeigten Ausführungsform sind Lotbälle auf diesen Oberflächen aufgebracht. Die Lotbälle sehen die Außenkontakte des Halbleiterbauteils vor. In einer weiteren nicht gezeigten Ausführungsform weist die erste Lastelektrode17 und die Steuerungselektrode18 Kupfersäulen auf, die die Außenkontaktflächen des Halbleiterbauteils11 bilden. Die kleinere Steuerungselektrode18 kann eine einzige Säule aufweisen, während die größere erste Lastelektrode17 mehrere Säulen aufweist. - Das Halbleiterbauteil
11 ist somit ein so genanntes "Power Chip Sized Package" (PowerCSP). Die metallische Ummantelung sieht die Umverdrahtung der Chiprückseiten-Elektrode des Leistungs-MOSFETs vor, wobei diese Umverdrahtung gleichzeitig als externer Kontaktbereich dient. Damit können die Höhen der Chipvorderseiten- und der Chiprückseitenkontaktbereiche innerhalb dieses "Chip Sized Package" genau aufeinander abgestimmt werden. Das Abstimmen zwischen getrennter Dieattachschicht und Vorderseitenkontakten kann somit vermieden werden. Außerdem können mittels der galvanisch abgeschiedenen Ummantelung beliebige Mengen eines oder mehrere Metalle, beispielsweise Kupfer, innerhalb des "Power Chip Sized Package" integriert wer den. Damit wird die thermische Kurz- und Langzeitleistung des Bauteils flexibel eingestellt und optimiert. -
5 ,6a und6b zeigen drei Ausführungsformen der Außenkontaktflächen13 . In5 ist die Oberfläche28 der Breite des Rands oder der Wände33 des Umverdrahtungselements31 im Wesentlichen koplanar mit der äußeren Oberfläche29 der ersten Lastelektrode17 und der Steuerungselektrode18 an allen vier Randseiten21 des Halbleiterbauelements15 . Diese gemeinsame Ebene ist mit dem Bezugszeichen30 gezeigt. Die äußere Oberfläche28 der Umverdrahtungsstruktur31 ist somit ringförmig. Diese Struktur wird bei der Planarisierung der oberen Seite des Nutzens10 hergestellt. Die Planarisierung kann durch Abschleifen oder durch das Einstellen der Abscheidungsdauer erfolgen. Die Oberfläche28 sieht den Drain-Anschluss des Halbleiterbauteils11 vor. Diese Anordnung hat den Vorteil, dass eine größere Kontaktfläche vorgesehen wird. - Dieses Halbleiterbauteil
11 kann auf einer mehrlagigen Platine montiert werden, bei der die Umverdrahtung der Sourceelektrode17 und Gateelektrode18 und der Drainelektrode20 auf unterschiedlichen Ebenen angeordnet und dadurch voneinander elektrisch isoliert sein kann. Die Umverdrahtung der Sourceelektrode17 und der Gateelektrode18 kann unter der äußeren Umverdrahtung der Drainelektrode20 geführt werden. -
6a und6b zeigen jeweils ein Halbleiterbauteil12 nach einer weiteren Ausführungsform, das ein Halbleiterbauelement15 und ein Umverdrahtungselement41 aufweist. Die Wände42 oder die Ränder42 des Umverdrahtungselements41 werden strukturiert, so dass die äußeren Oberflächen43 der Wände42 nur neben zwei gegenüberliegenden Randseiten21 des Halbleiterbau elements15 im Wesentlichen koplanar mit der äußeren Oberfläche29 der ersten Lastelektrode17 und der Steuerungselektrode18 sind. Die Oberflächen44 der restlichen zwei Seiten45 des Umverdrahtungselements41 liegen in einer Ebene unterhalb der Oberfläche43 und sehen somit keine Außenkontaktfläche vor. Die Oberflächen43 der zwei gegenüberliegenden Wände42 sehen Außenkontaktflächen, insbesondere den Drain-Anschluss, vor. - Das Umverdrahtungselement
41 weist eine U-Form auf, bei der die zwei gegenüberliegenden höheren Seiten42 die Beine der U-Form vorsehen. Die Sourceelektrodenkontaktfläche17 und die Gateelektrodenkontaktfläche18 sind jeweils streifenförmig. - Bei der Ausführungsform der
6a sind die Längsseiten der höheren Randseiten42 des Umverdrahtungselements41 ungefähr senkrecht zu den Längsseiten der streifenförmigen Sourceelektrodenkontaktfläche17 und Gateelektrodenkontaktfläche18 . - Im Gegensatz dazu sind bei der Ausführungsform der
6b die Längsseiten der höheren Randseiten42 des Umverdrahtungselements41 ungefähr parallel zu den Längsseiten der streifenförmigen Sourceelektrodenkontaktfläche17 und Gateelektrodenkontaktfläche18 angeordnet. Diese Anordnung ermöglicht, mehrere Halbleiterbauteile parallel miteinander elektrisch zu koppeln, da die Halbleiterbauteile12 nebeneinander auf streifenförmigen Kontaktflächen auf der Platine montiert werden können. Die streifenförmigen Kontaktflächen auf der Platine sehen jeweils einen gemeinsamen Kontakt für eine Art von Halbleiterbauteilkontaktfläche vor. Zum Beispiel wird die Sourcekontaktfläche mehrerer Halbleiterbauteile auf einer einzigen streifenförmigen Kontaktfläche auf der Platine montiert, die einen gemeinsamen Versorgungskontakt vorsieht. - Dieses Halbleiterbauteil
12 der6a und der6b kann auf einer einlagigen Platine montiert werden, da die Umverdrahtung der ersten Lastelektrode17 und der Steuerungselektrode18 auf der Oberfläche der Platine unter den zwei kurzen Randseiten42 des Umverdrahtungselements41 geführt werden kann, da diese kurzen Randseiten42 nicht in Kontakt mit der Platine stehen. - Das Halbleiterbauteil
12 mit einer Außenkontaktflächenanordnung nach der6a oder der6b wird auch durch das Herstellen eines Nutzens10 wie oben beschrieben hergestellt. Nach der Abscheidung der Metallschicht27 wird die Oberfläche der Metallschicht27 strukturiert, um streifenförmige erhobene Bereiche an zwei gegenüberliegenden Randseiten21 der Halbleiterbauelemente15 des Nutzens10 herzustellen. In einer Ausführungsform wird die Metallschicht27 mit einer Dicke abgeschieden, so dass die Oberfläche28 der Metallschicht im Wesentlichen koplanar mit der Oberfläche29 der ersten Lastelektrode17 und der Steuerungselektrode18 ist. In einem weiteren Schritt kann die abgeschiedene Metallschicht planarisiert werden. - Danach wird eine Maske aufgebracht und strukturiert, um die Oberfläche
28 neben zwei gegenüberliegenden Seiten der jeweiligen Halbleiterbauelemente des Nutzens10 freizulassen. Diese freiliegenden Bereiche werden geätzt und die dabei erzeugten Vertiefungen erstrecken sich jeweils zwischen zwei benachbarten Halbleiterbauelementen. Nach dem Entfernen der Maske werden streifenförmige Erhebungen und Vertiefungen in der Oberfläche der Metallschicht27 des Nutzens10 aufgedeckt. Nach dem Sägen entlang der Sägespuren werden Halbleiterbauteile12 hergestellt, die jeweils ein U-förmiges Umverdrahtungselement41 aufweisen, das aus einer Basisplatte40 , aus dem Träger14 und aus zwei gegenüberliegenden Rändern besteht. -
7 und8 zeigen jeweils einen Nutzen nach einem dritten bzw. vierten Ausführungsbeispiel. - Der Nutzen
50 der7 unterscheidet sich vom Nutzen10 der1 bis6 durch den Träger14 und den Aufbau der Außenkontaktflächen13 . Der Träger14 weist ein unteres Keramiksubstrat51 und eine obere metallische Schicht52 , insbesondere eine Kupferschicht, auf. Der Träger14 ist ein so genanntes DCB-Substrat, ein Direct Copper Bond-Substrat. Der Nutzen50 wird wie oben bereits beschrieben hergestellt. Die Halbleiterbauelemente15 sind auf der Oberseite24 der Kupferschicht52 über eine Diffusionslotverbindung23 montiert. Eine Metallschicht27 wird in die Trennbereiche22 auf den Träger14 galvanisch abgeschieden. In dieser Ausführungsform weisen die Außenkontaktflächen13 des Nutzens50 eine Schicht53 aus einem lotbenetzbaren Material und eine Weichlotschicht54 auf. Die lotbenetzbare Schicht53 ist auf der Oberfläche28 der Metallschicht sowie auf der Oberfläche29 der ersten Lastelektrode17 und der Steuerungselektrode18 angeordnet. Die Lotschicht54 ist auf der lotbenetzbaren Schicht53 angeordnet. Die lotbenetzbare Schicht53 besteht im Wesentlichen aus Ni-2%P. Die lotbenetzbare Schicht53 kann Ni aufweisen. Die Lotschicht54 kann ein Sn-basiertes Weichlot, ein bleifreies Lot oder ein Diffusionslot, wie Sn-Ag, Au-Sn oder In-Ag aufweisen. Eine Diffusionslotschicht kann mehrere Schichten aufweisen. - Die lotbenetzbare Schicht
53 und die Lotschicht54 werden auf den Nutzen50 abgeschieden. Dies kann galvanisch oder mittels Sputtern oder Aufdampfen durchgeführt werden. - In einer nicht gezeigten Ausführungsform wird ein Träger
14 bereitgestellt, der eine Keramikplatte aufweist, die auf den zwei großflächigen Seiten mit einer metallischen Schicht beschichtet ist. Dieser Träger14 kann durch ein so genanntes "Direct Copper Bond"-Verfahren hergestellt werden. Die äußere Oberfläche der Basisplatte des Umverdrahtungselements des Halbleiterbauteils ist eine metallische Schicht. Ein zusätzlicher Kühlkörper kann auf dieser Oberfläche einfach montiert werden, ohne dass der Kühlkörper mit der zweiten Lastelektrode20 elektrisch verbunden wird. - Die metallische Schicht des Trägers
14 kann durch andere elektrisch leitende Materialien vorgesehen werden, wie zum Beispiel Kohlenstoff. -
8 zeigt einen Querschnitt eines Nutzens60 nach der vierten Ausführungsform. Der Nutzen60 unterscheidet sich durch die Struktur der Randseiten21 des Halbleiterbauelements15 sowie die Struktur der Metallschicht27 . Die Randseiten21 der Halbleiterbauelemente15 weisen jeweils eine elektrisch isolierende Schicht62 auf, die durch Oxidation der Oberflächen der Randseiten21 hergestellt wird. Die elektrische Isolation der Metallschicht27 von dem Halbleitermaterial des Körpers des Halbleiterbauelements15 wird dadurch erhöht. - Die Metallschicht
27 weist zusätzlich eine Keimschicht61 auf, die auf der Oberfläche24 der Platte14 sowie auf der Oberfläche der Isolationsschicht62 angeordnet ist. Die Keimschicht61 kann mittels Sputtern, Aufdampfen oder galvanisch oder chemisch aufgebracht werden. Eine Keimschicht61 kann verwendet werden, um die Haftung zwischen der Platte14 und der Metallschicht27 und/oder zwischen den Randseiten21 des Halbleiterbauelements15 und der Metallschicht27 zu erhöhen. - Die
9 bis11 zeigen einen Nutzen70 nach einer fünften Ausführungsform. In dieser Ausführungsform weist der Nutzen70 eine Basisplatte oder einen Träger in Form einer Rückseitenmetallisierung auf. Der Nutzen70 unterscheidet sich auch durch seine Größe, die ungefähr der Größe des Halbleiterwafers entspricht, aus dem die Halbleiterbauelemente getrennt werden. - Die
12 bis17 zeigen Bauteile mit Halbleiterbauelementen15 , die mittels dem Nutzen70 hergestellt werden. -
9 zeigt einen Nutzen70 , der einen Halbleiterwafer71 mit einer Rückseitenmetallisierung72 aufweist, die als Basisplatte dient. Der Halbleiterwafer71 weist eine Vielzahl von Halbleiterbauelementpositionen73 auf, die jeweils entsprechend dotiert sind und eine Vorderseitenmetallisierung74 aufweisen, so dass jede Position73 ein Halbleiterbauelement15 vorsieht. In dieser Ausführungsform sieht jede Bauteilposition73 ein vertikales Leistungs-MOSFET vor. Die Halbleiterbauelementpositionen73 sind in Spalten und Zeilen angeordnet und über Sägespuren81 von benachbarten Halbleiterbauelementpositionen73 getrennt. Die Sägespuren81 sind mit einer gestrichelten Linie dargestellt. - Die Vorderseitenmetallisierung
74 sieht eine erste Lastelektrode17 und eine Steuerungselektrode18 vor, die über eine Passivierungsschicht75 voneinander elektrisch isoliert sind. - Die Rückseite
76 des Halbleiterwafers71 weist eine Metallschicht77 auf, die sich über die ganze Rückseite76 erstreckt. Die Metallschicht77 bildet gleichzeitig die Rückseitenmetallisierung72 und einen Träger. Die Bauelemente15 der Halbleiterbauelementpositionen73 sind somit mit der Rückseitenmetallisierung72 und der Metallschicht77 elektrisch verbunden. Die Rückseitenmetallisierung72 wird auf den Wafer abgeschieden. Die Rückseitenmetallisierung kann eine bekannte Zusammensetzung aufweisen und kann eine bekannte Schichtfolge aus verschiedenen Metallen aufweisen. - Im Gegensatz zu den Ausführungsbeispielen der
1 bis8 sind die zweiten Seiten19 der Halbleiterbauelementpositionen73 direkt mit der Metallschicht77 verbunden und nicht über eine zusätzliche Schicht, wie Weichlot oder Diffusionslot auf der Metallschicht77 bzw. auf dem Träger montiert. - Die Halbleiterbauelemente
15 werden mittels eines Lasers aus dem Halbleiterwafer71 getrennt. Dies ist durch die Pfeile schematisch gezeigt. Die Trennlinien sind in der Sagespuren83 angeordnet. Wie in12 dargestellt, werden die Halbleiterbauelemente15 von der Oberseite78 des Halbleiterwafers71 so aus dem Halbleiterwarmer71 getrennt, dass die Metallschicht77 nicht geschnitten wird. Die erste Metallschicht77 erstreckt sich zwischen vereinzelten Halbleiterbauelementen15 . Die Vielzahl von Halbleiterbauelementen15 ist somit auf einer einzigen ersten Metallschicht77 angeordnet und mit dieser ersten Metallschicht77 elektrisch verbunden. Die Metallschicht77 sieht somit einen Träger vor. Die Randseiten21 benachbarter Halbleiterbauelemente15 sind über Trennbereiche79 mit einer Breite B voneinander getrennt. Die Oberfläche der Metallschicht77 ist in den Trennbereichen79 freigelegt. - Eine zweite metallische Schicht
80 wird wie oben beschrieben in den Trennbereichen79 zwischen benachbarten Halbleiterbauelementen15 galvanisch abgeschieden. Dieses Verfahren ist in11 dargestellt. Die Trennbereiche79 sind durch die zweite metallische Schicht80 aufgefüllt, so dass die zweite metallische Schicht80 eine Dicke aufweist, die zumindest ungefähr der Höhe des Halbleiterbauelements15 entspricht. Die Oberfläche86 der metallischen Schicht80 kann nach der Abscheidung die Oberfläche der ersten Seite78 des Halbleiterwafers71 bzw. die Oberfläche der Vorderseitenmetallisierung78 überschreiten. Danach wird die Oberfläche86 planarisiert, so dass die Oberfläche86 der zweiten metallischen Schicht80 und die Oberfläche der ersten Lastelektrode und der Steuerungselektrode im Wesentlichen koplanar sind. - Die Rückseitenmetallisierung
72 und die zweite metallische Schicht80 sehen eine Rückseitenumverdrahtung vor, so dass die zweite Lastelektrode20 auf der Rückseite19 des Halbleiterbauelements15 von der Oberseite16 des Halbleiterbauelements15 elektrisch angreifbar ist. Das Metall der Rückseitenmetallisierung72 kann das Metall der abgeschiedenen zweiten metallischen Schicht80 sein. Alternativ können die zweite metallische Schicht80 und die Rückseitenmetallisierung unterschiedliche Metalle aufweisen. Die Rückseitenmetallisierung kann zum Beispiel Kupfer oder Aluminium und die zweite galvanisch abgeschiedene Schicht80 kann zum Beispiel Au, Sn, Ni, Ag, Al, Cu oder An-Ag aufweisen. - Der Nutzen
70 weist somit eine Metallschicht77 auf, die aus der Rückseitenmetallisierung72 gebildet ist, und einer Vielzahl von Halbleiterbauelementen15 , die in der zweiten abge schiedenen metallischen Schicht80 eingebettet sind. Die flächige Größe des Nutzens70 entspricht der Größe des Halbleiterwafers71 . - Der Nutzen
70 wird entlang der Sägespuren81 aufgetrennt. Die Sägespuren sind in den Trennbereichen79 angeordnet, die durch die zweite metallische Schicht80 aufgefüllt sind. Die zweite metallische Schicht80 wird somit aufgetrennt. Das Auftrennen wird so durchgeführt, dass nach dem Auftrennen eine Schicht82 der zweiten metallischen Schicht80 auf den Randseiten21 der Halbleiterbauelemente15 bleibt. Die Breite b der zweiten Sägespur81 ist schmaler als die Breite B der Trennbereiche79 . Das Vereinzeln der Halbleiterbauelemente15 aus dem Nutzen70 , um Halbleiterbauteile83 herzustellen, kann mittels eines Lasers oder mittels Sägen durchgeführt werden. - Das Verfahren zum Herstellen einer Rückseitenumverdrahtung durch galvanische Abscheidung auf der Waferebene eignet sich für Leistungshalbleiter, die immer dünner werden, so dass man durchaus daran denken kann, dass der Halbleiter nur noch einen Bruchteil der Metallisierungsdicke ausmacht. Da durch das Verfahren zwei oder mehrere nebeneinanderliegende Halbleiter auf einer Metallisierung als ein Bauteil in das Gehäuse gebracht werden können, was identische elektrische-Eigenschaften der Halbleiter zur Folge hat, können mit diesem Verfahren beispielsweise hochgenaue Filter, Abgleichschaltungen und Verstärker realisiert werden. Bisher wurden elektrische Schaltungen, bei denen identische elektrische Eigenschaften erforderlich sind, mit sortierten Einzelbauteilen realisiert, was aufwendig und teuer ist.
-
12 zeigt ein Halbleiterbauteil83 nach einem sechsten Ausführungsbeispiel, das aus dem Nutzen70 der11 vereinzelt wird. Das Halbleiterbauteil83 weist ein vertikales Halbleiterbauelement15 mit einer Vorderseitenmetallisierung74 und einer Rückseitenumverdrahtung auf, die eine erste metallische Schicht77 und eine zweite metallische Schicht82 aufweist. Die erste metallische Schicht77 ist auf der Rückseite bzw. auf der zweiten Seite19 des Halbleiterbauelements15 angeordnet. Die zweite metallische Schicht82 ist auf den Randseiten21 des Halbleiterbauelements15 angeordnet und stoffschlüssig mit den Randseiten21 verbunden. Die Oberfläche86 der zweiten metallischen Schicht82 sieht in einem nicht gezeigten Ausführungsbeispiel die Außenkontaktfläche der zweiten Lastelektrode20 vor. - Das Halbleiterbauteil
83 weist ferner Außenkontakte84 auf, die in dieser Ausführungsform Lotkugeln sind. Das Halbleiterbauteil83 wird über die Außenkontakte84 auf einen Schaltungsträger85 montiert, der zum Beispiel eine Platine sein kann. Der Schaltungsträger85 kann ein organisches oder keramisches Substrat, Silizium oder ein Halbleiterchip sein. Die Außenkontakte84 sind auf der ersten Lastelektrode17 , auf der Steuerungselektrode18 sowie auf der Oberfläche86 der zweiten metallischen Schicht82 angeordnet. - Ein Halbleiterbauteil wird auch vorgesehen, das zumindest zwei Halbleiterbauelemente aufweist. Zumindest eines der Halbleiterbauelemente
15 weist eine metallische Ummantelung auf, welche die Randseiten21 und die zweite Seite19 vollständig und die erste Seite16 teilweise bedeckt. - In einer nicht gezeigten Ausführungsform ist zwischen der metallischen Ummantelung und dem Halbleiterbauelementmaterial eine Isolations- und/oder Passivierungsschicht angeordnet.
- Die metallische Ummantelung kann eine Abschirmung gegen elektromagnetische Störfelder bilden, mit einer Wärmesenke in Wirkverbindung stehen oder ein Verbindungselement zur elektrischen Verbindung einer Rückseitenelektrode des Halbleiterchips mit einem Außenkontakt des Halbleiterchips auf der Oberseite bilden.
-
13 zeigt ein Halbleiterbauteil90 nach einer siebten Ausführungsform, die zwei Halbleiterbauelemente15 aufweist, die jeweils ein vertikales Leistungshalbleiterbauelement sind. Die zwei Halbleiterbauelemente15 sind nebeneinander angeordnet. Eine einzige erste metallische Schicht77 erstreckt sich zwischen den zwei Halbleiterbauelementen15 und ragt über die Außenränder der Rückseiten der zwei Halbleiterbauelemente15 heraus. Das Halbleiterbauteil90 weist auch eine zweite metallische Schicht80 auf, die die Randseiten21 der zwei Halbleiterbauelemente15 abdeckt und den Trennbereich79 zwischen den Halbleiterbauelementen15 auffüllt. Die Randseiten21 der zwei Halbleiterbauelemente15 sind in einer gemeinsamen zweiten metallischen Schicht80 eingebettet. - In dieser Ausführungsform weisen zumindest zwei Halbleiterbauelemente
15 eine gemeinsame metallische Ummantelung auf, welche die Randseiten21 und die zweite Seite19 vollständig und die erste Seite16 dieser Halbleiterbauelemente15 teilweise bedeckt. - Die zweite metallische Schicht
80 verbindet die zweiten Lastelektroden20 der zwei Halbleiterbauelemente15 elektrisch miteinander. In dieser Ausführungsform ist die Oberfläche der zweiten metallischen Schicht80 ungefähr koplanar mit der Oberfläche78 der Vorderseitenmetallisierung. Die Oberfläche86 der zweiten metallischen Schicht80 weist somit einen äußeren rechteckigen Ring und einen zentral angeordneten Streifen auf, der sich zwischen zwei gegenüberliegenden Seiten des Rings erstreckt. - Die ersten Lastelektroden
17 , die Steuerungselektroden18 und Bereiche86 der Ummantelung, die im Wesentlichen koplanar mit den ersten Lastelektroden17 und den Steuerungselektroden18 sind, bilden Außenkontaktflächen87 des Halbleiterbauteils90 . Diese Außenkontaktflächen87 können oberflächenmontierbare Außenkontakte sein. Diese Außenkontaktflächen87 können über Kontaktelemente84 wie Lotkugeln, Flipchipkontakte oder Bonddrähte mit einer Leiterplatte oder einer Platine85 elektrisch verbunden werden. Das Material der Kontaktflächen87 wird abhängig von der Kontaktierungsart entsprechend ausgewählt. - Das Halbleiterbauteil
90 mit zwei nebeneinander angeordneten Halbleiterbauelementen15 kann mittels des Nutzens70 nach11 hergestellt werden. Zum Herstellen des Halbleiterbauteils90 wird der Nutzen70 in einer ersten Richtung durch jede zweite Sägespur81 getrennt und in einer zweiten Richtung, die senkrecht zu der ersten Richtung ist, durch jede Sägespur81 getrennt. Auf diese Weise wird das Halbleiterbauteil90 mit zwei nebeneinander angeordneten Halbleiterbauelementen15 , das in13 dargestellt ist, hergestellt. Der Nutzen70 kann auch aufgetrennt werden, um Halbleiterbauteile mit mehr als zwei Halbleiterbauelementen15 herzustellen. -
14 zeigt ein Halbleiterbauteil100 nach einer achten Ausführungsform, das zwei Halbleiterbauelemente15 sowie zwei zusätzliche Halbleiterkörper101 aufweist. Einer der zwei zusätzlichen Halbleiterkörper101 ist neben einer Außenrandseite21 eines der zwei Halbleiterbauelemente15 angeordnet. Die Halbleiterkörper101 sind jeweils ein Teil eines Halbleiterbauelements15 , der durch Sägen aus einem Halbleiterbauelement15 des Halbleiterwafers71 hergestellt wurde. Eine Außenrandseite102 des Halbleiterkörpers ist somit frei von der zweiten metallischen Schicht80 , da sich diese Oberfläche ursprünglich innerhalb des Halbleiterkörpers des Halbleiterbauelements15 befunden hat. Die Rückseite19 der Halbleiterkörper101 ist mit der Metallschicht77 der Rückseitenmetallisierung72 abgedeckt und die weiteren inneren Randseiten21 sind in der zweiten metallischen abgeschiedenen Schicht80 eingebettet. - Das Bauteil
100 wird aus dem Wafer in Sägespuren103 aufgetrennt, die innerhalb der Fläche eines Halbleiterbauelements15 angeordnet sind. Dies hat den Vorteil, dass die Sägetoleranzen vergrößert sind, da das Sägeblatt nicht innerhalb des schmalen ersten Trennbereichs79 passen muss. Folglich kann ein breiteres Sägeblatt verwendet und das Sägen zuverlässiger durchgeführt werden. Größere Abweichungen in der Positionierung des Sägeblatts können auch toleriert werden, ohne dass das Halbleiterbauteil100 beschädigt wird. -
15 und16 zeigen ein Halbleiterbauteil110 nach einer neunten Ausführungsform, das zwei gestapelte Halbleiterbauteile83 ,111 aufweist.15 zeigt einen Querschnitt und16 eine Draufsicht des Halbleiterbauteils110 . - Das untere Halbleiterbauteil
83 weist eine Metallbeschichtung auf der Rückseite19 und auf den Randseiten21 des Halbleiterbauelements15 auf, die aus der Rückseitenmetallisierung72 und der zweiten metallische Schicht80 gebildet ist. Das Halbleiterbauteil83 nach dem Ausführungsbeispiel der12 kann das untere Halbleiterbauteil83 des Stapels sein. Halbleiterbauteile nach weiteren hierin beschriebenen Ausführungsbeispielen können anstelle dieses Bauteils83 auch verwendet werden. - Das obere Halbleiterbauteil
111 weist eine Vorderseite112 mit Kontaktflächen113 , aber keine Metallbeschichtung auf der Rückseite19 und auf den Randseiten21 des Halbleiterbauelements auf. - Die Rückseite
19 des Halbleiterbauteils83 ist auf einem Systemträger85 angeordnet. Die Oberseite115 des Halbleiterbauteils83 ist dem Systemträger abgewandt. Das obere Halbleiterbauteil111 ist über Lotkugeln84 auf der Oberseite115 des unteren Halbleiterbauteils83 angeordnet. Die Lotkugeln84 sind direkt zwischen den Kontaktflächen113 des oberen Halbleiterbauteils111 und den Kontaktflächen17 ,18 oder der Oberfläche86 der zweiten metallischen Schicht82 des unteren Halbleiterbauteils83 angeordnet. Das obere Halbleiterbauteil111 ist somit mit dem unteren Halbleiterbauteil83 mittels der Lotkugeln84 elektrisch verbunden. - Die Draufsicht des Halbleiterbauteils
110 , die in16 zu sehen ist, zeigt, dass das untere Halbleiterbauteil83 rechteckig und das obere Halbleiterbauteil111 quadratisch ist. Die Länge der Seiten des oberen Halbleiterbauteils111 ist ungefähr die Länge der kurzen Seite des unteren Halbleiterbauteils83 . Die äußeren Bereiche116 ,117 der zwei gegenüberliegenden Seiten des unteren Halbleiterbauteils83 sind somit vom oberen Halbleiterbauteil111 nicht bedeckt. Die freiliegenden äußeren Bereiche116 ,117 der ersten Seite oder Vorderseite16 weisen Kontaktflächen118 auf, die frei zugänglich sind. Das untere Halbleiterbauteil83 ist mit dem Schaltungsträger85 über Bonddrähte119 elektrisch verbunden, die sich zwischen den Kontaktflächen118 der Vorderseite16 des unteren Halbleiterbauteils83 und den Kontaktflächen88 des Schaltungsträgers85 erstrecken. -
17 zeigt ein Halbleiterbauteil120 nach einer zehnten Ausführungsform, das ein einziges Halbleiterbauelement15 aufweist. Die Rückseite19 und die Randseiten21 des Halbleiterbauelements15 sind mit einer Metallbeschichtung121 ummantelt, die aus der Rückseitenmetallisierung72 und der zweiten abgeschiedenen metallischen Schicht80 gebildet ist. - Die Rückseite
19 ist über die metallische Schicht77 der Rückseitenmetallisierung72 auf einem Schaltungsträger85 montiert. Die Rückseite19 kann auf einer Wärmesenke montiert werden. Aufgrund der metallischen Ummantelung121 ist die Wärmeabfuhr von dem Halbleiterbauelement15 in die Wärmesenke verbessert. Die Kontaktflächen17 ,18 sowie die metallische Beschichtung121 sind über Bonddrähte122 mit Kontaktflächen88 des Schaltungsträgers85 elektrisch verbunden. Die Oberflächen86 der Randschichten82 der zweiten abgeschiedenen metallischen Schicht80 können als Kontaktflächen dienen. Alternativ können Kontaktflächen eines anderen Materials auf der Oberfläche86 vorgesehen werden. Dieses Material wird so ausgewählt, dass ein verbesserter Kontakt zu dem Material des Bonddrahts erzeugt wird. Dieses Halbleiterbauteil120 sieht eine verbesserte Wärmeabführung für Anwendungen vor, bei denen keine Chipinsel zur Verfügung steht. -
- 10
- Nutzen
- 11
- erstes Halbleiterbauteil
- 12
- zweites Halbleiterbauteil
- 13
- Außenkontaktflächen
- 14
- Träger
- 15
- Halbleiterbauelement
- 16
- erste Seite
- 17
- erste Lastelektrode
- 18
- Steuerungselektrode
- 19
- zweite Seite
- 20
- zweite Lastelektrode
- 21
- Randseite
- 22
- Trennbereich
- 23
- Diffusionslotverbindung
- 24
- Oberfläche der Träger
- 25
- Rückseitenumverdrahtung
- 26
- Metall
- 27
- metallische Schicht
- 28
- Oberfläche der metallischen Schicht
- 29
- Oberfläche der ersten Lastelektrode sowie Steuerungselektrode
- 30
- gemeinsame Ebene
- 31
- Umverdrahtungselement
- 32
- Basisplatte
- 33
- Rand
- 34
- Oberfläche des Umverdrahtungselements
- 40
- Basisplatte
- 41
- zweites Umverdrahtungselement
- 42
- Rand des zweiten Umverdrahtungselements
- 43
- Oberfläche zweier Seiten des zweiten Umverdrahtungselements
- 44
- Oberfläche der restlichen zwei Seiten des zweiten Umverdrahtungselements
- 45
- Rand
- 50
- zweiter Nutzen
- 51
- Keramiksubstrat
- 52
- obere metallische Schicht
- 53
- lotbenetzbare Schicht
- 54
- Lotschicht
- 60
- dritter Nutzen
- 61
- Keimschicht
- 62
- isolierende Schicht
- 70
- Nutzen
- 71
- Halbleiterwafer
- 72
- Rückseitenmetallisierung
- 73
- Bauteilposition
- 74
- Vorderseitenmetallisierung
- 75
- Passivierungsschicht
- 76
- Rückseite des Halbleiterwafers
- 77
- Metallschicht
- 78
- Oberseite des Halbleiterwafers
- 79
- Trennbereich
- 80
- zweite galvanisch abgeschiedene Schicht
- 81
- Sägespur
- 82
- Randschicht
- 83
- Halbleiterbauteil
- 84
- Außenkontakt
- 85
- Schaltungsträger
- 86
- Oberfläche der zweiten metallischen Schicht
- 87
- Außenkontaktfläche
- 88
- Kontaktfläche des Schaltungsträgers
- 90
- Halbleiterbauteil
- 100
- Halbleiterbauteil
- 101
- Halbleiterkörper
- 102
- Außenrandseite des Halbleiterkörpers
- 110
- Halbleiterbauteil
- 111
- gestapeltes Halbleiterbauteil
- 112
- Vorderseite des gestapelten Halbleiterbauteils
- 113
- Kontaktfläche
- 114
- Rückseite des gestapelten Halbleiterbauteils
- 115
- Oberseite des unteren Halbleiterbauteils
- 116
- freiliegender Bereich des unteren Halbleiterbauteils
- 117
- freiliegender Bereich des unteren Halbleiterbauteils
- 118
- Kontaktfläche des unteren Halbleiterbauteils
- 119
- Bonddraht
- 120
- Halbleiterbauteil
- 121
- metallische Beschichtung
- 122
- Bonddraht
Claims (68)
- Verfahren zum Herstellen eines Nutzens, das folgende Schritte aufweist: – Bereitstellen einer Vielzahl von vertikalen Halbleiterbauelementen, wobei die Halbleiterbauelemente jeweils eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und einer gegenüberliegenden zweiten Seite mit einer zweiten Lastelektrode aufweisen, wobei die zweiten Seiten der Halbleiterbauelemente auf einer metallischen Schicht so angeordnet sind, dass Randseiten benachbarter Halbleiterbauelemente voneinander über Trennbereiche getrennt sind, und die zweiten Seiten mit der metallischen Schicht elektrisch verbunden sind, – Abscheidung zumindest eines Metalls auf die metallische Schicht in den Trennbereichen zwischen den Halbleiterbauelementen, so dass die Randseiten der Halbleiterbauelemente durch das abgeschiedene Metall abgedeckt werden.
- Verfahren nach Anspruch 1, wobei die Randseiten der Halbleiterbauelemente mit dem abgeschiedenen Metall stoffschlüssig in Verbindung stehen.
- Verfahren nach Anspruch 1, wobei die Abscheidung so durchgeführt wird, dass die Trennbereiche durch das abgeschiedene Metall im Wesentlichen aufgefüllt sind.
- Verfahren nach Anspruch 1, wobei die Abscheidung für eine Dauer durchgeführt wird, bis zumindest Bereiche der Oberfläche des abgeschiedenen Metalls im Wesentlichen koplanar mit der ersten Lastelektrode und der Steuerungselektrode sind.
- Verfahren nach Anspruch 1, wobei das abgeschiedene Metall so strukturiert wird, dass die Oberfläche des abgeschiedenen Metalls nur neben zwei gegenüberliegenden Randseiten zumindest eines Halbleiterbauelements im Wesentlichen koplanar mit der ersten Lastelektrode und der Steuerungselektrode ist.
- Verfahren nach Anspruch 1, wobei das abgeschiedene Metall so strukturiert wird, dass die Oberfläche des abgeschiedenen Metalls neben vier gegenüberliegenden Randseiten zumindest eines Halbleiterbauelements im Wesentlichen koplanar mit der ersten Lastelektrode und der Steuerungselektrode ist.
- Verfahren nach Anspruch 1, wobei eine Schicht aus lotbenetzbarem Material auf das abgeschiedene Metall abgeschieden wird.
- Verfahren nach Anspruch 1, wobei eine Weichlotschicht auf das abgeschiedene Metall, die erste Lastelektrode und die Steuerungselektrode abgeschieden wird.
- Verfahren nach Anspruch 1, wobei eine Diffusionslotstruktur auf das abgeschiedene Metall, die erste Lastelektrode und die Steuerungselektrode abgeschieden wird.
- Verfahren nach Anspruch 1, wobei das Metall mittels galvanischer Abscheidung abgeschieden wird.
- Verfahren nach Anspruch 1, wobei nach der Abscheidung des Metalls die Oberfläche des abgeschiedenen Metalls und die Oberflächen der ersten Lastelektrode und der Steuerungselektrode planarisiert werden.
- Verfahren nach Anspruch 1, wobei die zweite Seite der Halbleiterbauelemente über Weichlot oder Diffusionslot auf die metallische Schicht montiert wird.
- Verfahren nach Anspruch 1, wobei zum Herstellen der Halbleiterbauelemente, die auf der metallischen Schicht angeordnet sind, folgende Schritte durchgeführt werden: – Bereitstellen eines Wafers mit einer Vielzahl von in Spalten und Zeilen angeordneten Halbleiterbauelementpositionen, die voneinander über Trennspuren getrennt sind, und die eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und einer gegenüberliegenden zweiten Seite mit einer zweiten Lastelektrode aufweisen, wobei die zweite Lastelektrode eine Rückseitenmetallisierung aufweist, die sich nahezu über die gesamte zweite Seite des Wafers erstreckt, – Einbringen von Trennfugen entlang der Trennspuren von der ersten Seite des Wafers bis zu der Rückseitenmetallisierung.
- Verfahren nach Anspruch 13, wobei die Trennfugen mittels eines Lasers eingebracht werden.
- Verfahren nach Anspruch 1, wobei zum Herstellen der Halbleiterbauelemente, die auf der metallischen Schicht angeordnet sind, folgende Schritte durchgeführt werden: – Bereitstellen einer Vielzahl einzelner Halbleiterbauelemente, die jeweils eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und eine gegenüberliegende zweite Seite mit einer zweiten Lastelektrode aufweisen, – Bereitstellen einer Platte mit einer oberen metallischen Schicht, – Montieren der zweiten Seite der Halbleiterbauelemente auf die metallische Schicht der Platte, so dass Randseiten benachbarter Halbleiterbauelemente voneinander über die Trennbereiche getrennt sind.
- Verfahren nach Anspruch 15, wobei die zweite Seite der Halbleiterbauelemente über Weichlot oder Diffusionslot auf die metallische Schicht der Platte montiert wird.
- Verfahren nach Anspruch 15, wobei eine Metallplatte als Platte bereitgestellt wird.
- Verfahren nach Anspruch 15, wobei die Platte die Platte eines Umverdrahtungselements ist und einem elektrisch isolierenden Substrat mit einer metallischen Beschichtung gebildet wird.
- Verfahren nach Anspruch 18, wobei die metallische Beschichtung auf zwei Seiten des elektrisch isolierenden Substrats angeordnet ist.
- Verfahren nach Anspruch 18, wobei die metallische Beschichtung nur auf der einen Seite des elektrisch isolierenden Substrats angeordnet ist.
- Verfahren nach Anspruch 18, wobei die Platte ein Keramiksubstrat mit einer DCB Schicht ist.
- Verfahren nach Anspruch 1, wobei der Nutzen zum Herstellen von vereinzelten Halbleiterbauteilen aufgetrennt wird.
- Verfahren nach Anspruch 22, wobei der Nutzen entlang der Trennspuren aufgetrennt wird, wobei bei dem Auftrennen eine Metallschicht auf den Randseiten der vereinzelten Halbleiterbauteile gebildet wird, die sich jeweils von der zweite Seite zu der ersten Seite eines Halbleiterbauelements erstreckt.
- Verfahren nach Anspruch 22, wobei der Nutzen so aufgetrennt wird, dass das vereinzelte Halbleiterbauteil zumindest zwei nebeneinander liegende Halbleiterbauelemente aufweist, die über die metallische Schicht miteinander verbunden sind.
- Verfahren nach Anspruch 24, wobei der Nutzen so aufgetrennt wird, dass die nach außen ausgerichteten Randseiten der Halbleiterbauelemente des Halbleiterbauteils mit der Metallschicht abgedeckt sind.
- Verfahren nach Anspruch 24, wobei der Nutzen so aufgetrennt wird, dass zumindest eine der nach außen ausgerichteten Randseiten der Halbleiterbauelemente des Halbleiterbauteils von der Metallschicht freigelegt wird.
- Verfahren nach Anspruch 22, wobei die Halbleiterbauteile aus dem Nutzen mittels Sägen vereinzelt werden.
- Nutzen, der folgendende Merkmale aufweist: – eine Basisplatte mit einer oberen ersten metallischen Schicht, – eine Vielzahl vertikaler Halbleiterbauelemente, wobei die vertikalen Halbleiterbauelemente jeweils eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und eine gegenüberliegende zweite Seite mit einer zweiten Lastelektrode aufweisen, wobei die zweite Seite der Halbleiterbauelemente jeweils auf der metallischen Schicht der Basisplatte montiert ist und die Halbleiterbauelemente so angeordnet sind, dass Randseiten benachbarter Halbleiterbauelemente voneinander über Trennbereiche getrennt sind, und wobei eine zweite metallische Schicht in den Trennbereichen zwischen den Halbleiterbauelementen angeordnet ist, so dass die Randseiten benachbarter Halbleiterbauelemente durch die zweite metallische Schicht abgedeckt werden.
- Nutzen nach Anspruch 28, wobei sich die zweite metallische Schicht zwischen Randseiten benachbarter Halbleiterbauelemente erstreckt.
- Nutzen nach Anspruch 28, wobei die Trennbereiche zwischen benachbarten Halbleiterbauelementen durch die zweite metallische Schicht im Wesentlichen aufgefüllt sind.
- Nutzen nach Anspruch 28, wobei zumindest Bereiche der Oberfläche der zweiten metallischen Schicht im Wesentlichen koplanar mit der ersten Lastelektrode und der Steuerungselektrode sind.
- Nutzen nach Anspruch 31, wobei diese Bereiche nur an zwei gegenüberliegenden Randseiten der jeweiligen Halbleiterbauelemente angeordnet sind.
- Nutzen nach Anspruch 31, wobei diese Bereiche an vier gegenüberliegenden Randseiten der jeweiligen Halbleiterbauelemente angeordnet sind.
- Nutzen nach Anspruch 28, wobei die zweite Lastelektrode der Halbleiterbauelemente über eine Weichlotverbindung oder einer Diffusionslotverbindung auf der metallischen Schicht der Platte montiert ist.
- Nutzen nach Anspruch 28, wobei die Halbleiterbauelemente jeweils ein MOSFET oder ein IGBT oder ein BJT sind.
- Nutzen nach Anspruch 28, wobei die Basisplatte die Basisplatte eines Umverdrahtungselements ist und eine Metallplatte ist.
- Nutzen nach Anspruch 28, wobei die Basisplatte die Basisplatte eines Umverdrahtungselements ist und aus einem elektrisch isolierenden Substrat mit einer metallischen Beschichtung gebildet ist.
- Nutzen nach Anspruch 37, wobei die metallische Beschichtung auf zwei Seiten des elektrisch isolierenden Substrats angeordnet ist.
- Nutzen nach Anspruch 37, wobei die metallische Beschichtung nur auf der einen Seite des elektrisch isolierenden Substrats angeordnet ist.
- Nutzen nach Anspruch 37, wobei die Basisplatte ein Keramiksubstrat mit einer DCB Schicht ist.
- Halbleiterbauteil, das folgende Merkmale aufweist: – zumindest ein vertikales Halbleiterbauelement, das eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und eine gegenüberliegende zweite Seite mit einer zweiten Lastelektrode aufweist, und – zumindest ein Umverdrahtungselement, das eine Basisplatte mit einer metallischen Schicht und einen Rand aufweist, wobei die zweite Lastelektrode über eine elektrisch leitende Schicht auf der metallischen Schicht der Basisplatte montiert ist, und wobei der Rand stoffschlüssig mit zumindest einer Randseite des Halbleiterbauelements in Verbindung steht und sich von der Basisplatte bis zu der ersten Seite des Halbleiterbauelements erstreckt.
- Halbleiterbauteil nach Anspruch 41, wobei der Rand des Umverdrahtungselements auf allen Randseiten des Halbleiterbauelements angeordnet ist.
- Halbleiterbauteil nach Anspruch 41, wobei zumindest Bereiche des Rands des Umverdrahtungelements im Wesentlichen koplanar mit der ersten Lastelektrode und der Steuerungselektrode sind.
- Halbleiterbauteil nach Anspruch 43, wobei diese Bereiche des Rands des Umverdrahtungselements die zweite Lastaußenkontaktfläche des Halbleiterbauteils bilden.
- Halbleiterbauteil nach Anspruch 44, wobei die zweite Lastaußenkontaktfläche an zwei gegenüberliegenden Randseiten des Halbleiterbauelements angeordnet ist.
- Halbleiterbauteil nach Anspruch 44, wobei die zweite Lastaußenkontaktfläche an vier gegenüberliegenden Randseiten des Halbleiterbauelements angeordnet ist.
- Halbleiterbauteil nach Anspruch 41, wobei das Halbleiterbauelement ein MOSFET oder ein IGBT oder ein BJT ist.
- Halbleiterbauteil nach Anspruch 41, wobei die zweite Lastelektrode des Halbleiterbauelements über eine Weichlotverbindung oder eine Diffusionslotverbindung auf der metallischen Schicht der Basisplatte des Umverdrahtungselements montiert ist.
- Halbleiterbauteil nach Anspruch 41, wobei die Basisplatte des Umverdrahtungselements eine Metallplatte ist.
- Halbleiterbauteil nach Anspruch 41, wobei die Basisplatte des Umverdrahtungselements aus einem elektrisch isolierenden Substrat mit einer metallischen Beschichtung gebildet ist.
- Halbleiterbauteil nach Anspruch 50, wobei die metallische Beschichtung auf zwei Seiten des elektrisch isolierenden Substrats angeordnet ist.
- Halbleiterbauteil nach Anspruch 50, wobei die metallische Beschichtung nur auf der einen Seite des elektrisch isolierenden Substrats angeordnet ist.
- Halbleiterbauteil nach Anspruch 50, wobei die Platte ein Keramiksubstrat mit einer DCB Schicht ist.
- Halbleiterbauteil, das zumindest zwei Halbleiterbauelemente aufweist, wobei zumindest eines der Halbleiterbauelemente eine metallische Ummantelung aufweist, welche die Randseiten und eine zweite Seite vollständig und eine erste Seite teilweise bedeckt, und wobei die metallische Ummantelung des zumindest einen Halbleiterbauelements an den Randseiten und der ersten Seite aus einem abgeschiedenen Metall besteht.
- Halbleiterbauteil nach Anspruch 54, wobei zwischen der metallischen Ummantelung und dem Halbleiter bauelementmaterial eine Isolations- und/oder Passivierungsschicht angeordnet ist.
- Halbleiterbauteil nach Anspruch 54, wobei die metallische Ummantelung an ein Abschirmpotential angeschlossen ist.
- Halbleiterbauteil nach Anspruch 54, wobei die metallische Ummantelung eine Abschirmung gegen elektromagnetische Störfelder bildet.
- Halbleiterbauteil nach Anspruch 54, wobei die metallische Ummantelung mit einer Wärmesenke in Wirkverbindung steht.
- Halbleiterbauteil nach Anspruch 54, wobei die metallische Ummantelung ein Verbindungselement zur elektrischen Verbindung einer Rückseitenelektrode des Halbleiterchips mit einem Außenkontakt des Halbleiterchips auf der Oberseite bildet.
- Halbleiterbauteil nach Anspruch 54, wobei zumindest zwei Halbleiterbauelemente eine gemeinsame metallische Ummantelung aufweisen, welche die Randseiten und die zweiten Seiten dieser Halbleiterbauelemente vollständig und die ersten Seiten dieser Halbleiterbauelemente teilweise bedeckt.
- Halbleiterbauteil nach Anspruch 60, wobei die zwei Halbleiterbauelemente jeweils ein vertikales Halbleiterbauelement sind, das eine erste Seite mit einer ersten Lastelektrode und einer Steuerungselektrode und ei ne gegenüberliegende zweite Seite mit einer zweiten Lastelektrode aufweist, wobei die zweiten Lastelektroden der Halbleiterbauelemente über die Ummantelung miteinander elektrisch verbunden sind.
- Halbleiterbauteil nach Anspruch 54, wobei das zweite Halbleiterbauelement auf dem ummantelten Halbleiterbauelement montiert ist.
- Halbleiterbauteil nach Anspruch 62, wobei das zweite Halbleiterbauelement auf der ersten Seite des ummantelten Halbleiterbauelements montiert ist.
- Halbleiterbauteil nach Anspruch 63, wobei das zweite Halbleiterbauelement mit dem ummantelten Halbleiterbauelement elektrisch verbunden ist.
- Halbleiterbauteil nach Anspruch 64, wobei das zweite Halbleiterbauelement über Flipchipkontakte mit dem ummantelten Halbleiterbauelement elektrisch verbunden ist.
- Halbleiterbauteil nach Anspruch 54, das ferner Lotbälle als Außenkontakte aufweist.
- Halbleiterbauteil nach Anspruch 61, wobei die ersten Lastelektroden, die Steuerungselektroden und Bereiche der Ummantelung, die im Wesentlichen koplanar mit den ersten Lastelektroden und den Steuerungselektroden sind, oberflächenmontierbare Außenkontaktflächen bilden.
- Halbleiterbauteil nach Anspruch 61, wobei die ersten Lastelektroden, die Steuerungselektroden und Bereiche der Ummantelung, die im Wesentlichen koplanar mit den ersten Lastelektroden und den Steuerungselektroden sind, Außenkontaktflächen bilden.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007007142A DE102007007142B4 (de) | 2007-02-09 | 2007-02-09 | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung |
US11/677,774 US7772693B2 (en) | 2007-02-09 | 2007-02-22 | Panel, semiconductor device and method for the production thereof |
US12/828,327 US8164173B2 (en) | 2007-02-09 | 2010-07-01 | Panel, semiconductor device and method for the production thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102007007142A DE102007007142B4 (de) | 2007-02-09 | 2007-02-09 | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE102007007142A1 DE102007007142A1 (de) | 2008-08-21 |
DE102007007142B4 true DE102007007142B4 (de) | 2008-11-13 |
Family
ID=39627959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE102007007142A Expired - Fee Related DE102007007142B4 (de) | 2007-02-09 | 2007-02-09 | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung |
Country Status (2)
Country | Link |
---|---|
US (2) | US7772693B2 (de) |
DE (1) | DE102007007142B4 (de) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8067256B2 (en) * | 2007-09-28 | 2011-11-29 | Intel Corporation | Method of making microelectronic package using integrated heat spreader stiffener panel and microelectronic package formed according to the method |
US8138587B2 (en) * | 2008-09-30 | 2012-03-20 | Infineon Technologies Ag | Device including two mounting surfaces |
US8426251B2 (en) * | 2010-01-07 | 2013-04-23 | Infineon Technologies Ag | Semiconductor device |
CN102842556B (zh) * | 2011-06-21 | 2015-04-22 | 万国半导体(开曼)股份有限公司 | 双面外露的半导体器件及其制作方法 |
US8450152B2 (en) * | 2011-07-28 | 2013-05-28 | Alpha & Omega Semiconductor, Inc. | Double-side exposed semiconductor device and its manufacturing method |
US9406646B2 (en) | 2011-10-27 | 2016-08-02 | Infineon Technologies Ag | Electronic device and method for fabricating an electronic device |
US9318473B2 (en) * | 2012-04-20 | 2016-04-19 | Infineon Technologies Ag | Semiconductor device including a polymer disposed on a carrier |
JP6320372B2 (ja) * | 2012-05-30 | 2018-05-09 | アイピージー フォトニクス コーポレーション | レーザーダイオード用サブマウント及びレーザーダイオードユニットを製造するためのレーザーアブレーションプロセス |
US9202753B2 (en) * | 2013-01-30 | 2015-12-01 | Infineon Technologies Ag | Semiconductor devices and methods of producing these |
DE102016101801B4 (de) | 2016-02-02 | 2021-01-14 | Infineon Technologies Ag | Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür |
US10559510B2 (en) * | 2017-08-24 | 2020-02-11 | Semiconductor Components Industries, Llc | Molded wafer level packaging |
US10818635B2 (en) * | 2018-04-23 | 2020-10-27 | Deca Technologies Inc. | Fully molded semiconductor package for power devices and method of making the same |
US20230197663A1 (en) * | 2021-12-20 | 2023-06-22 | Infineon Technologies Ag | Method of processing a semiconductor wafer, semiconductor die, and method of producing a semiconductor module |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0461316A1 (de) * | 1989-03-28 | 1991-12-18 | General Electric Company | Halbleiterwürfelbefestigung |
US5465009A (en) * | 1992-04-08 | 1995-11-07 | Georgia Tech Research Corporation | Processes and apparatus for lift-off and bonding of materials and devices |
US5637922A (en) * | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US6306680B1 (en) * | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
US20020027276A1 (en) * | 2000-09-04 | 2002-03-07 | Noriaki Sakamoto | Circuit device and method of manufacturing the same |
US20040021216A1 (en) * | 2002-07-08 | 2004-02-05 | Futoshi Hosoya | Semiconductor device |
DE10308928A1 (de) * | 2003-02-28 | 2004-09-09 | Siemens Ag | Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4348253A (en) | 1981-11-12 | 1982-09-07 | Rca Corporation | Method for fabricating via holes in a semiconductor wafer |
JP2991010B2 (ja) * | 1993-09-29 | 1999-12-20 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JPH08335684A (ja) * | 1995-06-08 | 1996-12-17 | Toshiba Corp | 半導体装置 |
US5705848A (en) | 1995-11-24 | 1998-01-06 | Asea Brown Boveri Ag | Power semiconductor module having a plurality of submodules |
US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
US6624522B2 (en) | 2000-04-04 | 2003-09-23 | International Rectifier Corporation | Chip scale surface mounted device and process of manufacture |
US6582990B2 (en) | 2001-08-24 | 2003-06-24 | International Rectifier Corporation | Wafer level underfill and interconnect process |
US6677669B2 (en) | 2002-01-18 | 2004-01-13 | International Rectifier Corporation | Semiconductor package including two semiconductor die disposed within a common clip |
US6946740B2 (en) * | 2002-07-15 | 2005-09-20 | International Rectifier Corporation | High power MCM package |
US7692316B2 (en) | 2004-10-01 | 2010-04-06 | International Rectifier Corporation | Audio amplifier assembly |
WO2007035862A2 (en) * | 2005-09-21 | 2007-03-29 | International Rectifier Corporation | Semiconductor package |
US7757392B2 (en) * | 2006-05-17 | 2010-07-20 | Infineon Technologies Ag | Method of producing an electronic component |
US7476978B2 (en) * | 2006-05-17 | 2009-01-13 | Infineon Technologies, Ag | Electronic component having a semiconductor power device |
US7271470B1 (en) * | 2006-05-31 | 2007-09-18 | Infineon Technologies Ag | Electronic component having at least two semiconductor power devices |
US7626262B2 (en) * | 2006-06-14 | 2009-12-01 | Infineon Technologies Ag | Electrically conductive connection, electronic component and method for their production |
DE102006047761A1 (de) * | 2006-10-06 | 2008-04-10 | Infineon Technologies Ag | Halbleiterbauteil und Verfahren zu dessen Herstellung |
US7880280B2 (en) * | 2007-02-16 | 2011-02-01 | Infineon Technologies Ag | Electronic component and method for manufacturing an electronic component |
US8410590B2 (en) * | 2008-09-30 | 2013-04-02 | Infineon Technologies Ag | Device including a power semiconductor chip electrically coupled to a leadframe via a metallic layer |
-
2007
- 2007-02-09 DE DE102007007142A patent/DE102007007142B4/de not_active Expired - Fee Related
- 2007-02-22 US US11/677,774 patent/US7772693B2/en not_active Expired - Fee Related
-
2010
- 2010-07-01 US US12/828,327 patent/US8164173B2/en active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0461316A1 (de) * | 1989-03-28 | 1991-12-18 | General Electric Company | Halbleiterwürfelbefestigung |
US5465009A (en) * | 1992-04-08 | 1995-11-07 | Georgia Tech Research Corporation | Processes and apparatus for lift-off and bonding of materials and devices |
US5637922A (en) * | 1994-02-07 | 1997-06-10 | General Electric Company | Wireless radio frequency power semiconductor devices using high density interconnect |
US6306680B1 (en) * | 1999-02-22 | 2001-10-23 | General Electric Company | Power overlay chip scale packages for discrete power devices |
US20020027276A1 (en) * | 2000-09-04 | 2002-03-07 | Noriaki Sakamoto | Circuit device and method of manufacturing the same |
US20040021216A1 (en) * | 2002-07-08 | 2004-02-05 | Futoshi Hosoya | Semiconductor device |
DE10308928A1 (de) * | 2003-02-28 | 2004-09-09 | Siemens Ag | Direkt auf ungehäusten Bauelementen erzeugte freitragende Kontaktierstrukturen |
Also Published As
Publication number | Publication date |
---|---|
US20080191359A1 (en) | 2008-08-14 |
US7772693B2 (en) | 2010-08-10 |
US20100264523A1 (en) | 2010-10-21 |
DE102007007142A1 (de) | 2008-08-21 |
US8164173B2 (en) | 2012-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE102007007142B4 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
DE102005054872B4 (de) | Vertikales Leistungshalbleiterbauelement, Halbleiterbauteil und Verfahren zu deren Herstellung | |
DE102008051965B4 (de) | Bauelement mit mehreren Halbleiterchips | |
DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
DE102009032995B4 (de) | Gestapelte Halbleiterchips | |
DE102013208818B4 (de) | Leistungshalbleitermodul und Verfahren zur Fertigung eines Leistungshalbleitermoduls | |
DE102008023127B4 (de) | Halbleiterbauelement und Verfahren zur Herstellung | |
DE102008057707B4 (de) | Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat | |
DE102006037118B3 (de) | Halbleiterschaltmodul für Bordnetze mit mehreren Halbleiterchips, Verwendung eines solchen Halbleiterschaltmoduls und Verfahren zur Herstellung desselben | |
DE102007027378B4 (de) | Verfahren zur Herstellung eines elektronischen Bauelements | |
DE102007018914B4 (de) | Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben | |
DE102008039389B4 (de) | Bauelement und Verfahren zur Herstellung | |
DE102015115999B4 (de) | Elektronische Komponente | |
DE102008029644B4 (de) | Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung | |
DE112007000832T5 (de) | Dünne Plättchen und Metallsubstrate verwendende Halbleiterplättchengehäuse | |
DE10392228T5 (de) | Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss | |
DE102006047761A1 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE102007063820B3 (de) | Vertikaler Halbleiterleistungsschalter und Verfahren zu dessen Herstellung | |
DE102008034164A1 (de) | Halbleitermodul | |
DE102011113269A1 (de) | Halbleitermodul und Verfahren zu seiner Herstellung | |
DE102012111520B4 (de) | Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses | |
DE102015103555B4 (de) | Elektronisches Bauteil | |
DE102018105462A1 (de) | Halbleitervorrichtung, die ein bondpad und einen bonddraht oder -clip enthält | |
DE102015110437A1 (de) | Halbleitervorrichtung mit einer Metallstruktur, die mit einer leitfähigen Struktur elektrisch verbunden ist | |
DE102012113012B4 (de) | Verfahren zum Herstellen einer elektronischen Vorrichtung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8364 | No opposition during term of opposition | ||
R119 | Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee |