DE102008034164A1 - Halbleitermodul - Google Patents

Halbleitermodul Download PDF

Info

Publication number
DE102008034164A1
DE102008034164A1 DE102008034164A DE102008034164A DE102008034164A1 DE 102008034164 A1 DE102008034164 A1 DE 102008034164A1 DE 102008034164 A DE102008034164 A DE 102008034164A DE 102008034164 A DE102008034164 A DE 102008034164A DE 102008034164 A1 DE102008034164 A1 DE 102008034164A1
Authority
DE
Germany
Prior art keywords
electrically conductive
conductive layer
semiconductor chip
main surface
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102008034164A
Other languages
English (en)
Other versions
DE102008034164B4 (de
Inventor
Ralf Otremba
Josef Hoeglauer
Klaus Schiess
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102008034164A1 publication Critical patent/DE102008034164A1/de
Application granted granted Critical
Publication of DE102008034164B4 publication Critical patent/DE102008034164B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2405—Shape
    • H01L2224/24051—Conformal with the semiconductor or solid-state device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/82005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92142—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92144—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12032—Schottky diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

Es wird ein Halbleitermodul offenbart. Eine Ausführungsform stellt einen ersten Halbleiterchip bereit mit einem ersten Kontaktpad auf einer ersten Hauptoberfläche und einem zweiten Kontaktpad auf einer zweiten Hauptoberfläche, einer auf der ersten Hauptoberfläche aufgebrachten ersten elektrisch leitenden Schicht, einer auf der zweiten Hauptoberfläche aufgebrachten zweiten elektrisch leitenden Schicht und einem die erste elektrisch leitende Schicht bedeckenden elektrisch isolierendem Material, wobei eine Oberfläche der zweiten elektrisch leitenden Schicht ein externes Kontaktpad bildet und die zweite elektrisch leitende Schicht eine Dicke von weniger als 200 µm aufweist.

Description

  • Allgemeiner Stand der Technik
  • Die vorliegende Erfindung betrifft ein Halbleitermodul und ein Verfahren zu dessen Montage.
  • Leistungshalbleiterchips können beispielsweise in Halbleitermodule integriert sein. Leistungshalbleiterchips eignen sich insbesondere für das Schalten oder Steuern von Strömen und/oder Spannungen.
  • Kurze Beschreibung der Zeichnungen
  • Die beiliegenden Zeichnungen sind aufgenommen, um ein eingehenderes Verständnis der Ausführungsformen zu vermitteln, und sind in diese Spezifikation aufgenommen und stellen einen Teil dieser dar. Die Zeichnungen veranschaulichen Ausführungsformen und dienen zusammen mit der Beschreibung der Erläuterung von Prinzipien von Ausführungsformen. Andere Ausführungsformen und viele der damit einhergehenden Vorteile von Ausführungsformen lassen sich ohne weiteres verstehen, wenn sie durch Bezugnahme auf die folgende ausführliche Beschreibung besser verstanden werden. Die Elemente der Zeichnungen sind relativ zueinander nicht notwendigerweise maßstabsgetreu. Gleiche Bezugszahlen bezeichnen entsprechende ähnliche Teile.
  • 1 veranschaulicht schematisch ein Modul 100 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • 2 veranschaulicht schematisch ein Modul 200 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • 3A bis 3J veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Moduls 300.
  • 4A bis 4J veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Moduls 400.
  • 5A bis 5J veranschaulichen schematisch ein Ausführungsbeispiel eines Verfahrens zum Herstellen eines Moduls 500.
  • 6 veranschaulicht schematisch ein Modul 600 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • 7 veranschaulicht schematisch ein Modul 700 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • 8 veranschaulicht schematisch ein Modul 800 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • 9 veranschaulicht schematisch ein Modul 900 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • 10 veranschaulicht eine Grundschaltung einer Halbbrücke 1000.
  • 11 veranschaulicht schematisch ein Bauelement 1100 in einem Querschnitt gemäß einem Ausführungsbeispiel.
  • Ausführliche Beschreibung
  • In der folgenden ausführlichen Beschreibung wird auf die beiliegenden Zeichnungen Bezug genommen, die einen Teil hiervon bilden und in denen als Veranschaulichung spezifische Ausführungsformen gezeigt sind, in denen die Erfindung praktiziert werden kann. In dieser Hinsicht wird Richtungsterminologie wie etwa „Oberseite", „Unterseite", „Vorderseite", „Rückseite", „vorderer", „hinterer" usw. unter Bezugnahme auf die Orientierung der beschriebenen Figur(en) verwendet. Weil Komponenten von Ausführungsformen in einer Reihe verschiedener Orientierungen positioniert werden können, wird die Richtungsterminologie zu Zwecken der Darstellung verwendet und ist in keinerlei Weise beschränkend. Es versteht sich, dass andere Ausführungsformen benutzt und strukturelle oder logische Änderungen vorgenommen werden können, ohne von dem Schutzbereich der vorliegenden Erfindung abzuweichen. Die folgende ausführliche Beschreibung ist deshalb nicht in einem beschränkenden Sinne zu verstehen, und der Schutzbereich der vorliegenden Erfindung wird durch die beigefügten Ansprüche definiert.
  • Es versteht sich, dass die Merkmale der verschiedenen hierin beschriebenen Ausführungsbeispiele miteinander kombiniert werden können, sofern nicht spezifisch etwas anderes angegeben ist.
  • Nachfolgend werden Ausführungsformen unter Bezugnahme auf die Zeichnungen beschrieben, wobei im allgemeinen gleiche Bezugszahlen zur Bezugnahme insgesamt auf gleiche Elemente verwendet werden und wobei die verschiedenen Strukturen nicht notwendigerweise maßstabsgetreu gezeichnet sind. In der folgenden Beschreibung werden zu Erläuterungszwecken zahlreiche spezifische Details dargelegt, um ein eingehendes Verständnis einer oder mehrerer Ausführungsformen der Erfindung zu vermitteln. Es kann jedoch einem Fachmann klar sein, dass eine oder mehrere der Ausführungsformen der Erfindung mit einem geringeren Grad dieser spezifischen Details praktiziert werden können. Die folgende Beschreibung ist deshalb nicht in einem begrenzenden Sinne zu verstehen, und der Schutzbereich der Erfindung wird durch die beigefügten Ansprüche definiert.
  • Module mit Halbleiterchips werden unten beschrieben. Die Halbleiterchips können von extrem unterschiedlichen Arten sein und können beispielsweise integrierte elektrische oder elektrooptische Schaltungen enthalten. Die Halbleiterchips können beispielsweise als Leistungstransistoren, Leistungsdioden, IGBTs (Insulated Gate Bipolar Transistors), Steuerschaltungen, Mikroprozessoren oder mikroelektromechanische Komponenten konfiguriert sein. Bei einer Ausführungsform können Halbleiterchips mit einer vertikalen Struktur involviert sein, das heißt, dass die Halbleiterchips derart hergestellt sein können, dass elektrische Ströme in einer Richtung senkrecht zu den Hauptoberflächen der Halbleiterchips fließen können. Ein Halbleiterchip mit einer vertikalen Struktur kann Kontaktelemente insbesondere auf seinen zwei Hauptoberflächen aufweisen, das heißt auf seiner Oberseite und seiner Unterseite. Insbesondere Leistungstransistoren und Leistungsdioden können eine vertikale Struktur aufweisen. Beispielsweise können sich der Sourceanschluss und der Gateanschluss eines Leistungstransistors und der Anodenanschluss einer Leistungsdiode auf einer Hauptoberfläche befinden, während der Drainanschluss des Leistungstransistors und der Katodenanschluss der Leistungsdiode auf der anderen Hauptoberfläche angeordnet sind. Eine Leistungsdiode kann insbesondere als eine Schottky-Diode ausgeführt sein. Weiterhin können die unten beschriebenen Module integrierte Schaltungen enthalten, um die integrierten Schaltungen von anderen Halbleiterchips zu steuern, beispielsweise die integrierten Schaltungen von Leistungstransistoren oder Leistungsdioden. Die Halbleiterchips brauchen nicht aus einem spezifischen Halbleitermaterial hergestellt zu sein und können weiterhin anorganische und/oder organische Materialien enthalten, die keine Halbleiter sind, wie etwa beispielsweise Isolatoren, Kunststoffe oder Metalle. Außerdem können die Halbleiterchips gekapselt oder ungekapselt sein.
  • Die Halbleiterchips weisen Kontaktpads (Kontaktflächen) auf, die das Herstellen eines elektrischen Kontakts mit den Halbleiterchips gestatten. Die Kontaktpads können aus jedem gewünschten elektrisch leitenden Material bestehen, beispielsweise einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material. Die Kontaktpads können sich auf den aktiven Oberflächen der Halbleiterchips oder auf anderen Oberflächen der Halbleiterchips befinden. Im Fall eines Leistungstransistors enthalten die Kontaktpads Drain-, Source- und Gateanschlüsse.
  • Eine oder mehrere elektrisch leitende Schichten können auf den Halbleiterchips aufgebracht sein. Die elektrisch leitenden Schichten können dazu verwendet werden, einen elektrischen Kontakt mit den Halbleiterchips von außerhalb der Module herzustellen und um elektrische Verbindungen unter den Halbleiterchips herzustellen. Die elektrisch leitenden Schichten können mit einer beliebigen gewünschten geometrischen Gestalt und einer beliebigen gewünschten Materialzusammensetzung hergestellt werden. Die elektrisch leitenden Schichten können beispielsweise aus geraden Leiterbahnen bestehen, können aber auch in Form einer einen Bereich bedeckenden Schicht vorliegen. Alle gewünschten elektrisch leitenden Materialien wie etwa Metalle, beispielsweise Aluminium, Gold oder Kupfer, Metalllegierungen oder organische Leiter, können als das Material verwendet werden. Die elektrisch leitenden Schichten brauchen nicht homogen zu sein oder aus nur einem Material hergestellt zu sein, das heißt, verschiedene Zusammensetzungen und Konzentrationen der in den elektrisch leitenden Schichten enthaltenen Materialien sind möglich. Weiterhin können die elektrisch leitenden Schichten über oder unter oder zwischen dielektrischen Schichten angeordnet sein.
  • Die unten beschriebenen Module enthalten externe Kontaktpads. Die externen Kontaktpads können von außerhalb des Moduls zugänglich sein und können das Herstellen eines elektrischen Kontakts mit den Halbleiterchips von außerhalb des Moduls gestatten. Weiterhin können die externen Kontaktpads wärmeleitend sein und können als Kühlkörper zum Ableiten der von den Halbleiterchips erzeugten Wärme dienen. Die externen Kontaktpads können aus einem beliebigen gewünschten elektrisch leitenden Material bestehen, beispielsweise aus einem Metall wie etwa Kupfer, Aluminium oder Gold, einer Metalllegierung oder einem elektrisch leitenden organischen Material.
  • Oberflächen der Module, beispielsweise Oberflächen der externen Kontaktpads, können eine Montageebene bilden. Die Montageebene kann zum Montieren des Moduls auf eine andere Komponente, wie etwa beispielsweise einer Leiterplatte, dienen.
  • Die Module können weiterhin ein elektrisch isolierendes Material enthalten, beispielsweise ein Formmaterial (Vergussmaterial) oder ein epoxidbasiertes Material. Das elektrisch isolierende Material kann einen beliebigen Anteil einer beliebigen Anzahl von Oberflächen der Komponenten des Moduls bedecken. Der Ausdruck „elektrisch isolierend" bezieht sich auf die Eigenschaft des elektrisch isolierenden Materials, relativ zu elektrisch leitenden Komponenten des Moduls höchstens nur marginal elektrisch leitend zu sein. Falls das elektrisch isolierende Material ein Formmaterial ist, kann es ein beliebiges angemessenes thermoplastisches oder wärmehärtendes Material sein. Es können verschiedene Techniken eingesetzt sein, um die Komponenten mit dem Formmaterial zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • 1 zeigt schematisch ein Modul 100 in einem Querschnitt als ein Ausführungsbeispiel. Das Modul 100 enthält einen ersten Halbleiterchip 10 mit einer ersten Hauptoberfläche 11 und einer zweiten Hauptoberfläche 12. Ein erstes Kontaktpad 13 ist auf der ersten Hauptoberfläche 11 angeordnet, und ein zweites Kontaktpad 14 ist auf der zweiten Hauptoberfläche 12 angeordnet. Der erste Halbleiterchip 10 kann ein Leistungshalbleiter sein, beispielsweise ein Leistungstransistor oder eine Leistungsdiode oder ein IGBT. Im Fall eines Leistungstransistors können das erste und zweite Kontaktpad 13 und 14 ein Drain- bzw. Sourceanschluss sein.
  • Das Modul 100 enthält weiterhin eine auf der ersten Hauptoberfläche 11 des ersten Halbleiterchips 10 aufgebrachte erste elektrisch leitende Schicht 15 und ein die erste elektrisch leitende Schicht 15 bedeckendes elektrisch isolierendes Material 16. Eine zweite elektrisch leitende Schicht 17 ist auf der zweiten Hauptoberfläche 12 des ersten Halbleiterchips 10 aufgebracht. Eine Oberfläche 18 der zweiten elektrisch leitenden Schicht 17 bildet ein externes Kontaktpad. Die exponierten Oberflächen 18 der zweiten elektrisch leitenden Schicht 17 können zum elektrischen Koppeln des Moduls 100 an andere Komponenten verwendet werden, beispielsweise eine Leiterplatine. Die zweite elektrisch leitende Schicht 17 weist eine Dicke d1 von unter 200 μm und insbesondere unter 100 μm und insbesondere im Bereich zwischen 50 und 100 μm auf.
  • 2 zeigt schematisch ein Modul 200 in einem Querschnitt als ein weiteres Ausführungsbeispiel. Das Modul 200 enthält einen ersten Halbleiterchip 10 mit einer ersten Hauptoberfläche 11 und einer zweiten Hauptoberfläche 12, wobei eine Gateelektrode 19 auf der zweiten Hauptoberfläche 12 angeordnet ist. Eine erste elektrisch leitende Schicht 15 ist auf der ersten Hauptoberfläche 11 des ersten Halbleiterchips 10 aufgebracht, und ein elektrisch isolierendes Material 16 bedeckt die erste elektrisch leitende Schicht 15. Eine zweite elektrisch leitende Schicht 17 ist auf der zweiten Hauptoberfläche 12 des ersten Halbleiterchips 10 aufgebracht. Eine Oberfläche 18 der zweiten elektrisch leitenden Schicht 17 bildet ein externes Kontaktpad. Die zweite elektrisch leitende Schicht 17 kann eine Dicke größer als 200 μm aufweisen, doch kann ihre Dicke auch kleiner als 200 μm und insbesondere kleiner als 100 μm sein. Der erste Halbleiterchip 10 kann beispielsweise ein Leistungstransistor oder ein IGBT sein.
  • In den 3A bis 3J sind verschiedene Stadien der Herstellung eines Moduls 300, das in 3J dargestellt ist, beispielhaft gezeigt. Das Modul 300 ist eine Implementierung der in 1 und 2 dargestellten Module 100 und 200. Zum Herstellen des Moduls 300 wird ein erster Träger 20 bereitgestellt (siehe 3A). Der erste Träger 20 kann starr oder bis zu einem bestimmten Grad flexibel sein und kann aus Materialien wie etwa Metallen, Metalllegierungen oder Kunststoffen hergestellt sein. Der erste Träger 20 kann elektrisch leitend oder isolierend sein. Ein Klebeband 21, beispielsweise ein doppelseitiges Klebeband, kann auf den ersten Träger 20 laminiert sein. Der erste Halbleiterchip 10 und ein zweiter Halbleiterchip 22 werden durch Verwendung des Klebebandes 21 auf dem ersten Träger 20 fixiert (siehe 3B). Für das Anbringen der Halbleiterchips 10 und 22 an dem ersten Träger 20 können alternativ andere Arten von Befestigungsmaterialien oder -verfahren verwendet werden. Es kann auch vorgesehen werden, dass mehr als zwei Halbleiterchips auf dem ersten Träger 20 angebracht werden.
  • Der erste Halbleiterchip 10 weist Kontaktpads 13, 14 und 19 auf. Der zweite Halbleiterchip 22 weist Kontaktpads 23, 24 und 25 auf. Wenn beide Halbleiterchips 10 und 22 Leistungstransistoren sind, können die Kontaktpads 13 und 23 Drainanschlüsse sein, die Kontaktpads 14 und 24 können Sourceanschlüsse sein und die Kontaktpads 19 und 25 können Gateanschlüsse sein. Die Halbleiterchips 10 und 22 können so auf dem ersten Träger 20 montiert sein, dass ihre Sourceanschlüsse 14 und 19 sowie ihre Gateanschlüsse 19 und 25 dem ersten Träger 20 zugewandt sind.
  • Eine elektrisch isolierende dielektrische Schicht 26, beispielsweise eine Fotolackschicht oder Silizium nitridschicht, können auf dem ersten Träger 20 und den Halbleiterchips 10 und 22 abgeschieden sein. Die dielektrische Schicht 26 wird derart abgeschieden, dass die Halbleiterchips 10 und 22 vollständig bedeckt sind und das auf den Halbleiterchips 10 und 22 abgeschiedene dielektrische Material 26 eine gewisse Dicke aufweist. Für das Abscheiden der dielektrischen Schicht 26 können eine Sprüh- oder Aufschleuder- oder Rakeltechnik oder andere entsprechende Verfahren verwendet werden. Die dielektrische Schicht 26 wird dann beispielsweise unter Verwendung von fotolithographischen Verfahren strukturiert. Die dielektrische Schicht 26 wird derart strukturiert, dass die Drainanschlüsse 13 und 23 offengelegt werden und Teile des Klebebandes 21 offengelegt werden, wie in 3D dargestellt.
  • Nach dem Strukturieren der dielektrischen Schicht 26 wird die erste elektrisch leitende Schicht 15 auf der dielektrischen Schicht 26 aufgebracht und kann strukturiert werden (siehe 3D). Die erste elektrisch leitende Schicht 15 kann aus einer Keimschicht und einer weiteren Schicht, die galvanisch auf der Keimschicht abgeschieden wird, bestehen. Zum Herstellen der Keimschicht kann ein stromloses Abscheidungsverfahren verwendet werden. Die Keimschicht kann eine Dicke von bis zu 1 μm aufweisen und kann beispielsweise aus Zink hergestellt sein. Die elektrische Leitfähigkeit der Keimschicht kann zum galvanischen Abscheiden einer elektrisch leitenden Schicht, beispielsweise einer Kupferschicht, auf der Keimschicht verwendet werden. Die Kupferschicht kann eine Dicke von bis zu 200 μm aufweisen und kann insbesondere im Bereich zwischen 50 μm und 100 μm liegen. Als eine Alternative zu der stromlosen und galvanischen Abscheidung der ersten elektrisch leitenden Schicht 15 können andere Abscheidungsverfahren wie etwa physikalische Abscheidung aus der Dampfphase, chemische Abscheidung aus der Dampfphase, Sputtern, Aufschleuderprozesse, Sprayabscheidung oder Tintenstrahldrucken verwendet werden.
  • Die elektrisch isolierende Schicht 16 kann auf der ersten elektrisch leitenden Schicht 15 und auf. Komponenten des Moduls 300 aufgebracht werden, die nicht mit der ersten elektrisch leitenden Schicht 15 beschichtet sind. Das elektrisch isolierende Material 16 wird zum Kapseln des Moduls 300 verwendet (siehe 3E). Das elektrisch isolierende Material 16 kann einen beliebigen Abschnitt des Moduls 300 kapseln und kann die Stabilität des Moduls 300 erhöhen. Das elektrisch isolierende Material 16 kann ein Epoxid oder ein Formmaterial oder irgendein anderes angemessenes Material sein. Im Fall eines Formmaterials kann es aus einem beliebigen angemessenen thermoplastischen oder wärmehärtenden Material bestehen, insbesondere kann es aus einem Material bestehen, das üblicherweise in der zeitgenössischen Halbleiterkapselungstechnologie verwendet wird. Verschiedene Techniken können verwendet werden, um die Komponenten des Moduls 300 mit dem Formmaterial zu bedecken, beispielsweise Formpressen oder Spritzgießen.
  • Nachdem das elektrisch isolierende Material 16 gehärtet ist, kann ein zweiter Träger 27 auf dem elektrisch isolierenden Material 16 platziert werden (siehe 3F). Der zweite Träger 27 kann ähnlich dem ersten Träger 20 sein und kann aus dem gleichen Material hergestellt sein. Zum Anbringen des zweiten Trägers 27 an dem elektrisch isolierenden Material 16 kann ein Klebeband 28, beispielsweise ein doppelseitiges Klebeband, auf den zweiten Träger 27 laminiert werden.
  • Nach dem Anbringen des zweiten Trägers 27 an dem elektrisch isolierenden Material 16 werden die Halbleiterchips 10 und 22 von dem ersten Träger 10 getrennt und das Klebeband 21 wird von den Halbleiterchips 10 und 22 sowie von der dielektrischen Schicht 26 abgezogen (siehe 3G). Das Klebeband 21 kann Wärmetrenneigenschaften aufweisen, die das Entfernen des Klebebandes 21 während einer Wärmebehandlung gestatten können.
  • Das Entfernen des Klebebandes 21 von den Halbleiterchips 10 und 22 wird bei einer entsprechenden Temperatur durchgeführt, die von den Wärmetrenneigenschaften des Klebebandes 21 abhängt und üblicherweise über 150°C liegt, insbesondere etwa 200°C beträgt. Nachdem der erste Träger 20 entfernt ist, wird der zweite Träger 27 verwendet, um das Modul 300 zu halten, während die folgenden Fabrikationsprozesse durchgeführt werden.
  • Nach dem Trennen des ersten Trägers 20 und des Klebebandes 21 bilden die zweiten Hauptoberflächen der Halbleiterchips 10 und 22, die untere Oberfläche der dielektrischen Schicht 26 sowie Teile der ersten elektrisch leitenden Schicht 15 eine gemeinsame Ebene. Wie in 3H dargestellt, wird die zweite elektrisch leitende Schicht 17 auf diese gemeinsame Ebene aufgebracht. Ähnlich der ersten elektrisch leitenden Schicht 15 kann die zweite elektrisch leitende Schicht 17 aus einer Keimschicht und einer weiteren Schicht, die galvanisch auf der Keimschicht abgeschieden wird, bestehen. Die Keimschicht kann eine stromlos abgeschiedene Zinkschicht sein und kann eine Dicke von bis zu 1 μm aufweisen. Die galvanisch abgeschiedene Schicht kann eine Kupferschicht mit einer Dicke von beispielsweise bis zu 200 μm und insbesondere im Bereich zwischen 50 μm und 100 μm sein. Alternative Verfahren zum Abscheiden der zweiten elektrisch leitenden Schicht 17 können wie oben in Verbindung mit dem Fabrikationsverfahren der ersten elektrisch leitenden Schicht 15 erörtert verwendet werden.
  • Die zweite elektrisch leitende Schicht 17 kann derart strukturiert sein, dass Bereiche entstehen, die mit den Sourceanschlüssen 14 und 24, den Gateanschlüssen 19 und 25 sowie den Teilen der ersten elektrisch leitenden Schicht 15 verbunden sind, die mit den Drainanschlüssen 13 und 23 der Halbleiterchips 10 und 22 verbunden sind. Somit bilden die getrennten Sektionen der zweiten elektrisch leitenden Schicht 17 externe Kontaktelemente, die das Kontaktieren der Drain-, Source- und Gateanschlüsse der Halbleiterchips 10 und 22 von außerhalb des Moduls 300 gestatten. Die unteren Oberflächen der getrennten Sektionen der zweiten elektrisch leitenden Schicht 17 sind die externen Kontaktpads 18. Weiterhin bildet die untere Oberfläche der zweiten elektrisch leitenden Schicht 17 eine Montageebene, die das Montieren des Moduls 300 auf einer anderen Komponente wie etwa einer Leiterplatte gestattet.
  • Wie in 3I dargestellt, werden die beiden Halbleiterchips 10 und 22 voneinander getrennt durch Trennen der dielektrischen Schicht 26 und des elektrisch isolierenden Materials 16 beispielsweise durch Sägen. Bevor die beiden Halbleiterchips 10 und 22 von dem zweiten Träger 27 getrennt werden, können sie getestet werden. Das Entfernen des zweiten Trägers 27 und des Klebebandes 28 kann auf die gleiche Weise wie das Entfernen des ersten Trägers 20 und des Klebebandes 21 durchgeführt werden.
  • In 3J sind zwei aus dem oben beschriebenen Fabrikationsprozess erhaltene Module 300 dargestellt. Die Module 300 enthalten keinen Träger wie etwa einen Systemträger (Leadframe). Im Gegenteil sind die elektrisch leitenden Schichten 15 und 17 auf beide Hauptoberflächen der Halbleiterchips 10 und 22 plattiert. Weiterhin kann die erste elektrisch leitende Schicht 15 mit der zweiten elektrisch leitenden Schicht 17 verbunden sein. Dies ermöglicht das Anordnen aller externen Kontaktpads 18 auf der unteren Oberfläche des Moduls 300. Zudem können die Oberflächen der externen Kontaktpads 18, die mit den Drain- und Sourceanschlüssen verbunden sind, größer sein als die Oberflächen der externen Kontaktpads 18, die mit den Gateanschlüssen verbunden sind. Die vergrößerten Oberflächen für die Drain- und Sourceanschlüsse können nützlich sein, wenn hohe Ströme durch die Leistungstransistoren 10 und 22 fließen. Das Modul 300 kann eine Dicke d2 von unter 500 μm oder 400 μm oder 300 μm oder weniger als 200 μm aufweisen. Die Stabilität der Module 300 kann durch das elektrisch isolierende Material 16 bereitgestellt werden.
  • In den 4A bis 4J sind verschiedene Stadien der Fabrikation eines Moduls 400, das in 4J dargestellt ist, beispielhaft gezeigt. Das in den 4A bis 4J dargestellte Fabrikationsverfahren ist eine Variation des in den 3A bis 3J gezeigten Fabrikationsverfahrens. Im Gegensatz zu dem Verfahren der 3A bis 3J weist bei der vorliegenden Ausführungsform die dielektrische Schicht 26, die die obere und seitlichen Oberflächen der Halbleiterchips 10 und 22 und die exponierten Abschnitte der oberen Oberfläche des Klebebands 21 bedeckt, eine gleichförmige Dicke d3 auf (siehe 4C). Die Dicke d3 ist kleiner als die Höhe der Halbleiterchips 10 und 22 und liegt insbesondere im Bereich zwischen 5 und 50 μm. Die dielektrische Schicht 26 kann beispielsweise durch Sprühen abgeschieden werden. Indem eine dielektrische Schicht 26 mit einer gleichförmigen Dicke d3 verwendet wird, weisen die Öffnungen durch die dielektrische Schicht 26, die zum Herstellen elektrischer Verbindungen zwischen der ersten elektrisch leitenden Schicht 15 und den darunterliegenden Strukturen verwendet wird, alle die gleiche Höhe auf (siehe 4D). Die Fabrikationsprozesse des in 4E bis 4J dargestellten Moduls 400 können ähnlich oder identisch den in 3E bis 3J dargestellten Fabrikationsprozessen sein.
  • In den 5A bis 5J sind verschiedene Stadien der Fabrikation eines Moduls 500, das in 5J dargestellt ist, beispielhaft gezeigt. Das in den 5A bis 5J dargestellte Fabrikationsverfahren ist eine andere Variation des in den 3A bis 3J gezeigten Fabrikationsverfahrens. Im Gegensatz zu dem Verfahren der 3A bis 3J beschichtet die dielektrische Schicht 26 in der vorliegenden Ausführungsform nur die exponierten Abschnitte der oberen Oberfläche des Klebebandes 21 (siehe 5C). Die dielektrische Schicht 26 erstreckt sich zu den seitlichen Oberflächen der Halbleiterchips 10 und 22, bedeckt aber nicht ihre oberen Oberflächen. Weiterhin weist die dielektrische Schicht 26 eine gleichförmige Dicke d4 auf, die kleiner ist als die Höhe der Halbleiterchips 10 und 22 und insbesondere im Bereich zwischen 5 und 50 μm liegt. Die dielektrische Schicht 26 kann beispielsweise durch Tintenstrahldrucken abgeschieden werden. Es kann vorgesehen sein, dass die Drainanschlüsse 13 und 23 der Halbleiterchips 10 und 22 nicht nur auf den oberen Oberflächen angeordnet sind, sondern auch sich zu den seitlichen Oberflächen der Halbleiterchips 10 und 22 erstrecken. In diesem Fall liefert die dielektrische Schicht 26 wie in 5C dargestellt eine ausreichende elektrische Isolation, um die Drainanschlüsse 13 und 23 elektrisch gegenüber der zweiten elektrisch leitenden Schicht 17 zu isolieren. Die Fabrikationsprozesse des in 5E bis 5J dargestellten Moduls 500 können ähnlich oder identisch den in 3E bis 3J dargestellten Fabrikationsprozessen sein.
  • Nachfolgend werden einige Modifikationen des Moduls 500 vorgestellt. Diese Modifikationen können analog auf die Module 300 und 400 angewendet werden. In 6 ist ein Modul 600 schematisch im Querschnitt dargestellt. Im Gegensatz zu dem Modul 500 enthält das Modul 600 den ersten Halbleiterchip 10 und den zweiten Halbleiterchip 22. Das Modul 600 kann auf die gleiche Weise wie das Modul 500 hergestellt werden, wobei in dem in 5I dargestellten Fabrikationsprozess die Halbleiterchips 10 und 22 nicht getrennt sind. Die Halbleiterchips 10 und 22 können jedoch von anderen Halbleiterchips dadurch getrennt werden, dass beispielsweise das elektrisch isolierende Material 16 und die dielektrische Schicht 26 gesägt werden.
  • Es kann weiterhin vorgesehen werden, dass das Modul 600 mehr als zwei Halbleiterchips enthält und/oder dass mindestens einer der Halbleiterchips ein den anderen Halbleiterchip steuernder Logikchip ist. Weiterhin kann mindestens einer der Halbleiterchips 10 und 22 so angeordnet sein, daß sein Drainanschluss der zweiten elektrisch leitenden Schicht 17 zugewandt ist. Zudem kann der zweite Halbleiterchip 22 ein Leistungstransistor, eine Leistungsdiode, ein IGBT oder ein Steuerchip sein.
  • In 7 ist ein Modul 700 schematisch dargestellt, das zu dem in 6 dargestellten Modul 600 fast identisch ist. Der Unterschied zwischen den Modulen 600 und 700 ist eine dielektrische Schicht 29 des Moduls 700, die zwischen den Halbleiterchips 10, 22 und der zweiten elektrisch leitenden Schicht 17 angeordnet ist. Die elektrisch isolierende dielektrische Schicht 29 weist Öffnungen auf zum Herstellen elektrischer Verbindungen zwischen der zweiten elektrisch leitenden Schicht 17 und den Drain-, Source- und Gateanschlüssen der Halbleiterchips 10 und 22. Die dielektrische Schicht 29 kann beispielsweise eine Fotolackschicht oder eine Siliziumnitridschicht sein, die möglicherweise unter Verwendung einer einem Fachmann bekannten Technik strukturiert worden ist. Die oben beschriebenen Module 100 bis 500 können auch mit der dielektrischen Schicht 29 oder einer ähnlichen Schicht ausgestattet sein.
  • In 8 ist ein Modul 800 schematisch dargestellt, das eine weitere Modifikation des Moduls 600 ist. Hier sind die Drainanschlüsse 13 und 23 der Halbleiterchips 10 und 22 durch die erste elektrisch leitende Schicht 15 miteinander verbunden. Zudem weist die erste elektrisch leitende Schicht 15 eine oder zwei Verbindungen zu der zweiten elektrisch leitenden Schicht 17 auf.
  • In 9 ist schematisch ein weiteres Beispiel dargestellt, wie die beiden Halbleiterchips 10 und 22 unter Verwendung der ersten und zweiten elektrisch leitenden Schicht 15 und 17 miteinander verbunden sein können. In dem in 9 dargestellten Modul 900 ist der Drainanschluss 13 des ersten Halbleiterchips 10 durch die erste und zweite elektrisch leitende Schicht 15 und 17 mit dem Sourceanschluß 24 des zweiten Halbleiterchips 22 verbunden. Mit der Verbindung wie in 9 dargestellt kann das Modul 900 als eine Halbbrücke verwendet werden. Eine Grundschaltung einer Halbbrücke 1000, zwischen zwei Knoten N1 und N2 angeordnet, ist in 10 dargestellt. Die Halbbrücke 1000 besteht aus zwei in Reihe geschalteten Schaltern S1 und S2. Die Halbleiterchips 22 und 10 können als die beiden Schalter S1 bzw. S2 implementiert sein. Im Vergleich zu dem in 9 dargestellten Modul 900 ist der Knoten N1 der Drainanschluss 23 des zweiten Halbleiterchips 22, der zwischen den beiden Schaltern S1 und S2 angeordnete Knoten N3 ist der Drainanschluss 13 des ersten Halbleiterchips 10, und der Knoten S3 ist der Sourceanschluss 14 des ersten Halbleiterchips 10.
  • Die Halbbrücke 900 kann beispielsweise in Elektronikschaltungen zum Umsetzen von Gleichspannungen implementiert werden, DC-DC-Wandlern. DC-DC-Wandler können dazu verwendet werden, eine von einer Batterie oder einem Akku gelieferte Eingangsgleichspannung in eine Ausgangsgleichspannung umzuwandeln, die an die Anforderung der nachgeschalteten Elektronikschaltungen angepasst ist. DC-DC-Wandler können als Step-Down-Wandler verkörpert sein, bei denen die Ausgangsspannung kleiner ist als die Eingangsspannung, oder als Step-Up-Wandler, bei denen die Ausgangsspannung größer ist als die Eingangsspannung.
  • Die exponierten Oberflächen der die externen Kontaktpads 18 bildenden zweiten elektrisch leitenden Schicht 17 können zum elektrischen Koppeln des Moduls 600 an andere Komponenten verwendet werden. Dies ist in 11 beispielhaft dargestellt. Dort ist ein Teil einer Einrichtung 1100 schematisch dargestellt, die das Modul 600 enthält, das auf einer Leiterplatte 30 montiert ist, beispielsweise einer PCB (gedruckten Leiterplatte). Lötabscheidungen 31 können verwendet worden sein, um die externen Kontaktpads 18 an Kontaktbereiche der Leiterplatte 30 zu löten.
  • Auf dem Modul 600 kann ein Kühlkörper oder ein Kühlelement 32 angebracht sein. Der Kühlkörper 32 kann thermisch an das elektrisch isolierende Material 16 gekoppelt sein. Wenn die Wärmeleitfähigkeit des elektrisch isolierenden Materials 16 hoch genug ist und/oder wenn die Materialdicke des elektrisch isolierenden Materials 16 über den Halbleiterchips 10 und 22 nicht zu groß ist, kann das elektrisch isolierende Material 16 die Übertragung der von den Halbleiterchips 10 und 22 erzeugten Wärme zu dem Kühlkörper 32 gestatten, der die erzeugte Wärme ableitet.
  • Während ein besonderes Merkmal oder eine besondere Ausführungsform der Erfindung bezüglich nur einer von mehreren Implementierungen offenbart worden sein mag, kann ein derartiges Merkmal oder eine derartige Ausführungsform mit einem/einer oder mehreren anderen Merkmalen oder Ausführungsformen von anderen Implementierungen kombiniert werden, wie für eine gegebene oder bestimmte Anwendung erwünscht und vorteilhaft sein kann. Weiterhin soll das Ausmaß, in dem die Ausdrücke „enthalten", „haben", „mit" oder andere Varianten davon entweder in der ausführlichen Beschreibung oder den Ansprüchen verwendet werden, solche Ausdrücke auf eine Weise ähnlich dem Ausdruck „umfassen" einschließend sein. Die Ausdrücke „gekoppelt" und „verbunden" können zusammen mit Ableitungen verwendet worden sein. Es versteht sich, dass diese Ausdrücke verwendet worden sein können, um an zugeben, dass zwei Elemente unabhängig davon miteinander kooperieren oder interagieren, ob sie in direktem physischem oder elektrischem Kontakt stehen oder sie nicht in direktem Kontakt miteinander stehen. Weiterhin versteht sich, dass Ausführungsformen der Erfindung in diskreten Schaltungen, teilweise integrierten Schaltungen oder ganz integrierten Schaltungen oder Programmierungsmitteln implementiert sein können. Außerdem ist der Ausdruck „beispielhaft" lediglich als ein Beispiel anstatt das Beste oder Optimale gemeint. Es ist auch zu verstehen, dass hierin dargestellte Merkmale und/oder Elemente mit bestimmten Abmessungen relativ zueinander zum Zweck der Vereinfachung und zum leichten Verständnis dargestellt worden sind und dass tatsächliche Abmessungen von den hierin dargestellten wesentlich differieren können.

Claims (27)

  1. Modul, umfassend: einen ersten Halbleiterchip mit einem ersten Kontaktpad auf einer ersten Hauptoberfläche und einem zweiten Kontaktpad auf einer zweiten Hauptoberfläche; eine auf der ersten Hauptoberfläche des ersten Halbleiterchips aufgebrachte erste elektrisch leitende Schicht; eine auf der zweiten Hauptoberfläche des ersten Halbleiterchips aufgebrachte zweite elektrisch leitende Schicht; ein die erste elektrisch leitende Schicht bedeckendes elektrisch isolierendes Material; und wobei eine Oberfläche der zweiten elektrisch leitenden Schicht ein externes Kontaktpad bildet und die zweite elektrisch leitende Schicht eine Dicke von weniger als 200 μm aufweist.
  2. Modul nach Anspruch 1, wobei der erste Halbleiterchip ein Leistungshalbleiterchip ist.
  3. Modul nach Anspruch 1, wobei das elektrisch isolierende Material ein Epoxid oder Formmaterial ist.
  4. Modul nach Anspruch 1, wobei das Modul weiterhin einen zweiten Halbleiterchip mit einer ersten Hauptoberfläche und einer zweiten Hauptoberfläche umfasst.
  5. Modul nach Anspruch 4, wobei die erste elektrisch leitende Schicht auf der ersten Hauptoberfläche des zweiten Halbleiterchips aufgetragen ist und/oder wobei die zweite elektrisch leitende Schicht auf der zweiten Hauptoberfläche des zweiten Halbleiterchips aufgetragen ist.
  6. Modul nach Anspruch 1, wobei die erste elektrisch leitende Schicht elektrisch an die zweite elektrisch leitende Schicht gekoppelt ist.
  7. Modul nach Anspruch 1, wobei das zweite Kontaktpad des ersten Halbleiterchips ein Gateanschluss ist.
  8. Modul, umfassend: einen ersten Halbleiterchip mit einer ersten Hauptoberfläche, einer zweiten Hauptoberfläche und einer auf der zweiten Hauptoberfläche angeordneten Gateelektrode; eine auf der ersten Hauptoberfläche des ersten Halbleiterchips aufgebrachte erste elektrisch leitende Schicht; eine auf der zweiten Hauptoberfläche des ersten Halbleiterchips aufgebrachte zweite elektrisch leitende Schicht; ein die erste elektrisch leitende Schicht bedeckendes elektrisch isolierendes Material; und wobei eine Oberfläche der zweiten elektrisch leitenden Schicht ein externes Kontaktpad bildet.
  9. Modul nach Anspruch 8, weiterhin umfassend einen zweiten Halbleiterchip.
  10. Modul nach Anspruch 9, wobei die erste elektrisch leitende Schicht den ersten Halbleiterchip elektrisch an den zweiten Halbleiterchip koppelt.
  11. Modul nach Anspruch 8, wobei das elektrisch isolierende Material ein Epoxid oder Formmaterial ist.
  12. Modul nach Anspruch 8, wobei die erste elektrisch leitende Schicht elektrisch an die zweite elektrisch leitende Schicht gekoppelt ist.
  13. Verfahren, umfassend: Bereitstellen eines ersten Halbleiterchips mit einem ersten Kontaktpad auf einer ersten Hauptoberfläche und einem zweiten Kontaktpad auf einer zweiten Hauptoberfläche; Platzieren des ersten Halbleiterchips auf einem ersten Träger, wobei die zweite Hauptoberfläche dem ersten Träger zugewandt ist; Abscheiden einer ersten elektrisch leitenden Schicht auf der ersten Hauptoberfläche des ersten Halbleiterchips; Entfernen des ersten Halbleiterchips von dem ersten Träger; und Abscheiden einer zweiten elektrisch leitenden Schicht auf der zweiten Hauptoberfläche des ersten Halbleiterchips.
  14. Verfahren nach Anspruch 13, umfassend das Abscheiden einer dielektrischen Schicht auf dem ersten Träger vor der Abscheidung der ersten elektrisch leitenden Schicht.
  15. Verfahren nach Anspruch 14, umfassend auch das Abscheiden der dielektrischen Schicht auf der ersten Hauptoberfläche des ersten Halbleiterchips und die dielektrische Schicht weist die gleiche Dicke auf dem ersten Träger wie auf der ersten Hauptoberfläche auf.
  16. Verfahren nach Anspruch 14, wobei die dielektrische Schicht die erste Hauptoberfläche des ersten Halbleiterchips unbedeckt lässt.
  17. Verfahren nach Anspruch 16, wobei die dielektrische Schicht eine geringere Dicke als der erste Halbleiterchip aufweist.
  18. Verfahren nach Anspruch 13, umfassend das Platzieren eines zweiten Halbleiterchips auf dem ersten Träger.
  19. Verfahren nach Anspruch 18, umfassend das Abscheiden eines elektrisch isolierenden Materials auf dem ersten und zweiten Halbleiterchip, wobei die Chips getrennt werden, indem das elektrisch isolierende Material geteilt wird.
  20. Verfahren nach Anspruch 13, umfassend das Platzieren eines zweiten Trägers auf der ersten elektrisch leitenden Schicht.
  21. Verfahren nach Anspruch 13, umfassend das galvanische Abscheiden der ersten elektrisch leitenden Schicht und/oder der zweiten elektrisch leitenden Schicht.
  22. Verfahren, umfassend: Bereitstellen eines ersten Halbleiterchips mit einem ersten Kontaktpad auf einer ersten Hauptoberfläche und einem zweiten Kontaktpad auf einer zweiten Hauptoberfläche; Abscheiden einer ersten elektrisch leitenden Schicht auf der ersten Hauptoberfläche des ersten Halbleiterchips; Abscheiden eines Epoxid- oder Formmaterials auf der ersten elektrisch leitenden Schicht; und Abscheiden einer zweiten elektrisch leitenden Schicht auf der zweiten Hauptoberfläche des ersten Halbleiterchips nach der Abscheidung des Epoxid- oder Formmaterials.
  23. Verfahren nach Anspruch 22, umfassend das Platzieren des ersten Halbleiterchips auf einem ersten Träger.
  24. Verfahren nach Anspruch 23, umfassend das Sprühen einer dielektrischen Schicht auf den ersten Träger.
  25. Verfahren nach Anspruch 23, umfassend das Tintenstrahldrucken einer dielektrischen Schicht auf den ersten Träger.
  26. Verfahren nach Anspruch 22, umfassend das Platzieren eines zweiten Trägers auf dem Epoxid- oder Formmaterial.
  27. Verfahren nach Anspruch 26, umfassend das Entfernen des zweiten Trägers von dem Epoxid- oder Formmaterial nach der Abscheidung der zweiten elektrisch leitenden Schicht.
DE102008034164A 2007-07-26 2008-07-22 Modul mit Leistung-Halbleiterchip und Verfahren Active DE102008034164B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/828,858 US7879652B2 (en) 2007-07-26 2007-07-26 Semiconductor module
US11/828,858 2007-07-26

Publications (2)

Publication Number Publication Date
DE102008034164A1 true DE102008034164A1 (de) 2009-03-05
DE102008034164B4 DE102008034164B4 (de) 2013-11-28

Family

ID=40294533

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102008034164A Active DE102008034164B4 (de) 2007-07-26 2008-07-22 Modul mit Leistung-Halbleiterchip und Verfahren

Country Status (2)

Country Link
US (3) US7879652B2 (de)
DE (1) DE102008034164B4 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection
DE102012106280B4 (de) 2011-07-12 2018-03-22 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitergehäuses
DE102012111520B4 (de) 2011-11-28 2019-07-25 Infineon Technologies Ag Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7915081B2 (en) * 2006-03-31 2011-03-29 Intel Corporation Flexible interconnect pattern on semiconductor package
KR100885924B1 (ko) * 2007-08-10 2009-02-26 삼성전자주식회사 묻혀진 도전성 포스트를 포함하는 반도체 패키지 및 그제조방법
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US8362515B2 (en) * 2010-04-07 2013-01-29 Chia-Ming Cheng Chip package and method for forming the same
US8737947B2 (en) 2010-08-26 2014-05-27 Infineon Technologies Ag Transponder power supply, a transponder and a method for providing a transponder power supply current
US9184066B2 (en) 2012-11-16 2015-11-10 Infineon Technologies Ag Chip arrangements and methods for manufacturing a chip arrangement
US9735078B2 (en) 2014-04-16 2017-08-15 Infineon Technologies Ag Device including multiple semiconductor chips and multiple carriers
US20160035665A1 (en) * 2014-08-04 2016-02-04 Infineon Technologies Ag Circuit arrangement and method for manufacturing the same
FR3070090B1 (fr) * 2017-08-08 2020-02-07 3Dis Technologies Systeme electronique et procede de fabrication d'un systeme electronique par utilisation d'un element sacrificiel
US10818635B2 (en) * 2018-04-23 2020-10-27 Deca Technologies Inc. Fully molded semiconductor package for power devices and method of making the same
US11133245B2 (en) 2019-10-25 2021-09-28 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and method for manufacturing the same
JP2023160176A (ja) * 2022-04-21 2023-11-02 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3016561C2 (de) * 1980-04-29 1982-04-01 Diamalt AG, 8000 München Schlichtemittel und Verfahren zu seiner Herstellung
US5381105A (en) * 1993-02-12 1995-01-10 Motorola, Inc. Method of testing a semiconductor device having a first circuit electrically isolated from a second circuit
US5637922A (en) * 1994-02-07 1997-06-10 General Electric Company Wireless radio frequency power semiconductor devices using high density interconnect
US5472914A (en) * 1994-07-14 1995-12-05 The United States Of America As Represented By The Secretary Of The Air Force Wafer joined optoelectronic integrated circuits and method
US5756648A (en) * 1995-10-25 1998-05-26 Tamarack Storage Devices, Inc. Photosensitive polymide materials for electronic packaging applications
JP3810204B2 (ja) * 1998-03-19 2006-08-16 三菱電機株式会社 半導体装置の製造方法および半導体装置
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6396127B1 (en) * 1998-09-25 2002-05-28 International Rectifier Corporation Semiconductor package
FR2788375B1 (fr) * 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
WO2001010955A1 (fr) * 1999-08-06 2001-02-15 Toray Industries, Inc. Composition de resine epoxy et dispositif a semi-conducteur
US6624522B2 (en) * 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP2002043251A (ja) * 2000-07-25 2002-02-08 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US6545364B2 (en) 2000-09-04 2003-04-08 Sanyo Electric Co., Ltd. Circuit device and method of manufacturing the same
US6406934B1 (en) * 2000-09-05 2002-06-18 Amkor Technology, Inc. Wafer level production of chip size semiconductor packages
US6528880B1 (en) * 2001-06-25 2003-03-04 Lovoltech Inc. Semiconductor package for power JFET having copper plate for source and ribbon contact for gate
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
US6677669B2 (en) * 2002-01-18 2004-01-13 International Rectifier Corporation Semiconductor package including two semiconductor die disposed within a common clip
DE10308928B4 (de) * 2003-02-28 2009-06-18 Siemens Ag Verfahren zum Herstellen freitragender Kontaktierungsstrukturen eines ungehäusten Bauelements
TWI233172B (en) * 2003-04-02 2005-05-21 Siliconware Precision Industries Co Ltd Non-leaded semiconductor package and method of fabricating the same
US7244628B2 (en) * 2003-05-22 2007-07-17 Matsushita Electric Industrial Co., Ltd. Method for fabricating semiconductor devices
TW200507131A (en) * 2003-07-02 2005-02-16 North Corp Multi-layer circuit board for electronic device
JP4628687B2 (ja) * 2004-03-09 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US20060145319A1 (en) * 2004-12-31 2006-07-06 Ming Sun Flip chip contact (FCC) power package
US7271470B1 (en) * 2006-05-31 2007-09-18 Infineon Technologies Ag Electronic component having at least two semiconductor power devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012106280B4 (de) 2011-07-12 2018-03-22 Infineon Technologies Ag Verfahren zum Herstellen eines Halbleitergehäuses
DE102012111520B4 (de) 2011-11-28 2019-07-25 Infineon Technologies Ag Leiterrahmen-freies und Die-Befestigungsprozess-Material-freies Chipgehäuse und Verfahren zum Bilden eines Leiterrahmen-freien und Die-Befestigungsprozess-Material-freien Chipgehäuses
US8975711B2 (en) 2011-12-08 2015-03-10 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9331060B2 (en) 2011-12-08 2016-05-03 Infineon Technologies Ag Device including two power semiconductor chips and manufacturing thereof
US9437516B2 (en) 2014-01-07 2016-09-06 Infineon Technologies Austria Ag Chip-embedded packages with backside die connection

Also Published As

Publication number Publication date
US20090181495A1 (en) 2009-07-16
US7879652B2 (en) 2011-02-01
DE102008034164B4 (de) 2013-11-28
US20090174056A1 (en) 2009-07-09
US8084816B2 (en) 2011-12-27
US7807504B2 (en) 2010-10-05
US20090026601A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
DE102008034164B4 (de) Modul mit Leistung-Halbleiterchip und Verfahren
DE102009040557B4 (de) Bauelement mit zwei Montageoberflächen, System und Verfahren zu seiner Herstellung
DE102009044641B4 (de) Einrichtung mit einem Halbleiterchip und Metallfolie sowie ein Verfahren zur Herstellung der Einrichtung
DE102008027703B4 (de) Bauelement, Module und Verfahren zu deren Herstellung
DE102009013818B4 (de) Elektronische Vorrichtung und ihre Herstellung
DE102008064826B3 (de) Halbleiterbauelement und Verfahren zum Herstellen desselben
DE102009025570B4 (de) Elektronische Anordnung und Verfahren zu ihrer Herstellung
DE102009015722B4 (de) Halbleitermodul
DE102008029644B4 (de) Halbleiterbauelement als Modul und Verfahren zu seiner Herstellung
DE102008039389B4 (de) Bauelement und Verfahren zur Herstellung
DE102009042320B4 (de) Halbleiter-Anordnung mit einem Leistungshalbleiterchip, Halbbrückenschaltung und Verfahren zur Herstellung einer Halbleiter-Anordnung
DE102008045338B4 (de) Halbleiterbauelement und Verfahren zur Herstellung eines Halbleiterbauelements
DE102008051965B4 (de) Bauelement mit mehreren Halbleiterchips
DE102008057707B4 (de) Verfahren zum Herstellen eines Bauelements einschließlich des Platzierens eines Halbleiterchips auf einem Substrat
DE102009032995B4 (de) Gestapelte Halbleiterchips
DE102009012524A1 (de) Halbleitermodul
DE102008046728B4 (de) Elektronikbauelement und Verfahren zur Herstellung
DE102008062498A1 (de) Elektronikbauelement und Verfahren
DE102010017768B4 (de) Verfahren zum Herstellen eines Halbleiter-Bauelements
DE102007007142B4 (de) Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung
DE102009034578A1 (de) Halbleiteranordnung und Verfahren zum Herstellen einer Halbleiteranordnung
DE102009006152A1 (de) Elektronikbauelement und Verfahren zur Herstellung des Elektronikbauelements
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102009016649A1 (de) Halbleitervorrichtung und Verfahren mit einem ersten und zweiten Träger
DE102010016798B4 (de) Halbleiterchip-Package

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R082 Change of representative
R020 Patent grant now final

Effective date: 20140301