JP2002043251A - 半導体装置の製造方法及び半導体装置 - Google Patents

半導体装置の製造方法及び半導体装置

Info

Publication number
JP2002043251A
JP2002043251A JP2000224245A JP2000224245A JP2002043251A JP 2002043251 A JP2002043251 A JP 2002043251A JP 2000224245 A JP2000224245 A JP 2000224245A JP 2000224245 A JP2000224245 A JP 2000224245A JP 2002043251 A JP2002043251 A JP 2002043251A
Authority
JP
Japan
Prior art keywords
wafer
chips
semiconductor
chip
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000224245A
Other languages
English (en)
Inventor
Hisahiro Okamoto
九弘 岡本
Hirohisa Matsuki
浩久 松木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2000224245A priority Critical patent/JP2002043251A/ja
Priority to US09/735,476 priority patent/US6680241B2/en
Publication of JP2002043251A publication Critical patent/JP2002043251A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68363—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used in a transfer process involving transfer directly from an origin substrate to a target substrate without use of an intermediate handle substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)

Abstract

(57)【要約】 【課題】 チップの欠けや亀裂に起因する抗折強度の低
下を抑制することが可能な半導体装置の製造方法を提供
する。 【解決手段】 主表面上に複数の半導体集積回路が形成
された半導体ウエハが、複数のチップに分割され、分割
された複数のチップの主表面が第１のウエハシートに貼
り付けられている複数のチップを準備する。複数のチッ
プが第１のウエハシートに貼り付けられた状態で、該チ
ップの裏面及び端面を、補強薄膜で覆う。複数のチップ
の各々を、第１のウエハシートから取り外す。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置の製造
方法及び半導体装置に関し、特に、半導体ウエハを分割
して得られる半導体装置の製造方法及び半導体装置に関
する。
【０００２】
【従来の技術】半導体集積回路装置の製造過程におい
て、電子回路が形成された半導体ウエハの裏面の研削及
び研磨（バックグラインド）が行われる場合がある。こ
れにより、半導体チップを所望の厚さまで薄くすること
ができる。
【０００３】
【発明が解決しようとする課題】半導体ウエハの裏面を
研削及び研磨すると、研削及び研磨時の機械的ストレス
により半導体ウエハの裏面にマイクロクラックが発生す
る場合がある。この状態で半導体ウエハを複数のチップ
に分割すると、欠け（チッピング）や亀裂（チップクラ
ック）が発生し易い。チップに発生した欠けや亀裂は、
チップの抗折強度を低下させる。特に、チップを薄くし
た場合に、抗折強度の低下が顕著である。
【０００４】本発明の目的は、チップの欠けや亀裂に起
因する抗折強度の低下を抑制することが可能な半導体装
置の製造方法及び半導体装置を提供することである。
【０００５】
【課題を解決するための手段】本発明の一観点による
と、主表面上に複数の半導体集積回路が形成された半導
体ウエハが、複数のチップに分割され、分割された複数
のチップの主表面が第１のウエハシートに貼り付けられ
ている前記チップを準備する工程と、前記複数のチップ
が前記第１のウエハシートに貼り付けられた状態で、該
チップの裏面及び端面を、補強薄膜で覆う工程と、前記
複数のチップの各々を、前記第１のウエハシートから取
り外す工程とを有する半導体装置の製造方法が提供され
る。
【０００６】本発明の他の観点によると、主表面上に集
積回路が形成された半導体チップと、前記半導体チップ
の、前記主表面とは反対側の裏面、及び端面を覆う補強
薄膜とを有する半導体装置が提供される。
【０００７】チップの裏面及び端面が補強薄膜で覆われ
るため、チップの機械的強度を高めることができる。特
に、半導体ウエハを研削して薄くする場合には、マイク
ロクラック等の発生によりチップの機械的強度が低下す
る。従って、半導体ウエハを研削して薄くする場合に、
特に顕著な効果が期待される。
【０００８】
【発明の実施の形態】図１〜図３を参照して、本発明の
第１の実施例による半導体装置の製造方法について説明
する。
【０００９】図１（Ａ）に示すように、主表面上に複数
の半導体集積回路が形成されたシリコンウエハ１の主表
面に１ａに、ウエハシート２を貼り付ける。シリコンウ
エハ１の直径は、例えば約２０ｃｍ（８インチ）であ
り、その厚さは約７２５μｍである。シリコンウエハ１
を、その裏面１ｂ側から砥石３で研削する。その後、直
径が０．１μｍ程度のダイヤモンド研磨粒子やアルミナ
研磨粒子を含む研磨液を用いて裏面１ｂを研磨する。研
磨液に、化学的研磨を目的として、フッ酸等を含ませて
もよい。
【００１０】図１（Ｂ）に、研削及び研磨後のシリコン
ウエハ１及びウエハシート２の断面図を示す。研削及び
研磨後のシリコンウエハ１の厚さは、例えば２００〜５
５０μｍである。
【００１１】図１（Ｃ）に示すように、シリコンウエハ
１の裏面１ｂに、ウエハシート５を貼り付ける。ウエハ
シート５は、シリコンウエハ１よりも大きなサイズを有
し、その外周にステンレス製のフレーム６が取り付けら
れている。フレーム６は、円環状の形状を有し、ウエハ
シート５を物理的に支持する。ウエハシート５を貼り付
けた後、もう一方のウエハシート２をシリコンウエハ１
から剥がす。
【００１２】図１（Ｄ）に示す状態までの工程を説明す
る。シリコンウエハ１を、その主表面１ａのスクライブ
ラインに沿ってダイシングする。シリコンウエハ１が、
複数のチップ１ｃに分割される。複数のチップ１ｃの主
表面に、フレーム１１が取り付けられたウエハシート１
０を貼り付ける。ウエハシート１０を貼り付けた後、も
う一方のウエハシート５をチップ１ｃから剥がす。
【００１３】各チップ１ｃがウエハシート１０に貼り付
けられた状態で、チップ１ｃの裏面及び端面を、フッ酸
水溶液、水酸化ナトリウム水溶液、水酸化カリウム水溶
液等を用いて軽くエッチングする。このエッチングによ
り、欠けに至る前の破片や、研削時に付着した異物を除
去することができる。また、研削やダイシング時に発生
した表面のダメージ層を除去することができる。ウェッ
トエッチングの代わりに、チップ１ｃの裏面１ｂ及び端
面を、Ｏ2やＣＦ4を用いて軽くドライエッチングしても
よい。
【００１４】なお、軽くエッチングする代わりに超音波
洗浄を行ってもよい。超音波洗浄により、欠けに至る前
の破片や、研削時に付着した異物を除去することができ
る。
【００１５】図２（Ｅ）に示すように、各チップ１ｃの
裏面１ｂ、端面、及びウエハシート１０の露出している
表面上に、ポリイミドを有機溶剤に溶解した溶液をスピ
ンコートする。例えば、塗布層の厚さが０．５μｍにな
るようにする。温度１５０℃で３０分から１時間の熱処
理を行い、ポリイミドを仮硬化させる。これにより、ポ
リイミドからなる厚さ約０．５μｍの補強薄膜１５が形
成される。分割されたチップ１ｃの間の間隙は、約３５
〜７０μｍである。従って、補強薄膜１５は、この間隙
を埋め尽くすことはなく、各チップ１ｃの端面に倣うよ
うに（コンフォーマルに）形成される。
【００１６】なお、ポリイミド溶液を塗布する前に、ウ
エハシート１０を引き延ばし、チップ１ｃの間隙を０．
２〜０．３ｍｍ程度に広げてもよい。間隙を広げること
により、チップ１ｃの端面へ、より確実にポリイミド溶
液を塗布することができる。チップ１ｃの間隙がポリイ
ミドで埋め尽くされてしまった場合には、ウエハシート
１０側から補強薄膜１５を露光し、現像することによっ
て、チップ１ｃ間に埋まっているポリイミドを除去する
ことも可能である。
【００１７】図２（Ｆ）に示すように、チップ１ｃの裏
面１ｂ上に形成された補強薄膜１５に、フレーム２１が
取り付けられたウエハシート２０を貼り付け、チップ１
ｃからウエハシート１０を剥がす。ウエハシート１０が
紫外線硬化型のテープである場合には、ウエハシート１
０に紫外線を照射することにより、ウエハシート１０を
剥がし易くなる。
【００１８】図２（Ｇ）に示すように、ウエハシート２
０に粘着された複数のチップ１ｃが得られる。チップ突
き上げ（プランジアップ）により、各チップ１ｃをウエ
ハシート２０から取り外す。その後、ポリイミドからな
る補強薄膜１５を本硬化させる。
【００１９】図３（Ａ）に、チップ１ｃを、その主表面
１ａ側から見た斜視図を示す。チップ１ｃの主表面１ａ
上に、複数のパッド１ｄが設けられている。チップ１ｃ
の裏面及び端面は、補強薄膜１５で被覆されている。補
強薄膜１５は、チップ１ｃの端面上において、チップ１
ｃの裏面から主表面に近づくに従って徐々に厚くなって
いる。これは、図２（Ｅ）を参照して説明した補強薄膜
１５をスピンコートにより形成する際に、ポリイミド溶
液が粘性を持つためである。
【００２０】図３（Ｂ）に、チップ１ｃを、その裏面１
ｂ側から見た斜視図を示す。チップ１ｃの裏面１ｂを覆
う補強薄膜１５の表面に、社名、製品番号、ロット番号
等の文字や図形が表示されている。補強薄膜１５が樹脂
であるため、これらの文字や図形は、安価な印刷法やイ
ンクジェット法等により印刷することができる。印刷の
代わりに、レーザビームを用いて刻印してもよい。シリ
コン基板に直接刻印するには、グリーンレーザを用いる
必要があるが、補強薄膜１５に刻印する場合には、炭酸
ガスレーザ、Ｎｄ：ＹＡＧレーザ等の種々の波長のレー
ザを用いることができる。
【００２１】図３（Ｃ）に、チップ１ｃを多層配線基板
１６に搭載した状態の断面図を示す。チップ１ｃは、半
田ボール１７を介して多層配線基板１６に搭載される。
補強薄膜１５は、多層配線基板１６には接触しない。
【００２２】上記第１の実施例による方法で作製したチ
ップ１ｃでは、その裏面１ｂ及び端面がポリイミドから
なる補強薄膜１５で被覆されている。このため、チップ
１ｃに欠けや亀裂が発生していても、これらの欠けや亀
裂による抗折強度の低下を補い、十分な機械的強度を確
保することができる。
【００２３】上記第１の実施例では、補強薄膜１５の材
料としてポリイミドを用いたが、シリコンとの接着性の
高い他の樹脂を用いてもよい。また、本硬化させるため
の熱処理温度が４００℃以下の樹脂を用いることが好ま
しい。例えば、シリコーン樹脂、ベンゾシクロブテン樹
脂、ポリオレフィン樹脂等を用いることが可能である。
【００２４】また、上記第１の実施例では、補強薄膜１
５の厚さを、約０．５μｍとしたが、この厚さは、必要
とされる機械的強度を維持するのに十分な厚さであれば
よい。一般的には、０．２μｍ以上の厚さがあれば十分
であろう。また、厚くし過ぎると、図２（Ｅ）を参照し
て説明した補強薄膜１５をスピンコートにより形成する
際に、チップ１ｃの間隙が樹脂で埋め尽くされてしま
う。この間隙が埋め尽くされてしまうと、後工程で複数
のチップに分割することが困難になる。このため、補強
薄膜１５の厚さを、１０μｍ以下とすることが好まし
い。
【００２５】また、上記第１の実施例では、シリコンウ
エハを用いた場合を説明したが、シリコン以外の半導体
ウエハを用いてもよい。
【００２６】次に、上記第１の実施例による方法で作製
したチップの機械的強度の実測値について説明する。使
用した半導体ウエハ１は、厚さが１００μｍになるよう
に裏面研削を行ったものである。なお、厚さの実測値は
１０６μｍであった。使用した補強薄膜１５は、ベンゾ
シクロブテン樹脂である。
【００２７】図２（Ｅ）を参照して説明した工程におけ
るスピンコートの回転数を１５００ｒｐｍとしたサンプ
ルＡ、４０００ｒｐｍとしたサンプルＢ、及び補強薄膜
を形成しないサンプルＣを、それぞれ複数個作製した。
サンプルＡ及びＢの補強薄膜の平均膜厚は、それぞれ４
９μｍ、及び１４μｍであった。各サンプルのチップ
は、一辺の長さが８ｍｍの正方形である。
【００２８】三点曲げ線圧測定を行うことにより、各サ
ンプルの抗折強度を評価した。測定時の下部支点距離を
５．６ｍｍとし、試験速度を１ｍｍ／分とした。サンプ
ルＡの平均抗折力は４．５Ｎであり、標準偏差は０．４
２であった。サンプルＢの平均抗折力は４．４Ｎであ
り、標準偏差は０．５５であった。サンプルＣの平均抗
折力は２．４Ｎであり、標準偏差は０．２７であった。
【００２９】上述のように、補強薄膜を形成することに
より、補強薄膜を形成しない場合に比べて、抗折力が約
１．８倍になっていることがわかる。
【００３０】次に、図４を参照して、本発明の第２の実
施例による半導体装置の製造方法を説明する。
【００３１】図４（Ａ）に示すように、シリコンウエハ
１の裏面１ｂに、フレーム３１が取り付けられたウエハ
シート３０を貼り付ける。シリコンウエハ１の主表面１
ａのスクライブラインに沿ってダイシングを行い、溝３
２を形成する。溝３２は、最終的に作製されるチップの
厚さよりもやや深く、シリコンウエハ１の裏面１ｂに達
しない程度の深さである。溝３２の深さは、例えば３０
０〜３５０μｍである。なお、ウエハシート３０を貼り
付けることなく、シリコンウエハ１をダイシングステー
ジに直接吸着してダイシングを行ってもよい。また、フ
レームなしのウエハシートを用いてもよい。
【００３２】図４（Ｂ）に示すように、シリコンウエハ
１の主表面１ａに、フレーム３６が取り付けられたウエ
ハシート３５を貼り付け、もう一方のウエハシート３０
を剥がす。砥石３７で、シリコンウエハ１を、その裏面
１ｂ側から、溝３２が露出するまで研削し、さらに研磨
する。これにより、シリコンウエハ１が、複数のチップ
１ｃに分割される。その後の工程は、第１の実施例の説
明で参照された図２（Ｅ）から図２（Ｇ）までの工程と
同様である。
【００３３】上記第１の実施例では、図１（Ｄ）を参照
して説明したダイシング工程において、複数のチップに
分割するための溝がシリコンウエハ１を貫通した。この
溝がシリコンウエハ１を貫通するときに、溝の裏面１ｂ
側の縁に欠けが発生し易い。第２の実施例では、図４
（Ａ）に示した溝３２がシリコンウエハ１を貫通しない
ため、欠けの発生を少なくすることができる。
【００３４】次に、図５を参照して、本発明の第３の実
施例による半導体装置の製造方法を説明する。
【００３５】図５（Ａ）は、第１の実施例の説明で参照
した図２（Ｅ）の状態とほぼ同様の状態を示す。第１の
実施例では、ポリイミドからなる補強薄膜１５をスピン
コートにより形成したが、第３の実施例では、補強薄膜
１５の代わりに金属膜４０を形成する。金属膜４０は、
シリコンと合金を形成する金属、例えばチタン、インジ
ウム、タングステン等からなり、その厚さは０．１〜
０．２μｍである。金属膜４０の成膜は、真空蒸着、ス
パッタリング、化学気相成長等により行われる。また、
インジウムペースト等の低融点金属ペーストを塗布し、
１６０℃程度まで加熱して溶融させることによっても、
金属膜４０を形成することができる。
【００３６】図５（Ｂ）に示すように、チップ１ｃと金
属膜４０との界面に、金属膜４０の構成元素とシリコン
との合金層４１を形成する。金属層４０がインジウムで
形成されている場合には、２００℃の熱処理を行うこと
により、ＩｎＳｉ合金層４１を形成することができる。
【００３７】図５（Ｃ）に示すように、チップ１ｃの裏
面１ｂを覆う金属層４０に、フレーム２１が取り付けら
れたウエハシート２０を貼り付け、もう一方のウエハシ
ート１０を剥がす。各チップ１ｃの裏面１ｂ及び端面
が、合金層４１と金属層４０との２層構造を有する補強
薄膜１５で被覆されている。チップ突き上げにより、各
チップ１ｃをウエハシート２０から取り外す。
【００３８】合金層形成時に、チップ１ｃの小さな欠け
や亀裂が塞がる。このため、抗折強度を高めることがで
きる。
【００３９】上記第３の実施例では、補強薄膜１５を、
合金層４１と金属層４０との２層で構成したが、補強薄
膜を他の無機材料、例えば酸化チタン、酸化シリコン、
窒化チタン、窒化シリコン等で形成しても、抗折強度を
高めることができるであろう。これらの無機材料膜は、
電子ビーム蒸着、スパッタリング、化学気相成長等によ
り形成することができる。
【００４０】次に、図６を参照して、本発明の第４の実
施例による半導体装置の製造方法を説明する。第１の実
施例では、図２（Ｂ）を参照して説明した工程におい
て、スピンコートにより補強薄膜１５を形成した。第４
の実施例においては、補強薄膜１５の形成方法が、第１
の実施例のそれと異なるのみであり、その他の工程は、
第１の実施例の対応する工程と同様である。
【００４１】図６は、第４の実施例による方法で用いら
れる補強薄膜形成装置の概略断面図を示す。チャンバ５
０内の底部に陰極５１が配置され、上部に陽極５２が配
置されている。両者は、相互にほぼ並行に配置されてい
る。陰極５１の上方に、スペーサ５３を介してステージ
５４が取り付けられている。ステージ５４の上面に、ウ
エハシート１０及びその上に粘着された複数のチップ１
ｃが載置されている。ウエハシート１０には、その外周
近傍に円環状のフレーム１１が取り付けられている。
【００４２】チャンバ５０内を０．０１Ｐａ程度の圧力
まで排気し、チャンバ５０内に、エチレンとメタンとを
分圧比が１：１になるように導入する。陰極５１と陽極
５２との間に５ｋＶ〜１５ｋＶ程度の直流電圧を印加
し、直流グロー放電を生じさせる。陰極５１の近傍に負
グロー領域が生ずる。電流値を５ｍＡとし、約１５分間
放電を持続させると、チップ１ｃの裏面１ｂ及び端面上
に厚さ０．４μｍ程度の重合膜が形成される。この重合
膜は、シリコンとの高い密着性、及び高い剛性を有す
る。この重合膜が、図２（Ｇ）に示した補強薄膜１５と
なる。
【００４３】上述の説明から、以下の付記に示された発
明が導出される。
【００４４】（付記１） 主表面上に複数の半導体集積
回路が形成された半導体ウエハが、複数のチップに分割
され、分割された複数のチップの主表面が第１のウエハ
シートに貼り付けられている前記チップを準備する工程
と、前記複数のチップが前記第１のウエハシートに貼り
付けられた状態で、該チップの裏面及び端面を、補強薄
膜で覆う工程と、前記複数のチップの各々を、前記第１
のウエハシートから取り外す工程とを有する半導体装置
の製造方法。
【００４５】（付記２） 前記複数のチップの各々を取
り外す工程が、前記補強薄膜で覆われた前記チップの裏
面に、第２のウエハシートを貼り付ける工程と、前記複
数のチップから前記第１のウエハシートを剥がす工程
と、前記第２のウエハシートから、前記チップの各々を
取り外す工程とを含む付記１に記載の半導体装置の製造
方法。
【００４６】（付記３） 前記第１のウエハシートに貼
り付けられているチップを準備する工程が、前記半導体
ウエハを、その主表面とは反対側の裏面から研削する工
程と、研削された裏面に、第３のウエハシートを貼り付
ける工程と、前記第３のウエハシートに貼り付けられた
前記半導体ウエハをダイシングし、前記複数のチップに
分割する工程と、分割された前記複数のチップの主表面
に前記第１のウエハシートを貼り付ける工程と、前記第
３のウエハシートを前記複数のチップから剥がす工程と
を含む付記１または２に記載の半導体装置の製造方法。
【００４７】（付記４） 前記第１のウエハシートに貼
り付けられているチップを準備する工程が、前記半導体
ウエハの主表面内のスクライブラインに沿って、該半導
体ウエハの裏面まで達しない深さの溝を形成する工程
と、前記溝が形成された半導体ウエハの主表面に、前記
第１のウエハシートを貼り付ける工程と、前記半導体ウ
エハを、その裏面から、前記溝が露出するまで研削する
ことにより、複数のチップに分割する工程とを含む付記
１または２に記載の半導体装置の製造方法。
【００４８】（付記５） 前記補強被膜で覆う工程が、
前記第１のウエハシートに貼り付けられた複数のチップ
の裏面及び端面上に、樹脂組成物の溶解した樹脂溶液を
塗布する工程と、塗布された樹脂溶液を硬化させる工程
とを含む付記１〜４のいずれかに記載の半導体装置の製
造方法。
【００４９】（付記６） 前記補強薄膜が、ポリイミ
ド、シリコーン樹脂、ベンゾシクロブテン樹脂、ポリオ
レフィン樹脂からなる群より選択された１つの樹脂で形
成されている付記１〜５のいずれかに記載の半導体装置
の製造方法。
【００５０】（付記７） 前記補強薄膜を形成する樹脂
が、紫外線照射により分解する樹脂であり、前記第１の
ウエハシートを剥がす工程が、前記補強薄膜に、該第１
のウエハシート側から紫外線を照射する工程を含む付記
１〜６に記載の半導体装置の製造方法。
【００５１】（付記８） 前記補強薄膜を形成する工程
において、エチレンとメタンとの混合ガス中で生じた直
流グロー放電の負グロー内に、前記第１のウエハシート
に貼り付けられたチップの裏面及び端面を晒すことによ
り前記補強薄膜を形成する付記１〜４のいずれかに記載
の半導体装置の製造方法。
【００５２】（付記９） さらに、前記補強薄膜上に、
インクで文字もしくは図形を印刷する工程を含む付記６
〜８のいずれかに記載の半導体装置の製造方法。
【００５３】（付記１０） さらに、前記補強薄膜上
に、レーザビームを用いて文字もしくは図形を刻印する
工程を含む付記６〜８のいずれかに記載の半導体装置の
製造方法。
【００５４】（付記１１） 前記半導体ウエハがシリコ
ンウエハであり、前記補強薄膜を形成する工程が、前記
第１のウエハシートに貼り付けられたチップの裏面及び
端面上に、シリコンと合金を形成する金属からなる金属
膜を形成する工程と、前記金属膜と前記チップとの間
に、該金属膜を構成する金属とシリコンとの合金層を形
成する工程とを含む付記１〜４のいずれかに記載の半導
体装置の製造方法。
【００５５】（付記１２） 前記金属膜を形成する工程
が、前記第１のウエハシートに貼り付けられたチップの
裏面及び端面上に、金属ペーストを塗布する工程と、塗
布された金属ペーストを溶融させる工程とを含む付記１
１に記載の半導体装置の製造方法。
【００５６】（付記１３） 前記補強薄膜で覆う工程の
前に、さらに、前記チップの裏面及び端面の表面層をエ
ッチングする工程を含む付記１〜１２のいずれかに記載
の半導体装置の製造方法。
【００５７】（付記１４） 主表面上に集積回路が形成
された半導体チップと、前記半導体チップの、前記主表
面とは反対側の裏面、及び端面を覆う補強薄膜とを有す
る半導体装置。
【００５８】（付記１５） 前記裏面上における補強薄
膜の厚さが、０．２〜１０μｍの範囲である付記１４に
記載の半導体装置。
【００５９】（付記１６） 前記補強薄膜が、前記半導
体チップの端面上において、該半導体チップの裏面から
主表面に近づくに従って徐々に厚くなっている付記１４
または１５に記載の半導体装置。
【００６０】（付記１７） 前記補強薄膜が、ポリイミ
ド、シリコーン樹脂、ベンゾシクロブテン樹脂、ポリオ
レフィン樹脂からなる群より選択された１つの樹脂で形
成されている付記１４〜１６のいずれかに記載の半導体
装置。
【００６１】（付記１８） 前記半導体チップがシリコ
ンで形成されており、前記補強薄膜が、シリコンと合金
を形成する金属からなる金属層と、該金属層と該半導体
チップとの間に配置された該金属とシリコンとの合金層
とを含む付記１４〜１６のいずれかに記載の半導体装
置。
【００６２】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００６３】
【発明の効果】以上説明したように、本発明によると、
各半導体チップの裏面及び端面を覆う補強薄膜のため
に、チップの機械的強度を高めることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施例による半導体装置の製造
方法を説明するための工程途中の断面図（その１）であ
る。
【図２】本発明の第１の実施例による半導体装置の製造
方法を説明するための工程途中の断面図（その２）であ
る。
【図３】第１の実施例による方法で作製した半導体装置
の斜視図である。
【図４】本発明の第２の実施例による半導体装置の製造
方法を説明するための工程途中の断面図である。
【図５】本発明の第３の実施例による半導体装置の製造
方法を説明するための工程途中の断面図である。
【図６】本発明の第４の実施例による半導体装置の製造
方法で用いられる成膜装置の概略断面図である。
【符号の説明】
１ シリコンウエハ １ａ 主表面 １ｂ 裏面 １ｃ チップ １ｄ パッド ３、３７ 砥石 ２、５、１０、２０、３０、３５ ウエハシート ６、１１、２１、３１、３６ フレーム １５ 補強薄膜 １６ 多層配線基板 １７ 半田ボール ３２ 溝 ４０ 金属膜 ４１ 合金膜 ５０ チャンバ ５１ 陰極 ５２ 陽極 ５３ スペーサ ５４ ステージ

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 主表面上に複数の半導体集積回路が形成
    された半導体ウエハが、複数のチップに分割され、分割
    された複数のチップの主表面が第１のウエハシートに貼
    り付けられている前記チップを準備する工程と、 前記複数のチップが前記第１のウエハシートに貼り付け
    られた状態で、該チップの裏面及び端面を、補強薄膜で
    覆う工程と、 前記複数のチップの各々を、前記第１のウエハシートか
    ら取り外す工程とを有する半導体装置の製造方法。
  2. 【請求項２】 前記複数のチップの各々を取り外す工程
    が、 前記補強薄膜で覆われた前記チップの裏面に、第２のウ
    エハシートを貼り付ける工程と、 前記複数のチップから前記第１のウエハシートを剥がす
    工程と、 前記第２のウエハシートから、前記チップの各々を取り
    外す工程とを含む請求項１に記載の半導体装置の製造方
    法。
  3. 【請求項３】 前記第１のウエハシートに貼り付けられ
    ているチップを準備する工程が、 前記半導体ウエハを、その主表面とは反対側の裏面から
    研削する工程と、 研削された裏面に、第３のウエハシートを貼り付ける工
    程と、 前記第３のウエハシートに貼り付けられた前記半導体ウ
    エハをダイシングし、前記複数のチップに分割する工程
    と、 分割された前記複数のチップの主表面に前記第１のウエ
    ハシートを貼り付ける工程と、 前記第３のウエハシートを前記複数のチップから剥がす
    工程とを含む請求項１または２に記載の半導体装置の製
    造方法。
  4. 【請求項４】 前記第１のウエハシートに貼り付けられ
    ているチップを準備する工程が、 前記半導体ウエハの主表面内のスクライブラインに沿っ
    て、該半導体ウエハの裏面まで達しない深さの溝を形成
    する工程と、 前記溝が形成された半導体ウエハの主表面に、前記第１
    のウエハシートを貼り付ける工程と、 前記半導体ウエハを、その裏面から、前記溝が露出する
    まで研削することにより、複数のチップに分割する工程
    とを含む請求項１または２に記載の半導体装置の製造方
    法。
  5. 【請求項５】 前記補強薄膜が、ポリイミド、シリコー
    ン樹脂、ベンゾシクロブテン樹脂、ポリオレフィン樹脂
    からなる群より選択された１つの樹脂で形成されている
    請求項１〜４のいずれかに記載の半導体装置の製造方
    法。
  6. 【請求項６】 さらに、前記補強薄膜上に、インクで文
    字もしくは図形を印刷する工程を含む請求項５に記載の
    半導体装置の製造方法。
  7. 【請求項７】 さらに、前記補強薄膜上に、レーザビー
    ムを用いて文字もしくは図形を刻印する工程を含む請求
    項５に記載の半導体装置の製造方法。
  8. 【請求項８】 前記半導体ウエハがシリコンウエハであ
    り、 前記補強薄膜を形成する工程が、 前記第１のウエハシートに貼り付けられたチップの裏面
    及び端面上に、シリコンと合金を形成する金属からなる
    金属膜を形成する工程と、 前記金属膜と前記チップとの間に、該金属膜を構成する
    金属とシリコンとの合金層を形成する工程とを含む請求
    項１〜４のいずれかに記載の半導体装置の製造方法。
  9. 【請求項９】 主表面上に集積回路が形成された半導体
    チップと、 前記半導体チップの、前記主表面とは反対側の裏面、及
    び端面を覆う補強薄膜とを有する半導体装置。
  10. 【請求項１０】 前記裏面上における補強薄膜の厚さ
    が、０．２〜１０μｍの範囲である請求項９に記載の半
    導体装置。
JP2000224245A 2000-07-25 2000-07-25 半導体装置の製造方法及び半導体装置 Withdrawn JP2002043251A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000224245A JP2002043251A (ja) 2000-07-25 2000-07-25 半導体装置の製造方法及び半導体装置
US09/735,476 US6680241B2 (en) 2000-07-25 2000-12-14 Method of manufacturing semiconductor devices by dividing wafer into chips and such semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000224245A JP2002043251A (ja) 2000-07-25 2000-07-25 半導体装置の製造方法及び半導体装置

Publications (1)

Publication Number Publication Date
JP2002043251A true JP2002043251A (ja) 2002-02-08

Family

ID=18718237

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000224245A Withdrawn JP2002043251A (ja) 2000-07-25 2000-07-25 半導体装置の製造方法及び半導体装置

Country Status (2)

Country Link
US (1) US6680241B2 (ja)
JP (1) JP2002043251A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006294685A (ja) * 2005-04-06 2006-10-26 Shinko Electric Ind Co Ltd 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
JP2007109822A (ja) * 2005-10-12 2007-04-26 Nichia Chem Ind Ltd 半導体素子の製造方法、及びそれにより得られる半導体素子
JP2008147455A (ja) * 2006-12-11 2008-06-26 Oki Electric Ind Co Ltd 半導体チップおよびその製造方法
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
KR101095083B1 (ko) 2010-09-08 2011-12-20 주식회사 하이닉스반도체 웨이퍼 형성 방법
CN108695260A (zh) * 2017-03-29 2018-10-23 株式会社东芝 半导体装置及其制造方法
JP2018195712A (ja) * 2017-05-17 2018-12-06 三菱電機株式会社 半導体装置の製造方法
JP2018198241A (ja) * 2017-05-23 2018-12-13 株式会社ディスコ ウェーハの加工方法
CN109075047A (zh) * 2016-04-28 2018-12-21 琳得科株式会社 保护膜形成用复合片及带保护膜的半导体芯片的制造方法、以及半导体装置的制造方法
JP2021013039A (ja) * 2020-10-22 2021-02-04 株式会社東芝 半導体装置及びその製造方法
JP2022165921A (ja) * 2021-04-20 2022-11-01 株式会社ディスコ 基板を処理する方法および基板を処理する為の方法

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4403631B2 (ja) * 2000-04-24 2010-01-27 ソニー株式会社 チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法
JP2003007652A (ja) * 2001-06-26 2003-01-10 Mitsubishi Electric Corp 半導体チップの製造方法
JP4218785B2 (ja) * 2001-08-31 2009-02-04 株式会社村田製作所 電子部品取扱い装置及び取扱い方法
US20050009298A1 (en) * 2001-09-20 2005-01-13 Shuichi Suzuki Method for manufacturing semiconductor device
US6743722B2 (en) * 2002-01-29 2004-06-01 Strasbaugh Method of spin etching wafers with an alkali solution
DE10215355B4 (de) * 2002-04-08 2004-08-05 Infineon Technologies Ag Verfahren zur Flip-Chip-Montage von Halbleiterchips
US6939203B2 (en) * 2002-04-18 2005-09-06 Asm Nutool, Inc. Fluid bearing slide assembly for workpiece polishing
JP4342832B2 (ja) * 2003-05-16 2009-10-14 株式会社東芝 半導体装置およびその製造方法
US20050064683A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Method and apparatus for supporting wafers for die singulation and subsequent handling
US20050064679A1 (en) * 2003-09-19 2005-03-24 Farnworth Warren M. Consolidatable composite materials, articles of manufacture formed therefrom, and fabrication methods
US7713841B2 (en) * 2003-09-19 2010-05-11 Micron Technology, Inc. Methods for thinning semiconductor substrates that employ support structures formed on the substrates
US7244665B2 (en) * 2004-04-29 2007-07-17 Micron Technology, Inc. Wafer edge ring structures and methods of formation
JP2005332982A (ja) * 2004-05-20 2005-12-02 Renesas Technology Corp 半導体装置の製造方法
US20060000814A1 (en) * 2004-06-30 2006-01-05 Bo Gu Laser-based method and system for processing targeted surface material and article produced thereby
US7879652B2 (en) * 2007-07-26 2011-02-01 Infineon Technologies Ag Semiconductor module
US8198176B2 (en) * 2007-10-09 2012-06-12 Hitachi Chemical Company, Ltd. Method for producing semiconductor chip with adhesive film, adhesive film for semiconductor used in the method, and method for producing semiconductor device
US7837419B2 (en) * 2007-11-14 2010-11-23 International Business Machines Corporation Methods involving marking molds
US7767495B2 (en) * 2008-08-25 2010-08-03 Infineon Technologies Ag Method for the fabrication of semiconductor devices including attaching chips to each other with a dielectric material
JP2010161095A (ja) * 2009-01-06 2010-07-22 Rohm Co Ltd 半導体装置の印字方法およびその印字方法が用いられて作製された半導体装置
JP5793341B2 (ja) * 2011-05-12 2015-10-14 株式会社ディスコ ウェーハの加工方法
JP5933189B2 (ja) 2011-05-12 2016-06-08 株式会社ディスコ デバイスの加工方法
US8450188B1 (en) * 2011-08-02 2013-05-28 Micro Processing Technology, Inc. Method of removing back metal from an etched semiconductor scribe street
KR102243674B1 (ko) * 2019-10-28 2021-04-23 주식회사 루츠 세라믹칩 제조방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4172907A (en) * 1977-12-29 1979-10-30 Honeywell Information Systems Inc. Method of protecting bumped semiconductor chips
JPS55124244A (en) * 1979-03-20 1980-09-25 Matsushita Electric Ind Co Ltd Method of fabricating chip component
JPS56167351A (en) * 1980-05-27 1981-12-23 Citizen Watch Co Ltd Manufacture of integrated circuit
JPH0458547A (ja) * 1990-06-27 1992-02-25 Fujitsu Ltd 半導体ウエハーのダイシング方法
JPH04340251A (ja) * 1991-02-07 1992-11-26 Fujitsu Ltd 半導体装置の製造方法
JP3217105B2 (ja) 1992-02-04 2001-10-09 沖電気工業株式会社 半導体チップの製造方法
JPH0685057A (ja) * 1992-09-02 1994-03-25 Nisshin Steel Co Ltd 半導体チップのダイシング方法
HUT73312A (en) * 1992-09-14 1996-07-29 Badehi Method and apparatus for producing integrated circuit devices, and integrated circuit device
JP3529274B2 (ja) * 1998-08-19 2004-05-24 シャープ株式会社 半導体素子の製造方法
FR2788375B1 (fr) * 1999-01-11 2003-07-18 Gemplus Card Int Procede de protection de puce de circuit integre
US6337122B1 (en) * 2000-01-11 2002-01-08 Micron Technology, Inc. Stereolithographically marked semiconductors devices and methods

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7485547B2 (en) 2004-05-07 2009-02-03 Kabushiki Kaisha Toshiba Method of fabricating semiconductor device
JP2006294685A (ja) * 2005-04-06 2006-10-26 Shinko Electric Ind Co Ltd 裏面金属膜を有する半導体チップの製造方法及びそれにより得られた半導体チップ
JP2007109822A (ja) * 2005-10-12 2007-04-26 Nichia Chem Ind Ltd 半導体素子の製造方法、及びそれにより得られる半導体素子
JP2008147455A (ja) * 2006-12-11 2008-06-26 Oki Electric Ind Co Ltd 半導体チップおよびその製造方法
KR101095083B1 (ko) 2010-09-08 2011-12-20 주식회사 하이닉스반도체 웨이퍼 형성 방법
CN109075047A (zh) * 2016-04-28 2018-12-21 琳得科株式会社 保护膜形成用复合片及带保护膜的半导体芯片的制造方法、以及半导体装置的制造方法
CN109075047B (zh) * 2016-04-28 2023-08-08 琳得科株式会社 保护膜形成用复合片及带保护膜的半导体芯片的制造方法、以及半导体装置的制造方法
CN108695260B (zh) * 2017-03-29 2021-09-28 株式会社东芝 半导体装置及其制造方法
US10573603B2 (en) 2017-03-29 2020-02-25 Kabushiki Kaisha Toshiba Semiconductor device having a three-sided textured substrate
JP2018170333A (ja) * 2017-03-29 2018-11-01 株式会社東芝 半導体装置及びその製造方法
CN108695260A (zh) * 2017-03-29 2018-10-23 株式会社东芝 半导体装置及其制造方法
JP2018195712A (ja) * 2017-05-17 2018-12-06 三菱電機株式会社 半導体装置の製造方法
JP2018198241A (ja) * 2017-05-23 2018-12-13 株式会社ディスコ ウェーハの加工方法
JP2021013039A (ja) * 2020-10-22 2021-02-04 株式会社東芝 半導体装置及びその製造方法
JP2022165921A (ja) * 2021-04-20 2022-11-01 株式会社ディスコ 基板を処理する方法および基板を処理する為の方法
JP7354340B2 (ja) 2021-04-20 2023-10-02 株式会社ディスコ 基板を処理する方法および基板を処理する為の方法

Also Published As

Publication number Publication date
US20020014661A1 (en) 2002-02-07
US6680241B2 (en) 2004-01-20

Similar Documents

Publication Publication Date Title
JP2002043251A (ja) 半導体装置の製造方法及び半導体装置
TWI439526B (zh) 將元件晶圓可逆地架置於載體底材之方法
JP5756334B2 (ja) 積層体、およびその積層体の分離方法
US9064686B2 (en) Method and apparatus for temporary bonding of ultra thin wafers
JP5661928B2 (ja) 積層体の製造方法、基板の処理方法および積層体
TWI605953B (zh) 層積體之分離方法
JP2006135272A (ja) 基板のサポートプレート及びサポートプレートの剥離方法
JPH08316194A (ja) 半導体装置の製造方法
JP5090789B2 (ja) 貼り合わせ装置、接着剤の溶解を防ぐ方法、及び貼り合わせ方法
JP2006196705A (ja) 回路素子の形成方法および多層回路素子
WO2001027999A1 (fr) Procede de production de tranches collees et tranche collee
JP5050374B2 (ja) 半導体装置の製造方法
JP2003066858A (ja) 薄膜デバイス基板の製造方法
JP7016445B2 (ja) 半導体素子の製造方法
JP3638250B2 (ja) アライメントマークおよび半導体装置の製造方法
JP2003068995A (ja) 薄膜デバイス基板の製造方法
JP7186921B2 (ja) 半導体素子の製造方法
US20230178412A1 (en) Temporary adhesion method, device wafer processing method, laminate for temporary adhesion, and laminate for device wafer processing
JP3949665B2 (ja) 半導体装置の製造方法
JP2006032486A (ja) 半導体ウエハのチップ化方法
JPH04340251A (ja) 半導体装置の製造方法
JP2020009859A (ja) デバイス層転写基板の製造方法及びデバイス層転写基板
JP2013069946A (ja) 支持基板、支持基板の製造方法、及び半導体装置の製造方法
JP2004186255A (ja) 薄膜構造体形成基板のダイシング方法
JP2012126070A (ja) シリコンノズル基板及びシリコンノズル基板の製造方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20071002