JP2007109822A - 半導体素子の製造方法、及びそれにより得られる半導体素子 - Google Patents

Abstract

【課題】従来の基板表面加工、基板切断において、基板加工面の割れや欠けの発生を防ぎ、好適な加工精度となる半導体素子の製造方法を提供する。
【解決手段】本発明の製造方法は、ウエハ５０を基板片１２に切断、分離する分離工程の後に、基板片１２で構成された保持基板１１（ウエハ５１）を表面処理加工、例えば研磨処理又はブラスト処理、することで、基板の割れ、欠けを防止して、所望の形状となるような表面加工が可能となる。また、予め分離溝４０を形成するような場合には、例えばレーザスクライブ痕の生成物４１をその表面加工工程により除去することもできる。
【選択図】図１Ｂ

Description

本発明は、基板上に半導体層を有する半導体素子の製造方法に係り、特に、その素子分割、基板表面加工方法に関する。

窒化物半導体素子の製造において、その素子チップに分割する工程を備え、その素子チップの分割には、スクライブ、ダイサーなどで分離溝、を形成して押し割る方法が用いられてきた。また、分離溝を形成する方法として、レーザ光を照射して、分離溝を形成してブレイキングする方法、これらの溝形成方法の組合せが提案されている（例えば、特許文献１〜３参照）。

また、このようなレーザ光による溝形成（レーザスクライブ）では、溶融時に生成物が形成されることが知られており、該生成物が基板からの光取り出しに悪影響を与えるため、これを除去する方法として、研磨、ブラスト処理（例えば、特許文献１，３参照）して、除去する方法が提案されている。

さらに、基板に加工を施して、表面形状を変化させることが、特許文献５〜７に、ウエハを粘着シートに接着して分割することが特許文献８に、開示されている。

特開２００４−１６５２２６号公報 特開２００４−１６５２２７号公報 特開２００４−３１１９１５号公報 その他に、特開２００４−０３１５２６号公報、特開２００４−２２８２９０号公報、特開２００４−２５９８４６号公報、特開２００４−３３８４６８号公報、などがある。

特開平１０−３２１９０８号公報 特開平１１−１９１６３６号公報 特開２００４−２８９０４７号公報 特開２００４−１２８４４５号公報 特開２００２−３２９６８４号公報

しかしながら、レーザスクライブ面を研磨、ブラスト処理する場合には、図４に示すように、生成物を除去する際に、ウエハ１１の基板１０、特にその溝部４０の角において割れ８３や欠け８２が発生したり、基板１０に亀裂８３が発生したり、また、溝部の深部における生成物の取り残し４２が発生したり、する場合がある。このような基板、若しくはチップの割れ、欠け、亀裂は、特にブラスト処理に観られる問題であり、このようなチップの形状変化は、チップ搬送時、吸着時、実装時などにおいてチップ吸着コレットの吸着不足、粘着シート上のチップを突き出す際の突き出し精度不良、などにより、実装位置精度の低下、実装及び搬送失敗に繋がる。また、チップ間の基板表面形状のばらつきも大きくなり、そのため光出力のばらつきも大きくなる傾向にある。
また、窒化物半導体素子においては、その基板にサファイア、ＳｉＣが好適に用いられるが、サファイアはモース硬度９（修正モース硬度１２）、炭化ケイ素は修正モース硬度１３であり（ダイヤモンドはモース硬度１０（修正モース硬度１５））、非常に硬度の高い物質であることから、基板の切断、分離、分離溝の加工形成が困難であり、また、その際に上記研磨やブラスト処理などの基板加工、上記ダイサーやスクライブによる溝加工により割れ、欠けが発生しやすい問題がある。また、ＧａＮ基板においても、同様にその硬度が高くて脆い性質がある。

本発明は、上記課題を解決するために鋭意検討した結果、基板の一部を削り取る加工を施す前に、基板を小片に分離させておくことで、上記課題を解決できることを見出した。

すなわち、本発明の製造方法は、以下に説明する方法である。
（１）基板の第1の主面上に半導体層を有する半導体素子の製造方法において、半導体層が設けられた基板を、複数の基板片に分離し、板状に保持された基板を形成する基板分離工程と、前記板状保持基板を、少なくとも基板表面の一部、若しくは少なくとも基板片の角部の一部を削り取る表面加工処理する表面加工工程と、を具備することを特徴とする。
（２）前記分離工程において、前記基板の表面加工面に、分離溝を形成する溝形成工程を具えて、前記基板片に分離することを特徴とする上記（１）記載の半導体素子の製造方法。
（３）前記溝形成工程において、少なくともレーザ照射することで分離溝を形成することを特徴とする上記（２）記載の半導体素子の製造方法。
（４）前記表面加工工程において、前記溝形成工程のレーザ照射処理により、溝部及びその周辺に設けられた生成物を、除去することを特徴とする上記（２）又は（３）記載の半導体素子の製造方法。
（５）前記表面加工処理に、ブラスト処理を用いることを特徴とする上記（１）乃至（４）のいずれか１項記載の半導体素子の製造方法。
（６）前記表面加工が基板の第1の主面に対向する第2の主面側表面である上記（１）又は（２）記載の半導体素子の製造方法。
（７）前記板状保持基板が、半導体層側を粘着性シートに貼付されていることを特徴とする上記（１）乃至（６）のいずれか1項記載の半導体素子の製造方法。
（８）前記粘着性シートが粘着層を有し、少なくとも前記半導体層より深い位置まで該粘着層に埋め込まれていることを特徴とする上記（７）記載の半導体素子の製造方法。
（９）前記基板がＳｉＣ、サファイアで、前記半導体層が、窒化物半導体である上記（１）乃至（８）のいずれか１項記載の半導体素子の製造方法。
（１０）前記板状保持基板の第2の主面の表面加工工程後に、板状保持基板の第2の主面のほぼ全面、及び溝部側面に、金属膜を形成する工程を具備することを特徴とする上記（１）乃至（９）のいずれか１項記載の半導体素子の製造方法。
（１１）前記分離工程前に、基板を研磨して基板厚さを薄くする基板研磨工程を具備することを特徴とする上記（１）乃至（１０）のいずれか１項記載の半導体素子の製造方法。
（１２）上記（１）〜（１１）記載の半導体素子の製造方法により、得られる半導体素子チップ。

従来は基板をウエハの状態で、ブラスト処理すると、ウエハ全体でブラストの微粒子粉体の衝突、或いは機械研磨時の負荷、振動、ビビリなどを受ける事になり、その力を逃がせずに、欠け易い角部などにおいて、大きな欠けが発生しやすいが、本発明では一旦基板を小片化することで、分離された小片ごとに、研磨時、衝突時の力をうまく逃がすことができ、加工安定性に優れ、微細な加工も可能となる。

また、分離溝形成においてレーザスクライブを用いる場合に、基板分離時に、溝内部に設けられた生成物４１が剥離、亀裂が発生して、一部除去される副次的効果も得られ、表面加工工程の加工効率を向上させることができる。

図１は、本発明の一実施形態となる製造工程を説明する図であり、以下この図を用いて本発明を説明する。尚、図は模式的に示すものであり、一部誇張され、実際とは異なる場合がある。また、本発明は、以下の実施形態、実施例に限定されず、本発明の技術思想を逸脱しない範囲で、種々の変形が可能である。

本発明の概要は、基板１０の第1の主面に半導体層２０を有する基板１０（ウエハ５０）を用いて、以下に示す各工程により素子チップ（チップ片１４）を製造するものである。

（分離工程）
本発明における分離工程は、図１Ｂに示すように、基板１０を複数の基板片１２（ウエハが分離された分離片１３）に分離する。ここて、分離方法は、後述の分離溝を用いてブレイキングする方法の他に、レーザスクライブ、ダイサー、劈開などにより基板を分離することもできる。好ましくは、後述の分離溝を形成した後に、基板を切断（割断）、分離することで、表面加工工程において、溝形状から加工でき、効率的な加工が可能となる。

基板を割る方法としては、ブレーカー装置、ローラー装置など、基板１０（ウエハ５０）に圧力を加えて、押し割る方法を用いることができる。

本発明における基板片１２は、実施例に示すように、素子チップの区画（素子チップ片１４）と同一であっても良く、素子チップとなる前段階の区画、例えば素子チップ区画を複数有する基板片、具体例としてバー状の基板片、であっても良い。好ましくは、素子チップの基板片１４とすることである。これはチップ単位での表面処理加工が可能となり、また基板片の面積が小さい方が、後述の表面処理加工における衝撃緩和作用において有利となる。一方で、チップ区画１４より大きな区画の基板片１２（分離片１３）の場合は、基板片１２への表面加工と、チップ片１４への表面加工と、各工程において異なる表面加工、その形状とすることが可能となり、例えば、バー状の基板片から矩形状のチップとする場合において対向する２組の辺で異なる基板形状とでき、各方向において光の指向性を個別に制御可能とできる。また基板片は、図１、２で示すように、通常基板１１の表面（第1の主面）に各々半導体層部２０ａを有した分離片１３となっている。

（板状保持基板）
分離工程において、図１に示すように、粘着性のシート３０などのような支持部材により、ウエハ５０を貼り合わせて、保持されている状態であることが好ましい。これは、基板片１２に分離後もウエハ状態５１、具体的には元の基板における板状に保持させることができ、後に続く表面加工工程において、基板片１２単位でなく、ウエハ単位（板状に保持された基板１１単位）で処理できるため好ましい。また、支持体としては、粘着シートの他に、支持基板、具体的には半導体基板、金属基板など、に接着部材、粘着部材などを介して、ウエハを貼り合わせる方法であっても良い。好ましくは、チップの間隔を広げることが可能な、換言すれば伸長可能な板状部材、を用いること、具体的にはウエハシート、粘着シート、エキスパンドテープなどと呼ばれる粘着性シートを用いることができる。このとき、該支持部材３０は、柔軟性がある、例えばフレキシブルシートである、と、基板１０を押し割る際に基板を一時的に変形することが容易であり、基板分割に有利となり、後に続く表面加工工程において取り扱いやすい状態となり、好ましい。

また、伸長可能な支持部材を用いる場合、例えば粘着シートをエキスパンドする場合、にその伸長させて、チップ間の間隔（若しくは基板片１２・分離片１３間の間隔）を大きくする工程は、基板分離後のいずれの工程前後においても実施可能であるが、例えば、図１Ｄの図中白抜き矢印に示すように、表面加工工程後にエキスパンドして、基板片（素子チップ）を吸着コレット、突き出しピンなどの搬送用治具で抜き取り作業が可能な間隔（分離部８１）を設けるようにすることができる。他の例としては、基板分離後に、基板片の間隔を広げて、表面処理加工が好適に成されるように、例えば研磨の砥粒、ブラストの粒子の到達深度を深くするように、など、表面加工、特に基板側面の深さ制御に利用することもできる。

（粘着部材・接着部材）
上述した支持部材３０は、図２Ａに示すように、主に粘着部材（層）３２若しくは接着部材（層）と、基材部（基体）３１とに分けられ、この粘着・接着部材３２中に基板片１２、分離片１３の一部が覆われて、埋め込まれる形態で接着される。このとき、図２Ａに示すように、半導体層２０ａのほぼ全体が埋まる深さで、半導体層表面のほぼ全面が覆われていると、基板分割時の汚染物、生成物からの保護、表面加工時の砥粒、粒子などの加工媒体に晒されることから保護されるため、半導体素子構造が守られることになり、好ましい。更に好ましくは、図２Ａに示すように、半導体層２０ａと、基板１０の一部が埋まり、半導体層表面ほぼ全体と基板の一部表面が覆われる形態であることで、半導体層２０ａがその周辺部の基板領域を含めて保護されることで、その保護効果がより強固となり、保護効果の素子間ばらつきも少なくなる。

粘着部材３２は、基板分離前に接着されることが好ましく、この場合、半導体層の形態として、図２Ｃ、Ｄの主に２つの形態が挙げられる。図２Ｃの形態では、基板が露出されずに、半導体層２０の上面側が粘着部材３２に覆われる形態となり、図２Ｄの形態では、基板表面（第1の主面）が島状の半導体層２０ｂから一部露出されて該表面状に半導体層２０ｂが互いに分離されて配置された形態となり、この場合粘着部材３２は、半導体層２０ｂの側面と露出した基板表面も覆う形態となる。図２Ｄの形態の方が、半導体層全体が保護されて好ましい。基板分離後に貼り合わせる場合、若しくは分離後に押しつけるなど圧力を加えて、粘着部材中に埋め込む形態であると、図２Ａに示すように、半導体層、基板の一部が埋め込まれた形態とできる。また、分離後に押下する場合は、ブレイキング時の負荷により粘着部材中への埋込を深くする方法を採ることもできる。また、図２Ｃの形態では、半導体層の上面側を正負一対の電極形成面とする素子構造にあっては、最小限保護される領域として、その電極形成面側の半導体層面が保護される形態となっている。

（分離溝形成工程）
分離溝の形成方法としては、実施例で示すレーザスクライブの他に、基板表面を罫書きするカッタースクライブ、ダイサーなどの機械加工法、一般に半導体加工に用いられるドライエッチングなどのエッチング法を用いることができる。機械加工では、加工時の加工屑、粉塵などが表面に付着して汚染物となり、光取り出しに悪影響を与える場合がある。

溝の形状としては、図１、２に示す断面三角形状（Ｖ字形状の溝）に限らず、Ｕ字形状の溝など、溝形成方法、及びその条件により、様々な形状とすることができる。好ましくは図示するように、傾斜した側面（内壁面）を有する形態であることが、表面加工時に溝側面が加工され易く、また、後述の金属膜形成において、好適な膜形成ができるため、好ましい。溝の深さも分離する基板片、素子チップの大きさ、基板材料、及び基板厚さに依存して、分離に適当な深さが決まるため、それに応じて深さを設定する。具体例としては、基板厚さに対して１／２０〜２／３の割合、例えば７０〜１００μｍ厚のサファイア基板の場合には５μｍ〜５０μｍ、の深さに形成することができる。レーザ照射により溝部を形成する場には、レーザ照射条件により、様々な溝を形成でき、例えば、深さについては、基板を貫通する深さとすることも可能であり、基板途中の深さとすることもできる。基板を貫通させない方が半導体層の損傷を防ぐことができ好ましく、更に基板途中の溝部深さを浅くする方が、生成物４１の除去が容易になるため好ましい。

また、本発明において、溝部４０は、分離片１３、基板片１２となるように分離部８０とほぼ同一の形状で形成されていても良く、例えば、基板平面において矩形状の基板片１２とするために格子状の溝部４０を形成する場合、バー状の基板片とするためにストライプ状の溝部とする場合、とでき、分離予定線と同一線状に溝部４０を形成せずに、破線状、断続的な線状、複数の点状、それらの組合せなどとすることもできる。好ましくは、分離部８０に対応する溝部４０がほぼ全体に形成されていること、具体的には溝部４０で基板片１２（分離片１３）が囲まれる形態とすることが、基板を割る時の歩留まり向上、表面加工処理の対称性、周囲の均一性などの面などから好ましい。一方で、周縁部内、基板構成辺内・間の加工均一性を下げて、光の指向性などを制御する目的で、部分的若しくは断続的な溝部で基板片を囲む形態とすることもできる。

（表面加工工程）
本発明において、表面加工工程は、分離された基板片の基板一部、好ましくは、図２Ｂに示すように、角部（断面肩部）１５、具体的には図５Aに示すようにチップの肩部、が加工されて平滑化されるような加工であることが好ましい。また、図２Ｂに示すように、基板裏面、基板露出表面に凹凸面が形成されることで、基板側からの光取り出し効率が高くなる傾向にあり、好ましい。

表面加工方法としては、研磨処理、ブラスト処理などを挙げることができ、好ましくはブラスト法を用いると、溝形成時の汚染物４１、例えばレーザスクライブ時の溶融物、生成物を好適に除去できる。上述したような溝部形成による生成物４１、汚染物は、多くの場合、基板からの光取り出し時に遮光、光吸収などで悪影響を与えるため、それを除去できると基板からの光取り出しが好適に成される。また、チップ搬送時においては、このような生成物４１、汚染物は、チップを吸着して搬送するコレットとの接触面において、図２Ａに示すように、基板、チップから突起した介在物として作用し、吸着不良が発生したり、搬送時にチップの脱落などが発生したり、実装面への実装時に位置精度を低くしたり、実装時の実装面への接着に際して負荷を掛けることが不十分で実装不良が発生したり、する原因となる。また、生成物４１側の基板面を粘着シートに接着して、シート側から突き上げピンにより、突き上げて吸着コレットに吸着させる場合に、上記突出作用により、突き上げ不良が発生する原因となり、引いては吸着、搬送、実装不良の原因となる。

従って、ブラスト処理は、このような生成物４１、特にレーザスクライブ時の溶融物による生成物４１の悪影響を回避でき、その生成物４１を好適に除去でき好ましい。研磨する方法では、研磨剤、砥粒などが基板片間の深部にまで到達することができ、好適な表面研磨を実現できる。

また、図２Ａにみるように、ブラスト処理時、研磨時の砥粒、研磨媒体９０などによる負荷、衝撃（図中白抜き矢印）を基板片１２（分離片１３）が支持部材３０上で、図中点線で示すように、可動して緩和することができ、これにより、欠けや、基板割れを防ぐことが可能となり、所望の表面加工を精度良く実現できる。さらに、分離溝形成などよる汚染物４１は、本発明における分離工程の小片化されることで、その汚染物除去も容易となる。

ブラスト処理に用いる粉体粒子として具体的には、アルミナ粒子、ＳｉＣが好ましく用いられ、その他にダイヤモンド、ＣＢＮ（立方晶窒化ホウ素）などがあり、また、基板との組合せについては、前記溶融生成物、汚染物などと同等以上の強度を有するものが好ましい。

具体的な加工例として、図５Ａに示すように、素子チップの角部１５Ａを丸める面取り加工をする例、図５Ｂに示すように、例えば溝部側面１６Ｂの傾斜角を大きくして傾斜面１６Ｂを側面に有する断面が基板表面側を幅広とするテーパ形状の基板とする例、傾斜面１６Ｃ若しくは溝部側面を粗面１４Ｃ化して光取り出しを向上させる例、などを挙げることができる。基板裏面側の幅を小さく、表面側の幅を大きくするテーパ形状の基板１２Ａでは、基板側を伝搬する光を効率的にチップの外側に取り出すことができ、特にＳｉＣ基板上の窒化物半導体層のように半導体層より屈折率の大きな基板を用いる際に有効である。本発明では、基板片（分離片）化後に、表面加工工程を具備することで、加工の多い（削り取る量の多い）加工を精度、歩留まりを向上でき、従来に比して優れた加工が可能となる。

図５Ａ〜Ｃの形態とする方法として具体的には、図５Ａの例は、遊離砥粒スラリーを用いた研磨処理で作製し、図５Ｂの例は断面がテーパ形状の薄刃砥石による研磨で作製し、図５Ｃの例はブラスト処理だけで作製できる。また、凹凸面１４Ｃ形成に対して、平滑面を形成すること、すなわち平滑化も可能であり、例えば、分離溝形成時に、溝内壁が凹凸形状、粗い面などになるような場合に、平滑化をすることで、素子の特性ばらつき、実装時の信頼性を向上でき、具体例としてレーザスクライブの場合に、その条件により凹凸面が内壁に形成されることが多く、その時に好適に適用できる。このように、汚染物を除去する工程と、所望の形状に加工する工程と、を異なる方法によりそれぞれ処理すること、具体的には異なる処理の表面処理工程を2回以上行うこと、汚染物除去と所望形状への加工を１つの処理で実施することのいずれも可能であり、形状に応じて適宜選択できる。

（基板研磨工程）
本発明における研磨工程は、基板を薄くする目的で付加的に追加される工程であり、基板分離前後、表面加工工程前後の何れでも良いが、基板を薄くする場合には分離前である方が、容易に研磨することができるため、好ましい。

（金属膜）
本発明において、基板片１２に、反射膜、実装用の共晶膜などのメタライズ層を形成する工程を附加することができる。具体的には、図３に示すように、基板分離、表面加工後に、板状保持基板のほぼ全面について、金属膜を形成する。金属膜は、その機能により好適な材料、積層構造、組成が選択され、例えば、発光素子における基板側反射膜を形成する場合には、Ａｌ、Ａｇが好ましく、他に白金族元素を形成することもでき、共晶材料としてはＡｕ−Ｓｎ、Ｐｄ−Ｓｎなどの積層構造を形成することができる。また、基板裏面側を実装面側とする場合、反射膜と共晶膜、実装面側の膜を積層する場合には、バリア層として、高融点金属膜、例えばＭｏ，Ｗなどを付加的に設けることもできる。このような表面加工面側の膜形成は、溝部の形状として、上述した傾斜面１６を有することで、図３に示すようにその傾斜部の基板側面も覆う膜が形成でき、強固な膜形成、好適な光反射を実現する反射膜を形成することができ好ましい。また、図５Ａにみるような角部１５（肩部）が加工されて面取りされた形態であると、基板裏面（第2の主面）から基板側面（溝部側面）を連続して覆う膜の接続部が強固となり、信頼性に優れた膜が形成できる。また、基板裏面が、図２Ｂ、５Ｃに示すように凹凸面１４であると膜との界面の表面積が大きくなり、密着性が高くなる傾向にあり好ましく、また、基板と反射膜との界面における光散乱作用が得られ好ましい。

金属膜７０は、保持基板全面でなく、マスクなど用いて、各基板片に部分的に設けることも可能であり、また、金属膜を導電性基板側に設けられた素子の電極とすることもでき、更に、金属材料の他に、保護用の絶縁膜、酸化物導電膜など機能、用途に応じて様々な膜を形成することができる。

以下に本発明の各要素について、説明する。

（基板）
窒化物半導体の成長に用いる基板、特にエピタキシャル成長用の基板としては、具体的な材料としては、窒化物半導体と異なる材料の異種基板として、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１₂Ｏ₄）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で従来から知られており、窒化物半導体と異なる基板材料を用いることができ、また、異種基板の他にＧａＮ、ＡｌＮなどの窒化物半導体基板なども用いることができる。本発明における好ましい基板としては、異種基板としては、硬度の高いサファイア、ＳｉＣ、スピネルが挙げられ、またＧａＮ基板も好適に用いられる。このような異種基板はオフアングルしていてもよく、この場合ステップ状にオフアングルしたものを用いると窒化物半導体からなる下地層の成長が結晶性よく成長させることができ、また面内の組成分布を好適なものとでき好ましい。更に、異種基板を用いる場合には、異種基板上に素子構造形成前の下地層となる窒化物半導体を成長させた後、異種基板を研磨、レーザリフトオフ法などの方法により除去して、窒化物半導体の単体基板として素子構造を形成してもよく、この場合除去後の単体基板が本発明の基板１０となる。

（半導体層）
本発明に係る窒化物半導体材料としては、特に限定されないが、具体的には、ＧａＮ、ＡｌＮ、もしくはＩｎＮ、又はこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（Ｉｎ_αＡｌ_βＧａ_{１−α−β}Ｎ、０≦α、０≦β、α＋β≦１）であり、またこれに加えて、ＩＩＩ族元素として一部若しくは全部にＢなどを用いたり、Ｖ族元素としてＮの一部をＰ、Ａｓ、Ｓｂなどで置換したりした混晶でもよい。また、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。

本発明の素子に用いる他の半導体材料としては、上記窒化物半導体材料に限らず、ＡｌＧａＡｓ、ＩｎＧａＡｓなどのＧａＡｓ系材料、ＡｌＧａＩｎＰなどのＩｎＰ系材料、これらの混晶ＩｎＧａＡｓＰなどのIII−V族化合物半導体も用いることができる。

（半導体素子）
本発明の発光素子の積層構造としては、基本的に基板上のｎ型層の上にｐ型層を積層してｐ型層が最表面となるように積層して、この最表面のｐ型層に電極を形成できる構造とする。具体的にはｐ−ｎ接合を有するへテロ構造、ｐ−ｉ−ｎ接合を有するヘテロ接合の発光素子、またホモ接合、ＭＩＳ構造の発光素子等が挙げられる。部分的に別の素子を形成して集積した集積素子とすることもできる。また、素子構造における電極配置としては、図５に示すように、第1導電型層のｎ層２１と、第2導電型層のｐ層２３との間に活性層２２を有する構造が積層され、積層面の同一面側に正負電極が設けられる構造であっても良く、基板を挟んで対向する半導体層表面と導電性基板の裏面（第2の主面）にそれぞれ正負電極が設けられる構造でも良い。また、基板側電極形成については上記金属膜形成により設けることもできる。また、発光素子以外の素子についても同様に、所望の素子構造、積層構造となるように、半導体層を形成する。

（その他の実施形態）
以上は、図示するように、基板表面（第1の主面）側に半導体層を有する場合に、基板裏面（第2の主面）側を、分離溝形成面、表面加工面としているが、この変形例として、半導体層側の基板面（第1の主面）側に、分離溝形成、表面加工処理を施す形態とすることもできる。この場合、表面加工工程においては、素子構造となる半導体層部分を保護膜で覆うなどして、具体的には溝部を保護膜から露出させて、その露出部を表面加工処理して、保護膜で覆われた半導体層を半導体加工時の損傷から回避すると良い。また、この場合、図２Ｃ，Ｄに示すように、基板表面（第1の主面）が露出しない場合（図２Ｃ）と、露出する場合と、に分けられるが、露出しない場合は、半導体層と基板とに溝部を形成し、露出する場合は、通常基板表面の露出部に基板の溝部を形成するが、露出しない場合と同様に半導体層形成部において半導体層と基板とに溝部を形成することができる。また、基板と半導体層が、同一材料系である場合、具体的には、ＧａＮ基板の上に、ＧａＮ系半導体層を有する形態の場合、には、基板まで溝部を形成せずに、半導体層だけに溝部を形成する形態とすることもできる。

上記溝部形成工程は、基板の途中の深さまで溝部を形成する形態について主に説明したが、基板を貫通する溝部、半導体層に到達する溝部４０、基板片１２、分離片１３に分離する溝部８０であっても良く、このような溝部形成には、レーザスクライブ、ダイサーを用いることができ、本発明において好ましくは少なくともレーザスクライブを用いる。

ここで、レーザスクライブとは、レーザ光を照射して、基板を部分的に、蒸発・気化、溶融させることで、蒸発・気化部及び／又は溶融部を溝部４０として形成することである。

実施例１として、図５に示すような発光素子を作製する。まず、ＭＯＣＶＤ装置にて基板１上に、以下に示す例のように、ｎ型層２１、活性層２２、ｐ型層２３を積層した発光素子構造を積層する。

Ｃ面サファイア基板１０に、下地層（図示せず）として、１０ｎｍのアンドープＡｌＧａＮをバッファ層、その上にアンドープＧａＮ層（１５００ｎｍ）、を積層し、続いてｎ層２１として、ＳｉドープＧａＮ（４１００ｎｍ）のｎ側コンタクト層、ｎ側コンタクト層１１上にアンドープＧａＮ層（３００ｎｍ）、ＳｉドープＧａＮ層（３０ｎｍ）、アンドープＧａＮ層（５０ｎｍ）、アンドープＧａＮ層（４ｎｍ）とＩｎＧａＮ層（２ｎｍ）とを交互に１０ペア積層した多層膜を形成する。

次に、ｎ層２１上に、活性層２２として、アンドープＧａＮの障壁層とアンドープＩｎＧａＮの井戸層（３ｎｍ）とを交互に６ペア、最後に障壁層を積層した量子井戸構造の活性層２２を形成する。

続いて、活性層２２上に、ｐ層２３として、ＭｇドープＡｌＧａＮとＩｎＧａＮとを５ペア積層した多層膜層、アンドープＡｌＧａＮ層（２８０ｎｍ）、ＭｇドープＧａＮ（１２０ｎｍ）のｐ側コンタクト層を成長させる。

以上の発光素子の積層構造を形成して、ｎ側コンタクト層を一部露出させて、負電極を、ｐ側コンタクト層上に正電極をそれぞれ形成する。

続いて、以下の工程を経て、素子チップを得る。

先ず、基板研磨工程として、上記ウエハの半導体層表面側（基板の第1主面側）を図５Ｃ、１Ａに示すように粘着シートに貼り合わせ、研磨装置に移送し、基板裏面（第2の主面）側を研磨して、基板厚約約８５μｍまで薄くする。続いて、分離溝形成工程として、レーザ照射装置を用いて、ＹＡＧレーザの第３次高調波（波長３５５ｎｍ）を光源に用い、ビーム径約１０μｍ、チップ区画となる分離線（格子）状に走査して、図１Ａに示すように、幅約１０μｍ、深さ約２５μｍの分離溝４０を形成する。続いて、分離工程として、粘着シートに貼り合わせられたウエハを、ブレイキング装置に投入して、素子チップ形状（基板片、□３５０μｍ）に押し割り、図１Ｂに示すように、粘着シートに接着保持された板状保持基板を得る。続いて、表面加工工程として、ブラスト処理装置に搬送して、基板裏面（第2の主面）側を、粒径約４０μｍのＳｉＣ粒子を用いてブラスト処理して、レーザスクライブの生成物を除去し、表面加工として主に角部の面取りをする。最後に、洗浄して、粘着シート３０上に接着された素子チップを得ることができる。

このようにして得られる素子チップは、比較例１の素子に比べて、割れ、欠けの発生をほぼ防ぐことができ、加工形状においてチップ間ばらつきの小さい素子、引いては発光特性（出力、指向性）、実装信頼性のばらつきが少ない素子を得ることができる。

［比較例１］
実施例１において、基板分離せずに、基板研磨工程、レーザスクライブ（溝部形成工程）の後、ブラスト処理して（表面加工工程を経て）、最後にチップ状に分離する。

本発明は、基板の裏面側（第２の主面側）だけでなく、半導体層側（第1の主面側）においても基板に分離溝を形成する場合に、同様に適用できる。また、半導体素子は、ＬＥＤなどに限らず、ＬＤも含めた発光素子、さらには受光素子も含めた光素子、ＨＥＭＴ、ＦＥＴなどのトランジスタにも適用できる。

本発明の一実施形態を模式的に説明する断面図１において、基板１０（ウエハ５０）に溝部４０を形成する工程を説明する模式断面図。 本発明の一実施形態（図１）において、基板片１２に分離して保持基板１１（ウエハ５１）とする工程を説明する断面模式図。 本発明の一実施形態（図１）において、表面加工処理する工程を説明する模式断面図。 本発明の一実施形態（図１）において、保持部材３０を伸長させて分離部８１を広げる工程を説明する模式断面図。 本発明の一実施形態における基板片１２（分離片１３）を拡大して模式的に説明する断面図。 本発明の一実施形態における表面加工された基板片１２（分離片１３）の一部を拡大して模式的に説明する断面図。 本発明の一実施形態における支持部材中の粘着部材３２に覆われる一形態について基板１０（ウエハ）の一部を拡大して模式的に説明する断面図。 本発明の一実施形態における支持部材中の粘着部材３２に覆われる一形態について基板１０（ウエハ）の一部を拡大して模式的に説明する断面図。 本発明の一実施形態に係る金属膜形成工程を模式的に説明する断面図。 従来の技術における問題点を説明する模式断面図。 本発明の一実施形態に係る基板表面加工形状を説明する模式断面図 本発明の一実施形態に係る基板表面加工形状を説明する模式断面図 本発明の一実施形態に係る基板表面加工形状を説明する模式断面図

符号の説明

１０…基板，１１…板状保持基板，１２…基板片（１３…分離片），１４…素子チップ片、２０…半導体層，２１…ｎ層（第1導電型層），２２…活性層，２３…ｐ層（第2導電型層）、３０…粘着シート（支持部材），３１…基材（基体），３２…粘着（接着）部材、４０…分離溝，４１…生成物（汚染物）、５０…ウエハ（５１…支持部材保持ウエハ［分離後］）、７０…金属膜、８０…基板分離部（切断部），８２…欠け（基板），８３…亀裂（基板）、９０…砥粒・粉体（表面加工媒体），９１…成膜部材

Claims (12)

1. 基板の第1の主面上に半導体層を有する半導体素子の製造方法において
   半導体層が設けられた基板を、複数の基板片に分離し、板状に保持された基板を形成する基板分離工程と、
   前記板状保持基板を、少なくとも基板表面の一部、若しくは少なくとも基板片の角部の一部を削り取る表面加工処理する表面加工工程と、
   を具備することを特徴とする半導体素子の製造方法。
2. 前記分離工程において、前記基板の表面加工面に、分離溝を形成する溝形成工程を具えて、前記基板片に分離することを特徴とする請求項１記載の半導体素子の製造方法。
3. 前記溝形成工程において、少なくともレーザ照射することで分離溝を形成することを特徴とする請求項２記載の半導体素子の製造方法。
4. 前記表面加工工程において、前記溝形成工程のレーザ照射処理により、溝部及びその周辺に設けられた生成物を、除去することを特徴とする請求項２又は３記載の半導体素子の製造方法。
5. 前記表面加工処理に、ブラスト処理を用いることを特徴とする請求項１乃至４のいずれか１項記載の半導体素子の製造方法。
6. 前記表面加工が基板の第1の主面に対向する第2の主面側表面である請求項１又は２記載の半導体素子の製造方法。
7. 前記板状保持基板が、半導体層側を粘着性シートに貼付されていることを特徴とする請求項１乃至６のいずれか1項記載の半導体素子の製造方法。
8. 前記粘着性シートが粘着層を有し、少なくとも前記半導体層より深い位置まで該粘着層に埋め込まれていることを特徴とする請求項７記載の半導体素子の製造方法。
9. 前記基板がＳｉＣ、サファイアで、前記半導体層が、窒化物半導体である請求項１乃至８のいずれか１項記載の半導体素子の製造方法。
10. 前記板状保持基板の第2の主面の表面加工工程後に、板状保持基板の第2の主面のほぼ全面、及び溝部側面に、金属膜を形成する工程を具備することを特徴とする請求項１乃至９のいずれか１項記載の半導体素子の製造方法。
11. 前記分離工程前に、基板を研磨して基板厚さを薄くする基板研磨工程を具備することを特徴とする請求項１乃至１０のいずれか１項記載の半導体素子の製造方法。
12. 請求項１〜１１記載の半導体素子の製造方法により、得られる半導体素子チップ。
    

Images