JP4774928B2 - 半導体素子の製造方法 - Google Patents

Description

本件発明は半導体素子に関し、特に、基板のスクライブ工程をレーザにより行った半導体発光素子に関する。

半導体素子の製造では、基板表面に多数の素子を同時に形成しており、個々の素子チップを得るためには、基板を分割する分割工程が必要である。この分割工程は、分割溝を形成するスクライブ工程と、分割溝に沿って素子を割るブレーキング工程を含んでいる。

近年、スクライブ工程において、従来のダイヤモンド刃などを用いた機械的なスクライブに代えて、高出力のレーザビームを照射して分割溝を形成するレーザスクライブ装置が使われ始めている。レーザスクライブは、レーザビームの照射により基板を局所的に溶融するものであり、従来の機械的なスクライブに比べて切り代を狭くすることができ、単位面積あたりの素子の取れ数を多くすることができる。レーザビームによって基板を局所的に溶解した際に分割溝の内壁には溶融再固化物が付着することが知られている。そこで、これらの溶融再固化物を除去するために基板裏面側をブラスト処理、研磨処理することが提案されていた。ブラスト処理は、微粒子粉末をサファイア基板の裏面に高圧で吹き付けてサファイア基板表面を削る処理である。
特開２００４−１６５２２６号公報 特開２００４−２８９０４７号公報

しかしながら、ブラスト処理によって付着物を除去しようとすると、基板に割れ、欠け、亀裂などが発生する場合がある、製造時間が大幅に増加する、基板裏面の平坦性が損なわれる、加工される素子形状にばらつきが発生し発光特性（指向性、出力）が素子間でばらつく、などという問題がる。
特許文献１、２に開示されたウエハに研磨処理を施して、レーザスクライブの付着物を除去しようとする場合、図７Ａに示すように、溝部、特に溝部の底部における付着物５２の除去が困難であり、一方で、基板分割には深い分割溝が必要となるため、十分な付着物除去と基板分割とを同時に達成することが困難となる。

このような付着物除去不良は、たとえばフェイスアップ実装では残留付着物が実装面に当たり、実装不良、放熱不良を発生、フェイスダウン実装ではチップ搬送時、チップ実装時に残留付着物がチップホルダーに当たることで、搬送不良、実装不良を発生、するといった問題があった。

そこで本件発明は、レーザスクライブを用いながら高歩留まりで安定した製造が可能であると共に、装置への実装時に耐熱性の改善された半導体素子を製造可能な半導体素子の製造方法を提供することを目的とする。

レーザスクライブでは基板裏面に残る付着物を完全になくすことはできないところ、レーザスクライブにより形成した分割溝の周辺に溶融再凝固した付着物は、分割した後の半導体素子では、基板裏面側の分割縁部に付着した付着物となる。本件発明者等は、この付着物が基板裏面、若しくは側面（分割面）よりわずかに突出しており、この突出部が種々の問題の原因であることを見出して本件発明を成すに至った。

即ち、本件発明の半導体素子の製造方法は、基板の第１の主面上に半導体を形成する工程と、 前記基板の第１の主面と対向する第２の主面側からレーザを照射することにより、分割溝を形成する工程と、前記基板を前記分割溝に沿って分割する工程と、を含む半導体素子の製造方法であって、前記分割溝形成工程で、前記分割溝の側面に付着した付着物を有し、前記基板分割工程において、分割された基板の少なくとも一方の該側面に付着物が残ると共に、前記分割された複数の基板の隣接する分割面がほぼ近接した状態に保持されて、前記分割溝の側面の少なくとも一部に前記付着物が残るように前記付着物の少なくとも一部を除去する工程をさらに具備してなることを特徴とする。

このような製造方法で製造された半導体素子は特有の構造を有しており、基板と、前記基板の第１の主面上の半導体積層体と、を備えた半導体発光素子であって、前記基板の側面は、前記半導体積層体側にあって基板主面に直交した第１の側面と、基板の第２の主面側にあって基板の第２の主面と該第１の側面に対して傾斜した第２の側面とを有し、前記第２の側面に付着物が付着して、前記基板の第２の主面及び第１の側面が前記付着物より突出していると共に、前記付着物を介して、前記第２の側面に金属膜が形成されている、という特徴を持つ。

本件発明によれば、レーザスクライブを用いた製造工程の歩留まりが格段に向上し、また、得られた窒化物半導体素子も耐熱性の高いものとなる。
まず付着物の突出部は、半導体素子のハンドリング中に外部と接触を起こしやすい。再凝固した付着物は、付着力が弱く且つ脆いので、突出部分が接触すると容易に基板から剥がれ落ちて、半導体素子の不良品発生の原因であるパーティクルになる。本件発明によれば、突出部が予め除去されているため、付着物は基板の傾斜した側面にしか残っていない。この傾斜した側面は半導体素子のハンドリング時に外部と接触しにくいため、付着物に起因するパーティクル発生が顕著に減少する。

また、半導体素子をバンプボンディングによってフェイスダウン実装するときに、基板裏面から半導体素子を吸着保持するホルダを通じてバンプ溶融のための超音波が照射される。基板裏面に付着物の突出部があると、ホルダと基板裏面の間に突出部が介在することになる。付着物は基板に比べて柔らかいため、バンプ溶融のための超音波を吸収してしまい、ボンディング不良を起こしてしまう。従って、本件発明のように突出部を除去しておけば、このようなボンディング不良の発生も大幅に抑制できる。

さらに、半導体素子をフェイスアップ実装するときに、半導体素子の基板裏面側に付着物の突起部があると、半導体素子の基板側をダイボンドするときのダイボンド樹脂の厚さが突起部の高さ分だけ増加して、素子の熱抵抗を大幅に増加させてしまう。従って、突起部を除去しておくことにより、フェイスアップ実装時の素子の熱抵抗を格段に小さくして、半導体素子の耐熱性も向上することができる。

また、付着物が残存する側面は、粗い面となっている。そのため、半導体素子に反射膜、実装時の共晶膜などの金属膜を形成する際に、付着物が残存する側面と接するように形成すると、金属膜と半導体素子との密着力を向上させることができる。

以上のように、本件発明によれば、レーザスクライブを用いながら高歩留まりで安定した製造が可能であると共に、実装時に耐熱性の改善された半導体素子を製造可能な半導体素子の製造方法を提供することができる。

実施形態１
本件発明の半導体素子の製造方法は、基板の表面側に半導体積層体積層を形成して素子を作成する素子形成工程と、レーザスクライブにより基板に分割溝を形成するスクライブ工程と、分割溝に沿って基板をブレーキングして個々の半導体素子に分割する工程と、レーザスクライブで付着した付着物の突起部を除去する突起除去工程とを含んでいる。そして、分割した半導体素子は、ピックアップされて所定の実装基板にフェイスアップ又はフェイスダウンで実装する実装工程に使用される。以下に、レーザスクライブを用いた基板の分割方法（スクライブ工程及びブレーキング工程）について説明する。

図１Ａ〜図１Ｄは、レーザスクライブによる基板の分割工程と、研磨による突起除去工程とを模式的に示す断面図である。尚、図１Ａ〜Ｆでは、図面の簡単のために電極や保護膜は省略している。
まず、図１Ａに示すように、素子の形成が終了した基板２を、半導体層９を下側にして粘着シート４０に固定する。そして、基板２を研磨して薄膜化した後、基板２の裏面から素子の分割レーンに沿ってレーザビーム４２を照射する。

本件発明では、レーザビーム４２として、従来使っていた波長３５５ｎｍのＮｄ：ＹＡＧレーザの３倍波に加えて、波長４００ｎｍ以上の基本波や２倍波も使用できるようになる。波長の短い３倍波や４倍波を利用したレーザは、バンドギャップの大きい基板であっても確実にレーザが吸収され、また、レーザを照射した領域の基板が瞬時に溶融して、その一部が蒸発するので、基板に残る付着物が少なくなるので好ましい。しかし、一方で長波長変換するときにエネルギーが低下するので、レーザの出力が不足しがちである。本件発明によれば、突出部を除去することで付着物による不良発生や耐熱性低下という問題を解決するため、波長の長い（例えば４００ｎｍ以上）の基本波や２倍波でも使用が可能になる。波長の長い（例えば４００ｎｍ以上）の基本波や２倍波は、非線形結晶による変調で生じるレーザパワーの損失が起こらないので高出力であり、レーザスクライブの工程時間を短縮できるなどの利点が得られる。

図１Ｂに示すように、レーザビーム４２の照射によって分割溝５０が基板２に形成される。分割溝５０内にはレーザビーム４２によって溶融した基板材料の付着物５２が付着している。また、分割溝５０の両側には、基板２の裏面６０から突出した付着物の突起部５６が付着している。さらに、基板２の裏面６０には、レーザスクライブのときに基板の溶融物が飛散して、基板２の裏面６０で固化した飛散付着物５７や、溶融物の蒸気が基板２の裏面６０で凝固した膜状付着物５８も付着している。

以上説明したように、基板の第２の主面側に分割溝を形成とき、基板を所望の形状に区画分割するために分割溝を自由に形成することができ、基板がバー形状になるようにストライプ状の分割溝を形成したり、任意の区画を形成するように分割溝を形成したり、所望の素子形状になるように分割溝を形成したりできる。すなわち、基板を分割することによって必ずしも素子化されるわけではなく、基板分割工程において前述のようにバー形状にしたり、任意の区画を形成したりして、基板を分割し、この後に素子化する工程を別に設けても良い。具体例としてバー状の分割基板として、さら２度目の分割として、通常のスクライブ、もしくは本発明のレーザスクライブなどにより素子化しても良い。好ましくは、分割溝を素子の区画とすることであり、これにより１度の付着物除去工程で、素子周縁部の付着物が好適に除去されるためである。

次に、基板２をチップ単位にブレーキングする。ブレーキングが完了すると、図１Ｃのように多数の半導体素子１が、粘着シート４０により保持された状態になる。

その後に、図１Ｄに示すように、研磨シート６４により、基板２の裏面６０を研磨する。研磨シート６４に付着または埋設した研磨材の硬度は、付着物５２よりも高く、基板２よりも低いのが好ましく、付着物の突起部５６を研磨しても基板２の裏面６０に研磨傷を付けることがない。研磨シート６４により突起部５６と基板２の裏面６０とを面一になるように研磨すると、裏面６０に付着した飛散付着物５７や膜状付着物５８も同時に且つ確実に除去することができる。半導体素子１が、例えば発光ダイオードのような発光素子であった場合には、基板裏面に付着した飛散付着物や膜状付着物を除去することにより、光の取出し効率を向上させることができる。

本件発明では、付着物除去工程において、図１Ｄに示すように、粘着シート４０などのような支持部材により、基板２の半導体層９側を貼り合わせて、保持されている状態である。また、本件発明に係る付着物除去工程においては、既に基板が分割されているため、図８に示すように、研磨を行う際に、粘着シートの粘性により基板を一時的に上下方向に変位することが可能であり、また、隣接する分割基板間での横方向への変位などにより、研磨材などが溝部の深いところまで到達でき、付着物を効率よく除去することができる。更に、図８に示すように基板分割により、付着物の粉砕、分割があることで溝内の付着物の大きさが縮小し、更に、付着物除去工程において、付着物は一方が溝側面で、他方が分割面となり、分割面側、すなわち、分割基板間の空間の存在により、その方向に力が加わることで、効率的に付着物、特にその突出部を削ぎ落とすことが可能となる。

一方、スクライブ工程と、基板分割工程との間に付着物除去工程を行うと、図７Ａに示すように、分割溝内の付着物を除去することが困難であり、基板分割後の基板分割面には、図７Ｂに示すように、基板の側面から大きく突出した余分な付着物（突出部５４ｂ）が残存する状態となってしまう場合がある。また、溝内部は閉塞された空間のため、溝開口部からの研磨圧は、溝内の底面・側面に受け取られ、付着物を圧縮さえ、凝集させる力として加わるため、付着物除去が不十分となったり、基板面内でばらつきが発生したりする。

また、付着物除去工程では、分割された基板が貼り付けられた粘着シートをエキスパンドせずに、分割された基板同士が近接した状態において、基板裏面を研磨することが好ましい。分割された基板が貼り付けられた粘着シートをエキスパンドした状態で基板の裏面を研磨しようとすると、図９に示すように、研磨の際に、基板が粘着シートから剥がれる、基板が固定されずに動くことで研磨が困難となる、基板が研磨時に変動して力が逃げて付着物が除去されない、などの問題が発生する。一方、分割後の付着物除去工程であると、分割基板が互いに近接して配置されるため、その基板の第２の主面は、分割された基板面が集合した集合面となり、研磨時の研磨手段、例えば研磨紙などのシート状、バフ研磨のような布状の研磨面のように研磨手段と被研磨部と、が互いの面で当接するような研磨手段の場合、その基板集合面に当接が可能であるため、好適な研磨がなされる。また、研磨材、ブラシ状の面でない研磨手段を用いる場合には、分割基板が互いに近接しているため、分割面がそれら研磨材、ブラシから守られるように互いの分割面が保護された状態となり、分割基板がはじかれるなどの問題を回避して、目的の溝部の付着物の除去が好適に成される。

以上説明したように、分割工程後で互いに近接した分割基板は、被研磨面としてその分割基板による集合面を供することができ、互いが近接されて分割面が保護されて溝部及びその周辺を好適に研磨可能であり、加えて、粘着シートにより、研磨時に分割基板が上下方向、近接する基板間の横方向に変位して、効率的な付着物の粉砕、特に突出部の破壊にすぐれ、好適な付着物除去処理がなされる。

このような付着物除去工程は、素子の取扱、例えば搬送、実装、において、深刻な問題を引き起こす原因となる基板面、具体的には基板の第２の主面、基板側面における分割面、より突出した付着物の突出部を除去することができる。このとき、付着物は突出部が除去され、他の部分が残るものであると、製造工程の時間、工数が節減され好ましい。一方、溝の条件、例えば深さ、形成された付着物の状態・量、により、上述した除去工程で、付着物の完全に除去することも可能である。また、残された付着物は、突出部が除去されているため、溝の側面に薄く付着するものとなり、上記取扱の問題は解決される。

研磨工程では、研磨シート６４に代えて、研磨材を含むブラシを用いることもできる。一般的な半導体製造でも、ブレーキングにより発生したパーティクルを除去するためにブラシ洗浄を行っており、このときに使用するブラシを研磨材入りのブラシに変更することにより、ブラシ洗浄と研磨とを同時に行うことができる。研磨シート６４と同様に、ブラシに入れる研磨材の硬度を付着物５２よりも高く且つ基板２よりも低くして、付着物の突起部５６は除去できるが、基板２の裏面６０には研磨傷が付かないようにするのが好ましい。

このようにして分割され研磨された半導体素子１は、特徴的な形状を有する。図２は、レーザスクライブとブレーキングによって形成された半導体素子の側面の形状を示す模式断面図である。図２に模式的に示すように、上記の方法で分割された半導体素子１の側面は、ブレーキングによって形成された半導体層側領域２ａとレーザスクライブによって形成された裏面側領域２ｂとに上下に分かれている。そして、裏面側領域２ｂの側面には、付着物５２が付着している。

ブレーキングによって形成された半導体素子１の半導体層側領域２ａは基板主面に略垂直であるのに対し、レーザスクライブによって形成された裏面側領域２ｂは基板主面の直交面から基板内側に向かって斜めに傾斜している。そして、付着物の裏面５２ａは、基板２の裏面６０とほぼ面一になっており、付着物５２の側面は、半導体層側領域２ａと同様に基板主面に略垂直になる。その結果、図２に示すように、半導体素子の断面形状は、基板の裏面側の一部が略台形形状で、傾斜部分の付着物５２によって全体としてほぼ矩形となっている。なお、付着物５２の付着量が少なく、研磨前に付着物表面が基板２の裏面６０より凹んでいる場合には、研磨工程を経ても変化せず、半導体素子１の付着物５２に凹み５２ｃが残存する。

付着物５２は、溶融後に急速に固化することから、単結晶の基板とは異なる外観を示す。例えば、サファイア基板のレーザスクライブで生じる付着物は、鱗片状の外観を示す。光学顕微鏡により観察すると、基板に鱗片状の付着物が付着していることが確認できる。基板を透過光で観察すると、鱗片状の付着物は、光の透過率が基板と異なっているので、付着物を容易に見分けることができる。また、付着物５２は、サファイアの単結晶から成る基板よりも軟らかく脆い。なお、サファイア基板の付着物５２は、白っぽい部分と、黒っぽい部分とがあり、それらを分析した結果、白色部分はアルミナで、黒色部分は炭素を含有したアルミナであることがわかった。

本発明において、半導体素子１の基板２に、反射膜、実装用の共晶膜などの金属膜を形成する工程を附加することができる。具体的には、図１０に示すように、半導体素子に反射膜、共晶膜などの金属膜８０を形成する。金属膜８０の形成は、基板分割、付着物除去工程後に、保持された分割基板のほぼ全面について、金属膜を形成する。金属膜は、その機能により好適な材料、積層構造、組成が選択され、例えば、発光素子における基板側反射膜を形成する場合には、Ａｌ、Ａｇが好ましく、他に白金族元素を形成することもでき、共晶材料としてはＡｕ−Ｓｎ、Ｐｄ−Ｓｎなどの積層構造を形成することができる。また、図１０に示すように、基板裏面側を実装面側とする場合、反射膜と共晶膜、実装面側の膜を積層する場合には、バリア層として、高融点金属膜、例えばＭｏ，Ｗなどを付加的に設けることもできる。このような表面加工面側の膜形成は、溝部の形状として、上述した第２の側面を有することで、図１０に示すようにその傾斜した第２の側面の基板側面も覆う膜が形成でき、強固な膜形成、好適な光反射を実現する反射膜を形成することができ好ましい。具体的には、基板の裏面側領域２ｂの側面と接するように形成すると、残留した付着物５２を介して金属膜と半導体素子との密着力を向上させることができる。さらに、裏面側領域２ｂの側面が凹凸を有していると、上述した密着力をより向上させることができるので好ましい。従って、上述した半導体素子は、図１０に示すように、金属膜８０を介して実装用基板に実装する発光装置に好適に用いることができる。付着物５２が付着した基板の裏面側領域２ｂの側面は、粗面化している。

半導体素子１をフェイスアップ実装するときには、図３（Ａ）のように厚さｔ_１のダイボンド樹脂によりサブマウント７２に固定する。ダイボンド樹脂７４は熱抵抗が大きいので、実装するときに使用するダイボンド樹脂の厚さを、半導体素子１を確実に固定でき且つできるだけ薄くするのが好ましい。これに対して、図３（Ｂ）のように、付着物５２の突出部分５６が付着したままの半導体素子１をフェイスアップ実装すると、ダイボンド樹脂７４は、半導体素子１の固定に必要な厚さｔ_１に加えて突出部分５６の高さｔ_２だけ厚くなるので、熱抵抗が大きくなってしまう。例えば、ｔ_１＝１０μｍ、ｔ_２＝５μｍであれば、ダイボンド樹脂の総厚みが１５μｍになり、熱抵抗が１．５倍になる。このように、半導体素子の突出部分を除去することにより、半導体素子をフェイスアップ実装した装置の熱抵抗を抑制することができる。

また、半導体素子１をフェイスダウン実装するときには、ホルダ７０で半導体素子１の基板９側を支持する。ホルダ７０で支持した半導体素子１は、図４（Ａ）のように、バンプ７６を介してサブマウント７２に実装される。このとき、バンプ接合を促進するために、ホルダ７０から半導体素子１を経由してバンプに超音波をかける。これに対して、図４（Ｂ）のように、付着物５２の突出部分５６が付着したままの半導体素子１を、ホルダ７０で支持してフェイスダウン実装すると、ホルダ７０から半導体素子１にかける超音波は、基板に比べて軟らかい付着物５２の突出部分５６に吸収されて、バンプ７６まで到達せず、ボンディング不良を起こしてしまう。また、各突出部分５２の高さは部分的に異なる場合、ホルダが基板の裏面側に均等に当たらず、不均等な力しかからないため、ボンディング不良を起こしてしまう。このように、突出部分を除去することにより、半導体素子をフェイスダウン実装した装置のバンプボンディングを良好にすることができる。

本実施形態の半導体素子の製造方法は、サファイア基板に形成した窒化物半導体発光素子に好適である。サファイア基板のように硬質な材料から成る基板であっても、レーザスクライブを使用すれば容易にスクライブすることができ、また、基板に付着した付着物の突起部の研磨と共に、基板裏面の飛散付着物及び膜状付着物を除去できるので、特にフェイスダウン実装して光をサファイア基板側から取り出すときに、光の取出し効率を向上させることができる。

以下に本発明の各要素について、説明する。
本発明に係る基板、特にエピタキシャル成長用の基板としては、具体的な材料としては、窒化物半導体と異なる材料の異種基板として、例えば、Ｃ面、Ｒ面、及びＡ面のいずれかを主面とするサファイア、スピネル（ＭｇＡ１₂Ｏ₄）のような絶縁性基板、ＳｉＣ（６Ｈ、４Ｈ、３Ｃを含む）、ＺｎＳ、ＺｎＯ、ＧａＡｓ、Ｓｉ、及び窒化物半導体と格子整合する酸化物基板等、窒化物半導体を成長させることが可能で従来から知られており、窒化物半導体と異なる基板材料を用いることができる。本発明における好ましい異種基板としては、硬度の高いサファイア、ＳｉＣ、スピネルが挙げられる。このような異種基板はオフアングルしていてもよく、この場合ステップ状にオフアングルしたものを用いると窒化物半導体からなる下地層の成長が結晶性よく成長させることができ、また面内の組成分布を好適なものとでき好ましい。

本発明に係る窒化物半導体材料としては、特に限定されないが、具体的には、ＧａＮ、ＡｌＮ、もしくはＩｎＮ、又はこれらの混晶であるＩＩＩ−Ｖ族窒化物半導体（Ｉｎ_αＡｌ_βＧａ_{１−α−β}Ｎ、０≦α、０≦β、α＋β≦１）であり、またこれに加えて、ＩＩＩ族元素として一部若しくは全部にＢなどを用いたり、Ｖ族元素としてＮの一部をＰ、Ａｓ、Ｓｂなどで置換したりした混晶でもよい。また、ｎ型不純物として、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅ、Ｃ等を用いることができる。ｐ型不純物として、Ｍｇ、Ｚｎ、Ｂｅ、Ｃａ、Ｓｒ、Ｂａ等を用いることができる。

本発明の素子に用いる他の半導体材料としては、上記窒化物半導体材料に限らず、ＡｌＧａＡｓ、ＩｎＧａＡｓなどのＧａＡｓ系材料、ＡｌＧａＩｎＰなどのＩｎＰ系材料、これらの混晶ＩｎＧａＡｓＰなどのIII−V族化合物半導体も用いることができる。

本発明の発光素子の積層構造としては、基本的に基板上のｎ型層の上にｐ型層を積層してｐ型層が最表面となるように積層して、この最表面のｐ型層に電極を形成できる構造とする。具体的にはｐ−ｎ接合を有するへテロ構造、ｐ−ｉ−ｎ接合を有するヘテロ接合の発光素子、またホモ接合、ＭＩＳ構造の発光素子等が挙げられる。部分的に別の素子を形成して集積した集積素子とすることもできる。また、発光素子以外の素子についても同様に、所望の素子構造、積層構造となるように、半導体層を形成する。

実施形態２
実施形態２にかかる半導体素子の製造方法は、図１Ｄに示した研磨による突出部分の除去工程を除いては実施形態１と同様である。
本実施形態では、粘着シートを使用して付着物の突起部を除去するものである。以下にその方法を説明する。

図５Ａには、ブレーキングが終わった後の半導体素子１を示しており、半導体素子１の基板２の裏面６０には、付着物突起を除去するための除去用粘着シート７８を付着している。この除去用粘着シート７８は、素子側に貼っている粘着シート４０の粘着力よりも小さく、且つ付着物５２が基板２に付着する力よりも強い粘着力を有するものが使用される。粘着シート７８は、基材７８ａに粘着部７８ｂを塗布しているが、この粘着部７８ｂの厚みは、付着物５２の突出部分５６の高さよりも大きくされているのが好ましく、突出部分５６の全体に、粘着部７８ｂがしっかり付着することができる。

次いで、図５Ｂに示すように、除去用粘着シート７８を剥がして、付着物５２の突起部５６を除去する。このとき、図６に示すように、突起部５６と共に、分割溝５０の中の付着物５２がわずかに取り除かれることがある。これは、粘着部７８ｂが分割溝５０の中にわずかに侵入して、付着物５２を取り除くからである。よって、付着物５２は、図６のように基板２の裏面６０と同じ高さの平坦面６０’よりも僅かに凹むことがある。この凹みの深さは、分割溝５０の深さに比べると微小であり、分割溝５０の中には付着物５２が多く残存している。

上記実施形態１で説明したように、分割後であるため、付着物が粉砕、縮小化され、分割基板間で付着物の一方が露出されて、付着物、特にその突出部が好適に粘着シートで取り除かれる。一方、研磨による場合に比して、分割部で深い領域にまで粘着シートが到達しないため、溝部の深部の除去、引いては付着物の完全な除去は困難となる。また、上述した分割基板の変位による効果も、実施形態１より劣る傾向にあるものの、変位により粘着シートの被覆面積増、溝内への到達する深さに寄与する。

除去用粘着シート７８を完全に剥がすと、図５Ｃのように付着物５２の突起部が完全に除去される。また、除去用粘着シート７８の粘着力によっては、この図のように、基板２の裏面６０に付着していた飛散付着部５７や膜状付着部５８も除去することも可能である。

本実施形態の半導体製造方法では、粘着シートを付着し剥離するだけで、半導体素子に許容できない悪影響を与える付着物の突起部を除去することができる。

また、本実施形態の半導体素子の製造方法は、サファイア基板に形成した窒化物半導体発光素子に好適である。サファイア基板のように硬質な材料から成る基板であっても、レーザスクライブを使用すれば容易にスクライブすることができ、また、基板に付着した付着物の突起部の研磨と共に、基板裏面の飛散付着物及び膜状付着物を除去できるので、特にフェイスダウン実装して光をサファイア基板側から取り出すときに、光の取出し効率を向上させることができる。

窒化物半導体発光素子に使用されるサファイア基板をレーザスクライブし、ブレーキングした後に、基板裏面を研磨した。
基板の素子面に粘着シートを貼り付けた状態で、基板裏面に波長３５５ｎｍのＮｄ：ＹＡＧパルスレーザを掃引して分割溝を形成し、その後に分割溝に合わせてブレーキングした。ポリエステルシートにアルミナ研磨材を付着した研磨シートを用いて、サファイア基板の裏面を研磨した。

研磨前の状態では、顕微鏡観察して分割溝が黒っぽく着色して見えており、また、分割溝に沿って飛散付着物が多量に付着しているのが観察される。また、基板裏面の広い面に、透明な薄片状の膜状付着物が見られる。研磨シートにより研磨すると、分割溝の黒色部分が減少し、飛散付着物と膜状付着物が完全に除去されたことがわかる。なお、分析の結果、白濁部分はアルミナで、黒色部分は炭素を含有したアルミナであった。

このように、本件発明の半導体素子の製造方法によれば、レーザスクライブに伴って発生する付着物の突起部を確実に除去することができるので、得られた半導体素子は、突起部に起因して起こりうるバンプボンディングの不良や、半導体装置の熱抵抗の増加を抑えることができる。そして、本件発明の方法では、突起部の除去方法が簡単で、ブラスト処理装置のように新たな装置を購入する必要がなく、コスト増加や製造時間の増加がほとんどない。さらに、従来の製造方法に容易に追加できるので、製造ラインを変更することなく半導体素子の性能を確実に改善できる。

レーザスクライブの一工程を示す模式断面図である。 図１Ａの次の工程を示す模式断面図である。 図１Ｂの次の工程を示す模式断面図である。 図１Ｃの次の工程を示す模式断面図である。 分割後の半導体素子チップの断面形状を示す模式図である。 半導体素子チップをフェイスアップ実装した様子を示す模式断面図である（Ａ、Ｂ）。 半導体素子チップをフェイスダウン実装した様子を示す模式断面図である（Ａ、Ｂ）。 基板に付着した付着物突起部の除去する一工程を示す模式断面図である。 図５Ａの次の工程を示す模式断面図である。 図５Ｂの次の工程を示す模式断面図である。 図５Ｃの工程後の分割溝を示す模式断面図である。 基板の分割溝を示す模式断面図である。 基板の分割溝を示す模式断面図である。 基板に付着した付着物突起部の除去する一工程を示す模式断面図である。 基板に付着した付着物突起部の除去する一工程を示す模式断面図である。 本発明の一実施の形態に係る半導体発光素子の模式的断面図である。ｈ

符号の説明

１…半導体素子、２…基板、９…半導体層、４０…粘着シート、４２…レーザビーム、５０…分割溝、５２…付着物、５６…付着物の突起部、５７…飛散付着物、６０…基板の裏面側、６６…転写シート、５８…膜状付着物、７０…ホルダ、７４…ダイボンド樹脂、７６…バンプ、７８…除去用粘着シート、８０…金属膜

Claims (9)

1. 基板の第１の主面上に半導体を形成する工程と、
   前記基板の第１の主面と対向する第２の主面側からレーザを照射することにより、分割溝を形成する工程と、
   前記基板を前記分割溝に沿って分割する工程と、を含む半導体素子の製造方法であって、
   前記分割溝形成工程で、前記分割溝の側面に付着した付着物を有し、前記基板分割工程において、分割された基板の少なくとも一方の該側面に付着物が残ると共に、
   前記分割された複数の基板の隣接する分割面がほぼ近接した状態に保持されて、前記分割溝の側面の少なくとも一部に前記付着物が残るように前記付着物の少なくとも一部を除去する工程をさらに具備してなることを特徴とする半導体素子の製造方法。
2. 前記分割された複数の基板は、第１の主面側が粘着シートに付着されて、近接保持されていることを特徴とする請求項１記載の半導体素子の製造方法。
3. 前記付着物が前記半導体素子の基板の第２の主面から突出した突起部を有し、前記付着物除去工程において、少なくとも該突起部を除去することを特徴とする請求項１又は２記載の半導体素子の製造方法。
4. 前記付着物除去工程において、前記分割された基板の第２の主面の集合面を研磨することを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
5. 前記研磨する手段が、研磨材を付着または埋設させた研磨シート、又は研磨材を含有するブラシ、いずれかによる研磨であることを特徴とする請求項４に記載の半導体素子の製造方法。
6. 前記突起部の除去工程において、前記半導体素子の基板裏面に粘着シートを接着した後に引き剥がして前記付着物の突起部を除去することを特徴とする請求項１乃至３のいずれか１項に記載の半導体素子の製造方法。
7. 基板と、前記基板の第１の主面上の半導体積層体と、を備えた半導体発光素子であって、
   前記基板の側面は、前記半導体積層体側にあって基板主面に直交した第１の側面と、基板の第２の主面側にあって基板の第２の主面と該第１の側面に対して傾斜した第２の側面とを有し、
   前記第２の側面に付着物が付着して、前記基板の第２の主面及び第１の側面が前記付着物より突出していると共に、
   前記付着物を介して、前記第２の側面に金属膜が形成されていることを特徴とする半導体発光素子。
8. 前記基板がサファイア基板であり、
   前記半導体積層体が、ｎ側窒化物半導体層、活性層及びｐ側窒化物半導体層を含んで成ることを特徴とする請求項７に記載の半導体発光素子。
9. 前記請求項７又は８のいずれか１項に記載の半導体発光素子を載置部に有する発光装置であって、
   前記載置部において、前記基板第２の主面側が接着部材を介して接着されていることを特徴とする発光装置。

Images