JP5368957B2 - 半導体レーザチップの製造方法 - Google Patents

半導体レーザチップの製造方法 Download PDF

Info

Publication number
JP5368957B2
JP5368957B2 JP2009276555A JP2009276555A JP5368957B2 JP 5368957 B2 JP5368957 B2 JP 5368957B2 JP 2009276555 A JP2009276555 A JP 2009276555A JP 2009276555 A JP2009276555 A JP 2009276555A JP 5368957 B2 JP5368957 B2 JP 5368957B2
Authority
JP
Japan
Prior art keywords
semiconductor laser
laser chip
metal layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009276555A
Other languages
English (en)
Other versions
JP2011119521A (ja
Inventor
俊之 川上
章 有吉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2009276555A priority Critical patent/JP5368957B2/ja
Priority to US12/926,660 priority patent/US8861561B2/en
Priority to CN201010574071.4A priority patent/CN102088162B/zh
Publication of JP2011119521A publication Critical patent/JP2011119521A/ja
Application granted granted Critical
Publication of JP5368957B2 publication Critical patent/JP5368957B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/023—Mount members, e.g. sub-mount members
    • H01S5/02315—Support members, e.g. bases or carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02476—Heat spreaders, i.e. improving heat flow between laser chip and heat dissipating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04252—Electrodes, e.g. characterised by the structure characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04254—Electrodes, e.g. characterised by the structure characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49107—Connecting at different heights on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0201—Separation of the wafer into individual elements, e.g. by dicing, cleaving, etching or directly during growth
    • H01S5/0202—Cleaving
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/0207—Substrates having a special shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/02208—Mountings; Housings characterised by the shape of the housings
    • H01S5/02212—Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0233—Mounting configuration of laser chips
    • H01S5/02345—Wire-bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/022—Mountings; Housings
    • H01S5/0235—Method for mounting laser chips
    • H01S5/02355—Fixing laser chips on mounts
    • H01S5/0237—Fixing laser chips on mounts by soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H01S5/02461—Structure or details of the laser chip to manipulate the heat flow, e.g. passive layers in the chip with a low heat conductivity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2214—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers based on oxides or nitrides

Description

本発明は、半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法に関する。
ＩＩＩ族元素であるＡｌ、ＧａまたはＩｎ等と、Ｖ族元素であるＮとの化合物である窒化物半導体は、そのバンド構造や化学的安定性から、発光素子やパワーデバイスなどの半導体材料として期待され、種々の応用が試みられてきた。これらの用途のうち、光ディスクドライブなどの光学式情報記録装置の光源として用いられる窒化物半導体レーザ素子においては、近年、ＧａＮ基板の採用や結晶成長技術の向上、素子構造の工夫やウェハプロセス技術の改善などにより、信頼性の確保とコストの低減が行われ、商品として市場を形成するに至っている。
一方、窒化物半導体は、その発振波長の短さから、蛍光体の励起光源としての期待も高い。このような用途として代表的なものに、窒化物半導体を用いた白色ＬＥＤがある。また、近年では、指向性や大出力を必要とする指向性のライトやＴＶなどの次世代用途として、窒化物半導体による大出力レーザを用いることが注目を集めている。これらの用途では、半導体レーザの発熱も大きいため、放熱方法が重要となる。
放熱性を改善する技術としては、従来、窒化物半導体レーザ素子のｐ側電極に複数のワイヤを接続する方法が知られている（たとえば、特許文献１参照）。
図４０は、特許文献１に記載された従来の窒化物半導体レーザ装置の斜視図である。図４０を参照して、特許文献１に記載の窒化物半導体レーザ装置は、半導体レーザ素子１０００と、電極端子１１００と、複数のワイヤ１２００とを備えている。半導体レーザ素子１０００は、基板１０１０上に、レーザ発振に必要な窒化物半導体からなる積層構造１０２０が形成されており、この積層構造１０２０に、ストライプ状（細長状）の発振領域（光導波路）１０３０が形成されている。また、積層構造１０２０の上面上には、ｐ側オーミック電極１０４０が形成されている。そして、このｐ側オーミック電極１０４０上に、発振領域１０３０に沿うように複数のワイヤ１２００が接続されている。このように構成された特許文献１の窒化物半導体レーザ装置では、ｐ側オーミック電極１０４０に接続された複数のワイヤ１２００を介して、発振領域１０３０で発生した熱が放熱される。
特許登録第３６１８９８９号公報
ところで、ライトやＴＶなどの次世代用途向けの半導体レーザ、あるいは加工用の産業レーザでは、発熱が大きいために、素子の劣化が早い。このため、このような用途に用いるレーザ素子では、リッジストライプ（リッジ幅）を広くとったいわゆるブロードエリアタイプのレーザ素子を作製することが一般に行われている。
そこで、本願発明者らが、リッジ幅７μｍのブロードエリアタイプの窒化物半導体レーザ素子に対して特許文献１のような放熱対策を施し、これらに対して信頼性試験を行った。その結果、上記した従来の放熱方法を用いた場合だけでは、素子寿命を良好にすることが困難であることがわかった。
一般に、光学式情報記録装置の光源に求められる寿命が数千時間〜１万時間程度であるのに対し、励起光源として求められる寿命は数万時間〜１０万時間と桁違いに長い。一方で、励起光源の用途として必要とされる光出力は、１ワット〜数ワット程度と非常に大きいため、発熱量が光学式情報記録装置の光源用途に用いるレーザ素子と比較して数倍大きい。このため、リッジ幅を広くとって光密度を下げることによる発光層の劣化抑制だけでは効果が充分ではない上、ワイヤからの放熱も限られていることが考えられた。
すなわち、上記特許文献１に記載された従来の放熱方法を用いた場合でも、その放熱性の改善効果は充分高いとはいえず、依然として、放熱性向上の余地が残されていた。
このように、ｐ側電極に複数のワイヤを接続する従来の方法では、放熱性を充分に向上させることが困難であるという問題点がある。また、放熱性が不充分となることで、素子特性および信頼性が低下するという問題点もある。特に、レーザ素子を励起光源として用いる場合には、発熱量が大きくなるため、問題が大きい。
この発明は、上記のような課題を解決するためになされたものであり、この発明の１つの目的は、放熱性をより向上させることが可能な半導体レーザチップ、その半導体レーザチップを搭載した半導体レーザ装置および半導体レーザチップの製造方法を提供することである。
この発明のもう１つの目的は、特性の優れた、信頼性の高い半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法を提供することである。
上記目的を達成するために、この発明の第１の局面による半導体レーザチップは、一方主面とこの一方主面の反対側の他方主面とを含む基板と、基板の一方主面上に形成された半導体層と、半導体層に形成された光導波路と、基板の他方主面上に形成された第１金属層と、基板を含む領域に形成され、光導波路に沿って延びる第１切欠部とを備えている。そして、第１切欠部が切欠面を含むとともに、切欠面上の少なくとも一部に、第１金属層と接触する第２金属層が形成されている。
この第１の局面による半導体レーザチップでは、上記のように、基板を含む領域に光導波路に沿って延びる第１切欠部を形成するとともに、この第１切欠部の切欠面上の少なくとも一部に第１金属層と接触する第２金属層を形成することによって、半導体レーザチップをジャンクションアップで実装した際に、ハンダなどの放熱材で第２金属層の高さまで半導体レーザチップを埋め込むことができる。このため、光導波路（活性層）から放熱材までの距離を短くすることができるので、光導波路（活性層）で生じた熱を効果的に放熱させることができる。これにより、光導波路（活性層）の温度を下げることができるので、光導波路（活性層）の劣化を抑制することができる。その結果、素子寿命を延ばすことができるので、高い信頼性を得ることができる。
また、第１の局面では、第１切欠部の切欠面上に上記第２金属層を形成することによって、半導体レーザチップを、たとえば、サブマウント上に固定した際に、半導体レーザチップにおけるサブマウントと熱接触する面積を増やすことができる。このため、これによっても、放熱性を向上させることができる。
また、第１の局面では、上記のように構成することによって、放熱性をより向上させることができるので、放熱性が不充分となることに起因する特性の低下を抑制することができる。さらに、第１の局面では、素子寿命を延ばすことができるので、規格の範囲内の寿命を有するチップの数を増やすことができる。このため、歩留まりを向上させることもできる。
上記第１の局面による半導体レーザチップにおいて、好ましくは、光導波路に沿った側端面をさらに備え、上記第１切欠部が、上記側端面に形成されている。このように構成すれば、容易に、ハンダなどの放熱材で第２金属層の高さまで半導体レーザチップを埋め込むことができるので、容易に、光導波路（活性層）で生じた熱を放熱させることができる。
この場合において、好ましくは、基板および半導体層は、互いに対向する一対の側端面を有しており、第１切欠部が、一対の側端面のそれぞれに形成されている。このように構成すれば、光導波路で生じた熱をより効果的に放熱させることができる。
上記第１の局面による半導体レーザチップにおいて、好ましくは、半導体層は、窒化物半導体層を含む。このように構成すれば、特性の優れた、信頼性の高い窒化物半導体レーザチップを容易に得ることができる。また、このように構成された窒化物半導体レーザチップをジャンクションアップで実装することにより、光導波路（活性層）の劣化を抑制しながら、動作電圧を低くすることもできる。
上記第１の局面による半導体レーザチップにおいて、第１切欠部の切欠面が、基板の法線方向に対して傾斜した傾斜面から構成されているのが好ましい。
上記第１の局面による半導体レーザチップにおいて、第１切欠部の切欠面が、基板の法線方向に対して７度以下の角度で傾斜した傾斜面から構成されていればより好ましい。
上記第１の局面による半導体レーザチップにおいて、好ましくは、第１切欠部が、基板の他方主面から基板の厚み方向に、基板と半導体層との合計厚みの１割以上５割未満の深さを有している。このように構成すれば、放熱性をより向上させながら、歩留まりが低下するのを抑制することができる。
上記第１の局面による半導体レーザチップにおいて、光導波路と直交する共振器端面をさらに備え、共振器端面の基板側に、第２切欠部が形成されていてもよい。この場合、第１金属層が延伸されることによって、第２切欠部上にも上記第１金属層が形成されているのが好ましい。
上記第１の局面による半導体レーザチップにおいて、好ましくは、光導波路に沿った側端面をさらに備え、光導波路が、半導体層の中央よりも側端面側に配されている。このように構成すれば、光導波路から第１切欠部までの距離を縮めることができるので、光導波路で生じた熱をさらに効果的に放熱させることができる。
上記第１の局面による半導体レーザチップにおいて、好ましくは、第１金属層と第２金属層とは、同一の金属材料から構成されている。このように構成すれば、第１金属層と第２金属層とを同一工程で形成することができるので、製造工数を削減することができる。これにより、製造コストを低減することができる。
上記第１の局面による半導体レーザチップにおいて、第１金属層と第２金属層とは、異なる金属材料から構成されていてもよい。
この発明の第２の局面による半導体レーザ装置は、上記第１の局面による半導体レーザチップを備えており、この半導体レーザチップが、第１切欠部の切欠面にまで放熱材により埋め込まれている。
この第２の局面による半導体レーザ装置では、上記のように、半導体レーザチップを、第１切欠部の切欠面まで放熱材で埋め込むことによって、光導波路（活性層）から放熱材までの距離を短くすることができるので、光導波路（活性層）で生じた熱を効果的に放熱させることができる。これにより、光導波路（活性層）の温度を下げることができるので、光導波路（活性層）の劣化を抑制することができる。その結果、半導体レーザチップの寿命を延ばすことができるので、高い信頼性を得ることができる。
上記第２の局面による半導体レーザ装置において、好ましくは、半導体レーザチップが実装される放熱基台をさらに備え、この放熱基台上に、放熱材を介して、上記半導体レーザチップがジャンクションアップで固定されている。このように構成すれば、容易に、光導波路（活性層）の劣化を抑制することができるので、容易に、半導体レーザチップの寿命を延ばすことができる。
この場合において、好ましくは、放熱基台は、底面と側壁とを有する段差部を含み、半導体レーザチップが、段差部の底面上に固定されることによって、少なくとも、切欠面上に形成された第２金属層と側壁とが、放熱材を介して熱接触されている。このように構成すれば、放熱効率をさらに向上させることができるので、信頼性のより高い半導体レーザ装置を得ることができる。
上記放熱基台を備えた構成において、放熱基台がサブマウントであるのが好ましい。
上記第２の局面による半導体レーザ装置において、放熱材がハンダであるのが好ましい。
この発明の第３の局面による半導体レーザチップの製造方法は、基板の表面上に窒化物半導体層を成長させる工程と、窒化物半導体層に電流通路部を形成する工程と、基板の裏面側に、電流通路部と平行に溝部を設ける工程と、溝部の側面の少なくとも一部を含む基板の裏面上に、金属層を形成する工程と、溝部で基板を分離する工程とを備えている。そして、上記溝部を設ける工程が、レーザスクライブ法を用いて溝部を形成する工程を含んでいる。
この第３の局面による半導体レーザチップの製造方法では、上記のように、レーザスクライブ法を用いて溝部を形成することによって、溝部の深さを自由に調整することができるとともに、その深さを充分に深いものにすることができる。このため、溝部で基板を容易に分離することができる。これにより、チップ化する際の歩留まりの低下を抑制することができる。
また、第３の局面では、溝部の側面の少なくとも一部を含む基板の裏面上に金属層を形成することによって、溝部の側面上にも金属層を形成することができる。このため、容易に、放熱性をより向上させることが可能な半導体レーザチップを製造することができる。
さらに、第３の局面では、上記のように構成することによって、特性の優れた、信頼性の高い半導体レーザチップを容易に製造することができる。
上記第３の局面による半導体レーザチップの製造方法において、好ましくは、金属層を形成する工程が、スパッタリング法を用いて金属層を形成する工程を含む。このように構成すれば、ターゲットに対して正対していない溝部の側面上にも、より効率よく金属層を形成することができる。
上記第３の局面による半導体レーザチップの製造方法において、金属層を形成する工程の後に、金属層上にメッキ層を形成する工程をさらに備えていてもよい。ここで、溝部の側面の少なくとも一部を含む基板の裏面上に金属層を形成した場合、溝部の側面上に形成される金属層の厚みが非常に薄くなることがある。この場合、ハンダなどの放熱材で半導体レーザチップを埋め込む際に、ハンダの濡れ性が低下するおそれがある。しかしながら、上記のように構成すれば、溝部の側面に対しても、均一な厚みでメッキ層を形成することができるので、ハンダの濡れ性が低下するのを抑制することができる。
なお、上記第３の局面による半導体レーザチップの製造方法において、溝部の側面が基板の法線方向に対して７度以下の角度で傾斜した傾斜面となるように、上記溝部を形成するのが好ましい。このように構成すれば、より容易に、溝部で基板を分離することができるので、チップ化する際の歩留まりの低下を容易に抑制することができる。
また、上記第３の局面による半導体レーザチップの製造方法において、上記溝部の深さを、基板と半導体層との合計厚みの１割以上５割未満となるように構成するのが好ましい。このように構成すれば、放熱性の高い半導体レーザチップを、より高い歩留まりで製造することができる。
以上のように、本発明によれば、放熱性をより向上させることが可能な半導体レーザチップ、その半導体レーザチップを搭載した半導体レーザ装置および半導体レーザチップの製造方法を容易に得ることができる。
また、本発明によれば、特性の優れた、信頼性の高い半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法を容易に得ることができる。
本発明の第１実施形態による半導体レーザチップの斜視図である。 本発明の第１実施形態による半導体レーザチップの斜視図である。 本発明の第１実施形態による半導体レーザチップを上側から見た平面図である。 本発明の第１実施形態による半導体レーザチップの断面図である。 本発明の第１実施形態による半導体レーザチップを模式的に示した断面図である。 本発明の第１実施形態による半導体レーザチップの一部を拡大して示した断面図である。 本発明の第１実施形態による半導体レーザ装置を示した斜視図である。 本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの一実装例を説明するための断面図である。 本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの一実装例を説明するための斜視図である。 本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための断面図である。 本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための斜視図である。 本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための図（サブマウントの斜視図）である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための斜視図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための平面図（半導体ウェハを裏面側から見た図）である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第１実施形態による半導体レーザチップの製造方法を説明するための平面図（バー状に分割した状態を基板の裏面側から見た図）である。 溝部の深さをウェハ厚の２３％とした場合のアスペクト比について分割性の違いをプロットした図である。 第１実施形態の変形例による半導体レーザチップの断面図である。 第１実施形態の変形例による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第２実施形態による半導体レーザチップの一部を拡大して示した断面図である。 本発明の第２実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第２実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第２実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第２実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第２実施形態による半導体レーザチップの製造方法を説明するための断面図である。 本発明の第３実施形態による半導体レーザチップの斜視図である。 図３３のＢ−Ｂ線に沿った断面図である。 本発明の第３実施形態による半導体レーザチップの製造方法を説明するための平面図（半導体ウェハを裏面側から見た図）である。 本発明の第４実施形態による半導体レーザチップの斜視図である。 図３６のＣ−Ｃ線に沿った断面図である。 本発明の第４実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための断面図である。 本発明の第４実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための斜視図である。 特許文献１に記載された従来の窒化物半導体レーザ装置の斜視図である。
本発明の具体的な実施形態を説明する前に、本願発明者らが種々検討を行うことによって得た知見について説明する。
本願発明者らは、まず、窒化物半導体レーザチップをジャンクションダウン（素子のリッジ部がサブマウントなどの放熱基台側に位置するように固着する方法）にてサブマウント上に実装することを試みた。この方法によれば、ジャンクションアップ（素子の基板がサブマウントなどの放熱基台側に位置するように固着する方法）で実装する場合に比べて、光導波路の熱を効率よく放熱できる。
しかしながら、この検討の中で、ジャンクションダウンで実装した場合には、ｐ型窒化物半導体層に対するオーム性電極（ｐ側電極）の温度もジャンクションアップで実装した場合に比べて下がるため、動作電圧が上昇してしまうという問題が新たに生じることが分かった。
窒化物半導体レーザチップのｐ側電極は、接触抵抗が非常に大きいため素子の動作電圧に大きな影響を及ぼす。加えて、ｐ型窒化物半導体層自体の直列抵抗も大きい。一方、窒化物半導体では、温度が高い方が接触抵抗および直列抵抗が低くなる。このため、動作電圧を下げるという観点からは、ｐ型窒化物半導体層の温度が高い方が好ましい。
ところが、ジャンクションダウンで実装した場合には、ｐ側電極が、活性層よりもサブマウント（放熱基台）に近くなるため、ｐ型窒化物半導体層がより効率的に低温になる。そして、この点が、ジャンクションダウンで実装した場合の問題を大きくしていることが判明した。
これに対し、ジャンクションアップで実装した場合には、ｐ側電極自体が接触抵抗により発熱するとともに、ｐ側電極が、主たる発熱体である活性層よりもサブマウント（放熱基台）から遠くなる。このため、ジャンクションアップで実装することによって、ｐ側電極およびｐ型窒化物半導体層がより高温になりやすく、動作電圧が低くなる傾向がある。
このように、本願発明者らは上記検討において、半導体レーザチップをジャンクションアップで実装することにより、ｐ型半導体層側の電極部の抵抗を下げやすいという効果が得られることを見出した。
以下、本発明を具体化した実施形態を図面に基づいて詳細に説明する。
（第１実施形態）
図１および図２は、本発明の第１実施形態による半導体レーザチップの斜視図である。図３は、本発明の第１実施形態による半導体レーザチップを上側から見た平面図である。図４は、本発明の第１実施形態による半導体レーザチップの断面図である。図５および図６は、本発明の第１実施形態による半導体レーザチップの構造を説明するための図である。なお、図４は、図３のＡ−Ａ線に沿った断面を示している。まず、図１〜図６を参照して、本発明の第１実施形態による半導体レーザチップ１００の構造について説明する。
第１実施形態による半導体レーザチップ１００は、図１、図２および図４に示すように、表面（一方主面）１０ａおよび裏面（他方主面）１０ｂを有する基板１０を備えている。この基板１０の表面１０ａ上には、複数の窒化物半導体層が積層されており、基板１０の表面１０ａ上に積層された窒化物半導体層の一部に、後述するストライプ状（細長状）のリッジ部１９が形成されている。
また、第１実施形態による半導体レーザチップ１００は、図２に示すように、リッジ部１９と直交する一対の共振器端面３０を有している。この一対の共振器端面３０は、レーザ光が出射される光出射面３０ａと、光出射面３０ａと反対側の光反射面３０ｂとを含んでいる。また、図３および図４に示すように、リッジ部１９の両側に、リッジ部１９に沿った一対の側端面４０が形成されている。さらに、上記側端面４０における基板１０を含む領域（基板１０側の領域）には、図２〜図４に示すように、リッジ部１９と平行方向に延びる切欠部５が形成されている。そして、この切欠部５の切欠面５ａ上に、ｎ側電極２３と接続された金属層２４が形成されている。なお、切欠部５は、本発明の「第１切欠部」の一例である。また、ｎ側電極２３は、本発明の「第１金属層」の一例であり、金属層２４は、本発明の「第２金属層」の一例である。
第１実施形態による半導体レーザチップ１００の具体的な構成は、たとえば、上記基板１０が約１００μｍの厚みを有するｎ型ＧａＮ基板から構成されており、この基板１０の表面１０ａ上に、約０．１μｍ〜約１０μｍ（たとえば約４μｍ）の厚みを有するｎ型ＧａＮからなる下部コンタクト層１１が形成されている。下部コンタクト層１１上には、約０．５μｍ〜約３．０μｍ（たとえば約２μｍ）の厚みを有するｎ型Ａｌ0.05Ｇａ0.95Ｎからなる下部クラッド層１２が形成されている。下部クラッド層１２上には、０〜約０．２μｍ（たとえば約０．１μｍ）の厚みを有するｎ型ＧａＮからなる下部ガイド層１３が形成されている。下部ガイド層１３上には、活性層１４が形成されている。
この活性層１４は、Ｉｎx1Ｇａ1-x1Ｎからなる量子井戸層と、Ｉｎx2Ｇａ1-x2Ｎからなる障壁層（但しｘ１＞ｘ２）とが交互に積層された多重量子井戸（ＭＱＷ）構造を有している。なお、量子井戸層は、たとえば、約４ｎｍの厚みを有するＩｎx1Ｇａ1-x1Ｎ（ｘ１＝０．０５〜０．１）から構成されており、障壁層は、たとえば、約８ｎｍの厚みを有するＩｎx2Ｇａ1-x2Ｎ（ｘ２＝０〜０．０５）から構成されている。
上記活性層１４上には、０〜約０．０２μｍ（たとえば約０．０１μｍ）の厚みを有するｐ型Ａｌ0.3Ｇａ0.7Ｎからなる蒸発防止層１５が形成されている。蒸発防止層１５上には、０〜約０．２μｍ（たとえば０．０１μｍ）の厚みを有するｐ型ＧａＮからなる上部ガイド層１６が形成されている。上部ガイド層１６上には、凸部と、凸部以外の平坦部とを有するｐ型Ａｌ0.05Ｇａ0.95Ｎからなる上部クラッド層１７が形成されている。
上部クラッド層１７の凸部上には、約０．０１μｍ〜約１．０μｍ（たとえば約０．０５μｍ）の厚みを有するｐ型ＧａＮからなる上部コンタクト層１８が形成されている。そして、上部コンタクト層１８と上部クラッド層１７の凸部とによって、ストライプ状（細長状）のリッジ部１９が構成されている。なお、リッジ部１９は、本発明の「電流通路部」の一例である。
このリッジ部１９は、図１〜図３に示すように、共振器端面３０と直交する方向に延びるように形成されている。そして、リッジ部１９の下方に位置するストライプ状（細長状）の活性層１４の部分が光導波路２０となっている。
リッジ部１９の両脇には、図２および図４に示すように、埋め込み層２１が形成されている。この埋め込み層２１は、たとえば、ＳｉＯ2やＳｉＮ、Ａｌ2Ｏ3やＺｒＯ2などの絶縁性材料から構成されている。このような構成により、水平および垂直横モードの光閉じ込めを行うことが可能となる。なお、埋め込み層２１は、厚みが５００Å未満では光吸収による導波ロスが生じる可能性があるため、その性質（光吸収）を積極的に利用する場合以外は、厚みが５００Å以上に設定されているのが好ましい。
埋め込み層２１および上部コンタクト層１８の上面上には、リッジ部１９の上面からキャリアを注入するためのｐ側電極２２が形成されている。このｐ側電極２２は、上部コンタクト層１８の一部を覆うように形成されており、ｐ型ＧａＮからなる上部コンタクト層１８に対してオーム性接触されている。ここで、窒化物半導体の大きな特徴として、ｐ型半導体の抵抗率が大きく、ｐ型キャリアが生じにくいためにｐ側電極２２のオーム性接触が取りにくいことが挙げられる。このため、ｐ側電極２２を構成する電極金属としては、仕事関数の大きなＮｉやＰｄ、Ｐｔ、Ａｕといった金属材料を使用するのが好ましい。また、ワイヤ等を介してリッジ部１９への電流供給を行うため、ｐ側電極２２を、これらの金属を複数積層した積層体（多層構造）としてもよい。なお、ｐ側電極２２の具体的な構成としては、たとえば、埋め込み層２１側からＰｄ層およびＡｕ層が順次積層された多層構造や、埋め込み層２１側からＮｉ層およびＡｕ層が順次積層された多層構造などの構成とすることができる。これ以外にも、密着性向上の観点からＴｉ層やＷ層などを挟んだ構成としてもよい。
一方、基板１０の裏面１０ｂ上には、図１、図２および図４に示すように、基板下からキャリアを注入するための上記したｎ側電極２３が形成されている。このｎ側電極２３は、ｎ型ＧａＮからなる基板１０に対してオーム性接触されている。ｎ側電極２３を構成する電極金属としては、仕事関数の小さなＨｆやＴｉ、Ａｌ、Ｗといった金属材料を使用するのが好ましい。なお、ｎ側電極２３の具体的な構成としては、たとえば、基板１０側からＨｆ層、Ａｌ層、Ｍｏ層、Ｐｔ層およびＡｕ層が順次積層された多層構造や、基板１０側からＴｉ層、Ｐｔ層およびＡｕ層が順次積層された多層構造とすることができる。
ここで、第１実施形態では、図１〜図４に示すように、半導体レーザチップ１００の側端面４０の基板１０側に、リッジ部１９と平行方向に延びる上記切欠部５が形成されている。この切欠部５は、一対の側端面４０のそれぞれに形成されているとともに、これらの切欠部５が、側端面４０（リッジ部１９）の全長に渡って形成されている。
また、第１実施形態では、上記切欠部５が、基板１０の裏面１０ｂから基板１０の厚み方向に所定の深さｄを有するように形成されている。切欠部５の深さｄとしては、素子厚Ｔ（図５参照）に対して１割以上５割未満の深さが好ましい。ここで、上記素子厚Ｔとは、図５に示すように、基板１０の裏面１０ｂからリッジ部１９の上面までの厚みであり、基板１０と窒化物半導体各層１１〜１８との合計厚みに等しい。
さらに、第１実施形態では、図６に示すように、切欠部５の切欠面５ａが、基板１０の法線方向（法線Ｌの方向）に対して所定の角度θで傾斜した傾斜面となっている。切欠部５の切欠面５ａは、基板１０の法線方向に対して７度以下の角度θで傾斜した傾斜面であるのが好ましい。
なお、上記した切欠部５は、その切欠面５ａが半導体レーザチップ１００の側端面４０に現れており、これによって、上記切欠部５が、半導体レーザチップ１００の側端面４０の一部をも構成している。
また、第１実施形態では、切欠部５の切欠面５ａに、ｎ側電極２３と接続された上記金属層２４が形成されている。この金属層２４は、ｎ側電極２３と同じ金属材料から構成されており、ｎ側電極２３と一体的に形成されている。具体的には、上記金属層２４は、ｎ側電極２３が切欠部５の切欠面５ａにまで延伸されることによって切欠部５の切欠面５ａ上に形成されている。このため、ｎ側電極２３と金属層２４とは、基板１０の裏面１０ｂの角部において途切れることなく接続されている。
なお、上記金属層２４は、切欠面５ａの全面に形成されているのが好ましいが、切欠面５ａの一部に金属層２４が形成されない領域が存在していてもよい。すなわち、上記金属層２４は、切欠面５ａの少なくとも一部に形成されていればよい。
また、半導体レーザチップ１００をサブマウント上にハンダで固定する際に、ハンダの濡れ性を向上させるために、ｎ側電極２３および金属層２４の最表面は、ハンダへの濡れ性のよいＡｕ層となっているのが好ましい。
また、半導体レーザチップ１００の光出射面３０ａには、たとえば、反射率５％〜８０％の出射側コーティング膜（図示せず）が形成されている。一方、光反射面３０ｂには、たとえば、反射率９５％の反射側コーティング膜（図示せず）が形成されている。上記出射側コーティング膜は、たとえば、半導体の出射端面から順に、アルミニウムの酸窒化物膜または窒化物膜であるＡｌＯxＮ1-x（０≦ｘ≦１）：膜厚３０ｎｍ／Ａｌ2Ｏ3（膜厚：２１５ｎｍ）で構成されており、反射側コーティング膜は、たとえば、ＳｉＯ2、ＴｉＯ2などの多層膜から構成されている。上記以外の材料として、たとえば、ＳｉＮ、ＺｒＯ2、Ｔａ2Ｏ5、ＭｇＦ2などの誘電体膜を用いてもよい。
第１実施形態による半導体レーザチップ１００では、上記のように、側端面４０における基板１０を含む領域（基板１０側の領域）に、リッジ部１９（光導波路２０）に沿って延びる切欠部５を形成するとともに、この切欠部５の切欠面５ａ上の少なくとも一部にｎ側電極２３と接続された金属層２４を形成することによって、半導体レーザチップ１００をジャンクションアップで実装した際に、ハンダなどの放熱材で側端面４０（切欠部５）を濡らすことができる。このため、半導体レーザチップ１００を、金属層２４の高さまで放熱材で埋め込むことができるので、光導波路２０（活性層１４）から放熱材までの距離を短くすることができる。これにより、光導波路２０（活性層１４）で生じた熱を効果的に放熱させることができるので、光導波路２０（活性層１４）の温度を下げることができる。したがって、光導波路２０（活性層１４）の劣化を抑制することができるので、素子寿命を延ばすことができ、高い信頼性を得ることができる。
このように、第１実施形態による半導体レーザチップ１００では、ｐ型半導体側の電極部（ｐ側電極２２）の抵抗を下げやすいジャンクションアップの利点を生かしつつ、全体の温度を下げることで活性層１４の劣化を抑制することができる。
また、第１実施形態では、上記のように構成することによって、放熱性をより向上させることができるので、放熱性が不充分となることに起因する特性の低下を抑制することができる。
さらに、第１実施形態では、金属層２４が形成された上記切欠部５を、一対の側端面４０のそれぞれに形成することによって、光導波路２０で生じた熱をより効果的に放熱させることができる。
なお、切欠部５の深さｄを、素子厚Ｔの１割以上５割未満の深さとすれば、放熱性をより向上させることができることに加えて、歩留まりが低下するのを抑制することができる。
図７は、本発明の第１実施形態による半導体レーザ装置を示した斜視図である。図８および図９は、本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの一実装例を説明するための図である。なお、図８および図９では、第１実施形態による半導体レーザチップをジャンクションアップで実装した状態を示している。次に、図５および図７〜図９を参照して、第１実施形態による半導体レーザ装置について説明する。
この第１実施形態による半導体レーザ装置は、図７に示すように、キャンパッケージ型に構成されており、上記した第１実施形態による半導体レーザチップ１００が搭載されている。
また、第１実施形態による半導体レーザ装置は、ステム１１０と、ステム１１０の上面上に設けられた、ヒートシンクとして機能するブロック部１２０と、ブロック部１２０の側面上に取り付けられたサブマウント１３０と、ステム１１０の上面に固定されたキャップ１４０と、リードピン１５０とをさらに備えている。なお、サブマウント１３０は、本発明の「放熱基台」の一例である。
ここで、第１実施形態による半導体レーザ装置では、サブマウント１３０の上面上に、上記した半導体レーザチップ１００がジャンクションアップで固定されている。そして、サブマウント１３０上に固定された半導体レーザチップ１００がワイヤ１６０によってリードピン１５０と電気的に接続されている。
また、第１実施形態では、図８および図９に示すように、上記半導体レーザチップ１００が、ハンダ１７０を介してサブマウント１３０上に固定されることにより、半導体レーザチップ１００が、側端面４０に形成された切欠部５までハンダ１７０で埋め込まれている。なお、ハンダ１７０は、本発明の「放熱材」の一例である。また、上記サブマウント１３０は、たとえば、ＡｌＮ、ＳｉＣ、ダイヤモンドなどの熱伝導性の優れた材料から構成されている。
第１実施形態による半導体レーザ装置では、上記のように、半導体レーザチップ１００を、側端面４０までハンダ１７０で埋め込むことによって、光導波路２０（活性層１４）からハンダ１７０までの距離を短くすることができるので、光導波路２０（活性層１４）で生じた熱を効果的に放熱させることができる。これにより、光導波路２０（活性層１４）の温度を下げることができるので、光導波路２０（活性層１４）の劣化を抑制することができる。その結果、素子寿命を延ばすことができるので、高い信頼性を得ることができる。
また、第１実施形態では、上記のように構成することによって、半導体レーザチップ１００におけるハンダ１７０を介してサブマウント１３０と熱接触する面積を増やすことができる。たとえば、半導体レーザチップ１００のチップ幅が２００μｍ、切欠部５の深さｄ（図５参照）が５０μｍの場合、接触面積は、切欠部５を設けない場合と比べて１．５倍にもなる。このことは、チップ幅を縮小した場合に、より顕著となる。たとえば、チップ幅を１２０μｍとし、同じ深さの切欠部５を設けるとすれば、接触面積は、約１．８３倍となる。半導体レーザチップ１００の光導波路２０からの熱は、サブマウント１３０と熱接触する面積が大きければ大きいほど放熱され易くなる。このため、これによっても、放熱性を向上させることができる。したがって、このように構成することにより、容易に、光導波路２０（活性層１４）の劣化を抑制することができるので、容易に、素子寿命を延ばすことができる。
さらに、第１実施形態では、半導体レーザチップ１００をジャンクションアップで実装することによって、ｐ側電極２２がサブマウント１３０やハンダ１７０から最も遠い位置に配されるため、ｐ側電極２２の温度低下を抑えて、不要な電圧の上昇を防ぐことができる。このため、動作電圧を低くすることができる。また、発熱体たる活性層付近は、ｐ側電極２２よりもサブマウント１３０に近く、寿命改善効果は得られる。
図１０〜図１２は、本発明の第１実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための図である。次に、図１０〜図１２を参照して、半導体レーザチップ１００の他の実装例について説明する。
第１実施形態の他の実装例では、図１０および図１２に示すように、サブマウント１３０の上面に、半導体レーザチップ１００の幅（平面形状）に合わせたトレンチ１３１が形成されている。このトレンチ１３１は、底面１３１ａと側壁１３１ｂとを有している。そして、トレンチ１３１の底面１３１ａ上に、上記半導体レーザチップ１００がハンダ１７０を介して固定されている。なお、トレンチ１３１は、本発明の「段差部」の一例である。
また、第１実施形態の他の実装例では、上記半導体レーザチップ１００が、その側端面４０（切欠部５）とトレンチ１３１の側壁１３１ｂとが対向するように配置されており、側端面４０（切欠部５）とトレンチ１３１の側壁１３１ｂとの隙間には、ハンダ１７０が充填されている。これにより、切欠部５の金属層２４とサブマウント１３０（側壁１３１ｂ）とが、ハンダ１７０を介して熱接触された状態となっている。
なお、ハンダ１７０の熱伝導度は、窒化物半導体よりも数倍小さいため、半導体レーザチップ１００の側端面４０とトレンチ１３１の側壁１３１ｂとの隙間を小さくして、半導体レーザチップ１００とサブマウント１３０との間に介在するハンダ１７０の量を少なくするのが好ましい。このように構成することにより、半導体レーザチップ１００がサブマウント１３０により近くなるように（半導体レーザチップ１００の側端面４０（切欠部５）がトレンチ１３１の側壁１３１ｂにより近くなるように）、半導体レーザチップ１００をサブマウント１３０（ハンダ１７０）に埋め込むことができる。
第１実施形態の他の実装例では、上記のように、サブマウント１３０の上面に、底面１３１ａと側壁１３１ｂとを有するトレンチ１３１を形成するとともに、トレンチ１３１の底面１３１ａ上に半導体レーザチップ１００を実装することによって、ｎ側電極２３とトレンチ１３１の底面１３１ａとをハンダ１７０を介して熱接触させることができるとともに、切欠部５に形成された金属層２４とトレンチ１３１の側壁１３１ｂとをハンダ１７０を介して熱接触させることができる。このため、光導波路２０（活性層１４）をサブマウント１３０により近づけることができるので、光導波路２０（活性層１４）で生じた熱を、切欠部５に形成された金属層２４を介して、より効率よくサブマウント１３０に伝達することができる。これにより、光導波路２０（活性層１４）で生じた熱を、効果的に放熱させることができる。したがって、光導波路２０（活性層１４）の温度を容易に下げることができるので、光導波路２０（活性層１４）の劣化を容易に抑制することができる。その結果、容易に、素子寿命を延ばすことができる。
図１３〜図２３は、本発明の第１実施形態による半導体レーザチップの製造方法を説明するための図である。次に、図４、図５、図８および図１３〜図２３を参照して、第１実施形態による半導体レーザチップ１００の製造方法について説明する。
まず、図１３に示すように、ＭＯＣＶＤ（Ｍｅｔａｌ Ｏｒｇａｎｉｃ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて、ｎ型ＧａＮからなる基板１０上に、窒化物半導体各層１１〜１８を成長させる。具体的には、基板１０の表面１０ａ上に、約０．１μｍ〜約１０μｍ（たとえば約４μｍ）の厚みを有するｎ型ＧａＮからなる下部コンタクト層１１、約０．５μｍ〜約３．０μｍ（たとえば約２μｍ）の厚みを有するｎ型Ａｌ0.05Ｇａ0.95Ｎからなる下部クラッド層１２、０〜約０．２μｍ（たとえば約０．１μｍ）の厚みを有するｎ型ＧａＮからなる下部ガイド層１３、および活性層１４を順次成長させる。なお、活性層１４を成長させる際には、たとえば、約８ｎｍの厚みを有するＩｎx2Ｇａ1-x2Ｎ（ｘ２＝０〜０．０５）からなる４つの障壁層と、約４ｎｍの厚みを有するＩｎx1Ｇａ1-x1Ｎ（ｘ１＝０．０５〜０．１）からなる３つの量子井戸層とを交互に成長させる。これにより、下部ガイド層１３上に、量子井戸層と障壁層とからなるＭＱＷ構造を有する活性層１４が形成される。
続いて、活性層１４上に、０〜約０．０２μｍ（たとえば約０．０１μｍ）の厚みを有するｐ型Ａｌ0.3Ｇａ0.7Ｎからなる蒸発防止層１５、０〜約０．２μｍ（たとえば約０．１μｍ）の厚みを有するｐ型ＧａＮからなる上部ガイド層１６、約０．１μｍ〜約１．０μｍ（たとえば約０．５μｍ）の厚みを有するｐ型Ａｌ0.05Ｇａ0.95Ｎからなる上部クラッド層１７、約０．０１μｍ〜約１．０μｍ（たとえば約０．０５μｍ）の厚みを有するｐ型ＧａＮからなる上部コンタクト層１８を順次成長させる。
次に、図１４に示すように、フォトリソグラフィ技術などを用いて、上部コンタクト層１８上に、所定方向に互いに平行に延びるストライプ状のレジスト１８０を形成する。そして、図１５に示すように、ＳｉＣｌ4、Ｃｌ2などの塩素系ガスや、ＡｒガスなどによるＲＩＥ（反応性イオンエッチング）法を用いて、レジスト１８０をマスクとして上部クラッド層１７の途中の深さまでエッチングを行う。これにより、上部クラッド層１７の凸部と上部コンタクト層１８とによって構成されるとともに、所定方向に互いに平行に延びるストライプ状のリッジ部１９が形成される。
次に、図１６に示すように、リッジ部１９上にレジスト１８０を残した状態で、スパッタ法などにより、約０．１μｍ〜約０．３μｍ（たとえば約０．１５μｍ）の厚みを有するＳｉＯ2層２１ａを形成し、リッジ部１９を埋め込む。そして、リフトオフによりレジスト１８０を除去することによって、リッジ部１９の頂上（上部コンタクト層１８の上面）を露出させる。これにより、リッジ部１９の両脇に、図１７に示すような埋め込み層２１が形成される。
続いて、図１８に示すように、フォトリソグラフィ技術および蒸着法などを組み合わせて、パターン化されたｐ側電極２２を形成する。その後、基板１０（半導体ウェハ）を分割し易くするために、基板１０（半導体ウェハ）の裏面１０ｂを研削または研磨することにより、基板１０を約８０μｍ〜約１５０μｍ（たとえば約１００μｍ）の厚みまで薄くする。
次に、図１９〜図２１に示すように、レーザスクライブ法を用いて、基板１０の裏面１０ｂ側から、リッジ部１９と平行方向に直線状に延びる溝部５５を形成する。この溝部５５は、隣り合うリッジ部１９の間（Ｘ方向に隣り合うｐ側電極２２の間）に設定された分割予定線Ｐ２と重なる位置に形成する。具体的には、上記溝部５５を、ストライプ状に形成されたリッジ部１９の間に、隣り合うリッジ部１９の双方から等距離となる位置に形成する。なお、上記溝部５５は、後述するように、後の工程でチップ分割を行う際の分割溝を兼ねる。
ここで、溝部５５の形成にレーザスクライブ法を用いるのは、溝部５５の深さｄ（図２１参照）を自由に調整でき、かつ、その深さを充分に深いものにできるためである。具体的には、スクライブ速度を速めることで溝部５５の深さｄを浅くすることができる。また、スクライブ速度を遅くすることで、溝部５５の深さｄを深くすることができる。さらに、レーザスクライブ法を用いて溝部５５を形成する際に、加工用レーザのパワーを調整することで、開口幅ｗと溝部５５の深さｄとの比である溝部５５のアスペクト比（ｗ／ｄ）を変えることができる。
溝部５５の深さｄは、素子厚Ｔ（図５参照）の１割から５割まで、所望の深さを選べばよい。また、溝部５５は、放熱を行う機能を持たせるために、チップ幅の１０％〜５０％程度までを選択すればよい。たとえば、チップ幅の１０％の溝深さでは、ハンダ１７０（図８参照）との接触面積が２０％増加することに相当する。なお、溝部５５の深さｄを深くすると、半導体ウェハ（基板１０）が割れやすくなるが、溝部５５のアスペクト比を変更することにより、溝部５５の深さｄが深くなった場合でも、半導体ウェハ（基板１０）を割れにくくすることができる。
また、後の工程で溝部５５の側面に金属層２４（図４参照）を形成し易くするために、溝部５５を、その側面が基板１０（半導体レーザチップ１００）の法線方向に対して数度程度傾いた傾斜面となるように形成するのが好ましい。なお、レーザスクライブ法を用いた溝部５５の形成後に、レーザによる溶融物の除去などの目的で、酸やアルカリによる洗浄などを行ってもよい。
次に、図２２に示すように、基板１０の裏面１０ｂ上に、Ｈｆ／Ａｌ／Ｍｏ／Ｐｔ／ＡｕやＴｉ／Ｐｔ／Ａｕをこの順に成膜することにより、基板１０の裏面１０ｂ上にｎ側電極（金属層）２３を形成する。このとき、溝部５５の側面に電極金属を回り込ませることで、溝部５５の側面上に、ｎ側電極２３と接続された金属層２４を形成する。ｎ側電極２３の形成は、真空蒸着法を用いることも可能であるが、スパッタリング法を用いると回り込みが大きいため、溝部５５の側面のようなターゲットに対して正対していない面に対してもより効率よく金属層２４を形成することができる。
なお、ｎ側電極２３の形成前に、ｎ側の電気特性の調整などの目的で、ドライエッチングやウェットエッチングを行ってもよい。
続いて、図２３に示すように、劈開により半導体ウェハ（基板１０）をバー状に分割する。具体的には、Ｙ方向に隣り合うｐ側電極２２の間に設定された分割予定線Ｐ１（図２０参照）で劈開することにより、半導体ウェハ（基板１０）をバー状に分割する。これにより、バー状に分割された素子の劈開端面に、ミラー面（共振器端面３０）が形成される。
その後、劈開されたバー状の素子の両端面（共振器端面３０）に光学コーティング膜（図示せず）を形成する。
最後に、分割予定線Ｐ２（図２０参照）でバー状の素子を分割することにより、個々のチップに個片化する。具体的には、基板１０の表面１０ａ側（溝部５５が形成されている面と反対側の面側）から、ブレーカ（図示せず）の刃を押しつけることにより、素子に応力を加え、溝部５５を起点としてバー状の素子を分割する。これにより、リッジ部１９に沿った側端面４０（図４参照）が形成される。また、溝部５５で分割されることにより、形成された側端面４０には、上記切欠部５（図４参照）が形成された状態となる。なお、溝部５５の側面は、チップ分割により切欠部５の切欠面５ａとなる。また、切欠面５ａ上には、金属層２４が形成された状態となる。このようにして、第１実施形態による半導体レーザチップ１００が製造される。
第１実施形態による半導体レーザチップの製造方法では、上記のように、レーザスクライブ法を用いて溝部５５を形成することによって、溝部５５の深さｄを自由に調整できるとともに、その深さｄを充分に深いものにすることができる。このため、溝部５５で半導体ウェハ（基板１０）を容易に分割することができる。これにより、チップ化する際の歩留まりの低下を抑制することができる。
また、第１実施形態では、溝部５５の側面の少なくとも一部を含む基板１０の裏面１０ｂ上にｎ側電極２３を形成することによって、溝部５５の側面上に金属層２４を形成することができる。このため、容易に、放熱性をより向上させることが可能な半導体レーザチップ１００を製造することができる。
また、第１実施形態では、溝部５５の側面に電極金属を回り込ませることで、溝部５５の側面上に、ｎ側電極２３と接続された金属層２４を形成することによって、金属層２４とｎ側電極２３とを同一工程で形成することができる。これにより、製造工数を削減することができるので、製造コストを低減することができる。
さらに、第１実施形態では、上記のように構成することによって、特性の優れた、信頼性の高い半導体レーザチップ１００を容易に製造することができる。
なお、第１実施形態において、溝部５５の側面が基板１０の法線方向に対して７度以下の角度で傾斜した傾斜面となるように構成した場合には、より容易に、溝部５５で半導体ウェハを分割することができるので、チップ化する際の歩留まりの低下を容易に抑制することができる。
また、第１実施形態において、溝部５５の深さｄを、素子厚Ｔの１割以上５割未満となるように構成した場合には、放熱性の高い半導体レーザチップ１００を、より高い歩留まりで製造することができる。なお、歩留まりを向上させることによって、コストを低減することが可能となる。
ここで、半導体レーザチップをジャンクションアップで実装した際に、リッジ部（光導波路）からハンダやサブマウントまでの距離を短くするための他の方法として、半導体レーザチップ（基板）の厚みを薄くする方法が考えられる。しかしながら、このような方法を用いた場合には、半導体ウェハのハンドリング性が低下するという問題が生じる。これに対し、第１実施形態では、半導体レーザチップ（基板）の厚みを薄くしなくても放熱性を向上させることが充分可能である。このため、半導体レーザチップの製造工程において、半導体レーザチップ（基板）の厚みを薄くする必要がないため、半導体ウェハのハンドリング性が低下するのを抑制することができる。これにより、半導体ウェハを割る危険性を低下させることができるので、これによっても、歩留まりを向上させることができる。
次に、図７〜図１１を参照して、半導体レーザチップ１００の実装方法について説明する。
まず、図８および図９に示したように、サブマウント１３０上にジャンクションアップで半導体レーザチップ１００を固定する。具体的には、たとえば、充分な量のハンダ１７０（たとえばＡｕＺｎハンダ）を塗布したサブマウント１３０上に、半導体レーザチップ１００を載置し、加熱する。ハンダ１７０の塗布量が充分であり、加熱時間が充分であれば、ハンダ１７０が、切欠部５に設けられた金属層２４と反応して盛り上がり、半導体レーザチップ１００がハンダ１７０で埋め込まれる。
なお、図１０および図１１に示したように、半導体レーザチップ１００の幅（平面形状）に合わせたトレンチ１３１を有するサブマウント１３０を用い、そのトレンチ１３１内に埋め込む形で半導体レーザチップ１００をサブマウント１３０と接着してもよい。
また、ハンダ１７０の塗布量は、半導体レーザチップ１００の側端面４０に形成された金属層２４の高さまで盛り上がるのに充分な量であればよい。具体的には、半導体レーザチップ１００の平面積よりも広いハンダパターンを形成した際に、ハンダパターンの厚みを、たとえば、２μｍ〜３μｍ程度とすることができる。加熱時間としては、半導体レーザチップ１００がハンダ１７０で埋め込まれるのに必要な時間であればよい。
次に、図７に示したように、半導体レーザチップ１００が固定されたサブマウント１３０を、たとえばＳｎＡｇＣｕハンダなどでステム１１０（ブロック部１２０）上に固定する。なお、このステム１１０（ブロック部１２０）への固定は、半導体レーザチップ１００を固定するハンダ１７０と同じハンダ（たとえばＡｕＺｎハンダ）を用いるなどし、サブマウント１３０への半導体レーザチップ１００の接着と同時に行ってもよい。
その後、ワイヤボンディングを行うことにより、半導体レーザチップ１００とリードピン１５０とをワイヤ１６０を介して電気的に接続する。
最後に、ステム１１０にキャップ１４０を溶接する。これにより、第１実施形態による半導体レーザ装置が組み立てられる。
このように構成された第１実施形態による半導体レーザ装置では、半導体レーザチップ１００をジャンクションアップで実装することによって、動作電圧を低減することができるとともに、ジャンクションダウン実装時における位置合わせの難しさを回避することができる。また、上記した第１実施形態による半導体レーザチップ１００を実装することによって、放熱性を向上させて、寿命を延ばすことができる。
次に、バー状の素子から半導体レーザチップに分割する際の分割性を確認するために行った実験について説明する。この実験では、バー（バー状の素子）の折れやすさに及ぼす溝部のアスペクト比（ｗ／ｄ）の影響を確認するために、アスペクト比の異なる溝部を形成したバーを分割し、バーの折れやすさを測定した。なお、溝部の深さ（ｄ）は素子厚（ウェハ厚）の２３％とした。そして、溝部の開口幅（ｗ）を変えることによってアスペクト比を変更した。
図２４は、溝部の深さをウェハ厚の２３％とした場合のアスペクト比について分割性の違いをプロットした図である。図２４において、縦軸はバーの折れやすさを示しており、横軸は溝部のアスペクト比を示している。なお、バーの折れやすさは、ブレーカの刃をバーに押しつけて分割する際に、バーを分割するのに要した荷重で規定している。ただし、バーの折れやすさはバーの長さによっても違ってくるため、特定のアスペクト比のバーを定められた位置で分割した際に要した荷重を１（基準値）とし、各分割時の荷重を、基準値との比較値として示している。
図２４より、アスペクト比が大きくなるのに伴い、バーの折れやすさ（縦軸）の値が大きくなっている。すなわち、溝部のアスペクト比が大きくなるにしたがい、バーが折れにくくなっている。溝部の深さは一定としているため、アスペクト比が大きくなると溝部の開口幅が大きくなる。このため、アスペクト比が大きくなると、バーに加わる荷重が溝部の先端から分散するために、バーが折れにくくなると考えられる。
また、バーが折れにくくなると歩留まりが低下し、アスペクト比０．２５がチップ化する際の歩留まりが低下し始める境目となっていることが確認された。すなわち、アスペクト比が０．２５より大きくなると、歩留まりが下がり過ぎて許容することが困難な歩留まり率になることが確認された。なお、バーが折れにくいと、バーを扱う際のハンドリング性が向上するものの、折れにくくなり過ぎると、歩留まりが低下する。したがって、これらのことも考慮に入れると、溝部のアスペクト比は０．２５以下であるのが好ましい。
アスペクト比０．２５は、溝部の側面が半導体ウェハ（基板１０）の法線方向に対して約７度の角度で傾いていることに相当する。このため、溝部の側面（切欠部の切欠面）は、半導体ウェハ（基板１０）の法線方向に対して７度以下の角度で傾斜した傾斜面となっているのが好ましいことが確認された。
（第１実施形態の変形例）
図２５は、第１実施形態の変形例による半導体レーザチップの断面図である。次に、図２５を参照して、第１実施形態の変形例による半導体レーザチップ１００ａの構造について説明する。
第１実施形態の変形例による半導体レーザチップ１００ａは、図２５に示すように、上記した第１実施形態の構成において、ｎ側電極２３上および金属層２４上にメッキ層６０がさらに形成されている。このメッキ層６０は、たとえば、金や、ニッケル／金などから構成されており、切欠面５ａ上に形成された金属層２４を覆うように形成されている。
第１実施形態の変形例では、上記のように、金属層２４上にメッキ層６０をさらに形成することによって、ジャンクションアップで半導体レーザチップ１００ａを実装した際に、半導体レーザチップ１００ａの側端面４０に対してハンダの濡れ性が低下するのを抑制することができる。このため、容易に、半導体レーザチップ１００ａを、切欠部５の切欠面５ａまでハンダで埋め込むことができる。
第１実施形態の変形例のその他の効果は、上記第１実施形態と同様である。
また、第１実施形態の変形例による半導体レーザチップ１００ａは、上記第１実施形態と同様、ジャンクションアップで実装されることにより、半導体レーザ装置に組み立てられる。
図２６は、第１実施形態の変形例による半導体レーザチップの製造方法を説明するための断面図である。次に、図２６を参照して、第１実施形態の変形例による半導体レーザチップ１００ａの製造方法について説明する。なお、ｎ側電極２３を形成するまでの工程は、上記第１実施形態と同様であるため、その説明は省略する。
第１実施形態の変形例では、図２６に示すように、ｎ側電極２３を形成した後に、メッキ法を用いて、ｎ側電極２３上および金属層２４上にさらにメッキ層６０を形成する。これにより、溝部５５の側面に対しても、均一な厚みのメッキ層６０が形成される。
その後、上記第１実施形態と同様の方法を用いて、半導体ウェハ（基板）をバー状に分割した後、バー状の素子の劈開端面に光学コーティング膜（図示せず）を形成する。最後に、光学コーティング膜が形成されたバー状の素子を分割することにより、個々の半導体レーザチップに個片化する。このようにして、第１実施形態の変形例による半導体レーザチップ１００ａが製造される。
（第２実施形態）
図２７は、本発明の第２実施形態による半導体レーザチップの一部を拡大して示した断面図である。次に、図２７を参照して、本発明の第２実施形態による半導体レーザチップ２００の構造について説明する。
この第２実施形態による半導体レーザチップ２００は、上記第１実施形態とは異なり、ｎ側電極２３とは異なる金属材料から構成された金属層２２３が切欠面５ａ上に形成されている。具体的には、上記金属層２２３は、切欠部５の切欠面５ａ上に、金属層２２１および２２２が積層されることによって形成されている。上記金属層２２１は、ｎ側電極２３とは別体で形成されており、上記金属層２２２は、ｎ側電極２３と一体に形成されている。なお、金属層２２３は、本発明の「第２金属層」の一例である。また、金属層２２１は、たとえば、タングステンやチタン、金、それらの複合物から構成されている。
第２実施形態による半導体レーザチップ２００のその他の構成は、上記第１実施形態と同様である。また、第１実施形態の変形例のように、ｎ側電極２３上および金属層２２３上に、メッキ層をさらに形成することもできる。
第２実施形態では、上記のように、切欠部５の切欠面５ａ上に形成される金属層２２３を、ｎ側電極２３とは異なる金属材料から構成することによって、切欠面５ａ上の金属層２２３の厚みを大きくすることができる。これにより、ハンダの濡れ性を向上させることができるので、半導体レーザチップ２００をジャンクションアップで実装した際に、容易に、切欠部５の切欠面５ａまでハンダで埋め込むことができる。
第２実施形態のその他の効果は、上記第１実施形態と同様である。
また、第２実施形態による半導体レーザチップ２００は、上記第１実施形態と同様、ジャンクションアップで実装されることにより、半導体レーザ装置に組み立てられる。
図２８〜図３２は、本発明の第２実施形態による半導体レーザチップの製造方法を説明するための図である。次に、図２７〜図３２を参照して、本発明の第２実施形態による半導体レーザチップ２００の製造方法について説明する。なお、基板１０（半導体ウェハ）の裏面１０ｂを研削または研磨するまでの工程は、上記第１実施形態と同様であるため、その説明は省略する。
第２実施形態では、図２８に示すように、基板１０（半導体ウェハ）の裏面１０ｂを研削または研磨した後、基板１０の裏面１０ｂの全面にレジスト２３０を形成する。次に、図２９に示すように、レジスト２３０が形成された基板１０の裏面１０ｂ側から、レーザスクライブ法を用いて、上記第１実施形態と同様の溝部５５を形成する。
続いて、図３０に示すように、基板１０の裏面１０ｂ側に、スパッタリング法などを用いて、全面に金属層２２１を形成する。その後、リフトオフによりレジスト２３０を除去する。これにより、図３１に示すように、溝部５５の側面にのみ金属層２２１が形成される。
なお、リフトオフ法以外に、フォトエッチングなどを用いて溝部５５内に金属層２２１を形成してもよい。
次に、図３２に示すように、上記第１実施形態と同様の方法を用いて、基板１０の裏面１０ｂ上に、ｎ側電極２３を形成する。このとき、溝部５５の側面に電極金属を回り込ませることで、溝部５５の側面上（金属層２２１上）に、ｎ側電極２３と一体化された金属層２２２（図２７参照）が形成される。これにより、溝部５５の側面上に、金属層２２１と金属層２２２とから構成され、ｎ側電極２３と接続された金属層２２３が形成される。
その後、上記第１実施形態と同様の方法を用いて、半導体ウェハ（基板）をバー状に分割した後、バー状の素子の劈開端面に光学コーティング膜（図示せず）を形成する。最後に、光学コーティング膜が形成されたバー状の素子を分割することにより、個々の半導体レーザチップ２００に個片化する。このようにして、第２実施形態による半導体レーザチップ２００が製造される。
（第３実施形態）
図３３は、本発明の第３実施形態による半導体レーザチップの斜視図である。図３４は、図３３のＢ−Ｂ線に沿った断面図である。次に、図３３および図３４を参照して、本発明の第３実施形態による半導体レーザチップ３００の構造について説明する。
この第３実施形態による半導体レーザチップ３００は、図３３および図３４に示すように、共振器端面３０にも、側端面４０に形成された切欠部５（図４参照）と同様の切欠部６（図３４参照）が形成されている。また、共振器端面３０に形成された切欠部６の切欠面６ａ上には、ｎ側電極２３と接続された金属層２４が形成されている。この金属層２４は、ｎ側電極２３と同じ金属材料から構成されており、ｎ側電極２３と一体的に形成されている。具体的には、上記金属層２４は、ｎ側電極２３が切欠部６の切欠面６ａにまで延伸されることによって切欠部６の切欠面６ａ上に形成されている。このため、ｎ側電極２３と金属層２４とは、基板１０の裏面１０ｂの角部において途切れることなく接続されている。なお、共振器端面３０に形成された切欠部６は、本発明の「第２切欠部」の一例であり、切欠部６の切欠面６ａ上に形成された金属層２４は、本発明の「第１金属層」の一例である。
第３実施形態による半導体レーザチップ３００のその他の構成は、上記第１実施形態と同様である。また、第１実施形態の変形例のように、ｎ側電極２３上、金属層２４上に、メッキ層をさらに形成することもできる。
第３実施形態では、上記のように構成することによって、半導体レーザチップ３００をジャンクションアップで実装した際に、容易に、放熱性を向上させることができる。
なお、第３実施形態では、共振器端面３０に切欠部６を形成することによって、基板１０の裏面１０ｂ側から共振器端面３０の望ましくない高さまでハンダが這い上がり、出力特性に影響を与えるという不都合が生じるのを抑制する効果も期待される。
第３実施形態のその他の効果は、上記第１実施形態と同様である。
また、第３実施形態による半導体レーザチップ３００は、上記第１実施形態と同様、ジャンクションアップで実装されることにより、半導体レーザ装置に組み立てられる。
図３５は、本発明の第３実施形態による半導体レーザチップの製造方法を説明するための図である。次に、図２０、図２３および図３３〜図３５を参照して、本発明の第３実施形態による半導体レーザチップ３００の製造方法について説明する。なお、基板１０（半導体ウェハ）の裏面１０ｂ側に溝部５５を形成するまでの工程は、上記第１実施形態と同様であるため、その説明は省略する。
第３実施形態では、図３５に示すように、基板１０（半導体ウェハ）の裏面１０ｂを研削または研磨した後、レーザスクライブ法を用いて、基板１０の裏面１０ｂ側から、リッジ部１９と平行方向に直線状に延びる溝部５５を形成する。この溝部５５は、隣り合うリッジ部１９の間（Ｘ方向に隣り合うｐ側電極２２の間）に設定された分割予定線Ｐ１と重なる位置に形成する。また、第３実施形態では、基板１０の裏面１０ｂ側から、レーザスクライブ法を用いて、分割予定線Ｐ１と重なる位置に、上記溝部５５と同様の劈開補助溝５６を形成する。この劈開補助溝５６は、リッジ部１９と直交する方向（Ｘ方向）に直線状に延びるように形成する。
次に、上記第１実施形態と同様の方法を用いて、基板１０の裏面１０ｂ上にｎ側電極２３を形成する。このとき、溝部５５および劈開補助溝５６の側面に電極金属を回り込ませることで、溝部５５の側面上および劈開補助溝５６の側面上に、ｎ側電極２３と接続された金属層２４（図３３および図３４参照）を形成する。
続いて、図２３に示したように、劈開により半導体ウェハ（基板）をバー状に分割する。具体的には、基板１０の表面１０ａ側（溝部５５が形成されている面と反対側の面側）から、ブレーカ（図示せず）の刃を押しつけることにより、素子に応力を加え、劈開補助溝６５を起点として分割予定線Ｐ１で劈開する。これにより、半導体ウェハ（基板）がバー状に分割されて、その劈開端面に、ミラー面（共振器端面３０）が形成される。また、劈開補助溝５６を起点として劈開することにより、形成された共振器端面３０は、上記切欠部６（図３４参照）が形成された状態となる。
その後、バー状の素子の劈開端面（共振器端面３０）に光学コーティング膜（図示せず）を形成する。最後に、上記第１実施形態と同様の方法を用いて、光学コーティング膜が形成されたバー状の素子を分割することにより、個々の半導体レーザチップ３００に個片化する。このようにして、第３実施形態による半導体レーザチップ３００が製造される。
（第４実施形態）
図３６は、本発明の第４実施形態による半導体レーザチップの斜視図である。図３７は、図３６のＣ−Ｃ線に沿った断面図である。次に、図３６および図３７を参照して、本発明の第４実施形態による半導体レーザチップ４００について説明する。
この第４実施形態による半導体レーザチップ４００は、図３６および図３７に示すように、半導体レーザチップ４００（半導体層）の中央Ｍ（図３７参照）よりも一方の側端面４０側に、リッジ部１９（光導波路）が配されている。これにより、リッジ部１９（光導波路）が側端面４０に形成された切欠部５の金属層２４に近づけられている。
第４実施形態のその他の構成は、上記第１実施形態と同様である。また、第１実施形態の変形例のように、ｎ側電極２３上および金属層２４上に、メッキ層をさらに形成することもできる。
第４実施形態では、上記のように、リッジ部１９（光導波路）を、半導体レーザチップ４００（半導体層）の中央Ｍよりも一方の側端面４０側に配することによって、リッジ部１９（光導波路）から切欠部５までの距離を縮めることができるので、光導波路で生じた熱をさらに効果的に放熱させることができる。
第４実施形態のその他の効果は、上記第１実施形態と同様である。
また、第４実施形態による半導体レーザチップ４００は、上記第１実施形態と同様、ジャンクションアップで実装されることにより、半導体レーザ装置に組み立てられる。
なお、上記した第４実施形態による半導体レーザチップ４００は、レーザスクライブ法を用いて、基板１０の裏面１０ｂ側から、リッジ部１９と平行方向に溝部を形成する際に、一方のリッジ部１９に近づけるように溝部を形成することによって製造することができる。このように、一方のリッジ部１９に近づけるように溝部を加工することにより、リッジ部１９から溝部までの距離が縮まり、上記したように、より効率よく熱を逃がすことが可能となる。
図３８および図３９は、本発明の第４実施形態による半導体レーザ装置における半導体レーザチップの他の実装例を説明するための図である。次に、図３８および図３９を参照して、半導体レーザチップ４００の他の実装例について説明する。
第４実施形態の他の実装例では、図３８および図３９に示すように、サブマウント１３０の上面に段差（段差部）１３２が形成されている。この段差１３２は、底面１３２ａと側壁１３２ｂとを有している。そして、段差１３２の底面１３２ａ上に、上記半導体レーザチップ４００がハンダ１７０を介して固定されている。
また、第４実施形態の他の実装例では、上記半導体レーザチップ４００が、その側端面４０（リッジ部１９に近い側の側端面４０）と側壁１３２ｂとが対向するように配置されており、側端面４０（切欠部５）と側壁１３２ｂとの隙間には、ハンダ１７０が充填されている。これにより、切欠部５の金属層２４とサブマウント１３０（側壁１３２ｂ）とが、ハンダ１７０を介して熱接触された状態となっている。したがって、このように構成することにより、半導体レーザチップ４００のリッジ部１９がサブマウント１３０により近くなるように、半導体レーザチップ４００をハンダ１７０で埋め込むことができる。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第１〜第４実施形態では、窒化物系の半導体レーザチップに本発明を適用した例を示したが、本発明はこれに限らず、窒化物系以外の材料系の半導体レーザチップに本発明を適用することもできる。
また、上記第１〜第４実施形態では、基板にＧａＮ基板を用いた例を示したが、本発明はこれに限らず、ＩｎＧａＮ、ＡｌＧａＮ、および、ＡｌＧａＩｎＮなどからなる基板を用いてもよい。これ以外に、たとえば、サファイア基板などの絶縁性基板を用いることもできる。また、基板上に結晶成長される窒化物半導体層の各層については、その厚みや組成等は、所望の特性に合うものに適宜組み合わせたり、変更したりすることが可能である。たとえば、半導体層を追加または削除したり、半導体層の順序を一部入れ替えたりしてもよい。また、導電型を一部の半導体層について変更してもよい。すなわち、窒化物半導体レーザ素子としての基本特性が得られる限り自由に変更可能である。さらに、上記半導体レーザチップをブロードエリアタイプの素子構造に構成することもできる。
また、上記第１〜第４実施形態では、半導体レーザチップの両側端面に、金属層が設けられた切欠部を形成した例を示したが、本発明はこれに限らず、半導体レーザチップの一方の側端面にのみ上記切欠部が形成された構成にしてもよい。
また、上記第１〜第４実施形態では、半導体レーザチップの側端面に、この側端面の全長に渡って切欠部を形成した例を示したが、本発明はこれに限らず、半導体レーザチップの側端面の一部に、リッジ部と平行方向に延びる切欠部を形成してもよい。
また、上記第１〜第４実施形態では、切欠部（溝部、劈開補助溝）を直線状に延びるように形成した例を示したが、本発明はこれに限らず、切欠部（溝部、劈開補助溝）を断続的に延びるように形成してもよい。たとえば、上記切欠部（溝部、劈開補助溝）を破線状に形成してもよい。
また、上記第１〜第４実施形態では、レーザスクライブ法を用いて溝部（切欠部）を形成した例を示したが、本発明はこれに限らず、レーザスクライブ法以外の方法を用いて溝部（切欠部）を形成してもよい。レーザスクライブ法以外の方法としては、たとえば、ダイシングなどが挙げられる。
なお、上記第１〜第４実施形態において、上記切欠部（溝部、劈開補助溝）は、その深さが半導体層に達するように形成することもできる。
また、上記第１〜第４実施形態では、切欠部の切欠面上に、ｎ側電極と接続された金属層を形成した例を示したが、上記金属層は、基板の裏面の角部においてｎ側電極と一部途切れた状態で形成されていてもよい。すなわち、上記金属層は、少なくとも一部がｎ側電極と接続（接触）されていればよい。なお、上記金属層は、ｎ側電極と空間的に途切れていても、ダイボンドの条件次第で半導体レーザチップの側端面（切欠部）までハンダなどで埋め込むことができる。ただし、安定した歩留まりを得るためには、上記金属層は、ｎ側電極と接触（接続）された状態となっているのが好ましい。
また、上記第１〜第４実施形態では、放熱材の一例としてハンダを用いた例を示したが、本発明はこれに限らず、ハンダ以外の放熱材を用いて、半導体レーザチップを実装してもよい。ハンダ以外の放熱材としては、たとえば、銀ペーストなどの熱伝導接着材などが挙げられる。
また、上記第１〜第４実施形態では、半導体レーザチップをサブマウント上に実装した例を示したが、本発明はこれに限らず、サブマウント以外の基台上に半導体レーザチップを実装してもよい。たとえば、ステムなどの放熱基台上に直接、半導体レーザチップを実装するようにしてもよい。
さらに、上記第１〜第４実施形態では、キャンパッケージ型の半導体レーザ装置に半導体レーザチップを搭載した例を示したが、本発明はこれに限らず、キャンパッケージ型以外の半導体レーザ装置に半導体レーザチップを搭載してもよい。
また、上記第１〜第４実施形態では、半導体レーザチップの製造方法において、埋め込み層の構成材料にＳｉＯ2を用いた例を示したが、本発明はこれに限らず、たとえば、ＳｉＮ、Ａｌ2Ｏ3やＺｒＯ2などのＳｉＯ2以外の絶縁性材料を用いて埋め込み層を形成してもよい。
また、上記第１〜第４実施形態では、リッジ部を形成する際のマスク層としてレジストを用いた例を示したが、本発明はこれに限らず、ＳｉＯ2などからなるマスク層を用いてリッジ部を形成してもよい。この場合、フォトリソグラフィ工程とフッ酸系溶液による溶解との組み合わせ等の方法で、リッジ部の頂上（上面）を露出させることが可能である。
また、上記第１〜第４実施形態では、本発明をリッジ型のレーザ構造に適用した例を示したが、本発明はこれに限らず、リッジ型以外のＢＨ（Ｂｕｒｉｅｄ Ｈｅｔｅｒｏｓｔｒｕｃｔｕｒｅ）型やＲｉＳ（Ｒｉｄｇｅ ｂｙ Ｓｅｌｅｃｔｉｖｅ ｒｅ−ｇｒｏｗｔｈ）型などのレーザ構造に本発明を適用することもできる。
また、上記第１〜第４実施形態では、ＭＯＣＶＤ法を用いて、窒化物半導体各層を結晶成長させた例を示したが、本発明はこれに限らず、ＭＯＣＶＤ法以外の方法を用いて、窒化物半導体各層を結晶成長させるようにしてもよい。ＭＯＣＶＤ法以外の方法としては、たとえば、ＨＶＰＥ法（Ｈｙｄｒｉｄｅ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｙ）、および、ＭＢＥ法（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）などが考えられる。
なお、上記第１〜第４実施形態において、ｐ側電極の大きさ、形状等は、適宜変更することができる。
また、上記第１〜第３実施形態において、第４実施形態の他の実装例で示したような、段差を有するサブマウント上に半導体レーザチップを実装するようにしてもよい。
５ 切欠部（第１切欠部）
６ 切欠部（第２切欠部）
５ａ、６ａ 切欠面
１０ 基板
１０ａ 表面（一方主面）
１０ｂ 裏面（他方主面）
１１ 下部コンタクト層
１２ 下部クラッド層
１３ 下部ガイド層
１４ 活性層
１５ 蒸発防止層
１６ 上部ガイド層
１７ 上部クラッド層
１８ 上部コンタクト層
１９ リッジ部（電流通路部）
２０ 光導波路
２１ 埋め込み層
２２ ｐ側電極
２３ ｎ側電極（第１金属層）
２４、２２３ 金属層（第２金属層）
３０ 共振器端面
４０ 側端面
５５ 溝部
５６ 劈開補助溝
６０ メッキ層
１００、１００ａ、２００、３００、４００ 半導体レーザチップ
１１０ ステム（放熱基台）
１３０ サブマウント
１３１ トレンチ（段差部）
１３１ａ、１３２ａ 底面
１３１ｂ、１３２ｂ 側壁
１３２ 段差
１４０ キャップ
１５０ リードピン
１６０ ワイヤ
１７０ ハンダ（放熱材）

Claims (2)

  1. 基板の表面上に窒化物半導体層を成長させる工程と、
    前記窒化物半導体層に電流通路部を形成する工程と、
    前記基板の裏面側に、前記電流通路部と平行に溝部を設ける工程と、
    前記溝部の側面の少なくとも一部に接するように金属層を形成する工程と、
    前記基板の裏面上に接するように前記金属層とは別の金属層を形成する工程と、
    前記溝部で前記基板を分離する工程と、
    を備え、前記溝部を設ける工程が、レーザスクライブ法を用いて前記溝部を形成する工程を含むとともに、
    前記金属層を形成する工程が、スパッタリング法を用いて前記金属層を形成する工程を含み、
    前記別の金属層を形成する工程は、前記金属層上に前記別の金属層を形成する工程を含むことを特徴とする、半導体レーザチップの製造方法。
  2. 基板の表面上に窒化物半導体層を成長させる工程と、
    前記窒化物半導体層に電流通路部を形成する工程と、
    前記基板の裏面側に、前記電流通路部と平行に溝部を設ける工程と、
    前記溝部の側面の少なくとも一部に接するように金属層を形成する工程と、
    前記基板の裏面上に接するように前記金属層とは別の金属層を形成する工程と、
    前記別の金属層を形成する工程の後に、前記別の金属層上にメッキ層を形成する工程と、
    前記溝部で前記基板を分離する工程と、
    を備え、前記溝部を設ける工程が、レーザスクライブ法を用いて前記溝部を形成する工程を含むとともに、
    前記別の金属層を形成する工程は、前記金属層上に前記別の金属層を形成する工程を含むことを特徴とする、半導体レーザチップの製造方法。
JP2009276555A 2009-12-04 2009-12-04 半導体レーザチップの製造方法 Active JP5368957B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2009276555A JP5368957B2 (ja) 2009-12-04 2009-12-04 半導体レーザチップの製造方法
US12/926,660 US8861561B2 (en) 2009-12-04 2010-12-02 Semiconductor laser chip, semiconductor laser device, and semiconductor laser chip manufacturing method
CN201010574071.4A CN102088162B (zh) 2009-12-04 2010-12-06 半导体激光器芯片及其制造方法、半导体激光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009276555A JP5368957B2 (ja) 2009-12-04 2009-12-04 半導体レーザチップの製造方法

Publications (2)

Publication Number Publication Date
JP2011119521A JP2011119521A (ja) 2011-06-16
JP5368957B2 true JP5368957B2 (ja) 2013-12-18

Family

ID=44081967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009276555A Active JP5368957B2 (ja) 2009-12-04 2009-12-04 半導体レーザチップの製造方法

Country Status (3)

Country Link
US (1) US8861561B2 (ja)
JP (1) JP5368957B2 (ja)
CN (1) CN102088162B (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9166130B2 (en) * 2012-10-24 2015-10-20 Spectrasensors, Inc. Solderless mounting for semiconductor lasers
JP2011009610A (ja) * 2009-06-29 2011-01-13 Sharp Corp 窒化物半導体レーザ素子及びウェハ
US9048170B2 (en) * 2010-11-09 2015-06-02 Soraa Laser Diode, Inc. Method of fabricating optical devices using laser treatment
US9166364B2 (en) 2011-02-14 2015-10-20 Spectrasensors, Inc. Semiconductor laser mounting with intact diffusion barrier layer
US9391427B2 (en) * 2011-11-18 2016-07-12 Intel Corporation Thermal management in packaged VCSELs
CN102570303B (zh) * 2012-03-06 2013-09-18 北京航空航天大学 一种亚波长表面等离子体激光器
US8867582B2 (en) 2012-04-04 2014-10-21 Osram Opto Semiconductors Gmbh Laser diode assembly
DE102012102306B4 (de) * 2012-03-19 2021-05-12 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Laserdiodenvorrichtung
DE102012102305A1 (de) * 2012-03-19 2013-09-19 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US8737445B2 (en) * 2012-04-04 2014-05-27 Osram Opto Semiconductors Gmbh Laser diode assembly
DE102012103160A1 (de) 2012-04-12 2013-10-17 Osram Opto Semiconductors Gmbh Laserdiodenvorrichtung
US9008138B2 (en) 2012-04-12 2015-04-14 Osram Opto Semiconductors Gmbh Laser diode device
EP4228109A3 (en) * 2012-05-08 2023-10-25 MACOM Technology Solutions Holdings, Inc. Lasers with beam-shape modification
US9202753B2 (en) * 2013-01-30 2015-12-01 Infineon Technologies Ag Semiconductor devices and methods of producing these
KR20150119350A (ko) * 2013-04-10 2015-10-23 미쓰비시덴키 가부시키가이샤 반도체 장치, 반도체 장치의 제조 방법
DE102013216526A1 (de) 2013-08-21 2015-02-26 Osram Opto Semiconductors Gmbh Laserbauelement
DE102013216527A1 (de) * 2013-08-21 2015-02-26 Osram Opto Semiconductors Gmbh Laserbauelement und Verfahren zum Herstellen eines Laserbauelements
US9588291B2 (en) * 2013-12-31 2017-03-07 Medlumics, S.L. Structure for optical waveguide and contact wire intersection
JP6773399B2 (ja) * 2015-09-28 2020-10-21 京セラ株式会社 光素子搭載用パッケージおよび電子装置
JP6572803B2 (ja) * 2016-03-09 2019-09-11 三菱電機株式会社 半導体レーザ装置
JP7319507B2 (ja) * 2017-03-31 2023-08-02 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP6976094B2 (ja) * 2017-07-18 2021-12-08 日本特殊陶業株式会社 発光素子搭載用パッケージ
WO2019026474A1 (ja) * 2017-08-04 2019-02-07 パナソニックＩｐマネジメント株式会社 サブマウント、半導体レーザ装置及び熱アシストハードディスク装置
CN107809055A (zh) * 2017-12-14 2018-03-16 长春理工大学 一种高功率半导体激光器芯片焊装方法
JP2019145577A (ja) 2018-02-16 2019-08-29 京セラ株式会社 半導体モジュール、および半導体モジュールの製造方法
JP7135482B2 (ja) * 2018-06-15 2022-09-13 ウシオ電機株式会社 半導体発光装置
CN111211479A (zh) * 2018-11-21 2020-05-29 深圳市中光工业技术研究院 半导体激光器芯片及其制备方法
DE102018009383A1 (de) * 2018-11-30 2020-06-04 Diehl Defence Gmbh & Co. Kg Verfahren zum Herstellen eines Multistrahllasers
DE102019204188A1 (de) * 2019-03-27 2020-10-01 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Kantenemittierende halbleiterlaserdiode und verfahren zur herstellung einer vielzahl von kantenemittierenden halbleiterlaserdioden
JP7443689B2 (ja) * 2019-07-24 2024-03-06 Tdk株式会社 電子部品内蔵基板の製造方法
JP2022180123A (ja) * 2021-05-24 2022-12-06 日亜化学工業株式会社 発光装置および発光装置の製造方法
CN116660604B (zh) * 2023-07-28 2023-11-03 国网安徽省电力有限公司电力科学研究院 基于光供能及通信技术的量子互感器及电流检测方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59151484A (ja) * 1983-02-18 1984-08-29 Agency Of Ind Science & Technol 半導体レ−ザ装置
US4779280A (en) * 1986-05-23 1988-10-18 Bernard Sermage Semiconductor laser equipped with means for reinjecting the spontaneous emission into the active layer
JPH1070335A (ja) 1996-06-20 1998-03-10 Matsushita Electric Ind Co Ltd 半導体レーザの製造方法
JPH11168075A (ja) 1997-12-04 1999-06-22 Fujitsu Quantum Device Kk 半導体装置の製造方法
JP3618989B2 (ja) * 1997-12-24 2005-02-09 株式会社東芝 半導体レーザ装置
WO2000016455A1 (fr) * 1998-09-10 2000-03-23 Rohm Co., Ltd. Element lumineux semi-conducteur et laser a semi-conducteur
JP2000244008A (ja) * 1999-02-17 2000-09-08 Hamamatsu Photonics Kk 電流狭窄型発光ダイオード及び発光装置
JP2001284502A (ja) * 2000-03-29 2001-10-12 Sumitomo Electric Ind Ltd 放熱基板の製造方法
US6738403B2 (en) 2000-04-06 2004-05-18 Fuji Photo Film Co., Ltd. Semiconductor laser element and semiconductor laser
JP2002158393A (ja) * 2000-09-11 2002-05-31 Fuji Photo Film Co Ltd 半導体レーザ素子および半導体レーザ装置
US6818532B2 (en) * 2002-04-09 2004-11-16 Oriol, Inc. Method of etching substrates
JP4216011B2 (ja) * 2002-07-17 2009-01-28 シャープ株式会社 窒化物半導体レーザ素子チップとそれを含むレーザ装置
JP4326297B2 (ja) * 2003-09-30 2009-09-02 シャープ株式会社 モノリシック多波長レーザ素子およびその製造方法
KR100610950B1 (ko) * 2005-02-25 2006-08-09 엘에스전선 주식회사 열방출 구조가 개선된 레이저 다이오드 및 그 제조방법
JP2007042857A (ja) * 2005-08-03 2007-02-15 Nichia Chem Ind Ltd 半導体発光素子と半導体素子の製造方法及び半導体発光装置
JP2007096112A (ja) * 2005-09-29 2007-04-12 Sanyo Electric Co Ltd 半導体発光装置
JP4774928B2 (ja) * 2005-11-07 2011-09-21 日亜化学工業株式会社 半導体素子の製造方法
JP2007184316A (ja) 2006-01-04 2007-07-19 Toshiba Corp 半導体装置
JP2007311682A (ja) * 2006-05-22 2007-11-29 Matsushita Electric Ind Co Ltd 半導体装置
JP5289791B2 (ja) * 2008-02-18 2013-09-11 日本オクラロ株式会社 窒化物半導体発光装置及びその製造方法
JP2009224382A (ja) * 2008-03-13 2009-10-01 Toshiba Corp 光半導体素子及び光半導体装置

Also Published As

Publication number Publication date
US20110134948A1 (en) 2011-06-09
CN102088162B (zh) 2014-10-15
JP2011119521A (ja) 2011-06-16
US8861561B2 (en) 2014-10-14
CN102088162A (zh) 2011-06-08

Similar Documents

Publication Publication Date Title
JP5368957B2 (ja) 半導体レーザチップの製造方法
JP4671617B2 (ja) 集積型半導体レーザ素子
JP5177130B2 (ja) フォトニック結晶レーザおよびフォトニック結晶レーザの製造方法
JP4352337B2 (ja) 半導体レーザおよび半導体レーザ装置
JP7191167B2 (ja) 半導体レーザーダイオード
JP4762729B2 (ja) 半導体レーザ素子の実装構造
US8275013B2 (en) Semiconductor laser device and method of manufacturing the same
JP6152848B2 (ja) 半導体発光素子
JP2004274057A (ja) 半導体レーザーダイオードのサブマウント、その製造方法及びこれを採用した半導体レーザーダイオード組立体
JP2009200478A (ja) 半導体レーザ素子およびその製造方法
JP4966283B2 (ja) 半導体レーザ装置およびその製造方法
JP2007266575A (ja) 半導体レーザ素子及び半導体レーザ装置
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
JP5150581B2 (ja) 発光素子、発光装置及び発光素子の製造方法
JP4935676B2 (ja) 半導体発光素子
JP2011258883A (ja) 半導体レーザ
JP2005108917A (ja) 半導体レーザ素子および半導体レーザ装置
JP2010098001A (ja) 半導体レーザ装置およびその製造方法
JP5505379B2 (ja) 半導体レーザ装置
US20220416508A1 (en) Semiconductor laser element
WO2020195282A1 (ja) 半導体レーザ素子
US20230335972A1 (en) Semiconductor laser and semiconductor laser device
JP5503574B2 (ja) レーザダイオード
CN116998073A (zh) 半导体激光器
JP2005327753A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130206

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130412

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130604

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130913

R150 Certificate of patent or registration of utility model

Ref document number: 5368957

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D03

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350