JP2009224382A - 光半導体素子及び光半導体装置 - Google Patents

Abstract

【課題】ダイマウントに用いるペースト材により素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材の這い上がりに起因する短絡発生を防止することができる光半導体素子を提供する。
【解決手段】光半導体素子１Ａにおいて、第１主面Ｍ１と、第１主面Ｍ１に対向して第１主面Ｍ１より小面積の第２主面Ｍ２と、第１主面Ｍ１及び第２主面Ｍ２に連続して第１主面Ｍ１及び第２主面Ｍ２を相互に接続し、第２主面Ｍ２から第１主面Ｍ１に向かって外側に高くなる階段状の周面Ｍ３とを有する基板２と、第１主面Ｍ１上に設けられた光半導体層４と、光半導体層４上に設けられた第１電極層５と、第２主面Ｍ２上に設けられた第２電極層６とを備える。
【選択図】図１

Description

本発明は、光半導体素子及びその光半導体素子を備える光半導体装置に関する。

白色光などの光を出す光半導体装置は、小型で、投入電極に対して得られる輝度が高く、長寿命であり、また、水銀などの有害物質が使用されていないという特徴から、白熱灯や蛍光灯などの代替光源として、一般照明、部分照明、自動車の各種照明などへの適用が進められている。

この光半導体装置に使用される光半導体素子（光半導体デバイス）の製造方法としては、レーザを用いたリフトオフ法が知られており（例えば、特許文献１及び特許文献２参照）、この方法は、サファイア基板上に結晶成長させたＧａＮ結晶層とシリコンからなる支持基板とをＡｕＳｎはんだ等の接合材で貼り合わせた後、レーザ照射によりサファイア基板とＧａＮ結晶層との界面を剥離するものである。本方法によれば、熱伝導率の低いサファイア基板よりも熱伝導率が高いシリコン（Ｓｉ）を支持基板とすることで、光半導体素子として放熱性が向上するなどの利点がある。

一方、光半導体装置に求められる要求特性はますます高まってきており、高輝度で尚且つ光取り出し効率の高い光半導体素子が求められている。このような背景の下、光半導体素子も薄型で大面積の製品が増加しており、例えば厚さ０．１ｍｍで面積が１ｍｍ×１ｍｍという光半導体素子も製品化されている。

光半導体装置の製造工程において光半導体素子をダイマウントする場合には、熱伝導性の高い、導電性または非導電性の液状ペースト材を接合材として使用することが多い。一般に、ペースト材を被着面に供給する方法としては、印刷法やディスペンス法、スタンプ法があげられるが、光半導体素子のダイマウント工程においては量産性の高いスタンプ法が多く適用されている。このスタンプ法で使用されるペースト材は一般に２０〜４０Ｐａ・ｓ程度の粘度を必要としており、スタンプ後のペースト材の形状は山形状（円錐形状）となる。また、光半導体素子をダイマウントする際には、ワイヤボンディング時の負荷に耐える接合強度を有し、製品としての接合信頼性を確保するために、ダイマウント後の光半導体素子の周囲がペースト材で覆われている必要がある。
米国特許第６０７１７９５号明細書 特開２００７−１５８１１１号公報

しかしながら、ペースト材の流動特性上、あらかじめ光半導体素子底面の面積相当のペースト材を供給する、すなわち光半導体素子底面の面積と山形状のペースト材底面の面積とが略同じになるようにペースト材を供給する必要があるため、ペースト材の供給量（体積）は必然的に多くなってしまう。光半導体素子の厚さと底面を形成する一辺の長さが同程度の場合にはそれほど問題とならないが、例えば、厚さ０．１ｍｍで面積が１ｍｍ×１ｍｍのような薄型で大面積の光半導体素子の場合には、前述のように多量のペースト材を供給すると、ダイマウント後にペースト材が素子側面を覆い素子上面にまで達してしまうことがある。このため、導電性を有するペースト材を用いた場合には、そのペースト材の這い上がりに起因して、下面電極と上面電極との間でショート（短絡）が発生してしまう。

本発明は上記に鑑みてなされたものであり、その目的は、ダイマウントに用いるペースト材により素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材の這い上がりに起因する短絡発生を防止することができる光半導体素子及び光半導体装置を提供することである。

本発明の実施の形態に係る第１の特徴は、光半導体素子において、第１主面と、第１主面に対向して第１主面より小面積の第２主面と、第１主面及び第２主面に連続して第１主面及び第２主面を相互に接続し、第２主面から第１主面に向かって外側に高くなる階段状の周面とを有する基板と、第１主面上に設けられた光半導体層と、光半導体層上に設けられた第１電極層と、第２主面上に設けられた第２電極層とを備えることである。

本発明の実施の形態に係る第２の特徴は、光半導体素子において、第１主面と、第１主面に対向して第１主面より小面積の第２主面と、第１主面及び第２主面に連続して第１主面及び第２主面を相互に接続し、第２主面から第１主面に向かって徐々に外側に傾斜する周面とを有する基板と、第１主面上に設けられた光半導体層と、光半導体層上に設けられた第１電極層と、第２主面上に設けられた第２電極層とを備えることである。

本発明の実施の形態に係る第３の特徴は、光半導体装置において、基体と、基体上に塗布された導電性のペースト材と、基体上にペースト材を介して設けられた光半導体素子とを備え、記光半導体素子は、基体側と反対側の第１主面と、第１主面に対向して第１主面より小面積の基体側の第２主面と、第１主面及び第２主面に連続して第１主面及び第２主面を相互に接続し、第２主面から第１主面に向かって外側に高くなる階段状の周面とを有する基板と、第１主面上に設けられた光半導体層と、光半導体層上に設けられた第１電極層と、第２主面上に設けられた第２電極層とを具備し、ペースト材は、基板の周面を基体から周面における高い側の面の途中まで完全に覆っていることである。

本発明の実施の形態に係る第４の特徴は、光半導体装置において、基体と、基体上に塗布された導電性のペースト材と、基体上にペースト材を介して設けられた光半導体素子とを備え、光半導体素子は、基体側と反対側の第１主面と、第１主面に対向して第１主面より小面積の基体側の第２主面と、第１主面及び第２主面に連続して第１主面及び第２主面を相互に接続し、第２主面から第１主面に向かって徐々に外側に傾斜する周面とを有する基板と、第１主面上に設けられた光半導体層と、光半導体層上に設けられた第１電極層と、第２主面上に設けられた第２電極層とを具備し、ペースト材は、基板の周面を基体から第２主面と第１主面との間の途中まで完全に覆っていることである。

本発明によれば、ダイマウントに用いるペースト材により素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材の這い上がりに起因する短絡発生を防止することができる光半導体素子及び光半導体装置を提供することができる。

（第１の実施の形態）
本発明の第１の実施の形態について図１ないし図１１を参照して説明する。

図１及び図２に示すように、本発明の第１の実施の形態に係る光半導体素子１Ａは、四角形状の第１主面Ｍ１及びその第１主面Ｍ１に対向して第１主面Ｍ１より小面積の四角形状の第２主面Ｍ２を有する基板２と、第１主面Ｍ１上に設けられた接合層３と、第１主面Ｍ１上に接合層３を介して設けられた光半導体層４と、その光半導体層４上に設けられた第１電極層５と、第２主面Ｍ２上に設けられた第２電極層６とを備えている。

基板２は四角形の板状に形成されており、基板２における第１主面Ｍ１及び第２主面Ｍ２は互いに平行である。この基板２は、第１主面Ｍ１及び第２主面Ｍ２に加え、第１主面Ｍ１及び第２主面Ｍ２に連続して第１主面Ｍ１及び第２主面Ｍ２を相互に接続し、第２主面Ｍ１から第１主面Ｍ１に向かって外側に高くなる階段状の周面Ｍ３を有している。この周面Ｍ３は４つの側面Ｍ３ａ〜Ｍ３ｄにより構成されている。各側面Ｍ３ａ〜Ｍ３ｄは、第２主面Ｍ２から垂直に第１主面Ｍ１に向かって伸び途中で垂直に外側に向かって屈曲し再度第１主面Ｍ１に向かって垂直に屈曲して第１主面Ｍ１に到達する面である。したがって、各側面Ｍ３ａ〜Ｍ３ｄは、第２主面Ｍ２側が第１主面Ｍ１側に比べて低くなり第１主面Ｍ１及び第２主面Ｍ２に平行な方向に伸びて全面にわたる段差を有することになる。なお、基板２としては、例えばシリコン基板が使用される。

接合層３は、各種の層が積層されて構成された金属層である。光半導体層４は、ｎ型層、発光層及びｐ型層が積層されて構成された半導体層である。この光半導体層４は、サファイア基板などの結晶成長面上に半導体結晶を成長させることにより生成されている。第１電極層５及び第２電極層６は、各種の層が積層されて構成された金属層である。

このような光半導体素子１Ａでは、第１電極層５及び第２電極層６に電圧が印加されると、光半導体層４は光を放射する。光半導体層４から放射された光は光半導体素子１の上方及び下方（図２中）に向かって広がる。なお、下方に向かった光は反射層として機能する接合層３により反射され、上方に向かって広がることになる。したがって、本実施の形態に係る光半導体素子１Ａは片面発光型の光半導体素子である。

前述の光半導体素子１Ａは、図３に示すように、リードフレームなどの基体５１ａ上に熱伝導性が高く導電性を有するペースト材５１ｂを介してダイマウントにより設けられる。ペースト材５１ｂは基体５１ａ上に山形状（円錐形状）に塗布されている。このペースト材５１ｂは光半導体素子１Ａにより押し潰されて拡がっていき光半導体素子１Ａの周面Ｍ３に達し、周面Ｍ３における高い側の面の途中（すなわち、各側面Ｍ３ａ〜Ｍ３ｄにおける第２主面Ｍ２側から２度目の屈曲部分と第１主面Ｍ１との間の途中）まで這い上がる。その結果、図４に示すように、光半導体素子５１Ａの基板２の周囲は、基体５１ａから周面Ｍ３における高い側の面の途中までペースト材５１ｂにより完全に覆われる。

このダイマウント工程においては、光半導体素子１Ａにより押し潰されて拡がったペースト材５１ｂの一部は周面Ｍ３の段差部分と基体５１ａとの間の空間、すなわち周面Ｍ３の凹み部分の空間に溜まるので（図４参照）、這い上がりに寄与するペースト材５１ｂの量が減少することになる。これにより、ペースト材５１が周面Ｍ３を完全に覆って素子上面（あるいは光半導体層４）にまで達することがなくなるので、ペースト材５１ｂの這い上がりに起因するショートの発生を抑止することができる。

ここで、光半導体装置５１Ａは、図４に示すように、基体５１ａと、その基体５１ａ上に塗布された導電性のペースト材５１ｂと、基体５１ａ上にペースト材５１ｂを介して設けられた前述の光半導体素子１Ａとを備えている。このペースト材５１ｂは、基板２の周面Ｍ３を基体５１ａから周面Ｍ３における高い側の面の途中まで完全に覆っている。なお、光半導体素子１Ａの第１電極層５には、ワイヤボンディングにより電圧印加用のワイヤが接続される。

次に、前述の光半導体素子１Ａの製造方法について説明する。

光半導体素子１Ａの製造工程は、図５に示すように、半導体結晶基板１１を形成する工程と、図６に示すように、支持基板２１を形成する工程と、図７に示すように、半導体結晶基板１１と支持基板２１とをはんだ材３１を介して接合し、半導体素子材４１を形成する工程と、図８に示すように、半導体素子材４１から不必要な部材（サファイア基板１２）を分離する工程と、図９に示すように、不必要な部材が取り除かれた半導体素子材４１上に第１電極層５を形成する工程と、図１０及び図１１に示すように、第１電極層５が形成された半導体素子材４１から光半導体素子１Ａを切り出す工程とを有している。

半導体結晶基板１１を形成する工程では、図５に示すように、製造用の基板としてのサファイア基板１２の結晶成長面上に半導体結晶を成長させ、サファイア基板１２上に光半導体層４を積層し、その光半導体層４上に第１金属層１３を積層することにより、半導体結晶基板１１を形成する。光半導体層４は、例えば、ｎ型層４ａ、発光層４ｂ及びｐ型層４ｃがサファイア基板１２側から順次積層されて形成される。例えば、ｎ型層４ａとしてはシリコンをドープしたＧａＮなどが使用され、ｐ型層４ｃとしてはマグネシウムをドープしたＧａＮなどが使用される。また、第１金属層１３は、例えば、ロジウムからなる反射層１３ａ、チタン層１３ｂ、ニッケル層１３ｃ及び金層１３ｄが光半導体層４側から順次積層されて形成される。

支持基板２１を形成する工程では、図６に示すように、半導体発光装置１Ａの基板２となるｎ型シリコン基板２２の表面に第２金属層２３を積層し、その裏面に第３金属層である第２電極層６を積層することにより、支持基板２１を形成する。第２金属層２３は、例えば、アルミニウム層２３ａ、チタン層２３ｂ、ニッケル層２３ｃ及び金層２３ｄがｎ型シリコン基板２２側から順次積層されて形成される。同様に、第３金属層である第２電極層６も、例えば、アルミニウム層６ａ、チタン層６ｂ、ニッケル層６ｃ及び金層６ｄがｎ型シリコン基板２２側から順次積層されて形成される。

半導体素子材４１を形成する工程では、図７に示すように、半導体結晶基板１１の第１金属層１３と支持基板２１の第２金属層２３とを向かい合わせ、半導体結晶基板１１と支持基板２１とを接合材であるはんだ材３１により接合し、半導体素子材４１を形成する。例えば、はんだ材３１としてはＡｕ−２０Ｓｎはんだが使用される。このはんだを用いた場合には、半導体結晶基板１１及び支持基板２１は、はんだ材３１が３００℃以上の温度により溶融されて接合される。

半導体素子材４１から不必要な部材を分離する工程では、図８に示すように、不必要な部材であるサファイア基板１２を分離するため、半導体素子材４１に対してサファイア基板１２側から２４８ｎｍのＫｒＦエキシマレーザを照射し、サファイア基板１２との界面近傍のｎ型層４ａ（光半導体層４）の一部を溶融し、サファイア基板１２を光半導体層４からリフトオフする。

第１電極層５を形成する工程では、図９に示すように、半導体素子材４１の光半導体層４における露出したｎ型層４ａを希塩酸により洗浄し、その後、ｎ型層４ａ上に第１電極層５を積層する。第１電極層５は、例えば、バナジウム層５ａ、アルミニウム層５ｂ、チタン層５ｃ、ニッケル層５ｄ及び金層５ｅが光半導体層４側から順次積層されて形成される。

光半導体素子１Ａを切り出す工程では、まず、図１０に示すように、半導体素子材４１における光半導体層４と反対側の面から、幅１００μｍのブレードＢ１を用いて、深さ５０μｍのハーフダイシングを行う。その後、図１１に示すように、幅３０μｍのブレードＢ２を用いて、前述のハーフダイシングにより形成された分離溝４１ａの中央部をダイシングし、光半導体素子１Ａを個片化する。すなわち、ここでは、異なる幅のブレードＢ１、Ｂ２を用いて、基板２となるシリコン基板２２の分離幅（第２電極層６側が広く、光半導体層４側が狭い）を変えてシリコン基板２２を切断することよって、光半導体素子１Ａの基板２の周面Ｍ３に段差が形成される。

以上説明したように、本発明の第１の実施の形態によれば、光半導体素子１Ａの基板２が、第１主面Ｍ１及び第２主面Ｍ２に加え、第２主面Ｍ１から第１主面Ｍ１に向かって外側に高くなる階段状の周面Ｍ３を有することから、光半導体素子１Ａが基体５１ａ上に導電性のペースト材５１ｂを介してダイマウントされても、そのペースト材５１ｂの一部は周面Ｍ３の凹み部分の空間に溜まるので（図４参照）、這い上がりに寄与するペースト材５１ｂの量が減少し、ペースト材５１ｂは基板２の周面Ｍ３を基体５１ａから周面Ｍ３における高い側の面の途中まで完全に覆うことになる。これにより、良好な接合形状が得られ、ダイマウントに用いるペースト材５１ｂにより素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材５１ｂの這い上がりに起因する短絡発生を防止することができる。

ここで、例えば、厚さが１００μｍで、基板２の第１主面Ｍ１の面積（光半導体層４の面積）が１ｍｍ×１ｍｍで、基板２の第２主面Ｍ２の面積が９２０μｍ×９２０μｍである光半導体素子１Ａが用いられ、ペースト材５１ｂによるダイマウントが行われる。このとき、ペースト材５１ｂとしては銀フィラー含有率が８０ｗｔ％で粘度が２０Ｐａ・ｓのものが用られ、塗布面積が８００μｍ径で高さ１４０μｍの山形状（円錐形状）となるようにスタンプ方式によりペースト材５１ｂが供給される。光半導体素子１Ａをダイマウントした結果、ペースト材５１ｂは光半導体素子１Ａの基板２の周面Ｍ３を基体５１ａから周面Ｍ３における高い側の面の途中まで完全に覆い、ペースト材５１ｂの這い上がり高さは８０μｍとなり、良好な接合形状が得られることが確認された。なお、比較例として、基板２の第１主面Ｍ１の面積（光半導体層４の面積）及び第２主面Ｍ２の面積が１ｍｍ×１ｍｍである光半導体素子を用いて前述と同じ条件でダイマウントを行った場合には、良好な接合形状が得られないことも確認された。

（第２の実施の形態）
本発明の第２の実施の形態について図１２ないし図１５を参照して説明する。

本発明の第２の実施の形態は第１の実施の形態の変形例である。したがって、特に、第１の実施の形態と異なる部分について説明する。なお、第２の実施の形態においては、第１の実施の形態で説明した部分と同じ部分の説明を省略する。

図１２及び図１３に示すように、本発明の第２の実施の形態に係る光半導体素子１Ｂにおいては、基板２は、第１主面Ｍ１及び第２主面Ｍ２に加え、第１主面Ｍ１及び第２主面Ｍ２に連続して第１主面Ｍ１及び第２主面Ｍ２を相互に接続し、第２主面Ｍ２から第１主面Ｍ１に向かって徐々に外側に傾斜する周面Ｍ４を有している。この周面Ｍ４は４つの側面Ｍ４ａ〜Ｍ４ｄにより構成されている。これらの側面Ｍ４ａ〜Ｍ４ｄは、第１主面Ｍ１及び第２主面Ｍ２に垂直な直線に対して３０度の角度で傾斜する傾斜面である。

前述の光半導体素子１Ｂは、第１の実施の形態に係る光半導体素子１Ａと同様に（図３参照）、リードフレームなどの基体５１ａ上に熱伝導性が高く導電性を有するペースト材５１ｂを介してダイマウントにより設けられる。ペースト材５１ｂは基体５１ａ上に山形状（円錐形状）に塗布されている。このペースト材５１ｂは光半導体素子１Ｂにより押し潰されて拡がっていき光半導体素子１Ｂの周面Ｍ４に達し、周面Ｍ４における第２主面Ｍ２と第１主面Ｍ１との間の途中（例えば、第２主面Ｍ２側から板厚の１／２以上）まで這い上がる。その結果、図１４に示すように、光半導体素子５１Ｂの基板２の周面Ｍ４は、基体５１ａから周面Ｍ４における第２主面Ｍ２と第１主面Ｍ１との間の途中（例えば、第２主面Ｍ２側から板厚の１／２以上）までペースト材５１ｂにより完全に覆われる。

このダイマウント工程においては、光半導体素子１Ｂにより押し潰されて拡がったペースト材５１ｂの一部は周面Ｍ４と基体５１ａとの間の空間に溜まるので（図１４参照）、這い上がりに寄与するペースト材５１ｂの量が減少することになる。これにより、ペースト材５１が周面Ｍ４を完全に覆って素子上面（あるいは光半導体層４）にまで達することがなくなるので、ペースト材５１ｂの這い上がりに起因するショートの発生を抑止することができる。

ここで、光半導体装置５１Ｂは、図１４に示すように、基体５１ａと、その基体５１ａ上に塗布された導電性のペースト材５１ｂと、基体５１ａ上にペースト材５１ｂを介して設けられた前述の光半導体素子１Ｂとを備えている。このペースト材５１ｂは、基板２の周面Ｍ４を基体５１ａから周面Ｍ４における第２主面Ｍ２と第１主面Ｍ１との間の途中まで完全に覆っている。なお、光半導体素子１Ａの第１電極層５には、ワイヤボンディングにより電圧印加用のワイヤが接続される。

次に、前述の光半導体素子１Ｂの製造方法について説明する。光半導体素子１Ｂの製造工程は、第１の実施の形態に係る光半導体素子１Ａの製造工程と基本的に同じであり、光半導体素子１Ｂを切り出す工程が異なる。光半導体素子１Ｂを切り出す工程では、図１５に示すように、半導体素子材４１における光半導体層４と反対側の面から、幅１００μｍで先端が６０度のＶ字形状のブレードＢ３を用いてダイシングを行い、光半導体素子１Ｂを個片化する。すなわち、ここでは、Ｖ字形状のブレードＢ３を用いて、基板２となるシリコン基板２２の分離幅が第２電極層６側から徐々に狭くなるようにシリコン基板２２を切断することよって、光半導体素子１Ａの基板２の周面Ｍ４が傾斜面として形成される。

以上説明したように、本発明の第２の実施の形態によれば、光半導体素子１Ｂの基板２が、第１主面Ｍ１及び第２主面Ｍ２に加え、第２主面Ｍ２から第１主面Ｍ１に向かって徐々に外側に傾斜する周面Ｍ４を有することから、光半導体素子１Ｂが基体５１ａ上に導電性のペースト材５１ｂを介してダイマウントされても、そのペースト材５１ｂの一部は周面Ｍ４と基体５１ａとの間の空間に溜まるので（図１４参照）、這い上がりに寄与するペースト材５１ｂの量が減少し、ペースト材５１ｂは基板２の周面Ｍ４を基体５１ａから周面Ｍ４における第２主面Ｍ２と第１主面Ｍ１との間の途中（例えば、第２主面Ｍ２側から板厚の１／２以上）まで完全に覆うことになる。これにより、良好な接合形状が得られ、ダイマウントに用いるペースト材５１ｂにより素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材５１ｂの這い上がりに起因する短絡発生を防止することができる。

ここで、例えば、厚さが１００μｍで、基板２の第１主面Ｍ１の面積（光半導体層４の面積）が１ｍｍ×１ｍｍで、基板２の第２主面Ｍ２の面積が９２０μｍ×９２０μｍである光半導体素子１Ｂが用いられ、ペースト材５１ｂによるダイマウントが行われる。このとき、ペースト材５１ｂとしては銀フィラー含有率が８０ｗｔ％で粘度が２０Ｐａ・ｓのものが用られ、塗布面積が７８０μｍ径で高さ１２０μｍの山形状（円錐形状）となるようにスタンプ方式によりペースト材５１ｂが供給される。光半導体素子１Ｂをダイマウントした結果、ペースト材５１ｂは光半導体素子１Ｂの基板２の周面Ｍ４を基体５１ａから周面Ｍ４における第２主面Ｍ２と第１主面Ｍ１との間の途中まで完全に覆い、ペースト材５１ｂの這い上がり高さは７５μｍとなり、良好な接合形状が得られることが確認された。なお、比較例として、基板２の第１主面Ｍ１の面積（光半導体層４の面積）及び第２主面Ｍ２の面積が１ｍｍ×１ｍｍである光半導体素子を用いて前述と同じ条件でダイマウントを行った場合には、良好な接合形状が得られないことも確認された。

（他の実施の形態）
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。

例えば、前述の実施の形態においては、各種の材料を挙げているが、それらの材料は例示であり、限定されるものではない。また、各種の数値を挙げているが、これらの数値は例示であり、限定されるものではない。

本発明の第１の実施の形態に係る光半導体素子の概略構成を示す外観斜視図である。 図１に示す光半導体素子の概略構成を示す断面図である。 図１及ぶ図２に示す光半導体素子のダイマウントを説明するための分解断面図である。 図１及ぶ図２に示す光半導体素子を備える光半導体装置の概略構成を示す断面図である。 図１及び図２に示す光半導体素子の製造方法を説明するための第１の工程断面図である。 第２の工程断面図である。 第３の工程断面図である。 第４の工程断面図である。 第５の工程断面図である。 第６の工程断面図である。 第７の工程断面図である。 本発明の第２の実施の形態に係る光半導体素子の概略構成を示す外観斜視図である。 図１２に示す光半導体素子の概略構成を示す断面図である。 図１２及ぶ図１３に示す光半導体素子を備える光半導体装置の概略構成を示す断面図である。 図１２及び図１３に示す光半導体素子の製造方法を説明するための工程断面図である。

符号の説明

１Ａ，１Ｂ…光半導体素子、２…基板、４…光半導体層、５…第１電極層、６…第２電極層、５１Ａ，５１Ｂ…光半導体装置、５１ａ…基体、５１ｂ…ペースト材、Ｍ１…第１主面、Ｍ２…第２主面、Ｍ３，Ｍ４…周面

Claims (4)

1. 第１主面と、前記第１主面に対向して前記第１主面より小面積の第２主面と、前記第１主面及び前記第２主面に連続して前記第１主面及び前記第２主面を相互に接続し、前記第２主面から前記第１主面に向かって外側に高くなる階段状の周面とを有する基板と、
   前記第１主面上に設けられた光半導体層と、
   前記光半導体層上に設けられた第１電極層と、
   前記第２主面上に設けられた第２電極層と、
   を備えることを特徴とする光半導体素子。
2. 第１主面と、前記第１主面に対向して前記第１主面より小面積の第２主面と、前記第１主面及び前記第２主面に連続して前記第１主面及び前記第２主面を相互に接続し、前記第２主面から前記第１主面に向かって徐々に外側に傾斜する周面とを有する基板と、
   前記第１主面上に設けられた光半導体層と、
   前記光半導体層上に設けられた第１電極層と、
   前記第２主面上に設けられた第２電極層と、
   を備えることを特徴とする光半導体素子。
3. 基体と、
   前記基体上に塗布された導電性のペースト材と、
   前記基体上に前記ペースト材を介して設けられた光半導体素子と、
   を備え、
   前記光半導体素子は、
   前記基体側と反対側の第１主面と、前記第１主面に対向して前記第１主面より小面積の前記基体側の第２主面と、前記第１主面及び前記第２主面に連続して前記第１主面及び前記第２主面を相互に接続し、前記第２主面から前記第１主面に向かって外側に高くなる階段状の周面とを有する基板と、
   前記第１主面上に設けられた光半導体層と、
   前記光半導体層上に設けられた第１電極層と、
   前記第２主面上に設けられた第２電極層と、
   を具備し、
   前記ペースト材は、前記基板の前記周面を前記基体から前記周面における高い側の面の途中まで完全に覆っていることを特徴とする光半導体装置。
4. 基体と、
   前記基体上に塗布された導電性のペースト材と、
   前記基体上に前記ペースト材を介して設けられた光半導体素子と、
   を備え、
   前記光半導体素子は、
   前記基体側と反対側の第１主面と、前記第１主面に対向して前記第１主面より小面積の前記基体側の第２主面と、前記第１主面及び前記第２主面に連続して前記第１主面及び前記第２主面を相互に接続し、前記第２主面から前記第１主面に向かって徐々に外側に傾斜する周面とを有する基板と、
   前記第１主面上に設けられた光半導体層と、
   前記光半導体層上に設けられた第１電極層と、
   前記第２主面上に設けられた第２電極層と、
   を具備し、
   前記ペースト材は、前記基板の前記周面を前記基体から前記第２主面と前記第１主面との間の途中まで完全に覆っていることを特徴とする光半導体装置。

Images