JP2009224382A - 光半導体素子及び光半導体装置 - Google Patents
光半導体素子及び光半導体装置 Download PDFInfo
- Publication number
- JP2009224382A JP2009224382A JP2008064375A JP2008064375A JP2009224382A JP 2009224382 A JP2009224382 A JP 2009224382A JP 2008064375 A JP2008064375 A JP 2008064375A JP 2008064375 A JP2008064375 A JP 2008064375A JP 2009224382 A JP2009224382 A JP 2009224382A
- Authority
- JP
- Japan
- Prior art keywords
- main surface
- optical semiconductor
- semiconductor element
- substrate
- paste material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】ダイマウントに用いるペースト材により素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材の這い上がりに起因する短絡発生を防止することができる光半導体素子を提供する。
【解決手段】光半導体素子1Aにおいて、第1主面M1と、第1主面M1に対向して第1主面M1より小面積の第2主面M2と、第1主面M1及び第2主面M2に連続して第1主面M1及び第2主面M2を相互に接続し、第2主面M2から第1主面M1に向かって外側に高くなる階段状の周面M3とを有する基板2と、第1主面M1上に設けられた光半導体層4と、光半導体層4上に設けられた第1電極層5と、第2主面M2上に設けられた第2電極層6とを備える。
【選択図】図1
【解決手段】光半導体素子1Aにおいて、第1主面M1と、第1主面M1に対向して第1主面M1より小面積の第2主面M2と、第1主面M1及び第2主面M2に連続して第1主面M1及び第2主面M2を相互に接続し、第2主面M2から第1主面M1に向かって外側に高くなる階段状の周面M3とを有する基板2と、第1主面M1上に設けられた光半導体層4と、光半導体層4上に設けられた第1電極層5と、第2主面M2上に設けられた第2電極層6とを備える。
【選択図】図1
Description
本発明は、光半導体素子及びその光半導体素子を備える光半導体装置に関する。
白色光などの光を出す光半導体装置は、小型で、投入電極に対して得られる輝度が高く、長寿命であり、また、水銀などの有害物質が使用されていないという特徴から、白熱灯や蛍光灯などの代替光源として、一般照明、部分照明、自動車の各種照明などへの適用が進められている。
この光半導体装置に使用される光半導体素子(光半導体デバイス)の製造方法としては、レーザを用いたリフトオフ法が知られており(例えば、特許文献1及び特許文献2参照)、この方法は、サファイア基板上に結晶成長させたGaN結晶層とシリコンからなる支持基板とをAuSnはんだ等の接合材で貼り合わせた後、レーザ照射によりサファイア基板とGaN結晶層との界面を剥離するものである。本方法によれば、熱伝導率の低いサファイア基板よりも熱伝導率が高いシリコン(Si)を支持基板とすることで、光半導体素子として放熱性が向上するなどの利点がある。
一方、光半導体装置に求められる要求特性はますます高まってきており、高輝度で尚且つ光取り出し効率の高い光半導体素子が求められている。このような背景の下、光半導体素子も薄型で大面積の製品が増加しており、例えば厚さ0.1mmで面積が1mm×1mmという光半導体素子も製品化されている。
光半導体装置の製造工程において光半導体素子をダイマウントする場合には、熱伝導性の高い、導電性または非導電性の液状ペースト材を接合材として使用することが多い。一般に、ペースト材を被着面に供給する方法としては、印刷法やディスペンス法、スタンプ法があげられるが、光半導体素子のダイマウント工程においては量産性の高いスタンプ法が多く適用されている。このスタンプ法で使用されるペースト材は一般に20〜40Pa・s程度の粘度を必要としており、スタンプ後のペースト材の形状は山形状(円錐形状)となる。また、光半導体素子をダイマウントする際には、ワイヤボンディング時の負荷に耐える接合強度を有し、製品としての接合信頼性を確保するために、ダイマウント後の光半導体素子の周囲がペースト材で覆われている必要がある。
米国特許第6071795号明細書
特開2007−158111号公報
しかしながら、ペースト材の流動特性上、あらかじめ光半導体素子底面の面積相当のペースト材を供給する、すなわち光半導体素子底面の面積と山形状のペースト材底面の面積とが略同じになるようにペースト材を供給する必要があるため、ペースト材の供給量(体積)は必然的に多くなってしまう。光半導体素子の厚さと底面を形成する一辺の長さが同程度の場合にはそれほど問題とならないが、例えば、厚さ0.1mmで面積が1mm×1mmのような薄型で大面積の光半導体素子の場合には、前述のように多量のペースト材を供給すると、ダイマウント後にペースト材が素子側面を覆い素子上面にまで達してしまうことがある。このため、導電性を有するペースト材を用いた場合には、そのペースト材の這い上がりに起因して、下面電極と上面電極との間でショート(短絡)が発生してしまう。
本発明は上記に鑑みてなされたものであり、その目的は、ダイマウントに用いるペースト材により素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材の這い上がりに起因する短絡発生を防止することができる光半導体素子及び光半導体装置を提供することである。
本発明の実施の形態に係る第1の特徴は、光半導体素子において、第1主面と、第1主面に対向して第1主面より小面積の第2主面と、第1主面及び第2主面に連続して第1主面及び第2主面を相互に接続し、第2主面から第1主面に向かって外側に高くなる階段状の周面とを有する基板と、第1主面上に設けられた光半導体層と、光半導体層上に設けられた第1電極層と、第2主面上に設けられた第2電極層とを備えることである。
本発明の実施の形態に係る第2の特徴は、光半導体素子において、第1主面と、第1主面に対向して第1主面より小面積の第2主面と、第1主面及び第2主面に連続して第1主面及び第2主面を相互に接続し、第2主面から第1主面に向かって徐々に外側に傾斜する周面とを有する基板と、第1主面上に設けられた光半導体層と、光半導体層上に設けられた第1電極層と、第2主面上に設けられた第2電極層とを備えることである。
本発明の実施の形態に係る第3の特徴は、光半導体装置において、基体と、基体上に塗布された導電性のペースト材と、基体上にペースト材を介して設けられた光半導体素子とを備え、記光半導体素子は、基体側と反対側の第1主面と、第1主面に対向して第1主面より小面積の基体側の第2主面と、第1主面及び第2主面に連続して第1主面及び第2主面を相互に接続し、第2主面から第1主面に向かって外側に高くなる階段状の周面とを有する基板と、第1主面上に設けられた光半導体層と、光半導体層上に設けられた第1電極層と、第2主面上に設けられた第2電極層とを具備し、ペースト材は、基板の周面を基体から周面における高い側の面の途中まで完全に覆っていることである。
本発明の実施の形態に係る第4の特徴は、光半導体装置において、基体と、基体上に塗布された導電性のペースト材と、基体上にペースト材を介して設けられた光半導体素子とを備え、光半導体素子は、基体側と反対側の第1主面と、第1主面に対向して第1主面より小面積の基体側の第2主面と、第1主面及び第2主面に連続して第1主面及び第2主面を相互に接続し、第2主面から第1主面に向かって徐々に外側に傾斜する周面とを有する基板と、第1主面上に設けられた光半導体層と、光半導体層上に設けられた第1電極層と、第2主面上に設けられた第2電極層とを具備し、ペースト材は、基板の周面を基体から第2主面と第1主面との間の途中まで完全に覆っていることである。
本発明によれば、ダイマウントに用いるペースト材により素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材の這い上がりに起因する短絡発生を防止することができる光半導体素子及び光半導体装置を提供することができる。
(第1の実施の形態)
本発明の第1の実施の形態について図1ないし図11を参照して説明する。
本発明の第1の実施の形態について図1ないし図11を参照して説明する。
図1及び図2に示すように、本発明の第1の実施の形態に係る光半導体素子1Aは、四角形状の第1主面M1及びその第1主面M1に対向して第1主面M1より小面積の四角形状の第2主面M2を有する基板2と、第1主面M1上に設けられた接合層3と、第1主面M1上に接合層3を介して設けられた光半導体層4と、その光半導体層4上に設けられた第1電極層5と、第2主面M2上に設けられた第2電極層6とを備えている。
基板2は四角形の板状に形成されており、基板2における第1主面M1及び第2主面M2は互いに平行である。この基板2は、第1主面M1及び第2主面M2に加え、第1主面M1及び第2主面M2に連続して第1主面M1及び第2主面M2を相互に接続し、第2主面M1から第1主面M1に向かって外側に高くなる階段状の周面M3を有している。この周面M3は4つの側面M3a〜M3dにより構成されている。各側面M3a〜M3dは、第2主面M2から垂直に第1主面M1に向かって伸び途中で垂直に外側に向かって屈曲し再度第1主面M1に向かって垂直に屈曲して第1主面M1に到達する面である。したがって、各側面M3a〜M3dは、第2主面M2側が第1主面M1側に比べて低くなり第1主面M1及び第2主面M2に平行な方向に伸びて全面にわたる段差を有することになる。なお、基板2としては、例えばシリコン基板が使用される。
接合層3は、各種の層が積層されて構成された金属層である。光半導体層4は、n型層、発光層及びp型層が積層されて構成された半導体層である。この光半導体層4は、サファイア基板などの結晶成長面上に半導体結晶を成長させることにより生成されている。第1電極層5及び第2電極層6は、各種の層が積層されて構成された金属層である。
このような光半導体素子1Aでは、第1電極層5及び第2電極層6に電圧が印加されると、光半導体層4は光を放射する。光半導体層4から放射された光は光半導体素子1の上方及び下方(図2中)に向かって広がる。なお、下方に向かった光は反射層として機能する接合層3により反射され、上方に向かって広がることになる。したがって、本実施の形態に係る光半導体素子1Aは片面発光型の光半導体素子である。
前述の光半導体素子1Aは、図3に示すように、リードフレームなどの基体51a上に熱伝導性が高く導電性を有するペースト材51bを介してダイマウントにより設けられる。ペースト材51bは基体51a上に山形状(円錐形状)に塗布されている。このペースト材51bは光半導体素子1Aにより押し潰されて拡がっていき光半導体素子1Aの周面M3に達し、周面M3における高い側の面の途中(すなわち、各側面M3a〜M3dにおける第2主面M2側から2度目の屈曲部分と第1主面M1との間の途中)まで這い上がる。その結果、図4に示すように、光半導体素子51Aの基板2の周囲は、基体51aから周面M3における高い側の面の途中までペースト材51bにより完全に覆われる。
このダイマウント工程においては、光半導体素子1Aにより押し潰されて拡がったペースト材51bの一部は周面M3の段差部分と基体51aとの間の空間、すなわち周面M3の凹み部分の空間に溜まるので(図4参照)、這い上がりに寄与するペースト材51bの量が減少することになる。これにより、ペースト材51が周面M3を完全に覆って素子上面(あるいは光半導体層4)にまで達することがなくなるので、ペースト材51bの這い上がりに起因するショートの発生を抑止することができる。
ここで、光半導体装置51Aは、図4に示すように、基体51aと、その基体51a上に塗布された導電性のペースト材51bと、基体51a上にペースト材51bを介して設けられた前述の光半導体素子1Aとを備えている。このペースト材51bは、基板2の周面M3を基体51aから周面M3における高い側の面の途中まで完全に覆っている。なお、光半導体素子1Aの第1電極層5には、ワイヤボンディングにより電圧印加用のワイヤが接続される。
次に、前述の光半導体素子1Aの製造方法について説明する。
光半導体素子1Aの製造工程は、図5に示すように、半導体結晶基板11を形成する工程と、図6に示すように、支持基板21を形成する工程と、図7に示すように、半導体結晶基板11と支持基板21とをはんだ材31を介して接合し、半導体素子材41を形成する工程と、図8に示すように、半導体素子材41から不必要な部材(サファイア基板12)を分離する工程と、図9に示すように、不必要な部材が取り除かれた半導体素子材41上に第1電極層5を形成する工程と、図10及び図11に示すように、第1電極層5が形成された半導体素子材41から光半導体素子1Aを切り出す工程とを有している。
半導体結晶基板11を形成する工程では、図5に示すように、製造用の基板としてのサファイア基板12の結晶成長面上に半導体結晶を成長させ、サファイア基板12上に光半導体層4を積層し、その光半導体層4上に第1金属層13を積層することにより、半導体結晶基板11を形成する。光半導体層4は、例えば、n型層4a、発光層4b及びp型層4cがサファイア基板12側から順次積層されて形成される。例えば、n型層4aとしてはシリコンをドープしたGaNなどが使用され、p型層4cとしてはマグネシウムをドープしたGaNなどが使用される。また、第1金属層13は、例えば、ロジウムからなる反射層13a、チタン層13b、ニッケル層13c及び金層13dが光半導体層4側から順次積層されて形成される。
支持基板21を形成する工程では、図6に示すように、半導体発光装置1Aの基板2となるn型シリコン基板22の表面に第2金属層23を積層し、その裏面に第3金属層である第2電極層6を積層することにより、支持基板21を形成する。第2金属層23は、例えば、アルミニウム層23a、チタン層23b、ニッケル層23c及び金層23dがn型シリコン基板22側から順次積層されて形成される。同様に、第3金属層である第2電極層6も、例えば、アルミニウム層6a、チタン層6b、ニッケル層6c及び金層6dがn型シリコン基板22側から順次積層されて形成される。
半導体素子材41を形成する工程では、図7に示すように、半導体結晶基板11の第1金属層13と支持基板21の第2金属層23とを向かい合わせ、半導体結晶基板11と支持基板21とを接合材であるはんだ材31により接合し、半導体素子材41を形成する。例えば、はんだ材31としてはAu−20Snはんだが使用される。このはんだを用いた場合には、半導体結晶基板11及び支持基板21は、はんだ材31が300℃以上の温度により溶融されて接合される。
半導体素子材41から不必要な部材を分離する工程では、図8に示すように、不必要な部材であるサファイア基板12を分離するため、半導体素子材41に対してサファイア基板12側から248nmのKrFエキシマレーザを照射し、サファイア基板12との界面近傍のn型層4a(光半導体層4)の一部を溶融し、サファイア基板12を光半導体層4からリフトオフする。
第1電極層5を形成する工程では、図9に示すように、半導体素子材41の光半導体層4における露出したn型層4aを希塩酸により洗浄し、その後、n型層4a上に第1電極層5を積層する。第1電極層5は、例えば、バナジウム層5a、アルミニウム層5b、チタン層5c、ニッケル層5d及び金層5eが光半導体層4側から順次積層されて形成される。
光半導体素子1Aを切り出す工程では、まず、図10に示すように、半導体素子材41における光半導体層4と反対側の面から、幅100μmのブレードB1を用いて、深さ50μmのハーフダイシングを行う。その後、図11に示すように、幅30μmのブレードB2を用いて、前述のハーフダイシングにより形成された分離溝41aの中央部をダイシングし、光半導体素子1Aを個片化する。すなわち、ここでは、異なる幅のブレードB1、B2を用いて、基板2となるシリコン基板22の分離幅(第2電極層6側が広く、光半導体層4側が狭い)を変えてシリコン基板22を切断することよって、光半導体素子1Aの基板2の周面M3に段差が形成される。
以上説明したように、本発明の第1の実施の形態によれば、光半導体素子1Aの基板2が、第1主面M1及び第2主面M2に加え、第2主面M1から第1主面M1に向かって外側に高くなる階段状の周面M3を有することから、光半導体素子1Aが基体51a上に導電性のペースト材51bを介してダイマウントされても、そのペースト材51bの一部は周面M3の凹み部分の空間に溜まるので(図4参照)、這い上がりに寄与するペースト材51bの量が減少し、ペースト材51bは基板2の周面M3を基体51aから周面M3における高い側の面の途中まで完全に覆うことになる。これにより、良好な接合形状が得られ、ダイマウントに用いるペースト材51bにより素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材51bの這い上がりに起因する短絡発生を防止することができる。
ここで、例えば、厚さが100μmで、基板2の第1主面M1の面積(光半導体層4の面積)が1mm×1mmで、基板2の第2主面M2の面積が920μm×920μmである光半導体素子1Aが用いられ、ペースト材51bによるダイマウントが行われる。このとき、ペースト材51bとしては銀フィラー含有率が80wt%で粘度が20Pa・sのものが用られ、塗布面積が800μm径で高さ140μmの山形状(円錐形状)となるようにスタンプ方式によりペースト材51bが供給される。光半導体素子1Aをダイマウントした結果、ペースト材51bは光半導体素子1Aの基板2の周面M3を基体51aから周面M3における高い側の面の途中まで完全に覆い、ペースト材51bの這い上がり高さは80μmとなり、良好な接合形状が得られることが確認された。なお、比較例として、基板2の第1主面M1の面積(光半導体層4の面積)及び第2主面M2の面積が1mm×1mmである光半導体素子を用いて前述と同じ条件でダイマウントを行った場合には、良好な接合形状が得られないことも確認された。
(第2の実施の形態)
本発明の第2の実施の形態について図12ないし図15を参照して説明する。
本発明の第2の実施の形態について図12ないし図15を参照して説明する。
本発明の第2の実施の形態は第1の実施の形態の変形例である。したがって、特に、第1の実施の形態と異なる部分について説明する。なお、第2の実施の形態においては、第1の実施の形態で説明した部分と同じ部分の説明を省略する。
図12及び図13に示すように、本発明の第2の実施の形態に係る光半導体素子1Bにおいては、基板2は、第1主面M1及び第2主面M2に加え、第1主面M1及び第2主面M2に連続して第1主面M1及び第2主面M2を相互に接続し、第2主面M2から第1主面M1に向かって徐々に外側に傾斜する周面M4を有している。この周面M4は4つの側面M4a〜M4dにより構成されている。これらの側面M4a〜M4dは、第1主面M1及び第2主面M2に垂直な直線に対して30度の角度で傾斜する傾斜面である。
前述の光半導体素子1Bは、第1の実施の形態に係る光半導体素子1Aと同様に(図3参照)、リードフレームなどの基体51a上に熱伝導性が高く導電性を有するペースト材51bを介してダイマウントにより設けられる。ペースト材51bは基体51a上に山形状(円錐形状)に塗布されている。このペースト材51bは光半導体素子1Bにより押し潰されて拡がっていき光半導体素子1Bの周面M4に達し、周面M4における第2主面M2と第1主面M1との間の途中(例えば、第2主面M2側から板厚の1/2以上)まで這い上がる。その結果、図14に示すように、光半導体素子51Bの基板2の周面M4は、基体51aから周面M4における第2主面M2と第1主面M1との間の途中(例えば、第2主面M2側から板厚の1/2以上)までペースト材51bにより完全に覆われる。
このダイマウント工程においては、光半導体素子1Bにより押し潰されて拡がったペースト材51bの一部は周面M4と基体51aとの間の空間に溜まるので(図14参照)、這い上がりに寄与するペースト材51bの量が減少することになる。これにより、ペースト材51が周面M4を完全に覆って素子上面(あるいは光半導体層4)にまで達することがなくなるので、ペースト材51bの這い上がりに起因するショートの発生を抑止することができる。
ここで、光半導体装置51Bは、図14に示すように、基体51aと、その基体51a上に塗布された導電性のペースト材51bと、基体51a上にペースト材51bを介して設けられた前述の光半導体素子1Bとを備えている。このペースト材51bは、基板2の周面M4を基体51aから周面M4における第2主面M2と第1主面M1との間の途中まで完全に覆っている。なお、光半導体素子1Aの第1電極層5には、ワイヤボンディングにより電圧印加用のワイヤが接続される。
次に、前述の光半導体素子1Bの製造方法について説明する。光半導体素子1Bの製造工程は、第1の実施の形態に係る光半導体素子1Aの製造工程と基本的に同じであり、光半導体素子1Bを切り出す工程が異なる。光半導体素子1Bを切り出す工程では、図15に示すように、半導体素子材41における光半導体層4と反対側の面から、幅100μmで先端が60度のV字形状のブレードB3を用いてダイシングを行い、光半導体素子1Bを個片化する。すなわち、ここでは、V字形状のブレードB3を用いて、基板2となるシリコン基板22の分離幅が第2電極層6側から徐々に狭くなるようにシリコン基板22を切断することよって、光半導体素子1Aの基板2の周面M4が傾斜面として形成される。
以上説明したように、本発明の第2の実施の形態によれば、光半導体素子1Bの基板2が、第1主面M1及び第2主面M2に加え、第2主面M2から第1主面M1に向かって徐々に外側に傾斜する周面M4を有することから、光半導体素子1Bが基体51a上に導電性のペースト材51bを介してダイマウントされても、そのペースト材51bの一部は周面M4と基体51aとの間の空間に溜まるので(図14参照)、這い上がりに寄与するペースト材51bの量が減少し、ペースト材51bは基板2の周面M4を基体51aから周面M4における第2主面M2と第1主面M1との間の途中(例えば、第2主面M2側から板厚の1/2以上)まで完全に覆うことになる。これにより、良好な接合形状が得られ、ダイマウントに用いるペースト材51bにより素子周囲を覆うことによって接合信頼性を確保しながら、ペースト材51bの這い上がりに起因する短絡発生を防止することができる。
ここで、例えば、厚さが100μmで、基板2の第1主面M1の面積(光半導体層4の面積)が1mm×1mmで、基板2の第2主面M2の面積が920μm×920μmである光半導体素子1Bが用いられ、ペースト材51bによるダイマウントが行われる。このとき、ペースト材51bとしては銀フィラー含有率が80wt%で粘度が20Pa・sのものが用られ、塗布面積が780μm径で高さ120μmの山形状(円錐形状)となるようにスタンプ方式によりペースト材51bが供給される。光半導体素子1Bをダイマウントした結果、ペースト材51bは光半導体素子1Bの基板2の周面M4を基体51aから周面M4における第2主面M2と第1主面M1との間の途中まで完全に覆い、ペースト材51bの這い上がり高さは75μmとなり、良好な接合形状が得られることが確認された。なお、比較例として、基板2の第1主面M1の面積(光半導体層4の面積)及び第2主面M2の面積が1mm×1mmである光半導体素子を用いて前述と同じ条件でダイマウントを行った場合には、良好な接合形状が得られないことも確認された。
(他の実施の形態)
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
なお、本発明は、前述の実施の形態に限るものではなく、その要旨を逸脱しない範囲において種々変更可能である。
例えば、前述の実施の形態においては、各種の材料を挙げているが、それらの材料は例示であり、限定されるものではない。また、各種の数値を挙げているが、これらの数値は例示であり、限定されるものではない。
1A,1B…光半導体素子、2…基板、4…光半導体層、5…第1電極層、6…第2電極層、51A,51B…光半導体装置、51a…基体、51b…ペースト材、M1…第1主面、M2…第2主面、M3,M4…周面
Claims (4)
- 第1主面と、前記第1主面に対向して前記第1主面より小面積の第2主面と、前記第1主面及び前記第2主面に連続して前記第1主面及び前記第2主面を相互に接続し、前記第2主面から前記第1主面に向かって外側に高くなる階段状の周面とを有する基板と、
前記第1主面上に設けられた光半導体層と、
前記光半導体層上に設けられた第1電極層と、
前記第2主面上に設けられた第2電極層と、
を備えることを特徴とする光半導体素子。 - 第1主面と、前記第1主面に対向して前記第1主面より小面積の第2主面と、前記第1主面及び前記第2主面に連続して前記第1主面及び前記第2主面を相互に接続し、前記第2主面から前記第1主面に向かって徐々に外側に傾斜する周面とを有する基板と、
前記第1主面上に設けられた光半導体層と、
前記光半導体層上に設けられた第1電極層と、
前記第2主面上に設けられた第2電極層と、
を備えることを特徴とする光半導体素子。 - 基体と、
前記基体上に塗布された導電性のペースト材と、
前記基体上に前記ペースト材を介して設けられた光半導体素子と、
を備え、
前記光半導体素子は、
前記基体側と反対側の第1主面と、前記第1主面に対向して前記第1主面より小面積の前記基体側の第2主面と、前記第1主面及び前記第2主面に連続して前記第1主面及び前記第2主面を相互に接続し、前記第2主面から前記第1主面に向かって外側に高くなる階段状の周面とを有する基板と、
前記第1主面上に設けられた光半導体層と、
前記光半導体層上に設けられた第1電極層と、
前記第2主面上に設けられた第2電極層と、
を具備し、
前記ペースト材は、前記基板の前記周面を前記基体から前記周面における高い側の面の途中まで完全に覆っていることを特徴とする光半導体装置。 - 基体と、
前記基体上に塗布された導電性のペースト材と、
前記基体上に前記ペースト材を介して設けられた光半導体素子と、
を備え、
前記光半導体素子は、
前記基体側と反対側の第1主面と、前記第1主面に対向して前記第1主面より小面積の前記基体側の第2主面と、前記第1主面及び前記第2主面に連続して前記第1主面及び前記第2主面を相互に接続し、前記第2主面から前記第1主面に向かって徐々に外側に傾斜する周面とを有する基板と、
前記第1主面上に設けられた光半導体層と、
前記光半導体層上に設けられた第1電極層と、
前記第2主面上に設けられた第2電極層と、
を具備し、
前記ペースト材は、前記基板の前記周面を前記基体から前記第2主面と前記第1主面との間の途中まで完全に覆っていることを特徴とする光半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064375A JP2009224382A (ja) | 2008-03-13 | 2008-03-13 | 光半導体素子及び光半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008064375A JP2009224382A (ja) | 2008-03-13 | 2008-03-13 | 光半導体素子及び光半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009224382A true JP2009224382A (ja) | 2009-10-01 |
Family
ID=41240895
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008064375A Pending JP2009224382A (ja) | 2008-03-13 | 2008-03-13 | 光半導体素子及び光半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009224382A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119521A (ja) * | 2009-12-04 | 2011-06-16 | Sharp Corp | 半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法 |
JP2014013855A (ja) * | 2012-07-05 | 2014-01-23 | Mitsubishi Electric Corp | 半導体発光装置の製造方法および半導体発光装置 |
JP2015079805A (ja) * | 2013-10-16 | 2015-04-23 | 豊田合成株式会社 | 発光装置 |
JP2017050359A (ja) * | 2015-08-31 | 2017-03-09 | 日亜化学工業株式会社 | 発光装置 |
JP2022180123A (ja) * | 2021-05-24 | 2022-12-06 | 日亜化学工業株式会社 | 発光装置および発光装置の製造方法 |
-
2008
- 2008-03-13 JP JP2008064375A patent/JP2009224382A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011119521A (ja) * | 2009-12-04 | 2011-06-16 | Sharp Corp | 半導体レーザチップ、半導体レーザ装置および半導体レーザチップの製造方法 |
US8861561B2 (en) | 2009-12-04 | 2014-10-14 | Sharp Kabushiki Kaisha | Semiconductor laser chip, semiconductor laser device, and semiconductor laser chip manufacturing method |
JP2014013855A (ja) * | 2012-07-05 | 2014-01-23 | Mitsubishi Electric Corp | 半導体発光装置の製造方法および半導体発光装置 |
JP2015079805A (ja) * | 2013-10-16 | 2015-04-23 | 豊田合成株式会社 | 発光装置 |
CN104576882A (zh) * | 2013-10-16 | 2015-04-29 | 丰田合成株式会社 | 发光装置 |
JP2017050359A (ja) * | 2015-08-31 | 2017-03-09 | 日亜化学工業株式会社 | 発光装置 |
JP2022180123A (ja) * | 2021-05-24 | 2022-12-06 | 日亜化学工業株式会社 | 発光装置および発光装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4070795B2 (ja) | 発光装置の製造方法 | |
KR102122358B1 (ko) | 반도체 발광 소자 | |
JP5302117B2 (ja) | 発光装置の製造方法、発光装置および発光装置搭載用基板 | |
JP3643225B2 (ja) | 光半導体チップ | |
JP5315070B2 (ja) | 化合物半導体発光ダイオード | |
JP6848245B2 (ja) | 発光装置 | |
WO2010095361A1 (ja) | 発光ダイオード、発光ダイオードランプ及び発光ダイオードの製造方法 | |
JP2001168444A (ja) | 半導体発光素子、その製造方法および配設基板 | |
WO2008056813A1 (fr) | Dispositif électroluminescent et son procédé de fabrication | |
JP2010003743A (ja) | 発光装置 | |
JP2009141093A (ja) | 発光素子及び発光素子の製造方法 | |
JP2006013499A (ja) | 粘着層を有する発光ダイオード及びその製造方法 | |
JP2009224382A (ja) | 光半導体素子及び光半導体装置 | |
JP2013251493A (ja) | 素子モジュール | |
JP2006086178A (ja) | 樹脂封止型光半導体装置 | |
JP2023014090A (ja) | 光源装置 | |
CN110246834B (zh) | 半导体发光器件封装件 | |
JP2006073618A (ja) | 光学素子およびその製造方法 | |
JP2013118293A (ja) | 半導体発光素子 | |
JP5605033B2 (ja) | 発光ダイオードの製造方法、切断方法及び発光ダイオード | |
JP6551210B2 (ja) | 発光装置 | |
JPWO2008139981A1 (ja) | 発光装置および発光装置用パッケージ集合体 | |
JP2008282917A (ja) | 発光装置および発光装置を作製する基板用リードフレーム | |
JP2016018912A (ja) | 発光装置及びその製造方法 | |
JP2008198831A (ja) | 発光ダイオードユニットおよび発光ダイオードユニットの製造方法 |