JP2009123939A - 窒化物系半導体素子およびその製造方法 - Google Patents

窒化物系半導体素子およびその製造方法 Download PDF

Info

Publication number
JP2009123939A
JP2009123939A JP2007296555A JP2007296555A JP2009123939A JP 2009123939 A JP2009123939 A JP 2009123939A JP 2007296555 A JP2007296555 A JP 2007296555A JP 2007296555 A JP2007296555 A JP 2007296555A JP 2009123939 A JP2009123939 A JP 2009123939A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor element
region
element layer
nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007296555A
Other languages
English (en)
Inventor
Yasuyuki Bessho
靖之 別所
Kunio Takeuchi
邦生 竹内
Yasumitsu Kuno
康光 久納
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007296555A priority Critical patent/JP2009123939A/ja
Publication of JP2009123939A publication Critical patent/JP2009123939A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

【課題】半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのを抑制することが可能な窒化物系半導体素子およびその製造方法を提供する。
【解決手段】この窒化物系半導体素子100(窒化物系半導体素子)は、共振器の延びる方向に延びるリッジ部(光導波路)24を有する窒化物系半導体からなる半導体素子層20を含む半導体素子部30と、半導体素子層20のリッジ部(光導波路)24近傍を除く領域と対向する領域にリッジ部(光導波路)24の延びる方向に沿って段差部10aが形成され、半導体素子部30に接合されるp型Ge基板10とを備える。
【選択図】図1

Description

本発明は、窒化物系半導体素子およびその製造方法に関し、特に、半導体素子層が基板に接合された窒化物系半導体素子およびその製造方法に関する。
従来、高密度記録が可能な光ディスク用の光源として、窒化物系半導体を用いた青紫色半導体レーザが実用化されている。この青紫色半導体レーザを形成する際の成長基板として、一般的にGaN(窒化ガリウム)基板やサファイア基板などが使用される。そして、成長基板上に形成された窒化物系半導体層に対して、劈開性の良好なGaAs基板などの他の基板(支持基板)を貼り合わせた後に、成長基板のみを半導体層から除去することによって形成される半導体レーザが提案されている(たとえば、特許文献1参照)。
上記特許文献1には、成長基板としてサファイア基板上に形成されたIII族窒化物半導体からなる窒化物多層体に対してGaAs基板(支持基板)を貼り合わせた後にサファイア基板のみを除去することにより形成される窒化物半導体レーザおよびその製造方法が開示されている。また、上記特許文献1に記載の窒化物半導体レーザでは、GaAs基板は、窒化物半導体レーザの共振器端面よりもレーザ光の出射方向に所定の距離だけテラス状に突出した状態で窒化物多層体側と接合されている。そして、上記特許文献1の第1実施例では、レーザ素子の光導波路近傍と対向する位置のGaAs基板の接合面に、共振器方向に延びる凹形状の切削部(溝)が形成されている。また、上記特許文献1の第2実施例では、レーザ素子の共振器端面とGaAs基板の接合面とが対向する位置において、共振器方向と直交する方向にGaAs基板の端部が所定の深さだけ削り取られている。したがって、レーザ素子の共振器端面とGaAs基板との間には所定の空隙が設けられている。これにより、上記特許文献1に記載の窒化物半導体レーザでは、出射直後のレーザ光が、共振器端面から所定の距離だけテラス状に突出するGaAs基板の表面において反射するのを抑制することが可能に構成されている。
ここで、半導体層を成長させるための基板(成長基板)に所定の方向に延びるストライプ状の結晶欠陥を有する場合、結晶欠陥が存在する領域と存在しない領域とでは半導体層の結晶成長の状態が異なる。すなわち、半導体層は結晶欠陥が存在しない領域上では正常に結晶成長する一方、結晶欠陥の存在する領域の近傍では異常成長を起こす。したがって、結晶欠陥近傍に成長する半導体層の厚みは、結晶欠陥が存在しない領域近傍に成長した半導体層の厚みよりも大きくなり、結晶成長後の半導体層は平坦性が失われる。この状態で、所定の圧力下で半導体層側と基板(支持基板)側とを貼り合わせた場合、結晶欠陥近傍に成長する厚みの大きい部分が基板表面に当接することに起因して半導体層に反り変形や内部応力などが発生する。この結果、半導体層内部にクラックが発生して素子不良の原因となる。また、通常、ストライプ状の結晶欠陥を有する基板に半導体層を成長させて半導体レーザ素子層を形成する場合、結晶欠陥の少ない領域上に延びるように半導体層の光導波路を形成する。したがって、光導波路以外の領域(たとえばレーザ素子の幅方向の端部領域など)に基板の結晶欠陥が配置されるために、光導波路以外の領域には、光導波路の延びる方向に沿って光導波路近傍の領域よりも半導体層がより厚く成長する。
特開2002−299739号公報
しかしながら、上記特許文献1に開示された窒化物半導体レーザでは、GaAs基板には窒化物多層体の光導波路近傍と対向する部分や共振器端面に沿って、それぞれ、溝や段差部などの切削部が連続的に形成されている一方、光導波路近傍以外の領域が接合される部分に光導波路の延びる方向に連続する何らかの加工が施されている点については開示も示唆もされていない。このため、窒化物多層体の光導波路近傍以外の領域(光導波路の延びる方向に沿ったレーザ素子の幅方向の端部領域)が、基板の結晶欠陥に起因して厚みが大きくなった場合に、その厚みが大きくなった部分が光導波路近傍領域よりもより強く押し当てられた状態でGaAs基板に接合される場合があると考えられる。この場合、窒化物多層体(半導体素子層)の厚みが大きい部分に起因して窒化物多層体に反り変形や内部応力が発生するので、窒化物多層体(半導体素子層)にクラックが発生するという問題点がある。
この発明は、上記のような課題を解決するためになされたものであり、この発明の1つの目的は、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのを抑制することが可能な窒化物系半導体素子およびその製造方法を提供することである。
課題を解決するための手段および発明の効果
上記目的を達成するために、この発明の第1の局面による窒化物系半導体素子は、共振器の延びる方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を含む半導体素子部と、半導体素子層の光導波路近傍を除く領域と対向する領域に光導波路の延びる方向に沿って段差部が形成され、半導体素子部に接合される基板とを備える。
この発明の第1の局面による窒化物系半導体素子では、上記のように、光導波路を有する半導体素子層を含む半導体素子部と、半導体素子層の光導波路近傍を除く領域と対向する領域に光導波路の延びる方向に沿って段差部が形成され、半導体素子部に接合される基板とを備えることによって、たとえば、結晶欠陥を有する成長基板上に形成された半導体素子層側と基板(支持基板)側とを対向させて半導体素子部と基板とを接合する場合であっても、光導波路近傍を除く領域における成長基板の結晶欠陥に起因した半導体素子層の異常成長に伴って厚みが大きくなった部分に対向するように基板の段差部が設けられるので、半導体素子層の異常成長により厚みが大きくなった部分が基板の表面に当接するのを抑制することができる。これにより、半導体素子部は、半導体素子層の厚みの差に起因した反り変形や内部応力などを発生させることなく基板側と接合される。この結果、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのを抑制することができる。
上記第1の局面による窒化物系半導体素子において、好ましくは、半導体素子層は、光導波路近傍に光導波路の延びる方向に沿って延びるように形成され、所定の厚みを有する第1領域と、光導波路近傍を除く領域に光導波路の延びる方向に沿って延びるように形成され、第1領域よりも大きな厚みを有する第2領域とを有し、段差部は、半導体素子層の第2領域が対向する基板の領域に形成されている。このように構成すれば、容易に成長基板の結晶欠陥により第1領域よりも厚みが大きくなった第2領域が基板表面に当接するのを抑制することができる。
上記半導体素子層が第1領域および第2領域を有する構成において、好ましくは、半導体素子部は、半導体素子層の第2領域と基板の段差部とが所定の距離を隔てて対向するように基板に接合されている。このように構成すれば、厚みの大きい第2領域が光導波路の延びる方向に沿って基板の表面と当接するのを確実に防止することができるので、半導体素子層にクラックが発生するのを確実に防止することができる。
上記第1の局面による窒化物系半導体素子において、好ましくは、半導体素子部は、光導波路近傍を除く領域に欠陥集中領域をさらに有し、半導体素子部は、欠陥集中領域が基板の段差部と対向するように基板に接合されている。このように構成すれば、欠陥集中領域近傍における半導体素子層は、欠陥集中領域以外の領域(光導波路近傍)よりも盛り上がって厚みが大きくなるので、この半導体素子層の厚みの大きい領域を、容易に基板側の段差部と対向させることができる。
この発明の第2の局面による窒化物系半導体素子の製造方法は、第1基板上に、第1方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を形成する工程と、第2基板の表面に第2方向に延びる凹形状の第1段差部を形成する工程と、第1基板に形成された半導体素子層の光導波路近傍を除く領域を、第2基板の第1段差部と対向させるとともに、第1基板の第1方向と第2基板の第2方向とを実質的に一致させることにより、第1基板の半導体素子層側と第2基板の第1段差部側とを接合する工程と、第1基板を除去する工程とを備える。
この発明の第2の局面による窒化物系半導体素子の製造方法では、上記のように、第1基板上に、第1方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を形成する工程と、第2基板の表面に第2方向に延びる凹形状の第1段差部を形成する工程と、第1基板に形成された半導体素子層の光導波路近傍を除く領域を、第2基板の第1段差部と対向させるとともに、第1基板の第1方向と第2基板の第2方向とを実質的に一致させることにより、第1基板の半導体素子層側と第2基板の第1段差部側とを接合する工程とを備えることによって、たとえば、結晶欠陥を有する第1基板(成長基板)上に形成された半導体素子層側と第2基板(支持基板)側とを対向させて接合する場合であっても、第1基板の第1方向と第2基板の第2方向とを実質的に一致させて接合するので、光導波路近傍を除く領域における第1基板の結晶欠陥に起因した半導体素子層の異常成長に伴って厚みが大きくなった部分が、第2基板の第1段差部によって第2基板の表面に当接するのを抑制することができる。これにより、第1基板の半導体素子層側を、半導体素子層の厚みの差に起因した反り変形や内部応力などを発生させることなく第2基板側と接合することができる。この結果、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのが抑制された窒化物系半導体素子を形成することができる。
この発明の第3の局面による窒化物系半導体素子の製造方法は、第1基板上に窒化物系半導体からなる半導体素子層を形成する工程と、第2基板の表面に所定の方向に延びる凹形状の第1段差部を形成する工程と、第1基板の半導体素子層側と第2基板の第1段差部側とを接合する工程と、第1基板を除去する工程と、第1基板が除去された半導体素子層に、第1段差部の延びる所定の方向に延びる光導波路を形成する工程とを備える。
この発明の第3の局面による窒化物系半導体素子の製造方法では、上記のように、第1基板上に窒化物系半導体からなる半導体素子層を形成する工程と、第2基板の表面に所定の方向に延びる凹形状の第1段差部を形成する工程と、第1基板の半導体素子層側と第2基板の第1段差部側とを接合する工程とを備えることによって、たとえば、結晶欠陥を有する第1基板(成長基板)上に形成された半導体素子層側と第2基板(支持基板)側とを対向させて接合する場合であっても、この後形成される光導波路の近傍を除く領域における第1基板の結晶欠陥に起因した半導体素子層の異常成長に伴って厚みが大きくなった部分が、第2基板の第1段差部によって第2基板の表面に当接するのを抑制するように半導体素子層側と第2基板側とを接合することができる。これにより、第1基板の半導体素子層側を、半導体素子層の厚みの差に起因した反り変形や内部応力などを発生させることなく第2基板側と接合することができる。この結果、半導体素子層の厚みの差に起因して半導体素子層にクラックが発生するのが抑制された窒化物系半導体素子を形成することができる。また、第1基板が除去された半導体素子層に、第1段差部の延びる所定の方向に延びる光導波路を形成する工程を備えることによって、光導波路は、第1基板の半導体素子層側を第2基板の第1段差部側に接合する工程の後に、第2基板が接合された側と反対側の半導体素子層に形成されるので、第1基板の半導体素子層側を第2基板の第1段差部側に接合する際の圧着力が直接的に光導波路に影響しない。これにより、圧着力の影響を受けない光導波路を形成することができる。
上記第2の局面または第3の局面による窒化物系半導体素子の製造方法において、好ましくは、半導体素子層を形成する工程は、第1基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する半導体素子層を成長する工程を含み、第1基板の半導体素子層側と第2基板の第1段差部側とを接合する工程は、第1基板の半導体素子層に形成された欠陥集中領域が、第2基板に形成された第1段差部と対向するように第1基板の半導体素子層側と第2基板の第1段差部側とを接合する工程を含む。このように構成すれば、欠陥集中領域近傍における半導体素子層は、欠陥集中領域以外の領域(光導波路近傍)よりも盛り上がって厚みが大きくなるので、この半導体素子層の厚みの大きい領域を、容易に第2基板側の第1段差部と対向させることができる。
上記第2の局面または第3の局面による窒化物系半導体素子の製造方法において、好ましくは、第1基板は、ストライプ状の欠陥集中領域を有し、第1基板上に半導体素子層を形成する工程に先立って、第1基板の欠陥集中領域近傍の少なくとも表面部分を除去することにより、第1基板に欠陥集中領域の延びる方向に延びる凹形状の第2段差部を形成する工程をさらに備える。このように構成すれば、欠陥集中領域近傍における半導体素子層の異常成長の開始位置を、第1基板の厚み方向に第2段差部の深さ分だけ下げた位置にすることができる。すなわち、欠陥集中領域近傍における半導体素子層の成長面は、欠陥集中領域の存在しない領域における半導体素子層の成長面よりも第2段差部の深さ分だけ下方から上方に向かって成長する。これにより、欠陥集中領域近傍における半導体素子層の異常成長分の厚みが、欠陥集中領域の存在しない領域における半導体素子層の厚みよりも顕著に突出するように形成されるのを抑制することができる。この結果、半導体素子部と第2基板との接合後に、半導体素子層の厚みの差に起因した反り変形や内部応力などが半導体素子層に発生しにくいので、半導体素子層にクラックが発生するのを抑制することができる。
上記第2の局面または第3の局面による窒化物系半導体素子の製造方法において、好ましくは、半導体素子層を形成する工程は、第1基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する半導体素子層を成長する工程を含み、第1基板上に半導体素子層を形成する工程は、第1基板上に半導体素子層を形成した後に、半導体素子層の欠陥集中領域を含む欠陥集中領域近傍を除去することにより、欠陥集中領域の延びる方向に延びる凹形状の第3段差部を形成する工程を含む。このように構成すれば、第1基板上に、第3段差部の形成により欠陥集中領域近傍における異常成長部分が除去された状態の半導体素子層を形成することができる。この結果、半導体素子部と第2基板との接合後に、半導体素子層の厚みの差に起因した反り変形や内部応力などが半導体素子層に発生しにくいので、半導体素子層にクラックが発生するのを抑制することができる。
以下、本発明の実施形態を図面に基づいて説明する。
(第1実施形態)
図1および図2は、それぞれ、本発明の第1実施形態による窒化物系半導体素子の構造を説明するための正面図および平面図である。図3は、図1に示した第1実施形態による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。図1〜図3を参照して、第1実施形態による窒化物系半導体素子100の構造について説明する。
本発明の第1実施形態による窒化物系半導体素子100では、図1に示すように、(100)面からなる主表面を有するとともに、約100μmの厚みを有するp型Ge基板10に、窒化物半導体からなる半導体素子層20が形成された半導体素子部30が、AuSn半田などからなる導電性接着層40を介して接合されている。なお、p型Ge基板10は、本発明の「基板」および「第2基板」の一例である。
また、図2に示すように、窒化物系半導体素子100の矢印A方向の長さ(半導体素子部30の幅W1(=W2+W2))は、約400μmを有するとともに、矢印A方向と実質的に直交する矢印B方向の長さ(共振器長)は、約400μmを有するように形成されている。
また、半導体素子層20は、n型AlGaNクラッド層21と、多重量子井戸(MQW)活性層22と、p型AlGaNクラッド層23とを含んでいる。具体的には、図1に示すように、n型AlGaNクラッド層21の下面上に、多重量子井戸(MQW)活性層22が形成されている。なお、n型AlGaNクラッド層21とMQW活性層22との間に、光ガイド層(図示せず)やキャリアブロック層(図示せず)などの他の半導体層が形成されていてもよい。また、MQW活性層22は、単層または単一量子井戸構造で形成してもよい。
また、MQW活性層22の下面上には、平坦部とその平坦部の略中央部から下方(矢印C1方向)に突出するように形成された凸部とを有するp型AlGaNクラッド層23が形成されている。なお、MQW活性層22とp型AlGaNクラッド層23との間に、光ガイド層(図示せず)やキャリアブロック層(図示せず)などの他の半導体層が形成されていてもよい。また、p型AlGaNクラッド層23の凸部によって、半導体素子部30の光導波路として共振器方向(図2の矢印B方向)にストライプ状(細長状)に延びるリッジ部24が構成されている。なお、n型AlGaNクラッド層21、MQW活性層22およびp型AlGaNクラッド層23は、それぞれ、本発明の「半導体素子層」の一例である。また、リッジ部24は、本発明の「光導波路」の一例である。
ここで、第1実施形態では、図1および図2に示すように、半導体素子層20の端部領域20bには、結晶欠陥の多いストライプ状の欠陥集中領域20cが形成されている。この欠陥集中領域20cは、後述する窒化物系半導体素子100の製造プロセスにおいてn型GaN基板50(図4参照)上に半導体素子層20を形成する際に、n型GaN基板50に設けられた欠陥集中領域50aが半導体素子層20の結晶成長とともに半導体素子層20に伝播することにより形成される。なお、n型GaN基板50は、所定の領域(欠陥集中領域50a)に結晶欠陥を集中して形成することにより、欠陥集中領域50a以外の広い領域の結晶欠陥を低減させた基板であり、第1実施形態では、成長基板として用いられている。なお、n型GaN基板50は、本発明の「第1基板」の一例である。
したがって、第1実施形態では、半導体素子層20は、半導体素子部30の幅方向(矢印A方向)の略中央部に位置し、リッジ部(光導波路)24を有するリッジ部近傍領域20aの厚みt1(図1参照)よりも、半導体素子部30の幅方向(矢印A方向)の端部領域20bの厚みt2(図1参照)が大きく(t1<t2)なるように形成されている。なお、第1実施形態における半導体素子層20では、リッジ部近傍領域20aに対して端部領域20bは、約10μm盛り上がって形成される。また、厚みt2を有する端部領域20bは、リッジ部24の延びる方向(図2の矢印B方向)に沿って形成されている。そして、p型Ge基板10には、半導体素子層20の端部領域20bの盛り上がった形状に対応するように、幅方向(図1の矢印A方向)に約40μmを有するとともに深さ方向(図1の矢印C1方向)に約10μmを有し、矢印B方向(図2参照)に延びる段差部10aが形成されている。なお、矢印B方向は、p型Ge基板10の(100)面における[110]方向に対応している。これにより、半導体素子層20の端部領域20bは、図1に示すように、p型Ge基板10側の上面(段差部10aの底部)に接触することなく半導体素子部30がp型Ge基板10に接合されている。また、上記構成に伴って、半導体素子層20の欠陥集中領域20cがp型Ge基板10の段差部10aと対向するように形成されている。また、半導体素子層20の端部領域20bとp型Ge基板10の段差部10aとの間には、長さL1(約2μm〜約3μm)の間隙が設けられている。なお、段差部10aは、本発明の「段差部」および「第1段差部」の一例である。また、リッジ部近傍領域20aおよび端部領域20bは、それぞれ、本発明の「第1領域」および「第2領域」の一例である。
また、図1に示すように、半導体素子層20のp型AlGaNクラッド層23の凸部以外の平坦部の下面上には、SiOからなる電流ブロック層25が形成されている。なお、電流ブロック層25は、半導体素子層20の欠陥集中領域20cを含む端部領域20bのp型AlGaNクラッド層23の盛り上がった形状に沿うように、p型AlGaNクラッド層23の下面上を覆っている。
また、図1に示すように、半導体素子層20のリッジ部24および電流ブロック層25の下面上の所定領域には、p側電極26が形成されている。なお、リッジ部24とp側電極26との間には、p型AlGaNクラッド層23よりも好ましくはバンドギャップが小さいコンタクト層(図示せず)やオーミック電極などが形成されていてもよい。また、半導体素子層20のn型AlGaNクラッド層21の上面上には、n側電極27が形成されている。
また、図1に示すように、p型Ge基板10の上面上および下面上には、それぞれ、p側電極28およびp側電極29が形成されている。したがって、半導体素子部30は、p側電極26と、p型Ge基板10側のp側電極28との間に形成された導電性接着層40を介してp型Ge基板10側に接合されている。
また、窒化物系半導体素子100には、図2に示すように、共振器の延びる方向(矢印B方向)の両端部に、光出射面30aと光反射面30bとがそれぞれ形成されている。なお、第1実施形態では、光出射面30aおよび光反射面30bは、それぞれの共振器面から出射されるレーザ光強度の大小関係により区別される。すなわち、相対的にレーザ光の出射強度の大きい光出射面30a側が光出射面であり、相対的にレーザ光の出射強度の小さい光反射面30b側が光反射面である。また、窒化物系半導体素子100の光出射面30aおよび光反射面30bには、製造プロセスにおける端面コート処理により、窒化アルミ(AlN)膜やアルミナ(Al)膜などからなる誘電体多層膜(図示せず)が、それぞれ形成されている。
また、図3には、第1実施形態による窒化物系半導体素子100(p型Ge基板10)のp側電極29側が、半導体素子部30を上面側にしたジャンクションアップ方式によりAuSn半田などからなる導電性接着層41を介してAlNからなる放熱基台(ヒートシンク)70に固定されるとともに、放熱基台70の下面側が導電性接着層41を介して基台(ヘッダ)71に取り付けられた構造が示されている。なお、p型Ge基板10およびAlNからなる放熱基台70は、それぞれ、約60W/mKおよび約230W/mKの熱伝導率を有する。
ここで、第1実施形態では、図3に示すように、放熱基台70の矢印A方向の幅およびB方向(紙面に垂直な方向)の長さは、それぞれ、約800μmを有している。すなわち、放熱基台70は、窒化物系半導体素子100のサイズ(幅および奥行ともに約400μm)よりも大きくなる(放熱基台70はp型Ge基板10の約4倍の体積を有する)ように構成されている。これにより、レーザ光出射時の半導体素子部30の発熱を、p型Ge基板10よりも、体積および熱伝導率の点において約4倍大きな放熱基台70を介して効率よく放熱させることが可能に構成されている。
また、図3に示すように、基台(ヘッダ)71は、2つのリード端子72および73が貫通するように設けられたベース部74に固定されている。そして、窒化物系半導体素子100のn側電極27には、Auワイヤ75が、ベース部74のリード端子72にワイヤボンディングされている。また、放熱基台70の窒化物系半導体素子100が固定されていない部分の上面には、Auワイヤ76が、ベース部74のリード端子73にワイヤボンディングされている。すなわち、窒化物系半導体素子100の裏面上に形成されたp側電極29が、導電性接着層41およびAuワイヤ75を介してリード端子73に導通されるように構成されている。これにより、放熱基台70に絶縁体材料であるAlNを用いているので、窒化物系半導体素子100のマウント方式(ジャンクションアップ方式またはジャンクションダウン方式)に関係なく、正極側(p側)および負極側(n側)を所望の端子(リード端子72および73)に接続することができる。
図4〜図8は、図1に示した第1実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。次に、図1および図4〜図8を参照して、第1実施形態による窒化物系半導体素子100の製造プロセスについて説明する。
まず、図4に示すように、有機金属化学的気相成長法(MOCVD法)により、(0001)面からなる主表面を有するn型GaN基板50の上面上に、所定の厚みにInGaN剥離層60を積層する。そして、InGaN剥離層60上に、n型AlGaNクラッド層21、MQW活性層22およびp型AlGaNクラッド層23を、それぞれ所定の厚みを有するように順に積層することによって半導体素子層20を形成する。
ここで、第1実施形態では、n型GaN基板50として、[1−100]方向(図2の矢印B方向)に延びるとともに、矢印A方向(図4参照)に約400μmの間隔でストライプ状に配置される欠陥集中領域50aが複数設けられた基板を用いる。これにより、図4に示すように、半導体素子層20には、n型GaN基板50の欠陥集中領域50aが設けられた領域の両側の上面上に盛り上がるように結晶成長する端部領域20bと、欠陥集中領域50a以外の領域の上面上に結晶成長する領域(リッジ部近傍領域20aを含む)とが形成される。
そして、図4に示すように、p型AlGaNクラッド層23の上面上に、リソグラフィによるレジストパターンを形成した後、そのレジストパターンをマスクとしてドライエッチングなどを行うことにより、[1−100]方向(図2の矢印B方向)に延びるリッジ部24を形成する。
また、図4に示すように、p型AlGaNクラッド層23のリッジ部24以外の上面上およびリッジ部24の両側面上に、所定の厚みを有するSiOからなる電流ブロック層25を形成する。その後、電流ブロック層25上の所定領域に、リッジ部24の上面に接触するように、真空蒸着法により所定の厚みを有するp側電極26を形成する。そして、p側電極26上に、基板接合時の接着層として、AuSn半田などからなる導電性接着層40(図示せず)を予め形成する。このようにして、成長基板側の半導体素子部30の構造が形成される。
次に、図5に示すように、支持基板としてのp型Ge基板10の上面に、エッチング技術を用いて、幅方向(矢印A方向)に約40μmを有するとともに深さ方向(矢印C1方向)に約10μmを有し、p型Ge基板10の[110]方向(図2の矢印B方向)に延びる段差部10aを形成する。その際、第1実施形態では、図5に示すように、段差部10aを、矢印A方向に約400μmの間隔で複数形成する。その後、p型Ge基板10の上面の段差部10aが形成されていない領域に、真空蒸着法により所定の厚みを有するp側電極28を形成する。そして、p側電極28上に、基板接合時の接着層として、AuSn半田などからなる導電性接着層40を予め形成する。このようにして、支持基板側の構造が形成される。
次に、図6に示すように、図4に示したn型GaN基板50側に形成された半導体素子部30のp側電極26側と、図5に示したp型Ge基板10のp側電極28側とを対向させながら、温度約295℃、荷重約100Nの条件下で接合する。
その際、第1実施形態では、n型GaN基板50に形成された半導体素子層20の端部領域20bをp型Ge基板10の段差部10aの延びる方向(図6の紙面に垂直な方向)に沿って対向させながら、n型GaN基板50の半導体素子層20側とp型Ge基板10のp側電極28側とを接合する。これにより、図6に示すように、半導体素子層20の端部領域20bにおける半導体素子層20の盛り上がった形状を、p型Ge基板10側の段差部10aによって吸収することが可能となる。これにより、半導体素子部30は、半導体素子層20の厚みの差に起因した反り変形や内部応力などを発生させることなくp型Ge基板10側と接合される。
次に、図7に示すように、Nd:YAGレーザ光の第2高調波(波長:約532nm)を、約500mJ/cm〜約1000mJ/cmのエネルギ密度に調整した上で、n型GaN基板50の裏面側(図7では上面側)からn型GaN基板50に向けて照射する。なお、レーザ光は、n型GaN基板50の下面側の全域にわたり照射される。そして、レーザ光の照射により、内部に積層されたInGaN剥離層60の結晶結合が全面的にまたは局所的に破壊される。これにより、n型GaN基板50を、InGaN剥離層60の破壊領域に沿って、半導体素子部30側から分離(剥離)される。なお、レーザ光は、GaNを透過し、InGaN剥離層60で吸収される波長であれば、YAGレーザ光以外の他のレーザ光源を用いてもよい。また、分離されたn型GaN基板50は、表面処理を行うことにより再利用が可能となる。
次に、図8に示すように、n型GaN基板50が除去された半導体素子層20(n型AlGaNクラッド層21)の上面上に、真空蒸着法により所定の厚みを有するn側電極27を形成する。また、図8に示すように、研磨やエッチング加工などにより約100μmの厚みに調整されたp型Ge基板10の裏面上に、所定の厚みを有するp側電極29を真空蒸着法により形成する。このようにして、ウェハ状態の窒化物系半導体素子100が形成される。
その後、ウェハ状態の窒化物系半導体素子100に対して、p型Ge基板10の(110)面で劈開することにより、光出射面30aおよび光反射面30b(図2参照)を有するバー状の窒化物系半導体素子100を形成する。また、バー状の窒化物系半導体素子100に対して、端面コート処理を行う。これにより、窒化物系半導体素子100の光出射面30aおよび光反射面30b(図2参照)には、窒化アルミ(AlN)膜やアルミナ(Al)膜などからなる誘電体多層膜(図示せず)がそれぞれ形成される。
さらに、図8に示したバー状の窒化物系半導体素子100に対して、共振器の延びる方向(図2の矢印B方向)に沿って順次素子分割(チップ化)を行う。これにより、図1に示すように、チップ化された窒化物系半導体素子100が形成される。このようにして、第1実施形態による窒化物系半導体素子100が製造される。
第1実施形態では、上記のように、リッジ部(光導波路)24を有する半導体素子層20を含む半導体素子部30と、半導体素子層20のリッジ部24近傍を除く領域と対向する領域にリッジ部24の延びる方向(B方向)に沿って段差部10aが形成され、半導体素子部30に接合されるp型Ge基板10とを備えることによって、たとえば、結晶欠陥を有する成長基板上に形成された半導体素子層20側とp型Ge基板10側(支持基板)とを対向させて半導体素子部30とp型Ge基板10とを接合する場合であっても、リッジ部24近傍を除く領域における成長基板の結晶欠陥に起因した半導体素子層20の異常成長に伴って厚みが大きくなった端部領域20bに対向するようにp型Ge基板10の段差部10aが設けられるので、半導体素子層20の異常成長により厚みが大きくなった端部領域20bがp型Ge基板10の表面(段差部10aの底部)に当接するのを抑制することができる。これにより、半導体素子部30は、半導体素子層20の厚みの差に起因した反り変形や内部応力などを発生させることなくp型Ge基板10側と接合される。この結果、半導体素子層20の厚みの差(t2−t1)(図1参照)に起因して半導体素子層20にクラックが発生するのを抑制することができる。
また、第1実施形態では、半導体素子層20は、リッジ部(光導波路)24近傍にリッジ部24の延びる方向に沿って延びるように形成され、所定の厚み(t1)を有するリッジ部近傍領域20aと、リッジ部24近傍を除く領域にリッジ部24の延びる方向に沿って延びるように形成され、リッジ部近傍領域20aよりも大きな厚み(t2)を有する端部領域20bとを有し、段差部10aを、半導体素子層20の端部領域20bが対向するp型Ge基板10の領域にB方向(図2参照)に延びるように形成することによって、容易に成長基板の結晶欠陥によりリッジ部近傍領域20aよりも厚みが大きくなった端部領域20bがp型Ge基板10の表面に当接するのを抑制することができる。
また、第1実施形態では、半導体素子部30を、半導体素子層20の端部領域20bとp型Ge基板10の段差部10aとが所定の距離L1(約2μm〜約3μm)を隔てて対向するようにp型Ge基板10に接合するように構成することによって、厚みの大きい端部領域20bが、リッジ部(光導波路)24の延びる方向(B方向)に沿ってp型Ge基板10の表面と当接するのを確実に防止することができるので、半導体素子層20にクラックが発生するのを確実に防止することができる。
また、第1実施形態では、半導体素子部30は、リッジ部(光導波路)24の近傍を除く領域に欠陥集中領域20cをさらに有し、半導体素子部30を、半導体素子層20の欠陥集中領域20cがp型Ge基板10の段差部10aとB方向に沿って対向するようにp型Ge基板10に接合するように構成することによって、欠陥集中領域20c近傍における半導体素子層20は、欠陥集中領域20c以外の領域(リッジ部近傍領域20a)よりも盛り上がって厚みが大きくなるので、この半導体素子層20の厚みの大きい領域(端部領域20b)を、容易にp型Ge基板10側の段差部10aと対向させることができる。
(第1実施形態の第1変形例)
図9は、本発明の第1実施形態の第1変形例による窒化物系半導体素子の構造を説明するための正面図である。図1および図9を参照して、この第1実施形態の第1変形例による窒化物系半導体素子110では、上記第1実施形態と異なり、半導体素子層20の片側の端部近傍にのみストライプ状の欠陥集中領域20cを有する半導体素子部30が、導電性接着層40を介してp型Ge基板10に接合されている場合について説明する。
ここで、第1実施形態の第1変形例では、図9に示すように、窒化物系半導体素子110の幅W2(矢印A方向の長さ)は、窒化物系半導体素子100(図1参照)の幅W1(矢印A方向の長さ)の約半分(W2=約200μm)である。すなわち、製造プロセスにおいて、隣接する欠陥集中領域20cの間における半導体素子層20のp型AlGaNクラッド層23に、2つの凸部を形成することにより、B方向(紙面に垂直な方向)に互いに平行に延びる2つのリッジ部24を形成する。そして、半導体素子部30とp型Ge基板10とを接合した後に、2つのリッジ部24に挟まれた領域の略中央および欠陥集中領域20cにおいて素子分割(チップ化)を行うことにより、窒化物系半導体素子100(図1参照)に対して幅方向(矢印A方向)に約半分のサイズを有する一対の窒化物系半導体素子110が形成される。なお、図9には、一対の窒化物系半導体素子110のうちの片方の半導体素子の構造を示している。なお、第1実施形態の第1変形例による窒化物系半導体素子110のその他の構造および製造プロセスは、上記第1実施形態と同様である。
第1実施形態の第1変形例では、上記のように、半導体素子層20の片側の端部近傍にのみ欠陥集中領域20cを有する半導体素子部30がp型Ge基板10に接合された窒化物系半導体素子110を形成することによって、窒化物系半導体素子110の矢印A方向の幅W2を窒化物系半導体素子100(図1参照)の幅W1の約半分の長さとすることができるので、1枚のウェハから形成される半導体素子の数を増加させることができる。なお、第1実施形態の第1変形例によるその他の効果は、上記第1実施形態と同様である。
(第1実施形態の第2変形例)
図10は、本発明の第1実施形態の第2変形例による窒化物系半導体素子の構造を説明するための正面図である。図10を参照して、この第1実施形態の第2変形例による窒化物系半導体素子120では、上記第1実施形態と異なり、半導体素子層20のリッジ部24の両側にリッジ部24よりも下方(矢印C1方向)に突出する一対の支持部23aが形成された半導体素子部30が、導電性接着層40を介してp型Ge基板10に接合されている場合について説明する。
ここで、第1実施形態の第2変形例では、図10に示すように、半導体素子層20のp型AlGaNクラッド層23の略中央部にB方向(紙面に垂直な方向)に平行に延びる2つの溝を形成することによって、リッジ部24の両側にリッジ部24よりも下方(矢印C1方向)に突出する一対の支持部23aが形成されている。また、リッジ部24の下面上を除くとともに、支持部23aを含むp型AlGaNクラッド層23の表面形状に沿って、SiOからなる電流ブロック層25が形成されている。そして、電流ブロック層25の形状を所定の領域のみ覆うようにp側電極26が形成されている。なお、第1実施形態の第2変形例による窒化物系半導体素子120のその他の構造および製造プロセスは、上記第1実施形態と同様である。
第1実施形態の第2変形例では、上記のように、半導体素子層20のリッジ部24の両側に、リッジ部24よりも下方(矢印C1方向)に突出する一対の支持部23aを形成することによって、半導体素子部30をp型Ge基板10に接合する際の圧着力が、p側電極26を介してリッジ部24よりも下方に突出する一対の支持部23aに先に加わる。これにより、リッジ部24に加わる圧着力を抑制することができるので、接合時のリッジ部24への影響を少なくすることができる。なお、第1実施形態の第2変形例によるその他の効果は、上記第1実施形態と同様である。
(第1実施形態の第3変形例)
図11は、本発明の第1実施形態の第3変形例による窒化物系半導体素子の構造を説明するための正面図である。図11を参照して、この第1実施形態の第3変形例による窒化物系半導体素子130では、上記第1実施形態と異なり、電流ブロック層25の下面上に、リッジ部24よりも下方に突出する一対の電流ブロック層25aがさらに形成された半導体素子部30が、導電性接着層40を介してp型Ge基板10に接合されている場合について説明する。
ここで、第1実施形態の第3変形例では、図11に示すように、半導体素子部30には、電流ブロック層25の下面上に、リッジ部24よりも下方に突出する一対の電流ブロック層25aが形成されている。また、電流ブロック層25および電流ブロック層25a(2箇所)の表面形状に沿って、実質的に均一な厚みを有するp側電極26が形成されている。なお、第1実施形態の第3変形例による窒化物系半導体素子130のその他の構造および製造プロセスは、上記第1実施形態と同様である。
第1実施形態の第3変形例では、上記のように、半導体素子部30の電流ブロック層25の下面上に、リッジ部24よりも下方(矢印C1方向)に突出する一対の電流ブロック層25aを形成することによって、半導体素子部30をp型Ge基板10に接合する際の圧着力が、p側電極26を介してリッジ部24よりも下方に突出する一対の電流ブロック層25aに先に加わる。これにより、リッジ部24に加わる圧着力を抑制することができるので、接合時のリッジ部24への影響を少なくすることができる。なお、第1実施形態の第3変形例によるその他の効果は、上記第1実施形態と同様である。
(第1実施形態の第4変形例)
図12は、本発明の第1実施形態の第4変形例による窒化物系半導体素子の構造を説明するための正面図である。図12を参照して、この第1実施形態の第4変形例による窒化物系半導体素子140では、上記第1実施形態と異なり、p側電極26の矢印A方向の端部近傍領域に、リッジ部24下面のp側電極26よりも下方(矢印C1方向)に突出する一対のp側電極26aがさらに形成された半導体素子部30が、導電性接着層40を介してp型Ge基板10に接合されている場合について説明する。
ここで、第1実施形態の第4変形例では、図12に示すように、半導体素子部30には、リッジ部24および電流ブロック層25を覆うp側電極26の矢印A方向の端部近傍領域に、リッジ部24下面のp側電極26よりも下方(矢印C1方向)に突出する一対のp側電極26a(2箇所)が形成されている。なお、第1実施形態の第4変形例による窒化物系半導体素子140のその他の構造および製造プロセスは、上記第1実施形態と同様である。
第1実施形態の第4変形例では、上記のように、p側電極26の矢印A方向の端部近傍領域に、リッジ部24下面のp側電極26よりも下方に突出する一対のp側電極26aを形成することによって、半導体素子部30をp型Ge基板10に接合する際の圧着力が、リッジ部24下方のp側電極よりも、一対のp側電極26a側に先に加わる。これにより、リッジ部24に加わる圧着力を抑制することができるので、接合時のリッジ部24への影響を少なくすることができる。なお、第1実施形態の第4変形例によるその他の効果は、上記第1実施形態と同様である。
(第1実施形態の第5変形例)
図13は、本発明の第1実施形態の第5変形例による窒化物系半導体素子の構造を説明するための正面図である。図1および図13を参照して、この第1実施形態の第5変形例による窒化物系半導体素子150では、上記第1実施形態と異なり、欠陥集中領域20c(図1参照)を有しない半導体素子層20を含む半導体素子部30が、導電性接着層40を介して段差部10aが形成されたp型Ge基板10に接合した場合について説明する。
ここで、第1実施形態の第5変形例では、図13に示すように、半導体素子層20には欠陥集中領域20c(図1参照)が存在しないので、半導体素子層20は、幅方向(矢印A方向)に実質的に均一な厚みt1を有している。なお、第1実施形態の第5変形例による窒化物系半導体素子150のその他の構造および製造プロセスは、上記第1実施形態と同様である。
第1実施形態の第5変形例では、上記のように、均一な厚みt1を有する半導体素子層20を含む半導体素子部30が、段差部10aを有するp型Ge基板10に接合された窒化物系半導体素子150を形成することによって、支持基板側に段差部10aを有するp型Ge基板10を用いるので、図1のように半導体素子層20に盛り上がり形状がある場合と、図13のように半導体素子層20に盛り上がり形状がない場合との両方の形状を有する半導体素子層20を含む半導体素子部30を、それぞれ、支持基板(p型Ge基板10)側に接合することができる。これにより、支持基板の汎用性を向上させることができる。なお、第1実施形態の第5変形例によるその他の効果は、上記第1実施形態と同様である。
(第1実施形態の第6変形例)
図14は、本発明の第1実施形態の第6変形例による窒化物系半導体素子の構造を説明するための正面図である。図15は、図14に示した第1実施形態の第6変形例による窒化物系半導体素子の製造プロセスを説明するための図である。図1、図14および図15を参照して、この第1実施形態の第6変形例による窒化物系半導体素子160では、上記第1実施形態と異なり、製造プロセスにおいて、成長基板として用いるn型GaN基板50の欠陥集中領域50aが存在する領域に、予めエッチングにより段差部50b(図15参照)を形成した状態でn型GaN基板50上に半導体素子層20を形成する場合について説明する。なお、n型GaN基板50および段差部50bは、それぞれ、本発明の「第1基板」および「第2段差部」の一例である。
ここで、第1実施形態の第6変形例では、図15に示すように、n型GaN基板50上に半導体素子層20を形成する工程に先立って、n型GaN基板50の欠陥集中領域50aが存在する領域の表面部分(上面側)をエッチングにより除去して段差部50bを形成する工程を備えている。これにより、n型GaN基板50の欠陥集中領域50a近傍における半導体素子層20の異常成長の開始位置を、n型GaN基板50の厚み方向(図15の矢印C1方向)に段差部50bの深さ分だけ下げた位置にすることができる。すなわち、欠陥集中領域50a近傍における半導体素子層20の成長面は、欠陥集中領域50aの存在しない領域における半導体素子層20の成長面よりも段差部50bの深さ分だけ下方から上方(図15の矢印C2方向)に向かって成長する。これにより、欠陥集中領域50a近傍における半導体素子層20の異常成長による成長面が、欠陥集中領域50aの存在しない領域における半導体素子層20の成長面よりも顕著に上方(矢印C2方向)に突出するように形成されるのを抑制することができる。したがって、図14に示すように、半導体素子層20の端部領域20bとリッジ部近傍領域20aとの厚みの差は、上記第1実施形態による窒化物系半導体素子100(図1参照)の場合の半導体素子層20の厚みの差(t2−t1)よりも小さくなる。また、この場合、端部領域20bと段差部10aとの距離L2は、窒化物系半導体素子100(図1参照)の場合の距離L1よりも若干大きい。
第1実施形態の第6変形例では、上記のように構成することによって、半導体素子部30とp型Ge基板10との接合後に、半導体素子層20の厚みの差に起因した反り変形や内部応力などが半導体素子層20に発生しにくいので、半導体素子層20にクラックが発生するのを抑制することができる。
なお、第1実施形態の第6変形例による窒化物系半導体素子160のその他の構造および製造プロセスは、上記第1実施形態と同様である。また、第1実施形態の第6変形例によるその他の効果についても、上記第1実施形態と同様である。
(第1実施形態の第7変形例)
図16は、本発明の第1実施形態の第7変形例による窒化物系半導体素子の構造を説明するための正面図である。図17は、図16に示した第1実施形態の第7変形例による窒化物系半導体素子の製造プロセスを説明するための図である。図1、図4、図16および図17を参照して、この第1実施形態の第7変形例による窒化物系半導体素子170では、上記第1実施形態と異なり、製造プロセスにおいて、成長基板として用いるn型GaN基板50上に半導体素子層20を形成した後に、半導体素子層20に形成された欠陥集中領域20cおよびその近傍領域を除去する場合について説明する。
ここで、第1実施形態の第7変形例では、図17に示すように、n型GaN基板50上に半導体素子層20を形成する工程の後に、半導体素子層20に形成された欠陥集中領域20c(図4参照)およびその近傍領域をエッチングにより除去して段差部51を形成する工程を備えている。なお、段差部51は、本発明の「第3段差部」の一例である。これにより、n型GaN基板50上に、欠陥集中領域20c(図4参照)の近傍領域における半導体素子層20の異常成長部分(端部領域20b)が段差部51により除去された状態の半導体素子層20を形成することができる。したがって、図16に示すように、半導体素子層20の端部領域20bとリッジ部近傍領域20aとの厚みの差は、上記第1実施形態による窒化物系半導体素子100(図1参照)の場合の半導体素子層20の厚みの差(t2−t1)よりも小さくなる。また、この場合、端部領域20bと段差部10aとの距離L2は、窒化物系半導体素子100(図1参照)の場合の距離L1よりも若干大きい。
第1実施形態の第7変形例においても、上記のように構成することによって、半導体素子部30とp型Ge基板10との接合後に、半導体素子層20の厚みの差に起因した反り変形や内部応力などが半導体素子層20に発生しにくいので、半導体素子層20にクラックが発生するのを抑制することができる。
なお、第1実施形態の第7変形例による窒化物系半導体素子170のその他の構造および製造プロセスは、上記第1実施形態と同様である。また、第1実施形態の第7変形例によるその他の効果についても、上記第1実施形態と同様である。
(第1実施形態の第8変形例)
図18は、本発明の第1実施形態の第8変形例による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。図18を参照して、この第1実施形態の第8変形例による構造では、上記第1実施形態と異なり、上記第1実施形態による窒化物系半導体素子100を半導体素子部30を下面側にしたジャンクションダウン方式により放熱基台(ヒートシンク)70に固定する場合について説明する。
ここで、第1実施形態の第8変形例では、図18に示すように、上記第1実施形態による窒化物系半導体素子100のn側電極27側が、ジャンクションダウン方式により導電性接着層41を介して放熱基台(ヒートシンク)70に固定されるとともに、放熱基台70の下面側が導電性接着層41を介して基台(ヘッダ)71に取り付けられている。
また、図18に示すように、放熱基台70の矢印A方向の幅およびB方向(紙面に垂直な方向)の長さは、それぞれ、約800μmを有している。すなわち、上記第1実施形態と同様に、放熱基台70は、窒化物系半導体素子100のサイズ(幅および奥行ともに約400μm)よりも大きくなるように構成されている。また、第1実施形態の第8変形例では、窒化物系半導体素子100のうち、半導体素子層20側が放熱基台70の近傍に接合されている。これにより、第1実施形態の第8変形例においても、レーザ光出射時の半導体素子部30の発熱を、サイズが大きくかつ約230W/mKの高い熱伝導率を有する放熱基台70を介して効率よく放熱させることが可能に構成されている。
なお、第1実施形態の第8変形例によるその他の構造および製造プロセスは、上記第1実施形態と同様である。また、第1実施形態の第8変形例によるその他の効果は、上記第1実施形態と同様である。
(第2実施形態)
図19は、本発明の第2実施形態による窒化物系半導体素子の構造を説明するための正面図である。図20〜図22は、図19に示した第2実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。まず、図19を参照して、この第2実施形態では、上記第1実施形態と異なり、半導体素子部230がp型Ge基板10と接合されている側と反対側(半導体素子層220の上面側)にリッジ部(光導波路)224などが形成されている場合について説明する。
本発明の第2実施形態による窒化物系半導体素子200では、図19に示すように、(100)面からなる主表面を有するとともに、約100μmの厚みを有するp型Ge基板10に、窒化物半導体からなる半導体素子層220が形成された半導体素子部230が、AuSn半田などからなる導電性接着層40を介して接合されている。
ここで、第2実施形態では、MQW活性層22の上面上に、平坦部とその平坦部の略中央部から上方(矢印C2方向)に突出するように形成された凸部とを有するn型AlGaNクラッド層21が形成されている。また、n型AlGaNクラッド層21の凸部によって、半導体素子部230の光導波路として共振器方向(図19の紙面に垂直な方向)にストライプ状に延びるリッジ部224が構成されている。
また、図19に示すように、半導体素子層220のn型AlGaNクラッド層21の凸部以外の平坦部の上面上には、SiOからなる電流ブロック層225が形成されている。また、半導体素子層220のリッジ部224および電流ブロック層225の上面上には、n側電極226が形成されている。また、半導体素子層220のp型AlGaNクラッド層23の下面上には、p側電極227が形成されている。
また、第2実施形態では、図19に示すように、半導体素子層220の端部領域220bは、p型Ge基板10側の上面に接触することなく半導体素子部230がp型Ge基板10に接合されている。また、上記構成に伴って、半導体素子層220の欠陥集中領域220cがp型Ge基板10の段差部10aと対向するように形成されている。また、半導体素子層220の端部領域220bとp型Ge基板10の段差部10aとの間には、長さL3(約2μm〜約3μm)の間隙が設けられている。なお、第2実施形態における窒化物系半導体素子200のその他の構造は、上記第1実施形態と同様である。
次に、図2、図5および図19〜図22を参照して、第2実施形態による窒化物系半導体素子の製造プロセスについて説明する。
まず、図20に示すように、上記第1実施形態と同様の製造プロセスを用いて、[1−100]方向(紙面に垂直な方向)に延びる欠陥集中領域50aを有するn型GaN基板50の上面((0001)面)上に、InGaN剥離層60、n型AlGaNクラッド層21、MQW活性層22およびp型AlGaNクラッド層23を順に積層することにより半導体素子層220を形成する。この際、上記第1実施形態と同様に、半導体素子層220には、n型GaN基板50の欠陥集中領域50aが設けられた領域の両側の上面上に盛り上がるように結晶成長する端部領域220bと、欠陥集中領域50a以外の領域の上面上に結晶成長する領域(リッジ部近傍領域220a)とが形成される。なお、リッジ部近傍領域220aおよび端部領域220bは、それぞれ、本発明の「第1領域」および「第2領域」の一例である。
また、図20に示すように、p型AlGaNクラッド層23の上面上に、真空蒸着法によりp側電極227を形成する。そして、p側電極227上に、基板接合時の接着層として、AuSn半田などからなる導電性接着層40を予め形成する。このようにして、成長基板側の半導体素子部230の構造が形成される。
そして、図5に示すように、上記第1実施形態と同様の製造プロセスを用いて、[110]方向(紙面に垂直な方向)に延びる段差部10aを有するp型Ge基板10を形成するとともに、p型Ge基板10の上面((100)面)の段差部10aが形成されていない領域に、真空蒸着法によりp側電極28を形成する。このようにして、支持基板側の構造が形成される。
そして、図21に示すように、図20に示したn型GaN基板50側に形成された半導体素子部230のp側電極227側と、図5に示したp型Ge基板10のp側電極28側とを対向させながら、温度約295℃、荷重約100Nの条件下で接合する。
その際、第2実施形態では、n型GaN基板50に形成された半導体素子層220の端部領域220bをp型Ge基板10の段差部10aの延びる方向(図21の紙面に垂直な方向)に沿って対向させながら、n型GaN基板50の半導体素子層220側とp型Ge基板10のp側電極28側とを接合する。これにより、図21に示すように、半導体素子層220の端部領域220bにおける半導体素子層220の盛り上がった形状を、p型Ge基板10側の段差部10aによって吸収することが可能となる。これにより、半導体素子部230は、半導体素子層220の厚みの差に起因した反り変形や内部応力などを発生させることなくp型Ge基板10側と接合される。
その後、上記第1実施形態と同様に、Nd:YAGレーザ光の第2高調波(波長:約532nm)を、約500mJ/cm〜約1000mJ/cmのエネルギ密度に調整した上で、n型GaN基板50の裏面側(図21では上面側)からn型GaN基板50に向けて照射する。これにより、n型GaN基板50を、InGaN剥離層60の破壊領域に沿って、半導体素子部30側から分離(剥離)される。その際、分離されたn型GaN基板50は、表面処理を行うことにより再利用が可能となる。
また、第2実施形態では、図22に示すように、n型GaN基板50が除去された半導体素子層220(n型AlGaNクラッド層21)の上面上に、リソグラフィによるレジストパターンを形成した後、そのレジストパターンをマスクとしてドライエッチングなどを行うことにより、[1−100]方向(図22の紙面に垂直な方向)に延びるリッジ部224を形成する。そして、n型AlGaNクラッド層21のリッジ部224以外の上面上およびリッジ部224の両側面上に、電流ブロック層225を形成する。その後、電流ブロック層225上の所定領域に、リッジ部224の上面に接触するように、真空蒸着法によりn側電極226を形成する。このようにして、ウェハ状態の窒化物系半導体素子200が形成される。
その後、上記第1実施形態と同様に、ウェハ状態の窒化物系半導体素子200に対して、p型Ge基板10の(110)面で劈開することにより、光出射面30aおよび光反射面30b(図2参照)を有するバー状の窒化物系半導体素子200を形成する。さらに、図22に示したバー状の窒化物系半導体素子200に対して、共振器の延びる方向(図2の矢印B方向)に沿って順次素子分割(チップ化)を行う。これにより、図19に示すように、チップ化された窒化物系半導体素子200が形成される。このようにして、第2実施形態による窒化物系半導体素子200が製造される。
第2実施形態による製造プロセスでは、上記のように、n型GaN基板50が除去された半導体素子層220の上面側(n型AlGaNクラッド層21側)に、段差部10aの延びる方向(B方向)に延びるリッジ部(光導波路)224を形成する工程を備えることによって、リッジ部224は、n型GaN基板50の半導体素子層220側をp型Ge基板10の段差部10a側に接合する工程の後に、p型Ge基板10が接合された側と反対側の半導体素子層220に形成されるので、n型GaN基板50の半導体素子層220側をp型Ge基板10の段差部10a側に接合する際の圧着力が直接的にリッジ部224に影響しない。これにより、圧着力の影響を受けないリッジ部224を形成することができる。
なお、第2実施形態のその他の効果は、上記第1実施形態と同様である。
なお、今回開示された実施形態は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施形態の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
たとえば、上記第1実施形態の第6変形例では、n型GaN基板50(成長基板)の段差部50bにより端部領域20bの盛り上がりが抑制された半導体素子層20を形成するとともに、半導体素子層20に予めリッジ部(光導波路)24を形成した半導体素子部30と、p型Ge基板10(支持基板)とを接合して窒化物系半導体素子160を形成した例について示したが、本発明はこれに限らず、リッジ部が形成される前の半導体素子層と支持基板とを接合した後に、半導体素子層の支持基板側とは反対側の表面にリッジ部(光導波路)を形成する製造プロセスを適用して窒化物系半導体素子を形成してもよい。
また、上記第1実施形態の第7変形例では、n型GaN基板50(成長基板)上への半導体素子層20の積層後にエッチングにより端部領域20bの盛り上がりが抑制された半導体素子層20を形成するとともに、半導体素子層20に対して予めリッジ部(光導波路)24が形成された半導体素子部30と、p型Ge基板10(支持基板)とを接合して窒化物系半導体素子170を形成した例について示したが、本発明はこれに限らず、リッジ部が形成される前の半導体素子層と支持基板とを接合した後に、半導体素子層の支持基板とは反対側の表面にリッジ部(光導波路)を形成する製造プロセスを適用して窒化物系半導体素子を形成してもよい。
また、上記第1および第2実施形態では、支持基板にGe基板を用いた例について示したが、本発明はこれに限らず、GaAs、Si、およびInPなどの、劈開性が良好な他の材料からなる基板を用いてもよい。
また、上記第1および第2実施形態では、導電性接着層としてAuSn半田を用いたが、本発明はこれに限らず、Au、Sn、In、PbおよびGeなどの他の材料およびその合金材料からなる導電性接着層を用いてもよい。
また、上記第1および第2実施形態では、放熱基台(ヒートシンク)にAlNを用いたが、本発明はこれに限らず、放熱基台に、SiC、Si、BN、ダイヤモンド、Cu,CuWおよびAlなどの熱伝導率の良好な絶縁体および導体を用いてもよい。
また、上記第1および第2実施形態では、支持基板側(p型Ge基板10側)にp型クラッド層(p型AlGaNクラッド層23)が配置されている例について示したが、本発明はこれに限らず、支持基板側にn型クラッド層が配置されていてもよい。この場合、支持基板にn型Ge基板を用いる。
また、上記第1および第2実施形態における窒化物系半導体素子の製造プロセスでは、成長基板であるn型GaN基板50上にn型クラッド層(n型AlGaNクラッド層21)から順に形成した例について示したが、本発明はこれに限らず、成長基板上にp型クラッド層から順に形成してもよい。この場合、支持基板にn型Ge基板を用いる。
また、上記第1および第2実施形態では、窒化物系半導体素子の共振器面(光出射面30aおよび光反射面30b)に形成した誘電体多層膜を、アルミニウム(Al)元素を含む窒化アルミ膜やアルミナ(Al)膜などを適用した例について示したが、本発明はこれに限らず、たとえば、SiO、ZrO、Ta、Nb、La、SiN、GaNおよびBNや、これらの組成比の異なる材料であるTiやNbなどからなる単層あるいは多層膜を用いてもよい。
本発明の第1実施形態による窒化物系半導体素子の構造を説明するための正面図である。 図1に示した第1実施形態による窒化物系半導体素子の構造を説明するための平面図である。 図1に示した第1実施形態による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。 図1に示した第1実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 図1に示した第1実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 図1に示した第1実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 図1に示した第1実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 図1に示した第1実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 本発明の第1実施形態の第1変形例による窒化物系半導体素子の構造を説明するための正面図である。 本発明の第1実施形態の第2変形例による窒化物系半導体素子の構造を説明するための正面図である。 本発明の第1実施形態の第3変形例による窒化物系半導体素子の構造を説明するための正面図である。 本発明の第1実施形態の第4変形例による窒化物系半導体素子の構造を説明するための正面図である。 本発明の第1実施形態の第5変形例による窒化物系半導体素子の構造を説明するための正面図である。 本発明の第1実施形態の第6変形例による窒化物系半導体素子の構造を説明するための正面図である。 図14に示した第1実施形態の第6変形例による窒化物系半導体素子の製造プロセスを説明するための図である。 本発明の第1実施形態の第7変形例による窒化物系半導体素子の構造を説明するための正面図である。 図16に示した第1実施形態の第7変形例による窒化物系半導体素子の製造プロセスを説明するための図である。 本発明の第1実施形態の第8変形例による窒化物系半導体素子を放熱基台に組み付けた構造を示した正面図である。 本発明の第2実施形態による窒化物系半導体素子の構造を説明するための正面図である。 図19に示した第2実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 図19に示した第2実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。 図19に示した第2実施形態による窒化物系半導体素子の製造プロセスを説明するための図である。
符号の説明
10 p型Ge基板(基板、第2基板)
10a 段差部(段差部、第1段差部)
20、220 半導体素子層
20a、220a リッジ部近傍領域(第1領域)
20b、220b 端部領域(第2領域)
20c、220c 欠陥集中領域
21 n型AlGaNクラッド層(半導体素子層)
22 MQW活性層(半導体素子層)
23 p型AlGaNクラッド層(半導体素子層)
24 リッジ部(光導波路)
30、230 半導体素子部
50 n型GaN基板(第1基板)
50a 欠陥集中領域
50b 段差部(第2段差部)
51 段差部(第3段差部)

Claims (9)

  1. 共振器の延びる方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を含む半導体素子部と、
    前記半導体素子層の前記光導波路近傍を除く領域と対向する領域に前記光導波路の延びる方向に沿って段差部が形成され、前記半導体素子部に接合される基板とを備える、窒化物系半導体素子。
  2. 前記半導体素子層は、前記光導波路近傍に前記光導波路の延びる方向に沿って延びるように形成され、所定の厚みを有する第1領域と、前記光導波路近傍を除く領域に前記光導波路の延びる方向に沿って延びるように形成され、前記第1領域よりも大きな厚みを有する第2領域とを有し、
    前記段差部は、前記半導体素子層の前記第2領域が対向する前記基板の領域に形成されている、請求項1に記載の窒化物系半導体素子。
  3. 前記半導体素子部は、前記半導体素子層の前記第2領域と前記基板の前記段差部とが所定の距離を隔てて対向するように前記基板に接合されている、請求項2に記載の窒化物系半導体素子。
  4. 前記半導体素子部は、前記光導波路近傍を除く領域に欠陥集中領域をさらに有し、
    前記半導体素子部は、前記欠陥集中領域が前記基板の前記段差部と対向するように前記基板に接合されている、請求項1〜3のいずれか1項に記載の窒化物系半導体素子。
  5. 第1基板上に、第1方向に延びる光導波路を有する窒化物系半導体からなる半導体素子層を形成する工程と、
    第2基板の表面に第2方向に延びる凹形状の第1段差部を形成する工程と、
    前記第1基板に形成された前記半導体素子層の前記光導波路近傍を除く領域を、前記第2基板の前記第1段差部と対向させるとともに、前記第1基板の前記第1方向と前記第2基板の前記第2方向とを実質的に一致させることにより、前記第1基板の前記半導体素子層側と前記第2基板の前記第1段差部側とを接合する工程と、
    前記第1基板を除去する工程とを備える、窒化物系半導体素子の製造方法。
  6. 第1基板上に窒化物系半導体からなる半導体素子層を形成する工程と、
    第2基板の表面に所定の方向に延びる凹形状の第1段差部を形成する工程と、
    前記第1基板の前記半導体素子層側と前記第2基板の前記第1段差部側とを接合する工程と、
    前記第1基板を除去する工程と、
    前記第1基板が除去された前記半導体素子層に、前記第1段差部の延びる所定の方向に延びる光導波路を形成する工程とを備える、窒化物系半導体素子の製造方法。
  7. 前記半導体素子層を形成する工程は、前記第1基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する前記半導体素子層を成長する工程を含み、
    前記第1基板の前記半導体素子層側と前記第2基板の前記第1段差部側とを接合する工程は、前記第1基板の前記半導体素子層に形成された前記欠陥集中領域が、前記第2基板に形成された前記第1段差部と対向するように前記第1基板の前記半導体素子層側と前記第2基板の前記第1段差部側とを接合する工程を含む、請求項5または6に記載の窒化物系半導体素子の製造方法。
  8. 前記第1基板は、ストライプ状の欠陥集中領域を有し、
    前記第1基板上に前記半導体素子層を形成する工程に先立って、前記第1基板の前記欠陥集中領域近傍の少なくとも表面部分を除去することにより、前記第1基板に前記欠陥集中領域の延びる方向に延びる凹形状の第2段差部を形成する工程をさらに備える、請求項5〜7のいずれか1項に記載の窒化物系半導体素子の製造方法。
  9. 前記半導体素子層を形成する工程は、前記第1基板が有するストライプ状の欠陥集中領域に対応する領域に欠陥集中領域を有する前記半導体素子層を成長する工程を含み、
    前記第1基板上に前記半導体素子層を形成する工程は、前記第1基板上に前記半導体素子層を形成した後に、前記半導体素子層の前記欠陥集中領域を含む前記欠陥集中領域近傍を除去することにより、前記欠陥集中領域の延びる方向に延びる凹形状の第3段差部を形成する工程を含む、請求項5〜7のいずれか1項に記載の窒化物系半導体素子の製造方法。
JP2007296555A 2007-11-15 2007-11-15 窒化物系半導体素子およびその製造方法 Pending JP2009123939A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007296555A JP2009123939A (ja) 2007-11-15 2007-11-15 窒化物系半導体素子およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007296555A JP2009123939A (ja) 2007-11-15 2007-11-15 窒化物系半導体素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2009123939A true JP2009123939A (ja) 2009-06-04

Family

ID=40815771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007296555A Pending JP2009123939A (ja) 2007-11-15 2007-11-15 窒化物系半導体素子およびその製造方法

Country Status (1)

Country Link
JP (1) JP2009123939A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017506824A (ja) * 2014-02-10 2017-03-09 ソラア レイザー ダイオード インク 製造可能なレーザダイオード
JP2018174292A (ja) * 2017-03-31 2018-11-08 日亜化学工業株式会社 発光装置の製造方法及び発光装置
US10193301B2 (en) 2017-03-31 2019-01-29 Nichia Corporation Method of manufacturing light emitting device and light emitting device
JP2019046868A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 発光装置の製造方法
US10903625B2 (en) 2013-10-18 2021-01-26 Soraa Laser Diode, Inc. Manufacturable laser diode formed on c-plane gallium and nitrogen material
US11088505B2 (en) 2014-02-10 2021-08-10 Kyocera Sld Laser, Inc. Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US11139637B2 (en) 2014-02-10 2021-10-05 Kyocera Sld Laser, Inc. Manufacturable RGB laser diode source and system

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307188A (ja) * 1996-05-14 1997-11-28 Hitachi Ltd 窒素系iii−v族化合物半導体素子およびその製造方法
JP2002299739A (ja) * 2001-04-02 2002-10-11 Pioneer Electronic Corp 窒化物半導体レーザ素子及びその製造方法
JP2003031895A (ja) * 2001-07-13 2003-01-31 Sharp Corp 半導体発光装置およびその製造方法
JP2005294416A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09307188A (ja) * 1996-05-14 1997-11-28 Hitachi Ltd 窒素系iii−v族化合物半導体素子およびその製造方法
JP2002299739A (ja) * 2001-04-02 2002-10-11 Pioneer Electronic Corp 窒化物半導体レーザ素子及びその製造方法
JP2003031895A (ja) * 2001-07-13 2003-01-31 Sharp Corp 半導体発光装置およびその製造方法
JP2005294416A (ja) * 2004-03-31 2005-10-20 Sanyo Electric Co Ltd 窒化物系半導体素子の製造方法及び窒化物系半導体素子

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10903625B2 (en) 2013-10-18 2021-01-26 Soraa Laser Diode, Inc. Manufacturable laser diode formed on c-plane gallium and nitrogen material
US11569637B2 (en) 2013-10-18 2023-01-31 Kyocera Sld Laser, Inc. Manufacturable laser diode formed on c-plane gallium and nitrogen material
US11658456B2 (en) 2014-02-10 2023-05-23 Kyocera Sld Laser, Inc. Manufacturable multi-emitter laser diode
JP2017506824A (ja) * 2014-02-10 2017-03-09 ソラア レイザー ダイオード インク 製造可能なレーザダイオード
US11710944B2 (en) 2014-02-10 2023-07-25 Kyocera Sld Laser, Inc. Manufacturable RGB laser diode source and system
US11705689B2 (en) 2014-02-10 2023-07-18 Kyocera Sld Laser, Inc. Gallium and nitrogen bearing dies with improved usage of substrate material
US11139637B2 (en) 2014-02-10 2021-10-05 Kyocera Sld Laser, Inc. Manufacturable RGB laser diode source and system
US11011889B2 (en) 2014-02-10 2021-05-18 Kyocera Sld Laser, Inc. Manufacturable multi-emitter laser diode
US11088505B2 (en) 2014-02-10 2021-08-10 Kyocera Sld Laser, Inc. Method for manufacturing gallium and nitrogen bearing laser devices with improved usage of substrate material
US10193301B2 (en) 2017-03-31 2019-01-29 Nichia Corporation Method of manufacturing light emitting device and light emitting device
JP2018174292A (ja) * 2017-03-31 2018-11-08 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7319507B2 (ja) 2017-03-31 2023-08-02 日亜化学工業株式会社 発光装置の製造方法及び発光装置
JP7048875B2 (ja) 2017-08-30 2022-04-06 日亜化学工業株式会社 発光装置の製造方法
JP2019046868A (ja) * 2017-08-30 2019-03-22 日亜化学工業株式会社 発光装置の製造方法
US10763641B2 (en) 2017-08-30 2020-09-01 Nichia Corporation Method of manufacturing light emitting device
US10490973B2 (en) 2017-08-30 2019-11-26 Nichia Corporation Method of manufacturing light emitting device

Similar Documents

Publication Publication Date Title
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
JP5368957B2 (ja) 半導体レーザチップの製造方法
US7929587B2 (en) Semiconductor laser diode element and method of manufacturing the same
US8085825B2 (en) Method of fabricating semiconductor laser diode apparatus and semiconductor laser diode apparatus
JP4573863B2 (ja) 窒化物系半導体素子の製造方法
KR20090080486A (ko) 반도체 레이저 소자 및 그 제조 방법
JP2008252069A (ja) 半導体レーザ素子の製造方法および半導体レーザ素子
JP2009004820A5 (ja)
JP2009164233A (ja) 窒化物半導体レーザ素子およびその製造方法
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
JP2007103460A (ja) 半導体レーザ素子およびその製造方法
WO2009107621A1 (ja) 半導体レーザ素子およびその製造方法
JP3659621B2 (ja) 窒化物系半導体レーザ装置の製造方法
US7443901B2 (en) Opto-semiconductor devices
JP4959644B2 (ja) 半導体レーザ素子、半導体ウェハおよび半導体レーザ素子の製造方法
JP2010056105A (ja) 半導体レーザ素子およびその製造方法
JP2009212179A (ja) 半導体レーザ素子および半導体レーザ素子の製造方法
WO2008047751A1 (fr) Dispositif laser à semi-conducteur à base de nitrure, et procédé de fabrication associé
JP4960777B2 (ja) 端面発光型半導体レーザチップ
JP2007173402A (ja) 半導体レーザ装置
JP2010258050A (ja) 半導体レーザ素子の製造方法
JP4810808B2 (ja) 半導体レーザ発光装置の製造方法
JP2008294421A (ja) 半導体レーザ素子およびその製造方法
JP4964027B2 (ja) 窒化物系半導体レーザ素子の作製方法
WO2022264893A1 (ja) 半導体レーザ体、半導体レーザ素子、半導体レーザ基板、電子機器、半導体レーザデバイスの製造方法および製造装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120321

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130129

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20130222

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130308

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130410

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20130710